DE10321451A1 - Die Verwendung eines chipinternen Temperaturerfassungsschemas zum Wärmeschutz von DRAMs - Google Patents

Die Verwendung eines chipinternen Temperaturerfassungsschemas zum Wärmeschutz von DRAMs Download PDF

Info

Publication number
DE10321451A1
DE10321451A1 DE2003121451 DE10321451A DE10321451A1 DE 10321451 A1 DE10321451 A1 DE 10321451A1 DE 2003121451 DE2003121451 DE 2003121451 DE 10321451 A DE10321451 A DE 10321451A DE 10321451 A1 DE10321451 A1 DE 10321451A1
Authority
DE
Germany
Prior art keywords
integrated circuit
temperature
thermal protection
protection system
threshold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2003121451
Other languages
English (en)
Other versions
DE10321451B4 (de
Inventor
Johnathan Edmonds
Jennifer Faye Huckaby
Torsten Partsch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE10321451A1 publication Critical patent/DE10321451A1/de
Application granted granted Critical
Publication of DE10321451B4 publication Critical patent/DE10321451B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4078—Safety or protection circuits, e.g. for preventing inadvertent or unauthorised reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells

Abstract

Ein Verfahren zum Schützen einer integrierten Schaltung, das ein Erfassen einer Temperatur einer integrierten Schaltung, ein Vergleichen der erfaßten Temperatur mit einer Schwellentemperatur und ein Steuern einer Operation der integrierten Schaltung basierend auf dem Vergleichen umfaßt.

Description

  • Die vorliegende Erfindung bezieht sich auf das Gebiet von Speicherchips.
  • Eine bekannte integrierte Speicher-IC 100, die ein beschreibbarer Speicher des DRAM-Typs ist, ist in 1 gezeigt. Ein derartiger dynamischer Direktzugriffsspeicher(DRAM-) Chip 100 umfaßt eine Mehrzahl von Speicherspeicherungszellen 102, bei denen jede Zelle 102 einen Transistor 104 und einen intrinsischen Kondensator 106 aufweist. Wie in den 2 und 3 gezeigt ist, sind die Speicherspeicherungszellen 102 in Arrays 108 angeordnet, wobei die Speicherspeicherungszellen 102 in jedem Array 108 miteinander über Spalten von Leitern 110 und Zeilen von Leitern 112 verbunden sind. Die Transistoren 104 werden verwendet, um die Kondensatoren 106 auf bestimmte Spannungspegel zu laden und zu entladen. Die Kondensatoren 106 speichern dann die Spannungen als Binärbits, 1 oder 0, die die Spannungspegel darstellen. Die binäre 1 wird als ein „Hochzustand" bezeichnet und die binäre 0 wird als ein „Niedrigzustand" bezeichnet. Der Spannungswert der in dem Kondensator 106 einer Speicherspeicherungszelle 102 gespeicherten Informationen wird der Logikzustand der Speicherspeicherungszelle 102 genannt.
  • Wie in den 1 und 2 gezeigt ist, umfaßt der Speicherchip 100 sechs Adreßeingangskontaktanschlußstifte A0, A1, A2, A3, A4, A5 entlang seiner Kanten, die für sowohl die Zeilen- als auch Spaltenadressen der Speicherspeicherungszellen 102 verwendet werden. Der Zeilenadreß-Strobe- bzw. -Freigabesignal- (RAS-) Eingangsanschlußstift empfängt ein Signal RAS, das die Adresse, die auf den DRAM-Adreßanschlußstiften A0 bis A5 vorhanden ist, in die Zeilenadreß zwischenspeicher bzw. -latche 114 taktet. Ähnlich empfängt ein Spaltenadreß-Strobe- bzw. -Freigabesignal- (CAS-) Eingangsanschlußstift ein Signal CAS, das die Adresse, die auf den DRAM-Adreßanschlußstiften A0 bis A5 vorhanden ist, in die Spaltenadreßzwischenspeicher bzw. -latche 116 taktet. Der Speicherchip 100 weist einen Datenanschlußstift Din, der Daten empfängt, und einen Datenanschlußstift Dout auf, der Daten aus dem Speicherchip 100 heraus sendet. Die Betriebsmodi des Speicherchips 100, wie z. B. Lesen, Schreiben und Auffrischen, sind bekannt und so besteht kein Bedarf, dieselben zu Zwecken einer Beschreibung der vorliegenden Erfindung zu erläutern.
  • Eine Variation eines DRAM-Chips ist in den 5 und 6 gezeigt. Insbesondere wird durch ein Hinzufügen einer synchronen Schnittstelle zwischen der/dem Basis-Kern-DRAM-Operation/Schaltungsaufbau eines DRAM der zweiten Generation und die Steuerung, die von außerhalb des Chips kommt, ein synchroner dynamischer Direktzugriffspeicher- (SDRAM-) Chip 200 gebildet. Der SDRAM-Chip 200 umfaßt eine Bank von Speicherarrays 208, wobei jedes Array 208 Speicherspeicherungszellen 210 umfaßt, die miteinander über Spalten und Zeilen von Leitern verbunden sind.
  • Wie in den 5 und 6 gezeigt ist, umfaßt der Speicherchip 200 zwölf Adreßeingangskontaktanschlußstifte A0 bis A11, die für sowohl die Zeilen- als auch Spaltenadressen der Speicherspeicherungszellen der Bank von Speicherarrays 208 verwendet werden. Der Zeilenadreß-Strobe- bzw. -Freigabesignal- (RAS-) Eingangsanschlußstift empfängt ein Signal RAS, das die Adresse, die auf den DRAM-Adreßanschlußstiften A0 bis A11 vorhanden ist, in die Bank von Zeilenadreßzwischenspeichern bzw. -latchen 214 taktet. Ähnlich empfängt ein Spaltenadreß-Strobe- bzw. -Freigabesignal(CAS-) Eingangsanschlußstift ein Signal CAS, das die Adresse, die auf den DRAM-Adreßanschlußstiften A0 bis A11 vorhanden ist, in die Bank von Spaltenadreßzwischenspeichern bzw. -latchen 216 taktet. Der Speicherchip 200 weist Daten- Eingangs/Ausgangs-Anschlußstifte DQ0–15 auf, die Eingangssignale und Ausgangssignale empfangen und senden. Die Eingangssignale werden von den Anschlußstiften DQ0–15 zu einem Dateneingangsregister 218 und dann zu einer DQM-Verarbeitungskomponente 220 weitergeleitet, die eine DQM-Maskenlogik und Schreibtreiber zum Speichern der Eingangsdaten in der Bank von Speicherarrays 208 umfaßt. Die Ausgangssignale werden von einem Datenausgangsregister 222 empfangen, das die Signale von der DQM-Verarbeitungskomponente 220 empfangen hat, die Datenlesezwischenspeicher zum Herauslesen der Ausgangsdaten aus der Bank von Speicherarrays 208 umfaßt. Die Betriebsmodi des Speicherchips 200, wie z. B. Lesen, Schreiben und Auffrischen, sind bekannt und so besteht kein Bedarf, dieselben zu Zwecken einer Beschreibung der vorliegenden Erfindung zu erläutern.
  • Es wird darauf verwiesen, daß neue Generationen von SDRAM-Chips für eine Bandbreite optimiert werden. Das häufigste Verfahren zum Erzielen einer derartigen Optimierung besteht darin, die Taktrate von SDRAM-Chips zu erhöhen. Durch ein Erhöhen der Taktrate und ein Verkürzen der Operationszyklen für normale Operationen nimmt der Verbrauch von Strom und Leistung während Operationen zu. Da die innere Temperatur des Chips proportional zu dem Leistungsverbrauch ist, führt ein Erhöhen der Taktrate zu einem Anstieg der inneren Temperatur des Chips.
  • Es ist bekannt, daß es Umstände gibt, bei denen die in SDRAM-Chips, die für eine Bandbreite optimiert sind, erzeugte Wärme die maximale Wärmemenge überschreitet, die das Chipgehäuse dissipieren kann. In den meisten Fällen ist das Maß an Zeit, zu dem die erzeugte Wärme die maximale Wärmemenge überschreitet, die dissipiert werden kann, so kurz, daß die thermische Konstante des Chipgehäuses einen ausreichend hohen Wert aufweist, um eine Zerstörung des SDRAM-Chips zu vermeiden. Wenn derartige SDRAM-Chips jedoch durch Software gesteuert werden, ist es möglich, eine Befehlsstruktur, wie z. B. einen thermischen Virus, zu schreiben, die eine Optimierung der Bandbreite und ein Erhöhen des Taktens für ausreichend lange Zeitperioden fordert, für die die thermische Konstante der Chipgehäuse nicht ausreichend hoch ist, um die thermische Zerstörung des SDRAMs zu vermeiden.
  • Es ist die Aufgabe der vorliegenden Erfindung, ein Wärmeschutzsystem für eine integrierte Schaltung oder ein Verfahren zu schaffen, mit deren Hilfe eine Überhitzung integrierter Schaltungschips verhindert werden kann.
  • Diese Aufgabe wird durch ein System gemäß Anspruch 1 oder ein Verfahren gemäß Anspruch 20 gelöst.
  • Ein Aspekt der vorliegenden Erfindung betrachtet ein Wärmeschutzsystem für eine integrierte Schaltung, das eine integrierte Schaltung und einen Temperatursensor umfaßt, der positioniert ist, um eine Temperatur der integrierten Schaltung zu erfassen, und ein Signal erzeugt, das die erfaßte Temperatur darstellt. Ein Komparator ist mit dem Temperatursensor verbunden, um das Signal, das die erfaßte Temperatur darstellt, zu empfangen, wobei der Komparator das Signal mit einer Schwellentemperatur vergleicht und ein Vergleichssignal erzeugt. Ein Steuerungssystem ist mit der integrierten Schaltung und dem Komparator verbunden, wobei das Steuerungssystem das Vergleichssignal empfängt und eine Operation der integrierten Schaltung basierend auf dem Vergleichssignal steuert.
  • Ein zweiter Aspekt der vorliegenden Erfindung betrachtet ein Verfahren zum Schützen einer integrierten Schaltung, das ein Erfassen einer Temperatur einer integrierten Schaltung, ein Vergleichen der erfaßten Temperatur mit einer Schwellentemperatur und ein Steuern einer Operation der integrierten Schaltung basierend auf dem Vergleichen umfaßt.
  • Jeder der obigen Aspekte der vorliegenden Erfindung liefert den Vorteil eines Verhinderns der thermischen Zerstörung eines Speicherchips über einen Softwarebefehl, wie z. B. einen thermischen Virus.
  • Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beigefügten Zeichnungen näher erläutert. Es zeigen:
  • 1 schematisch eine Draufsicht eines Ausführungsbeispiels eines bekannten Speicherchips;
  • 2 ein Blockdiagramm des Speicherchips aus 1;
  • 3 schematisch ein Ausführungsbeispiel eines Speicherarrays, das mit dem Speicherchip aus 1 verwendet werden soll;
  • 4 schematisch ein Ausführungsbeispiel einer Speicherzelle, die mit dem Speicherarray aus 3 verwendet werden soll;
  • 5 schematisch eine Draufsicht eines zweiten Ausführungsbeispiels eines bekannten Speicherchips;
  • 6 ein Blockdiagramm des Speicherchips aus 5;
  • 7 ein Blockdiagramm eines Ausführungsbeispiels eines Wärmeschutzsystems für einen Speicher gemäß der vorliegenden Erfindung;
  • 8 ein Ausführungsbeispiel eines Verfahrens zum thermischen Schützen eines Speichers gemäß der vorliegenden Erfindung;
  • 9 ein zweiten Ausführungsbeispiel eines Verfahrens zum thermischen Schützen eines Speichers gemäß der vorliegenden Erfindung; und
  • 10 ein drittes Ausführungsbeispiel eines Verfahrens zum thermischen Schützen eines Speichers gemäß der vorliegenden Erfindung.
  • Wie in 7 gezeigt ist, umfaßt ein Wärmeschutzsystem 301 gemäß der vorliegenden Erfindung eine integrierte Schaltung, wie z. B. einen SDRAM-Chip 300, die eine Struktur aufweist, die der des SDRAM-Chips 200, der zuvor Bezug nehmend auf die 5 und 6 beschrieben wurde, ähnelt. Insbesondere umfaßt der SDRAM-Chip 300 eine Bank von Speicherarrays 308, die Speicherspeicherungszellen 310 umfassen, die miteinander über Spalten und Zeilen von Leitern auf eine ähnliche Weise wie die Speicherarrays 208 und die Speicherspeicherungszellen 210, die oben erläutert wurden, verbunden sind. Der Speicherchip 300 umfaßt zwölf Adreßeingangskontaktanschlußstifte A0–A11, einen Zeilenadreß-Strobebzw. -Freigabesignal- (RAS-) Eingangsanschlußstift, einen Spaltenadreß-Strobe- bzw. -Freigabesignal- (CAS-) Eingangsanschlußstift und Daten-Eingangs/Ausgangs-Anschlußstifte DQ0–15, die Signale auf die gleiche Weise wie ihre Gegenstücke in dem zuvor erläuterten SDRAM-Chip 200 empfangen und ausgeben. Es wird darauf verwiesen, daß die vorliegende Erfindung mit anderen Typen von Speicherchips verwendet werden kann, wie z.B. anderen Typen von integrierten Haltleiterschaltungen und anderen Typen von Speichervorrichtungen, wie z. B. SDRAMs und DDR-SDRAMs.
  • Die Signale, die den Eingangskontaktanschlußstiften A0–A11 zugeordnet sind, werden zu einer Bank von Zeilenadreßzwischenspeichern bzw. -latchen 314 und einer Bank von Spaltenadreßzwischenspeichern bzw. -latchen 316 geführt, die den Zwischenspeichern 214 bzw. 216 entsprechen und auf die gleiche Weise wie dieselben arbeiten. Die Signale, die den Daten-Eingangs/Ausgangs-Anschlußstiften DQ0–15 zugeordnet sind, werden zu oder von einem Dateneingangsregister 318, einem Datenausgangsregister 322 und einer DQM-Verarbeitungskomponente 320 weitergeleitet, die den Registern 218, 222 bzw. der DQM-Verarbeitungskomponente 220 entsprechen und auf die gleiche Weise wie dieselben arbeiten. Es wird darauf verwiesen, daß die DQM-Verarbeitungskomponente 320 Datenlesezwischenspeicher und Datenschreibzwischenspeicher umfaßt.
  • Wie in 7 gezeigt ist, umfaßt das Wärmeschutzsystem 301 ferner einen Temperatursensor 350, der an dem Halbleiterchip bzw. dem Chip des SDRAM-Chips 300 angeordnet und mittig auf dem SDRAM-Chip 300 positioniert ist, und kann mit einem Leistungsbus oder einem temperaturempfindlichen Netz verbunden sein, um eine Echtzeittemperatur des SDRAM-Chips 300 zu erfassen. Es wird angemerkt, daß eine Vielzahl bekannter Sensoren, wie z. B. eine Wheatstonesche Brücke, für den Temperatursensor 350 akzeptabel wäre. Der Temperatursensor 350 erzeugt ein analoges Signal Tana logecht, das die erfaßte Echtzeittemperatur darstellt, und das Signal 351, Tana logecht , wird an einen Analog-Zu-Digital-Wandler 352 gesandt, an dem dasselbe digitalisiert wird. Das digitalisierte Signal 353, Tdigitalecht, wird dann an ein Register 354 gesandt, an dem sein Wert in einem Speicher 355 desselben gespeichert wird. Der Analog-Zu-Digital-Wandler 352 und das Register 354 werden durch Taktsignale betrieben, die durch einen Taktgeber 356 gesandt werden, der ein Systemtaktgeber des Speicherchips 300 sein kann. Der gespeicherte Wert Tdigitalecht der erfaßten Echtzeittemperatur wird dann an einen Komparator 358 gesandt, der mit dem Register 354 verbunden ist. Es wird angemerkt, daß neben dem Register 354 das digitalisierte Signal 353 gemäß einem Temperaturerfassungsprotokoll an einen DQ-Anschlußstift gesandt werden kann, das in der US-Patentanmeldung von Jonathan T. Edmonds u. a. offenbart ist, die gleichzeitig mit der vorliegenden Anmeldung eingereicht wurde und den Titel „Die Verwendung von DQ-Anschlußstiften auf einem RAM-Speicherchip für ein Temperaturerfassungsprotokoll" trägt (Anwaltsaktenzeichen Nr. 10808/57), deren gesamter Inhalt hierin durch Bezugnahme aufgenommen ist.
  • Der Komparator 358 umfaßt einen Speicher 360, der eine Schwellentemperatur TSchwelle speichert, die einer maximalen tolerierbaren Temperatur, wie z. B. 55°C, für den Speicherchip 300 entspricht. Die maximale tolerierbare Temperatur weist einen Wert auf, der abhängig von den Wärmedissipationseigenschaften des Speicherchips von 55°C bis 75°C variiert. Der Komparator 358 vergleicht den Wert von Tdigitalecht mit dem Wert der Schwellentemperatur TSchwelle und erzeugt ein Vergleichssignal 362, das anzeigt, ob der Wert von Tdigitalecht den Wert von TSchwelle überschreitet oder nicht. Es wird angemerkt, daß in einem anderen Ausführungsbeispiel die Schwellentemperatur TSchwelle nicht in einem Speicher gespeichert wird, sondern statt dessen über einen Anschlußstift des Chips 300 an den SDRAM-Chip 300 und den Komparator 358 geliefert wird.
  • Wie in 7 gezeigt ist, wird das Vergleichssignal 362 an ein Steuerungssystem 364 gesandt, das mit dem Speicherchip 300 verbunden ist. Das Steuerungssystem 364 steuert eine Operation des Speicherchips 300 basierend auf dem Vergleichssignal 362. Wenn z. B. das Vergleichssignal 362 anzeigt, daß der Wert von Tdigitalecht den Wert von TSchwelle überschreitet, fährt das Steuerungssystem 364 den Speicherchip 300 durch ein Senden eines Signals HERUNTERFAHREN an den Steuerungsschaltungsaufbau 364 herunter, was zu der Deaktivierung der internen Taktsignale des Speicherchips 300 führt. Wenn das Vergleichssignal anzeigt, daß der Wert von Tdigitalecht den Wert von TSchwelle nicht überschreitet, erlaubt das Steuerungssystem 364 es dem Speicherchip 300, weiter in seinem gegenwärtigen Zustand zu arbeiten. Wie in 8 gezeigt ist, wird, wenn der Speicherchip 300 nicht heruntergefahren wird, der obige Prozeß an dem nächsten Taktpuls wiederholt. Es wird angemerkt, daß, nachdem der Speicherchip 300 heruntergefahren bzw. abgeschaltet ist, der Speicherchip 300 erneut gebootet bzw. hochgefahren werden muß, um wieder zu arbeiten.
  • Ein weiterer Betriebsmodus ist in 9 gezeigt. Bei diesem Betriebsmodus wird das Vergleichssignal 362 an das Steuerungssystem 364 gesandt. Wenn das Vergleichssignal 362 anzeigt, daß der Wert von Tdigitalecht den Wert von TSchwelle überschreitet, erzeugt das Steuerungssystem 364 das HERUNTERFAHREN-Signal wie zuvor. Das HERUNTERFAHREN-Signal fährt den Speicherchip 300 jedoch nicht auf die zuvor erläuterte Weise herunter. Statt dessen reduziert das HERUNTERFAHREN-Signal einen Leistungsverbrauch durch den Speicherchip 300, indem es spezifische Befehle, mit Ausnahme von ABSCHALTEN und BEENDEN, in der zentralen Steuerungseinheit 364 ignorieren läßt, so daß die maximale Leistung des Speicherchips reduziert wird. Wenn das Vergleichssignal anzeigt, daß der Wert von Tdigitalecht den Wert von TSchwelle nicht überschreitet, erlaubt das Steuerungssystem 364 es dem Speicherchip 300, weiter in seinem gegenwärtigen Zustand zu arbeiten. Wie in 9 gezeigt ist, wird, wenn der Speicherchip 300 nicht heruntergefahren wird, der obige Prozeß bei dem nächsten Taktpuls unabhängig davon, ob der Wert von Tdigitalecht den Wert von TSchwelle überschreitet oder nicht, wiederholt.
  • Es wird darauf verwiesen, daß der Betriebsmodus, der in 9 gezeigt ist, dazu führen kann, daß der Speicherchip 300 heruntergefahren wird, wenn der Speicherchip 300 nicht aus ABSCHALTEN herauskommt oder die Daten korrupt werden können. Ein Betriebsmodus, der ein derartiges Herunterfahren vermeidet, ist in 10 gezeigt. Bei diesem Betriebsmodus wird das Vergleichssignal 362 an das Steuerungssystem 364 gesendet. Wenn das Vergleichssignal 362 anzeigt, daß der Wert von Tdigitalecht den Wert von TSchwelle überschreitet, erzeugt das Steuerungssystem 364 das HERUNTERFAHREN-Signal wie zuvor. Das HERUNTERFAHREN-Signal fährt den Speicherchip 300 jedoch nicht herunter. Statt dessen wird das HERUNTERFAHREN-Signal an die Steuerungseinheit 364 des Speicherchips 300 gesandt, wo das HERUNTERFAHREN-Signal eine Reduzierung des Leistungsverbrauchs durch den Speicherchip 300 durch entweder 1) ein Reduzieren der Frequenz in terner Taktsignale des Speicherchips 300, um einen Vorteil aus der geringen thermischen Reaktionszeit des Speicherchips 300 zu ziehen, 2) ein Auswählen eines bestimmten Speichers des Speicherchips 300, wie z. B. permanentes Anlassen einer Bank gegenüber einem kontinuierlichen Schalten zwischen Banken oder 3) ein Verändern der Arbeitslast eines Speichers des Speicherchips 300 bewirkt. Natürlich kann eine Kombination der oben erwähnten drei Leistungsreduzierungsprozesse ebenso verwendet werden. Durch ein Verwenden des HERUNTERFAHREN-Signals als ein Steuerungssignal für die Steuerungseinheit 364 kann der Speicherchip 300 eine volle Leistung wiedererlangen, wenn das Signal HERUNTERFAHREN wieder deaktiviert wird, nachdem der Speicherchip 300 unter die Schwellentemperatur ausgekühlt ist.

Claims (32)

  1. Wärmeschutzsystem für eine integrierte Schaltung, mit folgenden Merkmalen: einer integrierten Schaltung (300); einem Temperatursensor (350), der positioniert ist, um eine Temperatur der integrierten Schaltung zu erfassen, und ein Signal erzeugt, das die erfaßte Temperatur darstellt; einem Komparator (358), der mit dem Temperatursensor (350) verbunden ist, um das Signal, das die erfaßte Temperatur darstellt, zu empfangen, wobei der Komparator (358) das Signal mit einer Schwellentemperatur vergleicht und ein Vergleichssignal (362) erzeugt; und einem Steuerungssystem (364), das mit der integrierten Schaltung (300) und dem Komparator (358) verbunden ist, wobei das Steuerungssystem das Vergleichssignal (362) empfängt und eine Operation der integrierten Schaltung basierend auf dem Vergleichssignal steuert.
  2. Wärmeschutzsystem gemäß Anspruch 1, das ferner einen Speicher (360) zum Speichern der Schwellentemperatur (TSchwelle) aufweist.
  3. Wärmeschutzsystem gemäß Anspruch 1 oder 2, bei dem die Schwellentemperatur (TSchwelle) einer maximalen tolerierbaren Temperatur für die integrierte Schaltung (300) entspricht.
  4. Wärmeschutzsystem gemäß einem der Ansprüche 1 bis 3, bei dem der Temperatursensor (350) an dem integrierten Chip befestigt ist.
  5. Wärmeschutzsystem gemäß einem der Ansprüche 1 bis 4, bei dem die integrierte Schaltung ein Speicherchip ist.
  6. Wärmeschutzsystem gemäß Anspruch 5, bei dem der Temperatursensor (350) an einem Chip des Speicherchips befestigt ist.
  7. Wärmeschutzsystem gemäß einem der Ansprüche 1 bis 6, das ferner ein Register (354) aufweist, in das ein Wert, der der erfaßten Temperatur entspricht, gespeichert wird.
  8. Wärmeschutzsystem gemäß Anspruch 7, das ferner einen Taktgeber (356) aufweist, der mit dem Register (354) verbunden ist.
  9. Wärmeschutzsystem gemäß Anspruch 8, bei dem der Taktgeber (356) ein Systemtaktgeber der integrierten Schaltung ist.
  10. Wärmeschutzsystem gemäß einem der Ansprüche 1 bis 9, bei dem das Steuerungssystem (364) die integrierte Schaltung basierend auf dem Vergleichssignal (362) abschaltet.
  11. Wärmeschutzsystem gemäß Anspruch 10, bei dem das Steuerungssystem (364) die integrierte Schaltung durch ein Deaktivieren interner Taktsignale der integrierten Schaltung abschaltet.
  12. Wärmeschutzsystem gemäß Anspruch 10 oder 11, bei dem das Steuerungssystem (364) die integrierte Schaltung abschaltet, wenn die erfaßte Temperatur oberhalb der Schwellentemperatur (TSchwelle) liegt.
  13. Wärmeschutzsystem gemäß einem der Ansprüche 1 bis 12, bei dem die Steuerung einen Leistungsverbrauch durch die integrierte Schaltung basierend auf dem Vergleichssignal (362) reduziert.
  14. Wärmeschutzsystem gemäß Anspruch 13, bei dem das Steuerungssystem (364) einen Leistungsverbrauch durch die integrierte Schaltung durch ein Reduzieren einer Frequenz interner Taktsignale der integrierten Schaltung reduziert.
  15. Wärmeschutzsystem gemäß Anspruch 13 oder 14, bei dem das Steuerungssystem (364) einen Leistungsverbrauch durch die integrierte Schaltung reduziert, wenn die erfaßte Temperatur oberhalb der Schwellentemperatur (TSchwelle) liegt.
  16. Wärmeschutzsystem gemäß einem der Ansprüche 1 bis 15, bei dem die Steuerung einen bestimmten Speicher basierend auf dem Vergleichssignal (362) auswählt.
  17. Wärmeschutzsystem gemäß einem der Ansprüche 1 bis 16, bei dem die Steuerung eine Arbeitslast eines Speichers basierend auf dem Vergleichssignal (362) verändert.
  18. Wärmeschutzsystem gemäß einem der Ansprüche 1 bis 17, bei dem die Steuerung eine Taktfrequenz der integrierten Schaltung basierend auf dem Vergleichssignal (362) reduziert.
  19. Wärmeschutzsystem gemäß Anspruch 5, bei dem der Speicherchip einen DRAM-Speicher aufweist.
  20. Verfahren zum Schützen einer integrierten Schaltung, mit folgenden Schritten: Erfassen einer Temperatur einer integrierten Schaltung; Vergleichen der erfaßten Temperatur mit einer Schwellentemperatur (TSchwelle); und Steuern einer Operation der integrierten Schaltung basierend auf dem Vergleichen.
  21. Verfahren gemäß Anspruch 20, das ferner ein Speichern der Schwellentemperatur (TSchwelle) aufweist.
  22. Verfahren gemäß Anspruch 20 oder 21, bei dem die Schwellentemperatur einer maximalen tolerierbaren Temperatur für die integrierte Schaltung entspricht.
  23. Verfahren gemäß einem der Ansprüche 20 bis 22, bei dem das Steuern ein Abschalten der integrierten Schaltung basierend auf dem Vergleichen aufweist.
  24. Verfahren gemäß Anspruch 23, bei dem das Abschalten ein Deaktivieren interner Taktsignale der integrierten Schaltung aufweist.
  25. Verfahren gemäß Anspruch 23 oder 24, bei dem das Abschalten durchgeführt wird, wenn die erfaßte Temperatur oberhalb der Schwellentemperatur (TSchwelle) liegt.
  26. Verfahren gemäß einem der Ansprüche 20 bis 25, bei dem das Steuern ein Reduzieren eines Leistungsverbrauchs durch die integrierte Schaltung basierend auf dem Vergleichen aufweist.
  27. Verfahren gemäß Anspruch 26, bei dem das Reduzieren eines Leistungsverbrauchs durch die integrierte Schaltung ein Reduzieren einer Frequenz interner Taktsignale der integrierten Schaltung aufweist.
  28. Verfahren gemäß einem der Ansprüche 26 bis 27, bei dem das Reduzieren eines Leistungsverbrauchs durch die integrierte Schaltung durchgeführt wird, wenn die erfaß te Temperatur oberhalb der Schwellentemperatur (TSchwelle) liegt.
  29. Verfahren gemäß einem der Ansprüche 20 bis 28, bei dem das Steuern ein Auswählen eines bestimmten Speichers aufweist.
  30. Verfahren gemäß einem der Ansprüche 20 bis 29, bei dem das Steuern ein Verändern einer Arbeitslast eines Speichers aufweist.
  31. Verfahren gemäß einem der Ansprüche 20 bis 30, bei dem das Steuern ein Reduzieren einer Taktfrequenz der integrierten Schaltung aufweist.
  32. Verfahren gemäß einem der Ansprüche 20 bis 31, bei dem die integrierte Schaltung ein Speicherchip ist.
DE2003121451 2002-05-13 2003-05-13 Die Verwendung eines chipinternen Temperaturerfassungsschemas zum Wärmeschutz von DRAMs Expired - Lifetime DE10321451B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/144572 2002-05-13
US10/144,572 2002-05-13
US10/144,572 US6873509B2 (en) 2002-05-13 2002-05-13 Use of an on-die temperature sensing scheme for thermal protection of DRAMS

Publications (2)

Publication Number Publication Date
DE10321451A1 true DE10321451A1 (de) 2004-01-08
DE10321451B4 DE10321451B4 (de) 2009-07-02

Family

ID=29400362

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2003121451 Expired - Lifetime DE10321451B4 (de) 2002-05-13 2003-05-13 Die Verwendung eines chipinternen Temperaturerfassungsschemas zum Wärmeschutz von DRAMs

Country Status (2)

Country Link
US (1) US6873509B2 (de)
DE (1) DE10321451B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007012177B4 (de) * 2006-03-21 2014-01-23 Qimonda Ag Speichervorrichtung, System mit einer Speichervorrichtung sowie Verfahren zum Bestimmen einer Temperatur einer Speichervorrichtung

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6985400B2 (en) * 2002-09-30 2006-01-10 Infineon Technologies Ag On-die detection of the system operation frequency in a DRAM to adjust DRAM operations
US7289374B2 (en) * 2004-07-01 2007-10-30 Infineon Technologies Ag Circuit and method for adjusting threshold drift over temperature in a CMOS receiver
US7441949B2 (en) * 2005-12-16 2008-10-28 Micron Technology, Inc. System and method for providing temperature data from a memory device having a temperature sensor
US8044697B2 (en) 2006-06-29 2011-10-25 Intel Corporation Per die temperature programming for thermally efficient integrated circuit (IC) operation
KR100919814B1 (ko) * 2008-04-28 2009-10-01 주식회사 하이닉스반도체 온도코드 출력회로 및 반도체 메모리 장치
CN103928045A (zh) * 2013-01-14 2014-07-16 上海康舟控制系统有限公司 一种静态存储器保护装置
US10371745B2 (en) * 2014-01-23 2019-08-06 Micron Technology, Inc. Overheat protection circuit and method in an accelerated aging test of an integrated circuit
US10088880B2 (en) * 2015-08-27 2018-10-02 Intel Corporation Thermal monitoring of memory resources
US10373656B2 (en) * 2016-09-26 2019-08-06 Toshiba Memory Corporation Memory system that carries out temperature-based access to a memory chip

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2930369B2 (ja) * 1990-05-21 1999-08-03 富士写真フイルム 株式会社 感光性組成物
US5422832A (en) * 1993-12-22 1995-06-06 Advanced Micro Devices Variable thermal sensor
US5550702A (en) * 1994-11-21 1996-08-27 Texas Instruments Incorporated Adaptive duty-cycle limiting for overload protection of integrated circuits
EP0740491A1 (de) * 1995-04-28 1996-10-30 Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno Bipolarer Schalter, mit integrierter thermischer Schutzschaltung, zur Steuerung von elektrischen Lasten
US5805403A (en) * 1996-03-28 1998-09-08 3Com Ltd. Integrated circuit temperature monitoring and protection system
JP3384522B2 (ja) * 1996-07-30 2003-03-10 矢崎総業株式会社 スイッチング装置
US5875142A (en) * 1997-06-17 1999-02-23 Micron Technology, Inc. Integrated circuit with temperature detector
US5943206A (en) * 1997-08-19 1999-08-24 Advanced Micro Devices, Inc. Chip temperature protection using delay lines
JP3684866B2 (ja) * 1998-10-16 2005-08-17 株式会社日立製作所 導通，遮断制御装置
TW530198B (en) * 1999-04-13 2003-05-01 Via Tech Inc Method for detecting temperature in notebook computer and device thereof
DE19929801C1 (de) 1999-06-29 2000-11-16 Siemens Ag Integrierte Schaltung zur Erzeugung eines phasenverschobenen Ausgangstakts aus einem Taktsignal
DE19930167C2 (de) 1999-06-30 2003-03-06 Infineon Technologies Ag Integrierte Schaltung mit einem Phasenregelkreis
DE19933539B4 (de) 1999-07-16 2005-08-04 Infineon Technologies Ag Integrierter Speicher
DE19933540C2 (de) 1999-07-16 2001-10-04 Infineon Technologies Ag Synchroner integrierter Speicher
DE19934500C2 (de) 1999-07-22 2001-10-31 Infineon Technologies Ag Synchroner integrierter Speicher
US6233190B1 (en) * 1999-08-30 2001-05-15 Micron Technology, Inc. Method of storing a temperature threshold in an integrated circuit, method of modifying operation of dynamic random access memory in response to temperature, programmable temperature sensing circuit and memory integrated circuit
US6351360B1 (en) * 1999-09-20 2002-02-26 National Semiconductor Corporation Apparatus for selective shutdown of devices of an integrated circuit in response to thermal fault detection
DE19950541A1 (de) 1999-10-20 2001-06-07 Infineon Technologies Ag Spannungsgenerator
DE10004108C1 (de) 2000-01-31 2001-08-09 Infineon Technologies Ag Schaltungsanordnung zur Generierung eines Ausgangs-Taktsignals mit optimierter Signalgenerierungszeit
DE10004109C2 (de) 2000-01-31 2001-11-29 Infineon Technologies Ag Speicherbaustein mit geringer Zugriffszeit
TW480815B (en) * 2000-08-10 2002-03-21 Analog Integrations Corp Method and circuit for limiting power consumption of electronic apparatus
DE10051936B4 (de) 2000-10-19 2004-10-14 Infineon Technologies Ag Spannungspumpe mit Einschaltsteuerung
DE10051937C2 (de) 2000-10-19 2002-11-07 Infineon Technologies Ag Schaltungsanordnung zur Programmierung einer Verzögerungszeit eines Signalpfads
DE10052211A1 (de) 2000-10-20 2002-05-08 Infineon Technologies Ag Integrierte Schaltung mit Testbetriebsart und Verfahren zum Testen einer Vielzahl solcher integrierter Schaltungen
DE10053425C2 (de) 2000-10-27 2003-02-13 Infineon Technologies Ag Integrierter Speicher mit Zeilenzugriffsteuerung zur Aktivierung und Deaktivierung von Zeilenleitungen
DE10065379A1 (de) 2000-12-27 2002-07-18 Infineon Technologies Ag Stromspiegelschaltung
DE10101553C1 (de) 2001-01-15 2002-07-25 Infineon Technologies Ag Halbleiterspeicher mit Verzögerungsregelkreis
DE10130123B4 (de) 2001-06-22 2005-09-08 Infineon Technologies Ag Verzögerungsregelkreis zur Erzeugung komplementärer Taktsignale
DE10130122B4 (de) 2001-06-22 2006-01-19 Infineon Technologies Ag Verzögerungsregelkreis

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007012177B4 (de) * 2006-03-21 2014-01-23 Qimonda Ag Speichervorrichtung, System mit einer Speichervorrichtung sowie Verfahren zum Bestimmen einer Temperatur einer Speichervorrichtung

Also Published As

Publication number Publication date
US6873509B2 (en) 2005-03-29
DE10321451B4 (de) 2009-07-02
US20030210505A1 (en) 2003-11-13

Similar Documents

Publication Publication Date Title
DE102007038615B4 (de) Speicher mit Speicherbänken und Modusregistern, sowie Verfahren zum Betreiben eines solchen Speichers
DE10345383B4 (de) Bankadreßabbildung gemäß einer Bankhaltezeit bei dynamischen Direktzugriffsspeichern
US7349277B2 (en) Method and system for reducing the peak current in refreshing dynamic random access memory devices
DE112006003406B4 (de) System und Verfahren zum Bereitstellen von Temperaturdaten von einer Speichervorrichtung mit einem Temperatursensor
US6463002B2 (en) Refresh-type memory with zero write recovery time and no maximum cycle time
US4691303A (en) Refresh system for multi-bank semiconductor memory
DE602004002300T2 (de) Selektive bankauffrischung
DE10307244B4 (de) Automatische Vorladesteuerungsschaltung und zugehöriges Vorladesteuerungsverfahren
DE102004027121B4 (de) Ein Mehrfachbankchip, der mit einer Steuerung kompatibel ist, die für eine geringere Anzahl von Banken entworfen ist, und ein Verfahren zum Betreiben
DE10350865A1 (de) Speicherbaustein mit variabel verzögerter Spaltenauswahl
DE10330111A1 (de) Verfahren eines selbstreparierenden dynamischen Direktzugriffsspeichers
DE102006014048A1 (de) Stromsparendes Auffrischschema für DRAMs mit segmentierter Wortleitungsarchitektur
US6636450B2 (en) Fuse read sequence for auto refresh power reduction
DE10321452B4 (de) Implementierung eines Temperatursensors zum Steuern von internen Chipspannungen
DE10321476A1 (de) Die Verwendung von DQ-Anschlußstiften auf einem RAM-Speicherchip für ein Temperaturerfassungsprotokoll
CN1078820A (zh) 用于检测半导体存贮器件的更新地址信号的电路
DE102006030373A1 (de) Halbleiterspeichervorrichtung
DE10321451B4 (de) Die Verwendung eines chipinternen Temperaturerfassungsschemas zum Wärmeschutz von DRAMs
DE112004001676T5 (de) Direktzugriffsspeicher mit Postampel-Datenübernahmesignal-Rauschunterdrückung
DE102006002888A1 (de) Direktzugriffsspeicher mit niedriger Anfangslatenz
DE102004016148A1 (de) Verfahren und System zur Herstellung von dynamischen Speichern (DRAM) mit reduziertem Strombedarf für die Selbstauffrischung
DE102005054432B4 (de) Direktzugriffsspeicher mit schnellem Spaltenzugriff
DE102005058438B4 (de) Integrierter Halbleiterspeicher mit Ermittelung einer Chiptemperatur
JP5310654B2 (ja) メモリ装置及びメモリシステム
DE102004044984B4 (de) Direktzugriffspeichervorrichtung, Halbleiterspeichervorrichtung und Verfahren zum Verringern eines Stromverbrauchs bei einer dynamischen Speichervorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R071 Expiry of right