-
Hintergrund der Erfindung
-
Gebiet der Erfindung
-
Die
vorliegende Erfindung bezieht sich auf Schaltungen für die Selbstauffrischung
in Halbleiterspeicherbauelementen, und insbesondere auf ein System
und ein Verfahren zur Reduzierung des Strombedarfs für die Selbstauffrischung.
-
Hintergrundinformation
-
In
der Industrie der tragbaren Konsumelektronik haben neuere Entwicklungen
hinsichtlich der Arbeitsgeschwindigkeiten der Mikroprozessoren und hinsichtlich
der Speicherkapazitäten
zu einer neuen Generation von tragbaren Geräten mit deutlich verbesserter
Funktionalität
geführt.
Tragbare elektronische Geräte
werden ständig
mit zusätzlichen
Funktionen ausgestattet und zugleich derart entworfen, dass sie
immer wirksamer arbeiten, immer weniger elektrischen Strom verbrauchen,
und daher immer weniger Batterieleistung benötigen. Solche elektronischen
Geräte
(wie Laptops, Digitalkameras, digitale Mobiltelefone, digitale persönliche Assistenten)
sind heute in der Lage, über
einen längeren
Zeitraum in Betrieb zu sein, ehe die Batterie ersetzt oder wieder aufgeladen
werden muss, was für
die Verbraucher nützlich
sein kann, und sind kostengünstiger
zu betreiben.
-
Viele
tragbare elektronische Geräte
enthalten dynamische Speicher mit wahlfreiem Zugriff (Dynamic Random
Access Memory – "DRAM") für eine temporäre oder "flüchtige" (d.h. eine konstante
Leistung erfordernde) Speicherung von Daten. Ein konventionelles
DRAM umfasst mehrere Speicherzellen innerhalb von Feldern von Wortleitungen
und Bitleitungen, die als ein Gitter angeordnet sind. Wie in 1 zu sehen, umfasst eine
einzelne Speicherzelle üblicherweise
einen einzigen Transistor 10 und einen einzigen Kondensator 11.
Der Zugriff auf die Zelle erfolgt durch Aktivieren einer bestimmten
Wortleitung und Bitleitung.
-
Um
ein Datenbit in eine Zelle einzuschreiben, wird eine geeignete Spannung
an die Wortleitung angelegt, die den Transistor 10 zusammen
mit jedem anderen Transistor in der Wortleitung einschaltet. Eine
hohe Spannung (üblicherweise
nahe 1,5 V oder 2 V) oder eine niedere Spannung (üblicherweise
nahe 0 V) wird dann an die Bitleitung angelegt, um den Kondensator 11 auf
einen logischer Wert "High" oder einen logischer
Wert "Low" zu laden. Wenn die
Spannung auf der Wortleitung abgeschaltet wird, bleibt die Ladung
auf dem Kondensator, um ein Bit an Informationen zu speichern. Üblicherweise
wird durch Anlegen der Spannung an die Wortleitung und Anlegen einer
Spannung für
das Einprägen
oder Messen an jede der Bitleitungen ein ganzes Wort in das DRAM-Feld
geschrieben oder daraus ausgelesen.
-
Die
Ladungspegel, die in den Kondensatoren des DRAM-Feldes gespeichert
werden, werden von Verlustströmen
beeinträchtigt,
was dazu führt, dass
die gespeicherten Spannungswerte im Laufe der Zeit verloren gehen.
Um die Genauigkeit der in den Kondensatoren gespeicherten Daten
aufrechtzuerhalten, muss jede Zelle des DRAMs periodisch aufgefrischt
werden. Dies wird üblicherweise
dadurch erreicht, dass die Daten über einen Leseverstärker gelesen
werden. Dieser Lesevorgang frischt das Zellensignal automatisch
auf, da die Speicherzelle während
des Prozesses der Spannungsmessung und -verstärkung mit der Bitleitung verbunden
ist, so dass volle Signalpegel wiederhergestellt werden. Auffrischungsvorgänge werden üblicherweise
durch Befehle von einer/einem externen Steuerung/Prozessor für den Speicher
veranlasst, die/der während "Standby"- oder "Warte"-Perioden zwischen
Lese- und Schreib-Vorgängen eingreift.
Neuerdings werden DRAMs mit innerhalb des DRAMs befindlichen Schaltungen
für die
Selbstauffrischung konfiguriert, um Auffrischungsvorgänge nach
Empfang eines Befehls zum Auffrischen von der/dem Steuerung/Prozessor
durchzuführen
(und automatisch die richtigen aufzufrischenden Zellen auszuwählen).
-
Die
Frequenz, mit der der Speicher periodisch aufgefrischt werden muss,
hängt von
mehreren Faktoren ab, aber er wird üblicherweise mindestens alle
paar hundert Millisekunden aufgefrischt (dies geschieht in "kleinen Abschnitten", zum Beispiel von
je 7,8 ms, um das gesamte DRAM in 64 ms wiederherzustellen, d.h.
8k Auffrischungsvorgänge
sind erforderlich ... 8k × 7,8
ms = 64 ms). Auffrischungsraten für bestimmte DRAM-Felder werden üblicherweise vom
Hersteller festgelegt, wobei die schlechtesten Bedingungen unter
hohen Temperaturen zugrundegelegt werden. Im allgemeinen zeigt die
Gesamtrelation zwischen Temperatur und Auffrischungsrate für DRAM-Felder eine positive
Steigung, so dass die Leistungsaufnahme mit der Temperatur des DRAMs ansteigt.
Da Speicherzellen die Tendenz haben, infolge der Herstellung leicht
zu variieren, wird die Auffrischungsrate entsprechend dem am schnellsten
abnehmenden Bit an Information im DRAM festgelegt. In anderen Worten
wird die Auffrischungsrate entsprechend dem kleinsten gemeinsamen
Nenner hinsichtlich der Durchführung
festgelegt, so dass die Auffrischungsvorgänge die im Speicher gespeicherte Information
in jeder Speicherzelle erfolgreich aufrechterhalten. Dies kann durchgeführt werden,
indem alle Zellen eines DRAMs nach der Herstellung getestet werden,
um die Abnahmezeit für
jede Zelle zu bestimmen.
-
Die
Auffrischungsvorgänge
in einer Schaltung zur Selbstauffrischung können unter Verwendung eines
internen Zählers
durchgeführt
werden, um die Zellen sequentiell zu adressieren, derart, dass jede
Zelle innerhalb eines bestimmten Zeitraums aufgefrischt wird. 2 ist eine bekannte Konfiguration eines
DRAMs mit Möglichkeiten
zur Selbstauffrischung. In dieser Konfiguration liefert der Signalgenerator 20 ein
Taktsignal zur Auffrischung an eine Schaltung zur Auffrischungssteuerung 22.
Wie in 2 gezeigt, ist
die Auffrischungsschaltung nur mit dem Spaltendekoder verbunden.
Die Spalten im Spaltendekoder 24 werden derart adressiert,
dass jede der Spalten innerhalb der maximalen Zeit für das Auffrischen
der Speichervorrichtung nach einer bestimmten Anzahl von Auffrischungen
adressiert wird.
-
Da
die Auffrischungsvorgänge
ein fortwährendes
Laden und Entladen von Bitleitungen erfordern, verbrauchen sie Leistung,
und der Auffrischungsprozess verringert die Arbeitsleistung des DRAMs.
Dementsprechend wurden mehrere Techniken entwickelt, um die zum
Auffrischen von DRAMs erforderliche Leistung zu reduzieren. Zum
Beispiel besteht eine solche Technik darin, die Auffrischungsrate
zu verlangsamen, wenn der DRAM bei niedrigeren Temperaturen arbeitet,
bei denen die Abnahmezeit länger
ist, so dass keine hohe Auffrischungsrate notwendig ist. Dies kann
erfolgen, indem der Taktgeber selbst verlangsamt wird, oder durch
eine Gestaltung der dem Taktgeber zugeordneten Logik für die Auffrischung
derart, dass sie nur in einem Bruchteil der Zeit auffrischt, wenn
der DRAM bei einer niedrigen Temperatur arbeitet. Eine andere Technik
ist es, die DRAMs so zu gestalten, dass der DRAM konfiguriert werden
kann, um bei einer ausgewählten
Auffrischungsrate zu arbeiten, die von der vorgesehenen Nutzung
abhängt.
Dies kann durch Einsetzen einer Schmelzverbindung in die Auffrischungsschaltung und
anschließendes
Durchbrennen der Schmelzverbindung, um die Auffrischungsrate des
DRAMs zu ändern,
erfolgen.
-
Um
die Arbeitsweise des Speichers weiter zu verbessern und die mit
DRAMs verbundene Leistungsaufnahme weiter zu senken, sind die Halbleiter-Entwickler
ständig
bemüht,
die Auffrischungsvorgänge
zu verbessern und die Auffrischungsraten zu verringern. In Anbetracht
der obigen Ausführungen ist
ersichtlich, dass ein bedeutender Bedarf an einem Verfahren und
einem System zur Reduzierung des Strombedarfs für die Selbstauffrischung in
einem DRAM ohne negative Beeinflussung anderer Leistungsmerkmale
des Halbleiterspeichers besteht.
-
Kurze Darstellung
der Erfindung
-
Die
vorliegende Erfindung bezieht sich auf ein Verfahren und ein System
zur Reduzierung des Strombedarfs für die Selbstauffrischung in
einem DRAM. Ein DRAM-Chip ist in eine Anzahl von Segmenten unterteilt.
Der gesamte DRAM-Chip wird nach der Herstellung getestet, um die
Abnahmeraten für
jede Zelle im DRAM zu bestimmen. Für jedes Segment wird die Auffrischungsrate
dieses Segments in Abhängigkeit
von der schnellsten Abnahmerate für eine DRAM-Zelle in diesem
Segment ausgewählt.
Der DRAM ist so konfiguriert, dass Speicherzellen während einer
Selbstauffrischung mit verschiedenen Auffrischungsraten für verschiedene Segmente
aufgefrischt werden. Die Auffri schungsperiode für einzelne Segmente wird unter
Verwendung von Techniken wie z.B. programmierbarer Logik oder Schmelzverbindungen
gesteuert, um bestimmte Zyklen der Selbstauffrischung bei denjenigen
Segmenten zu überspringen,
die in der Lage sind, bei niedrigeren Auffrischungsraten zu arbeiten.
Auf diese Weise kann die Auffrischungsperiode in Speichersegmenten
mit starken Speicherzellen reduziert werden, wodurch Strom gespart
werden kann.
-
Es
wird ein Verfahren offenbart, um die Auffrischungsfrequenz für eine Vielzahl
von Speicherzellen in einem DRAM zu reduzieren. Das eine Vielzahl von
Speicherzellen enthaltende Speicherfeld ist in eine Vielzahl von
Segmenten unterteilt. Die Speicherzellen im Speicherfeld, die eine
Auffrischungsrate benötigen,
die schneller ist als die Auffrischungsrate, die für die restlichen
Speicherzellen im Speicherfeld erforderlich ist, werden identifiziert.
Es wird ein Segment identifiziert, das den identifizierten Speicherzellen
entspricht. Wenn ein Auffrischungsvorgang aktiviert wird, werden
Speicherzellen in einem identifizierten Segment mit einer anderen
Auffrischungsrate aufgefrischt als die Auffrischungsrate, die für Speicherzellen
in anderen Segmenten des Speicherfeldes verwendet wird.
-
Es
wird auch ein Verfahren zum Selbstauffrischen verschiedener Segmente
eines DRAMs mit verschiedenen Auffrischungsraten offenbart, bei
dem jedes Segment eine Vielzahl von Wortleitungen und Speicherzellen
umfasst. Das Verfahren umfasst die Schritte des Inkrementierens
eines Multibit-Zählers, wobei
eine Vielzahl von Bits einer Wortleitungsadresse in dem DRAM entsprechen,
des Bestimmens der Rate, mit der das Segment, das der vom Zähler angegebenen
Wortleitungsadresse zugeordnet ist, aufgefrischt werden soll, wobei
(i) Segmente mit einer hohen Auffrischungsrate bei jedem Zyklus
des Zählers
aufgefrischt werden und (ii) Segmente mit einer niedrigen Auffrischungsrate
in intermittierenden Zyklen des Zählers aufgefrischt werden,
und des Durchführens
einer Auffrischung von Speicherzellen in der Wortleitung abhängig vom
Zählerzyklus
und der dem zugeordneten Segment entsprechenden Auffrischungsrate.
-
Es
wird eine Anordnung zur Auffrischungssteuerung zur Erzeugung von
Selbstauffrischungen in einem DRAM, das in eine Anzahl von Segmenten aufgeteilt
ist, angegeben. Die Auffrischungssteuerung enthält einen Multibit-Zähler mit
einer Vielzahl von Bits, die Wortleitungsadressen in jedem Segment
des DRAMs entsprechen, um inkrementell Wortleitungsadressen zu erzeugen.
Die Steuerung enthält
auch eine Logik, um zu bestimmen, ob die Wortleitung an der vom
Zähler
angegebenen Adresse während
eines Zählerzyklus
aufgefrischt werden soll, wobei verschiedene Segmente des DRAMs
mit verschiedenen Auffrischungsraten aufgefrischt werden.
-
Kurze Beschreibung
der Zeichnungen
-
1 ist eine schematische
Darstellung einer elektrischen Schaltung eines Abschnitts eines üblichen
DRAM-Feldes.
-
2 ist eine schematische
Darstellung des Aufbaus eines üblichen
DARM-Feldes, das zur Durchführung
von Vorgängen
zur Selbstauffrischung konfiguriert ist.
-
3 ist eine schematische
Darstellung von Komponenten, die für eine Auffrischungssteuerung verwendet
werden, die eine Logik, die über
Schmelzverbindungen auswählbar
ist, gemäß einer
Ausführungsform
der vorliegenden Erfindung verwendet.
-
4 ist eine schematische
Darstellung der Verwendung der Logik, die über Schmelzverbindungen auswählbar ist,
und der Bauteile aus 3 zur Auffrischung
verschiedener Segmente eines DRAMs mit unterschiedlichen Auffrischungsraten
gemäß einer
Ausführungsform
der vorliegenden Erfindung.
-
5 ist ein Flussdiagramm,
das Schritte der Verwendung einer Logik, die über Schmelzverbindungen auswählbar ist,
zur Auffrischung von Wortleitungen in Segmenten eines DRAMs mit
unterschiedlichen Auffrischungsraten gemäß einer Ausführungsform
der vorliegenden Erfindung darstellt.
-
6 ist eine schematische
Darstellung der Verwendung einer programmierbaren Logik zum Auffrischen
verschiedener Segmente eines DRAMs mit unterschiedlichen Auffrischungsraten
gemäß einer weiteren
Ausführungsform
der vorliegenden Erfindung.
-
7 ist ein Flussdiagramm,
das die Schritte der Verwendung einer programmierbaren Logik zur Auffrischung
von Wortleitungen in Segmenten eines DRAMs mit unterschiedlichen
Auffrischungsraten gemäß einer
Ausführungsform
der Erfindung darstellt.
-
8 ist eine schematische
Darstellung eines alternativen Verfahrens zur Segmentierung des in
den 4 und 6 dargestellten Speicherfelder.
-
Ausführliche
Beschreibung der Erfindung
-
Bevorzugte
Ausführungsformen
der Erfindung werden unter Bezugnahme auf die beiliegenden Zeichnungen
ausführlich
be schrieben. Die vorliegende Erfindung kann in vielen Formen ausgeführt werden
und sollte nicht als auf die hier beschriebenen Ausführungsformen
beschränkt
angesehen werden.
-
Die
Ausführungsformen
der vorliegenden Erfindung beziehen sich auf Verfahren und Systeme
zur Reduzierung des Strombedarfs bei Vorgängen zur Selbstauffrischung
in DRAMs durch eine dynamische Zuordnung unterschiedlicher Auffrischungsraten
zu verschiedenen Segmenten eines DRAMs, basierend auf den Abnahmezeiten,
die für
Speicherzellen der jeweiligen Segmente festgestellt wurden. Nach
der Herstellung wird der DRAM überprüft, um die
Betriebsfähigkeit
und Abnahmezeit für
jede der Speicherzellen im DRAM zu bestimmen. Es sind Systeme und
Techniken bekannt, um nach der Herstellung Tests zur Überprüfung von
DRAMs nach einem Einschalten (Power-up) durchzuführen.
-
Für diejenigen
DRAM-Zellen, die als defekt und nicht betriebsbereit erkannt wurden,
ist ein Abschnitt des Feldes von DRAM-Speicherzellen als redundanter
Speicherabschnitt vorgesehen. Wenn für einen Schreib- oder Lesevorgang
auf eine defekte Speicherzelle zugegriffen werden soll, wird eine
auf dem Chip befindliche Logikschaltung verwendet, um die Adresse
der defekten Zelle einer Stelle im redundanten Speicher zuzuordnen.
Es können
Banken mit Schmelzverbindungen in den DRAM-Chip integriert sein, um die Adressen
der defekten Speicherzellen zu speichern, wobei die Adressen durch
Zerstörung ausgewählter Schmelzverbindungen
mittels Laser in die Gruppen von Schmelzverbindungen eingeschrieben
werden. Jede Schmelzverbindung kann entweder geschlossen bleiben
oder durchbrennen, um einen logischen Zustand "0" oder "1" darzustellen, so dass Gruppen von Schmelzverbindungen
logische Wörter bilden
können,
die Zeilen- und Spaltenadressen defekter Zellen im Hauptspeicher
entsprechen.
-
Bei üblichen
DRAMs und bei DRRM-Herstellungstechniken wird die Auffrischungsrate
für den
gesamten DRAM-Chip entsprechend der kürzesten Abnahmezeit für eine einzelne
Speicherzelle bestimmt. Mit anderen Worten, wenn es bekannt ist,
dass alle Speicherzellen in einem DRAM (ausschließlich der defekten
Zellen) ihre Ladungen an irgendeinem Punkt nach mindestens 64 Millisekunden
verlieren, kann die Auffrischungssteuerung im DRAM so konfiguriert
werden, dass jede Zelle alle 64 Millisekunden einmal aufgefrischt
wird. Wenn manche Speicherzellen ihre Ladungen wesentlich länger als
64 Millisekunden halten, werden diese Speicherzellen aber öfter aufgefrischt,
als es zur Aufrechterhaltung der Daten erforderlich ist.
-
Es
ist bekannt, dass komplexe Verlustmechanismen zu einer breiten Verteilung
der Haltezeit individueller Speicherzellen führen. Nach Test und Reparatur
des Chips zeigen die Speicherzellen eine Verteilung von 64 ms bis
zu einigen Sekunden. Theoretisch könnte die Leistungsaufnahme
in einem DRAM durch Auffrischen jeder Speicherzelle gemäß der ihr
entsprechenden besonderen Abnahmerate minimiert werden. Obwohl solch
ein System unnötige Auffrischungen
vermeiden würde,
würde die
erforderliche Logik die Größe und Komplexität des Chips überfordern,
was jeden Nutzen bei weitem aufwiegt. Da DRAMs aber die Tendenz
haben, eine Ansammlung von Zellen in einem oder mehreren Bereichen eines
DRAM-Chips aufzuweisen, die dadurch gekennzeichnet sind, dass sie
eine langsamere Auffrischungsrate als normal erfordern, könnte ein
deutlicher Vorteil dadurch erhalten werden, dass die Auffrischung
von Zellen in diesen Bereichen anders eingestellt wird als im Rest
des Chips.
-
Gemäß einer
Ausführungsform
der vorliegenden Erfindung ist ein DRAM-Chip in mehrere Segmente
unterteilt. Ein Auffrischungszähler
zählt weiter,
um wie in einer üblichen
Auffrischungsschaltung für
einen Speicher jede Wortleitung im Speicher aufzufrischen. Es ist
aber für
jedes Segment eine Logik vorgesehen, um zu bestimmen, ob Wortleitungen in
diesem Segment bei jedem aufeinanderfolgenden Durchgang, bei jedem
zweiten Durchgang oder bei jedem dritten Durchgang usw. des Auffrischungszählers aufgefrischt
werden sollen. Auf diese weise kann die gleiche Auffrischungsschaltung
für den
gesamten Chip verwendet werden, aber unterschiedliche Segmente des
Chips weisen unterschiedliche Auffrischungsraten auf. Die Logik,
die verwendet wird, um die Auffrischungsrate jedes einzelnen Segments
zu bestimmen, kann eine programmierbare Logik oder eine über Schmelzverbindungen
auswählbaren
Logik umfassen.
-
Ausführungsform
mit einer über
Schmelzverbindungen auswählbaren
Logik Zusätzlich
zur Integration einer Bank von Schmelzverbindungen zur Steuerung
von Lese- und Schreibvorgängen
zu und von defekten Zellen ist es auch möglich, Schmelzverbindungen
in einem DRAM anzuordnen, um die Auffrischungsrate dynamisch einzustellen. Ähnlich wie bei
der Bank von Schmelzverbindungen, die zur Speicherung der Adressen
von defekten Zellen verwendet wird, können Schmelzverbindungen auch mittels
Laser durchgebrannt werden, um eine über Schmelzverbindungen auswählbare Logik
zur Anpassung der Arbeitsweise des DRAMs nach der Herstellung zu
liefern, ohne wesentliche Änderungen
an der Hardware zu erfordern.
-
3 ist eine schematische
Darstellung einer Auffrischungssteuerung gemäß einer Ausführungsform
der vorliegenden Erfindung. Bekanntlich weist ein DRAM mehrere periphere
Schaltungen zur Durchführung
von Lese- und Schreibvorgängen
von Informationen in und aus Speicherzellen und zum Auffrischen
der Speicherzellen in einer Betriebsart zur Selbstauffrischung auf,
ohne externe Signale für Zeilenadressen
zu erfordern. Im Vergleich mit 2 weist
die Auffrischungssteuerung 22 zusätzlich eine Bank von Schmelzverbindungen 31,
ein Register 32, einen Dekoder 33, einen Logikzähler 34,
einen Zähler 35 und
einen Multiplexer 36 auf.
-
In
einer beispielhaften Anwendung dieser Ausführungsform entspricht jede
Schmelzverbindung in der Bank von Schmelzverbindungen 31 einem jeweiligen
bezeichneten Segment im Speicherfeld. Wenn festgestellt wird, dass
das Segment eine oder mehrere Speicherzellen mit Abnahmezeiten aufweist,
die vergleichsweise kürzer
sind als die der durchschnittlichen Speicherzelle und daher eine schnellere
Auffrischungsrate erfordern, wird die entsprechende Schmelzverbindung
in der Bank von Schmelzverbindungen 31 durchgebrannt. Diese durchgebrannte
Schmelzverbindung zeigt an, dass das entsprechende Segment bei jedem
Durchgang des Zählers 35 aufgefrischt
werden muss. Dagegen zeigen die nicht durchgebrannten Schmelzverbindungen
an, dass die entsprechenden Segmente nicht so oft aufgefrischt werden
müssen,
sondern stattdessen bei jedem zweiten Durchgang des Zählers 35 aufgefrischt
werden können.
In dieser beispielhaften Verwendung werden also Speicherzellen in
bestimmten Segmenten halb so oft aufgefrischt wie diejenigen in
anderen Segmenten. Ob eine Schmelzverbindung durchgebrannt ist,
zeigt an, welche von zwei möglichen
Auffriuuschungskategorien einem Segment entspricht.
-
Unter
manchen Bedingungen kann es nützlich
sein, eine größere Auswahl
von Auffrischungszeiten vorzusehen. Während die durchschnittliche Speicherzelle
in einem Feld zum Beispiel nur alle 128 ms eine Auffrischung erfordert,
ist es möglich,
dass ein paar Zellen in einem Segment eine Auffrischung alle 64
ms erfordern, während
ein paar Zellen in einem anderen Segment Auffrischungen alle 32
ms erfordern. In diesem Fall (unter der Annahme, dass die Zellen,
die alle 32 ms eine Auffrischung erfordern, nicht als defekt zu
bezeichnen sind) ist es möglich, durch
Verwendung von zwei Schmelzverbindungen pro Segment eine Information
darüber
zu liefern, welche Auffrischungsrate welchem Segment entspricht. Unter
Verwendung eines Standard-Binärformats
liefern zwei Schmelzverbindungen 22 = 4
mögliche
Permutationen ("00", "01", "10", "11"). Andere beispielhafte
Anwendungen können
in ähnlicher
Weise durch Hinzufügen
von weiteren Schmelzverbindungen zu jedem Segment vorgesehen werden.
-
4 stellt die Verwendung
einer über Schmelzverbindungen
auswählbaren
Logik und von Komponenten der 3 dar,
um verschiedene Segmente eines DRAMs mit unterschiedlichen Auffrischungsraten
gemäß einer
Ausführungsform
der vorliegenden Erfindung aufzufrischen. Für die Zwecke dieser Darstellung
ist das Speicherfeld 23 in vier Segmente 47a bis 47d aufgeteilt,
die je acht Wortleitungen enthalten. Jedes Segment des Speicherfeldes entspricht
einer der Schmelzverbindungen 41a bis 41d. Die
Schmelzverbindungen ermöglichen
es der Auffrischungslogik, für
eine von zwei möglichen
Auffrischungsraten für
jedes Segment konfiguriert zu werden.
-
Im
Beispiel der 4 wird
bei der Herstellung des Speicherfeldes festgestellt, dass zwei Zellen
(jeweils mit "x" bezeichnet) innerhalb
des Segments 2 doppelt so oft aufge frischt werden müssen wie
diejenigen in anderen Segmenten. Die Schmelzverbindungen können entweder
in einer Konfiguration des Durchbrennens zum Schließen oder
einer Konfiguration des Durchbrennens zum Öffnen gebildet werden. Die
Schmelzverbindungen können
ein Polysilikonmaterial umfassen, das mittels Laser geschmolzen
wird, um einen Stromkreis zu unterbrechen. So wird die Schmelzverbindung 41c durchgebrannt,
die dem Segment 2 entspricht.
-
Beim
Einschalten des DRAM-Chips stellen die Schmelzverbindungen 41a bis 41d die
Register 42a bis 42d derart ein, dass 42a, 42b,
und 42d je auf "0" oder logisches Low
eingestellt werden, während 42c auf "1" oder logisches High eingestellt wird,
da die zugehörige
Schmelzverbindung 41c durchgebrannt ist. Im Betrieb heißt dies,
dass das Segment 2 anders zu behandeln ist als die Segmente 1, 3 und 4.
-
Während der
Zyklen zur Selbstauffrischung zählt
der Sechs-Bit-Zähler 45 inkrementell
von 000000 bis 111111 (ein Inkrement pro Auffrischungssignal). Von
den sechs Bits entsprechen die niedrigsten drei Bits ("321") der Wortleitung
innerhalb jedes Segments (000 bis 111 entspricht 8 Wortleitungen
in einem Segment). Die nächsten
beiden Bits ("54") entsprechen einem
der vier Segmente (00 bis 11). Zum Beispiel entspricht also der
Zählerstand
000111 dem Segment 1 der Wortleitung 8, und der
Zählerstand 001001
entspricht dem Segment 2 der Wortleitung 2. Wie
in der Figur angezeigt, entsprechen diese 5 Bitleitungen
einer vollständigen
Wortleitungsadresse im Speicher. Schließlich, wie nachfolgend ausführlicher erklärt, entspricht
das Bit "6" dem Zustand, ob
der Zähler 45 einen "ungeraden" oder einen "geraden" Zyklus durchführt.
-
Für jeden
Zählerzyklus
von 000000 bis 000111 werden die Wortleitungen 1 bis 8 des
Segments 1 inkrementell aufgefrischt. An jeder unkrementellen
Adresse sind die Bits 4 und 5 des Zählers auf
00, was in den Dekoder 43 eingegeben wird, um den Inhalt
von 42d zu lesen, der dem Segment 1 entspricht, das 0 ist.
Das Komplement hierzu ist eine 1, die in ein UND-Gatter 48a zusammen
mit dem Bit "6" des Zählers 45 eingegeben
wird, das 0 ist, so dass 1 × 0
= 0. Das Komplement dieses Ergebnisses ist 1, das in ein zweites
UND-Gatter 48b zusammen mit einer 1 von der Logik 44 (1 × 1 = 1)
eingegeben wird, um eine 1 in MUX 46 einzugeben.
Dies zeigt an, dass eine Auffrischung in jeder Wortleitungsadresse 000 bis 111 durchzuführen ist.
-
Für jeden
Zählerzyklus
von 001000 bis 001111 werden die Wortleitungen 1 bis 8 inkrementell aufgefrischt.
Da das Bit "6" des Zählers 45 0 bleibt, bleibt
das Ergebnis des Zählers 45 0,
das Ergebnis des ersten UND-Gatters 48a bleibt 0,
und daher bleibt das Ergebnis des zweiten UND-Gatters 48b 1. Wieder
gibt dies an, dass eine Auffrischung an jeder Wortleitungsadresse
000 bis 111 im Segment 2 durchzuführen ist.
-
Man
sieht also, dass eine Wortleitung (zwischen 1 und 8)
eines Segments (zwischen 1 und 4) aufgefrischt
wird, wenn das Bit "6" des Zählers 45 auf 0 ist.
Sobald aber das Bit "6" des Zählers auf 1 inkrementiert
wird, hängt
das Ergebnis des ersten UND-Gatters 48a von der Ausgabe
des Dekoders 43 ab. Wenn der Dekoder eine 0 ausgibt
(von Schmelzverbindungen, die den Segmenten 1, 3,
oder 4 entsprechen), ist das Ergebnis des ersten UND-Gatters 48a jetzt 1,
dessen Komplement 0 ist, so dass das zweite UND-Gatter 48b eine 0 ausgibt.
Wenn dementsprechend das Bit "6" des Zählers 45 auf 0 ist, wird
keine der Wortleitungen der Segmente 1, 3 und 4 aufgefrischt.
Da die Schmelzverbindung 41c auf 1 gesetzt ist,
gibt der Dekoder 43 nun eine 1 aus, so dass jede
der 8 Wortleitungen des Segments 2 aufgefrischt
wird.
-
Zusammengefasst
führt das
Durchbrennen der Schmelzverbindung 41c entsprechend dem
Segment 2 dazu, dass jede der Wortleitungen im Segment 2 doppelt
so oft aufgefrischt wird wie diejenigen in den verbleibenden Segmenten 1, 3,
und 4. Auf diese Weise werden verschiedene Segmente mit
unterschiedlichen Raten aufgefrischt. Wenn zum Beispiel der Zähler in
64 ms einen Zyklus von 000000 bis 100000 hat, wird das Segment 2 alle
64 ms aufgefrischt, während
die Wortleitungen in den Segmenten 1, 3 und 4 alle
128 ms aufgefrischt werden.
-
5 ist ein Flussdiagramm,
das die von der Auffrischungssteuerung in 4 ausgeführte Logikschaltung für eine beispielhafte
Anwendung einer Ausführungsform
der vorliegenden Erfindung darstellt. Im Schritt 50 überprüft die Schaltung,
ob sie aktiviert ist, um eine Auffrischung durchzuführen. Wenn nicht,
wartet die Auffrischungssteuerung in der Standby-Betriebsart, bis sie wieder aktiviert
wird. Wie oben erläutert,
wird die Selbstauffrischung während eines
Lese- oder Schreibvorgangs zum Speicher nicht aktiviert.
-
Wenn
ein Auffrischungsvorgang beginnt, wird der Zähler im Schritt 51 inkrementiert.
Im Beispiel der 4 liegt
ein 6-Bit-Zähler
vor. In der Praxis entspricht die Anzahl von Bits für den Zähler (i)
der Anzahl von Leitungen für
Wortadressen pro Segment, (ii) der Anzahl von Segmenten und (iii)
der Anzahl von Schmelzverbindungen pro Segment. So lange in diesem
Beispiel das Bit "6" des Zählers eine 0 ist,
wie im Schritt 52 bestimmt, wird die entsprechende Wortleitung
im Schritt 53 aufgefrischt. Wie oben beschrieben, tritt
dies unabhängig
davon auf, welches Segment aufgefrischt wird. Wenn aber das Bit "6" des Zählers eine 1 ist,
muss als nächstes
im Schritt 54 bestimmt werden, ob die Schaltung mit Schmelzverbindungen
eine 0 oder eine 1 ist. Wenn der Schaltzustand
der Schmelzverbindungen eine 0 ist, wird der Auffrischungsvorgang
im Schritt 56 übersprungen,
so dass der Auffrischungsvorgang für dieses besondere Segment
halb so oft durchgeführt wird.
Wenn andererseits der Schaltzustand der Schmelzverbindungen eine 1 ist,
sollte die Wortleitung 55 bei jedem Durchgang des Zählers aufgefrischt
werden. Beim nächsten
Taktsignal im Schritt 57 wird dieser Vorgang wiederholt.
-
Ausführungsform
mit programmierbarer Logik
-
Ein
Vorteil der über
Schmelzverbindungen auswählbaren
Ausführungsform
ist es, dass der DRAM-Chip je nach dem Ergebnis des Chip-Tests bezüglich Unregelmäßigkeiten
bei den Abnahmezeiten für
Ladung leicht durch Durchbrennen von Schmelzverbindungen mittles
Laser geändert
werden kann. Als Alternative können
andere Arten von programmierbaren Logikschaltungen verwendet werden.
Abhängig
von der besonderen Anwendung können
andere Arten von programmierbaren Logikschaltungen für eine zusätzliche
Flexibilität
sorgen, wenn zu bestimmen ist, ob Speicherzellen in einem Segment
bei jedem Durchgang, bei jedem zweiten Durchgang, bei jedem dritten
Durchgang usw. aufgefrischt werden müssen.
-
6 stellt die Verwendung
einer programmierbaren Logik zur Steuerung der Auffrischung von Speicherzellen
in einer Vielzahl von Segmenten gemäß einer allgemeinen Ausführungsform
der vorliegenden Erfindung dar. Wie in 4 ist in diesem Beispiel das Speicherfeld
wieder in vier gleiche Segmente aufgeteilt, die je 8 Wortleitungen
enthalten. Anstelle der Verwendung eines 6-Bit-Zählers wird ein 5-Bit-Zähler ("54321") verwendet, bei
dem die beiden signifikantesten Bits bestimmen, welches Segment aufgefrischt
wird (00, 01, 10, 11), und die drei letzten Bits bestimmen, welche
Wortleitungen innerhalb eines Segments aufgefrischt werden (000,
001, 010, 011, 100, 101, 110, 111). Die Ausgabe des Zählers 61 wird
in den Multiplexer 46 als WL ADDR eingegeben, um anzuzeigen,
welche Wortleitung in welchem Segment aufgefrischt werden soll.
Für jedes
Inkrement des Zählers
wird eine Auffrischung durchgeführt, wenn
eine 1 auch im Multiplexer 46 von der Logik 60 als
WLDRV empfangen wird.
-
Wie
in 4 enthält das Segment 2 zwei Speicherzellen,
die doppelt so oft aufgefrischt werden müssen wie die Speicherzellen
in den Segmenten 1, 3 und 4. Daher ist
die Logik 60 so programmiert, dass WLDRV auf 1 gesetzt
wird, wann immer die beiden signifikantesten Bits des Zählers 61 01 sind,
WLDR aber alternierend auf 0 oder 1 gesetzt wird,
wenn die beiden signifikantesten Bits des Zählers 61 00, 10 oder
11 sind (für
die Segmente 1, 3 und 4), entsprechend
einem Flip-Flop 62 innerhalb der Logik 60. Der
Flip-Flop 62 wirkt in der gleichen Weise wie das Bit "6" des Zählers 45 in 4.
-
7 ist ein Flussdiagramm,
das Schritte zum Auffrischen von Segmenten eines Chips unter Verwendung
einer allgemein beschriebenen programmierbaren Logik gemäß der schematischen Darstellung
der 6 darstellt. Nach
der Feststellung, dass die Steuerung aktiviert ist, um im Schritt 70 einen
Auffrischungsvorgang durchzuführen,
wird im Schritt 71 der Zähler inkrementiert. Wenn der "Flip-Flop" in der Logik 60,
der zwischen 0 und 1 wechselt, im Schritt 72 als
auf 0 befindlich bestimmt wird, wird die vom Zähler angegebene
Wortleitung unabhängig
vom angezeigten Segment im Schritt 73 aufgefrischt. Wenn
nicht, bestimmt die Logik 60 im Schritt 74, ob
eine Auf frischung in den Schritten 75 und 76 durchgeführt wird
oder nicht. Nach der Beendigung der Schritte 73, 75 oder 76 startet
das Taktsignal im Schritt 77 den Vorgang erneut.
-
Ähnlich wie
oben in Bezug auf die über Schmelzverbindungen
auswählbare
Ausführungsform
beschrieben, kann der Flip-Flop 62 in der Logik 60 alternativ
eine Vielzahl von Bits umfassen, und die Logik 60 kann
programmiert sein, um verschiedene Segmente aufzufrischen, indem
nur bei jedem dritten Durchgang, jedem vierten Durchgang usw. des
Zählers
aufgefrischt wird.
-
Alternative
Einstellungen in Segmente
-
Wie
nun deutlich geworden ist, gibt es einen Kompromiss zwischen den
Vorteilen und der zusätzlichen
Komplexität,
der mit der Anzahl von Segmenten zusammenhängt, in die der Speicher aufgeteilt ist.
In den unter Bezugnahme auf die 4 und 6 gezeigten Beispielen wurde
das gesamte Segment 2 doppelt so oft aufgefrischt wie die
Speicherzellen in den Segmenten 1, 3 und 4,
obwohl nur zwei einzelne Speicherzellen die schnellere Auffrischungsrate
benötigten.
Während
diese Anordnung zu einer beträchtlichen
Verbesserung im Vergleich mit üblichen Systemen
führt,
bei denen alle vier Segmente mit der schnelleren Auffrischungsrate
aufgefrischt wurden, bleibt immer noch das Problem, dass viele Speicherzellen
im Segment 2 öfter
aufgefrischt werden als notwendig.
-
Ein
Verfahren, um die Anzahl von Zellen, die öfter als nötig aufgefrischt werden, zu
verringern, ist es, das Speicherfeld in eine andere Anzahl von Segmenten
aufzuteilen. 8 stellt
ein Speicherfeld dar, das in acht (8) Segmente anstelle
von vier (4) Segmenten aufgeteilt ist, wie in den 4 und 6. Wie man sieht, führt eine solche Segmentierung
zu einer deutlichen Verbesserung in Bezug auf das "frühere" Segment 2,
das nun in Segmente C und D aufgeteilt ist. Bei einer Aufteilung
in vier Segmente wäre
das Segment D früher
zusammen mit dem Rest des Segments 2 ganz mit einer höheren Auffrischungsrate aufgefrischt
worden. Eine solche Segmentierung führt aber zu keiner Verbesserung
im Vergleich mit dem "früheren" Segment 4,
da die Segmente G und H beide nach wie vor noch höhere Auffrischungsraten
erfordern. Somit hängen
die durch eine stärkere Segmentierung
möglichen
Vorteile zum Teil von der zufälligen
Beschaffenheit der Variation der Abnahmeraten für die Speicherzellen ab. Mit
einer stärkeren Segmentierung
ist aber eine zusätzliche
Logik (und sind zusätzliche
Schmelzverbindungen) erforderlich, wodurch die Komplexität und die
Chipfläche
vergrößert werden
können.
-
Wie
man in jedem der Beispiele der 4, 6 und 8 sehen kann, ist es üblich, dass Abweichungen der
Abnahmerate für
die Speicherung in bestimmten Bereichen oder Regionen auf dem DRAM-Chip
konzentriert sind. Eine Veränderung
in der Herstellung oder eine Unvollkommenheit im Siliziumdioxid
(oder anderen Materialien) kann in einem Bereich des Chips auftreten,
der mehrere nahe beieinander liegende Speicherzellen beeinflusst.
Das ist einer der Gründe,
weshalb eine Unterteilung des Speichers in Segmente hilfreich sein
kann (wenn die Veränderungen
in den Speicherzellen über
den gesamten Chip zufällig
sind, werden immer noch alle Segmente mit der gleichen Rate aufgefrischt).
-
Als
eine Alternative zum Aufteilen des Speicherfeldes in gleiche Segmente
kann es auch möglich
sein, eine Reihe von Speicherzellen, deren Auffrischungsraten sich
vom Rest des Chips unterscheiden, näher zu identifizieren. Das
Speicher feld wird dann in zwei Segmente unterteilt: (i) die Wortleitungen,
die innerhalb des identifizierten Bereichs liegen, und (ii), alle übrigen Wortleitungen,
die außerhalb dieses
Bereichs liegen. Zum Beispiel wird angenommen, dass einige Speicherzellen
zwischen den Wortleitungen 0100110 und 0101101 doppelt so oft aufgefrischt
werden müssen
wie andere Speicherzellen im Speicherfeld. Es ist möglich, eine
Selbstauffrischung mit einer ersten Auffrischungsrate für die Wortleitungen
durchzuführen,
die innerhalb eines identifizierten Bereichs liegen, und eine Selbstauffrischung
mit einer zweiten Auffrischungsrate für den Rest des Speicherfeldes
durchzuführen.
Die beiden Auffrischungsraten können
Vielfache voneinander sein (d.h., wo die zweite Auffrischungsrate
die Hälfte
der ersten Auffrischungsrate ist), unter der Verwendung einer Logik ähnlich derjenigen,
die in den 4 und 6 gezeigt ist.
-
Ein
Verfahren für
die Auffrischungssteuerung, den "identifizierten
Bereich" zu segmentieren, ist
die Verwendung von zwei Sätzen
von Schmelzverbindungen, wobei einzelne Schmelzverbindungen aus
einem Satz von Schmelzverbindungen verwendet werden können, um
eine Wortleitung am Anfang des identifizierten Bereichs zu identifizieren
(durch Durchbrennen von Schmelzverbindungen mittels Laser, um eine 0 oder
eine 1 anzuzeigen), und Schmelzverbindungen in einem zweiten
Satz von Schmelzverbindungen verwendet werden können, um eine Ulortleitung
am Ende des identifizierten Bereichs zu identifizieren. Wenn festgestellt
wird, dass der Zähler
sich außerhalb
des Bereichs dieser beiden Wortleitungen befindet, kann ein Flip-Flop-Schalter verwendet
werden, um Speicherzellen bei jedem zweiten Durchgang des Zählers aufzufrischen.
-
Die
obige Darstellung von Ausführungsformen
der vorliegenden Erfindung erfolgte zum Zweck der Darstellung und
Beschreibung. Sie ist nicht als erschöpfend oder die Erfindung auf
die dargelegten präzisen
Formen einschränkend
zu verstehen. Für den
Fachmann sind viele Variationen und Veränderungen der beschriebenen
Ausführungsformen
im Lichte der obigen Offenbarung denkbar. Der Umfang der Erfindung
wird nur durch die nachfolgenden Ansprüche und ihre Äquivalente
definiert.
-
Bei
der Beschreibung repräsentativer
Ausführungsformen
der vorliegenden Erfindung kann außerdem die Beschreibung das
Verfahren und/oder den Prozess der vorliegenden Erfindung als eine
bestimmte Schrittfolge präsentiert
haben. In dem Maße, in
dem das Verfahren oder der Prozess nicht auf der hier beschriebenen
bestimmten Reihenfolge von Schritten beruht, sollen das Verfahren
oder der Prozess auch nicht auf die beschriebene Schrittfolge beschränkt sein.
Wie es einem Durchschnittsfachmann klar ist, können andere Schrittfolgen möglich sein. Daher
sollte die in der Beschreibung angegebene, bestimmte Schrittfolge
nicht als Einschränkung
der Ansprüche
verstanden werden. Zusätzlich
sind die das Verfahren und/oder den Prozess der vorliegenden Erfindung
betreffenden Ansprüche
nicht auf die Durchführung
der Schritte in der dargestellten Reihenfolge beschränkt, und
ein Fachmann kann ohne Weiteres verstehen, dass die Reihenfolgen
verändert werden
und immer noch im Bereich der vorliegenden Erfindung liegen können.