DE10233250A1

DE10233250A1 - Halbleiterspeichervorrichtung

Info

Publication number: DE10233250A1
Application number: DE10233250A
Authority: DE
Inventors: Junko Matsumoto; Tadaaki Yamauchi; Takeo Okamoto
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2001-10-29
Filing date: 2002-07-22
Publication date: 2003-05-15
Also published as: US6765838B2; CN1416137A; JP2003132677A; CN1242414C; KR100496082B1; TW564421B; KR20030035836A; US20030081485A1

Abstract

Ein Signal zum Aktivieren des Feldauffrischens (RFACT) wird entsprechend einer Auffrischanforderung (PHY) und einem oder mehrerer bestimmter Adreßbits (QAD<11> oder QAD<11:10>) einer Auffrischadresse (QAD<11:0>) aktiviert. Ein oder mehrere bestimmte Bits (CN<1> oder CN<1:0>) eines Auffrischadreßzählers (19) werden als das oder die bestimmten Adreßbits der Auffrischadresse verwendet, und das oder die bestimmten Adreßbits werden als oberes oder obere Bits der Auffrischadresse verwendet. So kann in dem Selbstauffrischmodus Auffrischen für einen vorgesehenen Adreßbereich in gleichförmigen Intervallen durchgeführt werden mit einem erhöhten Auffrischintervall, wobei weniger Strom verbraucht wird. Eine Halbleiterspeichervorrichtung wird bereitgestellt, die es ermöglicht, in einem Selbstauffrischmodus den Stromverbrauch zeitlich zu verteilen und zu verringern.

Description

Die vorliegende Erfindung bezieht sich auf Halbleiterspeichervorrichtungen und besonders auf einen Aufbau einer Auffrischsteuerschaltung zum Wiederherstellen von Daten dynamischer Speicherzellen, in vorgesehenen Zeitabständen zum Erhalt der Speicherdaten. Insbesondere bezieht sich die vorliegende Erfindung auf einen Aufbau zum Reduzieren des Stromverbrauchs in einem Selbstauffrischmodus, bei dem der Speicherdatenwert einer Speicherzelle intern periodisch aufgefrischt wird.
Halbleiterspeichervorrichtungen weisen einen dynamischen Direktzugriffsspeicher (DRAM) auf, der Information in einem Kondensator in Form einer elektrischen Ladung speichert. Eine DRAM-Zelle ist normalerweise aus einem Zugriffstransistor und einem Kondensator ausgebildet. Verglichen mit einer statischen Direktzugriffsspeicherzelle (SRAM) hat eine Speicherzelleneinheit des DRAM geringe Kosten pro Bit, eine kleine Layoutfläche und eine kleine Anzahl von Komponenten, aus denen sie besteht. Daher kann das DRAM eine Speichervorrichtung mit einer kleinen belegten Fläche und einer großen Speicherkapazität zu einem geringen Preis realisieren, so daß DRAMs häufig in einer Vielfalt von Anwendungen verwendet werden, wie zum Beispiel als Hauptspeicher.
Wie oben beschrieben speichert eine DRAM-Zelle eine Information in Form einer elektrischen Ladung in einem Kondensator. Unweigerlich ist es möglich, daß die gespeicherte Information durch einen Leckstrom des Kondensators verlorengehen kann. Zum Erhalt der gespeicherten Information wird Auffrischen durchgeführt, bei dem der in einer Speicherzelle gespeicherte Datenwert periodisch ausgelesen und wieder geschrieben wird. Zum Ausführen des Auffrischens gibt es zwei Betriebsarten. Die eine ist ein automatischer Auffrischmodus, bei dem in einer normalen Betriebsart, während der Datenzugriff durchgeführt wird, entsprechend einer extern zugeführten Auffrischanweisung intern eine Auffrischadresse erstellt wird, um den Speicherdatenwert an einer durch die Auffrischadresse bezeichneten Adresse aufzufrischen. Die andere ist ein Selbstauffrischmodus, bei dem das Auffrischen dadurch ausgeführt wird, daß intern ein Auffrischausführzeitablauf und eine Auffrischadresse erzeugt werden. Der Selbstauffrischmodus wird zum Beispiel in einer Ruhebetriebsart eingestellt, in der über eine relativ lange Zeitspanne kein Datenzugriff auf den DRAM durchgeführt wird. In diesem Selbstauffrischmodus braucht der DRAM die Daten nur zu halten.
Wenn ein DRAM in einer batteriebetriebenen Einrichtung eingesetzt ist, wie zum Beispiel einer tragbaren Einrichtung, sollte der Stromverbrauch zum Verlängern der Lebensdauer der Batterie auf einen minimalen Pegel begrenzt werden. Besonders in dem Selbstauffrischmodus, bei dem die ganze Einrichtung in Bereitschaft ist, sollte der Stromverbrauch so klein wie möglich gehalten werden. In dem Selbstauffrischmodus werden Zeilenauswahl von Speicherzellen und Schreiben/Neuschreiben von Speicherzellen entsprechend einer Auffrischadresse durchgeführt. So wird in dem Selbstauffrischmodus beim Ausführen des Auffrischvorgangs ein Strom verbraucht.
Ein Ziel der vorliegenden Erfindung liegt darin, eine Halbleiterspeichervorrichtung bereitzustellen, die in einem Selbstauffrischmodus eine beträchtliche Verringerung des Stromverbrauchs ermöglicht, ohne einen komplizierten Schaltungsaufbau aufzuweisen.
Die Aufgabe wird erfüllt durch eine Halbleiterspeichervorrichtung gemäß Anspruch 1. Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
Die Halbleitervorrichtung gemäß der vorliegenden Erfindung weist eine Auffrischadreßerzeugeschaltung auf zum Erzeugen einer Auffrischadresse mit mehreren Bit, die eine aufzufrischende Speicherzelle bezeichnet, und eine Auffrischaktivierschaltung zum Erzeugen eines Signals zum Aktivieren des Feldauffrischens zum Aktivieren eines Auffrischvorgangs entsprechend einem bestimmten Adreßbit der Auffrischadresse und einer Auffrischanforderung.
Wenn in dem Auffrischmodus das bestimmte Adreßbit der Auffrischadresse in einem bestimmten Zustand ist, wird die Auffrischanforderung unwirksam gemacht, um auf diese Weise ein Auffrischintervall zu verlängern, ohne eine Periode eines Ausgebens der Auffrischanforderung durch den Zeitgeber zu verändern. Demzufolge kann die Anzahl der Auffrischvorgänge pro Zeiteinheit in dem Selbstauffrischmodus und damit der Stromverbrauch in dem Selbstauffrischmodus verringert werden.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der beigefügten Zeichnungen. Von den Figuren zeigen:
Fig. 1 eine schematische Darstellung eines Aufbaus des Hauptabschnitts einer Halbleiterspeichervorrichtung gemäß der vorliegenden Erfindung;
Fig. 2 einen schematischen Aufbau einer Auffrischaktivierschaltung entsprechend einer ersten Ausführungsform der vorliegenden Erfindung;
Fig. 3 ein Zeitdiagramm, das einen Betrieb der in Fig. 2 gezeigten Schaltung darstellt;
Fig. 4 eine schematische Darstellung eines Auffrischadreßbereichs in der in Fig. 2 gezeigten Schaltung;
Fig. 5 eine schematische Darstellung einer Beziehung von Zählbits eines Auffrischadreßzählers zu einer Auffrischadresse gemäß einer zweiten Ausführungsform der vorliegenden Erfindung;
Fig. 6 eine schematische Darstellung eines Aufbaus einer Auffrischaktivierschaltung entsprechend der zweiten Ausführungsform;
Fig. 7 ein Zeitdiagramm, das einen Betrieb der in Fig. 6 gezeigten Schaltung in einem Halbmodus darstellt;
Fig. 8 ein Zeitdiagramm, das den Betrieb der in Fig. 6 gezeigten Schaltung in einem Viertelmodus darstellt;
Fig. 9 eine schematische Darstellung eines Auffrischbereichs in dem Viertelmodus;
Fig. 10 eine schematische Darstellung eines Aufbaus einer Abänderung der zweiten Ausführungsform der vorliegenden Erfindung;
Fig. 11 ein Zeitdiagramm, das einen Betrieb darstellt, wenn eine in Fig. 10 gezeigte Auffrischadreßerzeugeeinheit verwendet wird;
Fig. 12 eine schematische Darstellung eines Aufbaus eines Speicherfelds entsprechend einer dritten Ausführungsform der vorliegenden Erfindung;
Fig. 13 schematische Darstellungen des Aufbaus einer Auffrischadreßerzeugeeinheit und einer Auffrischaktivierschaltung entsprechend der dritten Ausführungsform;
Fig. 14 eine schematische Darstellung eines Aufbaus einer internen Adreßerzeugeeinheit gemäß der dritten Ausführungsform;
Fig. 15 ein Zeitdiagramm, das einen Auffrischvorgang gemäß der dritten Ausführungsform darstellt;
Fig. 16 eine schematische Darstellung einer Abänderung der dritten Ausführungsform;
Fig. 17 ein Zeitdiagramm, das einen Betrieb der in Fig. 16 gezeigten Schaltung in einem Halbmodus darstellt;
Fig. 18 ein Zeitdiagramm, das den Betrieb der in Fig. 16 gezeigten Schaltung in einem Viertelmodus darstellt;
Fig. 19 schematische Darstellungen des Aufbaus einer Auffrischadreßerzeugeeinheit und einer Auffrischaktivierschaltung gemäß einer vierten Ausführungsform der vorliegenden Erfindung;
Fig. 20 eine schematische Darstellung einer Abänderung der vierten Ausführungsform.
Fig. 1 ist eine schematische Darstellung eines Aufbaus des Hauptabschnitts der Halbleiterspeichervorrichtung gemäß der vorliegenden Erfindung. Insbesondere ist in Fig. 1 der Aufbau eines Abschnitts schematisch dargestellt, der mit dem Auffrischen in Zusammenhang steht.
Mit Bezug auf Fig. 1 weist die Halbleiterspeichervorrichtung auf: ein Speicherfeld 1 mit einer Mehrzahl von in Zeilen und Spalten angeordneten DRAM-Zellen; eine Zeilenauswahlschaltung 2, die in dem Speicherfeld 1 entsprechend einem empfangenen Adreßsignal eine adressierte Zeile auswählt; eine Leseverstärkerschaltung 3, die in den Speicherzellen der ausgewählten Reihe des Speicherfelds 1 Lesen, Verstärken und Neuschreiben (Wiederherstellen) von Daten durchführt; eine zeilenbezogene Steuerschaltung 4, die entsprechend einem Signal zum Anweisen der Zeilenauswahl RAS in einer vorgesehenen Abfolge die Zeilenauswahlschaltung 2 und die Leseverstärkerschaltung 3 aktiviert und deaktiviert; einen Befehlsdecodierer 5, der einen von außen zugeführten Befehl CMD decodiert, der eine Betriebsart bezeichnet und ein Betriebsartbezeichnungssignal erzeugt, das die bezeichnete Betriebsart kennzeichnet; eine Schaltung zum Aktivieren normalen Zeilenzugriffs 6, die entsprechend einem Signal zum Anweisen normalen Zeilenzugriffs vom Befehlsdecodierer 5 ein Signal zum Aktivieren des Felds im Normalbetrieb RACT aktiviert; eine Auffrischaktivierschaltung 7, die entsprechend einem Signal zum Anweisen des Selbstauffrischbetriebs von dem Befehlsdecodierer 5 in einem vorgesehenen Zeitabstand ein Signal zum Aktivieren des Feldauffrischens RFACT aktiviert; einen Auffrischzeitgeber 8, der beim Aktivieren eines Signals zum Anweisen des Selbstauffrischens SELF von der Auffrischaktivierschaltung 7 aktiviert wird und in vorherbestimmten Zeitabständen eine Auffrischanforderung PHY ausgibt; und einen Auffrischadreßzähler 9, der entsprechend einer Auffrischanforderung PHY von dem Auffrischzeitgeber 8 einen Zählvorgang durchführt und eine Auffrischadresse erzeugt, die eine Auffrischzeile bezeichnet.
Wenn ein bestimmtes Bit der Auffrischadresse von dem Auffrischadreßzähler 9 einen vorherbestimmten logischen Pegel hat, ignoriert die Auffrischaktivierschaltung 7, selbst wenn eine Auffrischanforderung PHY ausgegeben worden ist, die ausgegebene Auffrischanforderung PHY und beendet die Ausgabe (Aktivierung) des Signals zum Aktivieren des Feldauffrischens RFACT.
Die Schaltung zum Aktivieren normalen Zeilenzugriffs 6 aktiviert das Signal zum Aktivieren des Felds im Normalbetrieb RACT, wenn der externe Befehl CMD eine Betriebsart zum Auswählen einer Zeile in dem Speicherfeld 1 bezeichnet. Weiterhin aktiviert die Schaltung zum Aktivieren normalen Zeilenzugriffs 6 das Signal zum Aktivieren des Felds im Normalbetrieb RACT für eine vorherbestimmte Zeitspanne beim Anliegen einer Anweisung zum automatischen Auffrischen von dem Befehlsdecodierer 5, die ein Auffrischen anweist.
Die Halbleiterspeichervorrichtung weist weiter auf: eine Zeilenauswahlaktivierschaltung 10, die entsprechend dem Signal zum Aktivieren des Feldauffrischens RFACT von der Auffrischaktivierschaltung 7 und dem Signal zum Aktivieren des Felds im Normalbetrieb RACT von der Schaltung zum Aktivieren normalen Zeilenzugriffs 6 ein Signal zum Bezeichnen der Zeilenauswahl RAS erzeugt, um es der zeilenbezogenen Steuerschaltung 4 zuzuführen; eine Auffrischmoduserfaßschaltung 11, die entsprechend der Bezeichnung des Selbstauffrischmodus oder des automatischen Auffrischmodus von dem Befehlsdecodierer 5 ein Signal zum Anweisen des Auffrischmodus REF erzeugt; und einen Multiplexer (MUX) 12, der entsprechend dem Signal zum Anweisen des Auffrischmodus REF von der Auffrischmoduserfaßschaltung 11 entweder eine Auffrischadresse QAD von dem Auffrischadreßzähler 9 oder eine externe Adresse EXAD auswählt zum Zuführen zu der Zeilenauswahlschaltung 2.
Die Zeilenauswahlaktivierschaltung 10 ist beispielsweise aus einer ODER-Schaltung ausgebildet und aktiviert das Signal zum Bezeichnen der Zeilenauswahl RAS, wenn entweder das Signal zum Aktivieren des Feldauffrischens RFACT oder das Signal zum Aktivieren des Felds im Normalbetrieb RACT aktiviert ist. So wird bei einem automatischen Auffrischmodus, bei dem die Auffrischanweisung in einer normalen Betriebsart extern zugeführt wird, entsprechend der Auffrischadresse QAD, die von dem Auffrischadreßzähler 9 als Reaktion auf den externen automatischen Auffrischbefehl ausgegeben wird, eine Zeile in dem Speicherfeld 1 ausgewählt, und ein Auffrischen des in der ausgewählten Speicherzelle gespeicherten Datenwertes wird durchgeführt.
In dem Selbstauffrischmodus beendet die Auffrischaktivierschaltung 7 die Ausgabe des Signal zum Aktivieren des Feldauffrischens RFACT zu dem Zeitpunkt, wenn ein bestimmtes Adreßbit der von dem Auffrischadreßzähler 9 ausgegebenen Auffrischadresse QAD einen vorherbestimmten logischen Pegel hat, trotz der Ausgabe einer Auffrischanforderung PHY durch den Auffrischzeitgeber 8. So wird eine Auffrischzeile mit einem Intervall ausgewählt, das länger ist als das Ausgabeintervall der Auffrischanforderung PHY durch den Auffrischzeitgeber 8.
Im Selbstauffrischmodus werden von dem Auffrischzeitgeber 8 ausgegebene Auffrischanforderungen PHY gleichmäßig ausgedünnt, um Auffrischvorgänge zu stoppen zum Verringern der Häufigkeit, mit der Auffrischen während des Selbstauffrischmodus durchzuführen ist, was die Anzahl der Vorgänge der mit dem Auffrischen in Zusammenhang stehenden Schaltungen und damit den Stromverbrauch im Selbstauffrischmodus verringert.
Beim Beenden des Auffrischvorgangs wird die Ausgabe des Signal zum Aktivieren des Feldauffrischens RFACT beendet, wenn ein bestimmtes Adreßbit der Auffrischadresse QAD von dem Auffrischadreßzähler 9 einen vorherbestimmten logischen Pegel hat, und ein Auffrischadreßbereich, der durch das bestimmte Auffrischadreßbit bezeichnet ist, wird nicht aufgefrischt. In dem Selbstauffrischmodus werden Daten nur in einem begrenzten Bereich erhalten. Eine solche Begrenzung verursacht jedoch kein Problem, da Daten, die in einem normalen Betrieb erhalten werden sollten, begrenzt sind auf verarbeitete Daten oder ähnliches.
Fig. 2 zeigt eine schematische Darstellung der Selbstauffrischaktivierschaltung 7 gemäß der ersten Ausführungsform der vorliegenden Erfindung. Im folgenden wird zur Vereinfachung der Erklärung angenommen, daß der Auffrischadreßzähler 9 eine Auffrischadresse QAD<11 : 0> mit 12 Bit erzeugt und daß 4 K Zeilen in dem Speicherfeld 1 angeordnet sind.
Mit Bezug auf Fig. 2 aktualisiert der Auffrischadreßzähler 9 seinen Zählwert entsprechend der Auffrischanforderung PHY von dem Auffrischzeitgeber 8 und erzeugt in Übereinstimmung mit dem Zählwert die 12 Bit lange Auffrischadresse QAD<11 : 0>.
Die Auffrischaktivierschaltung 7 weist auf: eine Schaltung zum Erzeugen des Auffrischaktiviersignals 20, die entsprechend der Auffrischanforderung PHY von dem Auffrischzeitgeber 8 ein Aktivierungssteuersignal RFA mit einer vorgeschriebenen Pulsweite erzeugt; und eine Gatterschaltung 21, die entsprechend dem Aktivierungssteuersignal RFA von der Schaltung zum Erzeugen des Auffrischaktiviersignals 20 und einem höchstwertigen Auffrischadreßbit QAD<11> das Signal zum Aktivieren des Feldauffrischens RFACT erzeugt.
Die Schaltung zum Erzeugen des Auffrischaktiviersignals 20 ist zum Beispiel aus einer Einzelpulserzeugeschaltung ausgebildet und erzeugt als Reaktion auf einen Anstieg der Auffrischanforderung PHY ein Einzelpulssignal mit einer vorgeschriebenen Zeitweite zum Aktivieren des Aktivierungssteuersignals RFA. Der Auffrischadreßzähler 9 erhöht seinen Zählwert bei jedem Auftreten der Auffrischanforderung PHY um 1, zum Beispiel nach der Beendigung des Auffrischvorgangs.
Die Gatterschaltung 21 erzeugt in dem Fall, in dem das höchstwertige Auffrischadreßbit QUAD<11> einen L-Pegel hat, entsprechend dem Aktivierungssteuersignal RFA das Signal zum Aktivieren des Feldauffrischens RFACT. Wenn dieses Bit QAD<11> einen H-Pegel hat, hält die Gatterschaltung 21 das Signal zum Aktivieren des Feldauffrischens RFACT auf einem L- Pegel eines inaktiven Zustands.
Fig. 3 ist ein Zeitdiagramm, das den Betrieb der in Fig. 2- gezeigten Auffrischaktivierschaltung darstellt. Wenn das höchstwertige Auffrischadreßbit QUAD<11> einen L-Pegel hat, wird ein Auffrischen durchgeführt, da das Signal zum Aktivieren des Feldauffrischens RFACT entsprechend der Auffrischanforderung PHY aktiviert wird. Sobald das höchstwertige Auffrischadreßbit QAD<11> einen H-Pegel erreicht, wird das Signal zum Aktivieren des Feldauffrischens RFACT auf einem inaktiven Zustand gehalten, selbst wenn eine Auffrischanforderung PHY ausgegeben wird.
Während der Zeitspanne, in der das höchstwertige Auffrischadreßbit QAD<11> einen H-Pegel hat, führt der Auffrischadreßzähler 9 entsprechend der Auffrischanforderung PHY von dem Auffrischzeitgeber 8 den Zählvorgang durch. So wird in dem Adreßbereich, der durch die von dem Auffrischzähler 9 erzeugte Auffrischadresse QAD<11 : 0> bezeichnet wird, für eine Hälfte des Adreßbereichs, in dem das Auffrischadreßbit QAD<11> einen L-Pegel hat, Auffrischen durchgeführt, während für die verbleibende Hälfte des Adreßbereichs kein Auffrischen durchgeführt wird.
Fig. 4 stellt schematisch eine Adreßzuordnung für das Speicherfeld 1 dar. Das Speicherfeld 1 ist entsprechend dem höchstwertigen Zeilenadreßbit RA<11> in zwei Bereiche MA und MB eingeteilt. Der Bereich MA entspricht einem Bereich, in dem das höchstwertige Zeilenadreßbit RA<11> "0" ist, während Bereich MB ein Bereich ist, in dem das höchstwertige Zeilenadreßbit RA<11> "1" ist. In einem Auffrischmodus wird dieses Zeilenadreßbit RA<11> durch das Auffrischadreßbit QAD<11> bereitgestellt. So werden in den Speicherzellen innerhalb des Bereichs MA gespeicherte Daten aufgefrischt, während für den Speicherblock MB in dem Selbstauffrischmodus kein Auffrischen durchgeführt wird.
Normalerweise ist es bei tragbaren Endeinrichtungen oder ähnlichem nicht nötig, alle Informationen, die in dem gesamten Adreßbereich des Speicherfelds 1 gespeichert sind, aufzufrischen. So werden zum Beispiel Daten, die aus dem Internet in ein mobiles Telefon übertragen werden, in einem nichtflüchtigen Speicher gespeichert. Datenverarbeitung, die den Erhalt des Ergebnisses erfordert, wird nur in einem Teil des Adreßbereichs des Speicherfeldes durchgeführt. Daher reicht das Auffrischen, das nur in dem halben Bereich MA des Speicherfeldes 1 zum Datenerhalt im Selbstauffrischmodus durchgeführt wird, aus für den Erhalt der notwendigen Daten.
Da wie oben beschrieben der in dem Selbstauffrischmodus aufzufrischende Adreßbereich halbiert ist, wird das effektive Auffrischinterall verdoppelt, was eine Verringerung des Stromverbrauchs während des Selbstauffrischmodus zur Folge hat.
Wenn die zwei höchstwertigen Bits der Auffrischadresse zur Steuerung des Auffrischvorgangs verwendet werden, wird nur eines der Viertelbereiche des Speicherfeldes 1, der durch die zwei Bit der Auffrischadresse (oder Zeilenadresse) definiert ist, aufgefrischt. So kann das Auffrischintervall entsprechend vervierfacht werden, was zu weiterer Verringerung des Stromverbrauchs während des Selbstauffrischmodus führt.
Eine solche Steuerung der Ausführung eines Auffrischvorgangs unter Verwendung einer Mehrzahl von Bit der Auffrischadresse ermöglicht es, nur einen gewünschten Bereich des Speicherfeldes aufzufrischen. Dadurch kann das Auffrischintervall verlängert werden, und der Stromverbrauch in dem Selbstauffrischmodus kann reduziert werden. Das Auffrischintervall wird einfach dadurch verlängert, daß die Auffrischanforderungen effektiv verändert werden zum Ausdünnen der Gelegenheiten der Aktivierung des Auffrischaktiviersignals, und das Ausgabeintervall der Auffrischanforderungen PHY durch den Auffrischzeitgeber 8 wird fest eingestellt. Dementsprechend kann das Auffrischintervall verändert werden, ohne daß der Aufbau des Auffrischzeitgebers 8 verändert wird.
Der Auffrischadreßzähler 9 führt den Zählvorgang entsprechend der Auffrischanforderung PHY von dem Auffrischzeitgeber 8 durch. Die Integrität der Auffrischadressen in dem in der normalen Betriebsart durchgeführten automatischen Auffrischmodus und in dem Selbstauffrischmodus kann erhalten bleiben.
Im Selbstauffrischmodus ist es auch möglich, denselben Auffrischzyklus durchzuführen wie in dem normalen automatischen Auffrischmodus, bei dem Auffrischen entsprechend einer extern zugeführten Auffrischungsanweisung durchgeführt wird. Das stellt den Erhalt von Speicherzellendaten in dem Selbstauffrischmodus sicher, wie jetzt beschrieben wird.
Als Beispiel wird der Fall betrachtet, in dem die Speichervorrichtung in den Selbstauffrischmodus eintritt, wenn ein externer Befehl zum automatischen Auffrischen gegeben wird und Auffrischen für eine Zeile im Bereich MB mit derselben Adresse RA<10 : 0> wie eine interessierende Zeile in dem in Fig. 4 gezeigten Bereich MA durchgeführt wird. In diesem Fall wird die interessierende Zeile aufgefrischt, nachdem alle verbleibenden Zeilen in den Bereichen MA und MB nacheinander adressiert sind. So wird die Auffrischanforderung PHY vor dem Auffrischen der interessierenden Zeile 4K mal ausgegeben, und das Auffrischintervall der interessierenden Zeile entspricht dem Auffrischintervall, wenn Auffrischen entsprechend einer externen Anweisung zum automatischen Auffrischen durchgeführt wird. So ist der Datenerhalt mehr sichergestellt als in dem Fall, in dem ein festes höchstwertiges Auffrischadreßbit angewendet wird, um das Auffrischintervall zu verdoppeln, wie unten beschrieben.
Es wird nun angenommen, daß in dem Selbstauffrischmodus das höchstwertigste Auffrischadreßbit QAD<11> auf einen L-Pegel ("0") gesetzt wird, um fest den Bereich MA zu bezeichnen, und die Ausgabeperiode des Auffrischzeitgebers auf das zweifache Auffrischintervall eingestellt ist wie in dem normalen automatischen Auffrischmodus. Vorausgesetzt, daß die interessierende Zeile in dem Bereich MA unter denselben Bedingungen wie oben beschrieben aufgefrischt wird, tritt die Speichervorrichtung nach Ablauf von 2K × 16 µs von dem automatischen Auffrischen der interessierenden Zeile in den Selbstauffrischbetrieb ein. Weil in dem Selbstauffrischbetrieb eine nächste Zeile als Zielzeile für das Auffrischen bezeichnet ist, wird die interessierende Zeile nach den verbleibenden 2K Zeilen im Bereich MA aufgefrischt, bzw. nach einem Ablauf von 2K × 16 × 2 µs. Das heißt, in diesem Zustand wird die interessierende Zeile nach Ablauf von 2K × 16 µs + 16 × 2 × 2K µs aufgefrischt. Dementsprechend wird die Auffrischzykluszeit für die interessierende Zeile 32 + 64 ms, was 1,5 mal soviel ist wie der normale Auffrischzyklus von 64 ms, und die Durchführung des Datenerhalts kann nicht sichergestellt werden.
Jedoch selbst wenn das Auffrischintervall in dem Selbstauffrischmodus verdoppelt wird, kann das Auffrischintervall jeder Auffrischzeile in dem Datenerhaltbereich gleich gemacht werden wie in der normalen Betriebsart, indem das Ausgabeintervall der Auffrischanweisung gleich der Auffrischperiode in der normalen Betriebsart gesetzt wird, wie in der vorliegenden Ausführungsform, was einen zuverlässigen Datenerhalt sicherstellt. Wie oben dargestellt, ist entsprechend der ersten Ausführungsform der vorliegenden Erfindung in dem Selbstauffrischmodus ein aufzufrischender Bereich auf einen bestimmten Adreßbereich begrenzt. Das Auffrischintervall kann in dem Selbstauffrischmodus verlängert werden, und als Folge daraus kann der Stromverbrauch während des Selbstauffrischmodus verringert werden. Das Ausführen des Auffrischens wird einfach durch Verwendung eines bestimmten Bits der Auffrischadresse gesteuert. Dementsprechend ist es leicht möglich, den Auffrischbereich und das Auffrischintervall mit einer einfachen Schaltungsanordnung einzustellen.
Fig. 5 ist eine schematische Darstellung des Auffrischadreßzählers gemäß einer zweiten Ausführungsform der vorliegenden Erfindung. Mit Bezug auf Fig. 5 zählt der Auffrischadreßzähler 19 Auffrischanforderungen PHY und drückt den Zählwert als eine Zahl CN<11 : 0> mit 12 Bit aus. Das niedrigstwertige Zählbit CN<0> wird als das Auffrischadreßbit QAD<10> verwendet, das zweitniedrigstwertige Bit CN<1> als das höchstwertige Auffrischadreßbit QAD<11>, und die verbleibenden Zählbits CN<11 : 2> als Auffrischadreßbits QAD<9 : 0>. In einem Auffrischadreßzähler 19 mit einem solchen Aufbau ändert sich der Wert des Auffrischadreßbit QAD<10> bei jeder Ausgabe einer Auffrischanforderung PHY, und der Wert des höchstwertigen Auffrischadreßbits QAD<11> ändert sich bei jeder zweiten Ausgabe einer Auffrischanforderung PHY.
Fig. 6 ist eine schematische Darstellung der Auffrischaktivierschaltung 7 gemäß der zweiten Ausführungsform. Mit Bezug auf Fig. 6 weist die Auffrischaktivierschaltung 7 auf: ein UND-Gatter 25, das das höchstwertige Auffrischadreßbit QAD<11>, das dem zweitniedrigstwertigen Zählbit des Auffrischadreßzählers 19 entspricht, und ein einen Halbmodus bezeichnendes Signal HALF empfängt; ein zusammengesetztes Gatter 26, das die zwei niedrigstwertigen Bits des Zählwerts des Auffrischadreßzählers 19 als Auffrischadresse QAD<11 : 10> und weiterhin ein einen Viertelmodus bezeichnendes Signal QUARTER empfängt.
Das zusammengesetzte Gatter 26 weist gleicherweise ein ODER- Gatter auf, das die Auffrischadreßbits QAD<11> und QAD<10> empfängt, und ein UND-Gatter, das ein Ausgangssignal des ODER-Gatters und das den Viertelmodus bezeichnende Signal QUARTER empfängt.
Die Auffrischaktivierschaltung 7 weist weiter auf: Ein ODER- Gatter 27, das ein Ausgangssignal des UND-Gatters 25 und ein Ausgangssignal des zusammengesetzten Gatters 26 empfängt, und eine Gatterschaltung 21, die ein Ausgangssignal des ODER- Gatters 27 und ein Ausgangssignal RFA der Schaltung zum Erzeugen des Auffrischaktiviersignals 20 empfängt, um das Signal zum Aktivieren des Feldauffrischens RFACT zu erzeugen.
Die Schaltung zum Erzeugen des Auffrischaktiviersignals 20 erzeugt entsprechend der Auffrischanforderung PHY als Aktivierungssteuersignal RFA ein Pulssignal mit einer vorgesehenen Zeitbreite. Wenn das Ausgangssignal des ODER-Gatters 27 sich auf L-Pegel befindet, erzeugt die Gatterschaltung 21 entsprechend dem Aktivierungssteuersignal RFA das Signal zum Aktivieren des Feldauffrischens RFACT.
Das den Halbmodus bezeichnende Signal HALF und das den Viertelmodus bezeichnende Signal QUARTER können zum Beispiel in einem Modusregister mit einem Befehl gesetzt werden. Alternativ dazu können ihre Spannungspegel durch Maskenverbindungen oder Bondpads fest eingestellt werden. Wenn sich das den Halbmodus bezeichnende Signal HALF auf einem H-Pegel befindet, wird Auffrischen für einen halben Bereich des gesamten Adreßbereiches durchgeführt. In dem Viertelmodus wird ein Viertelbereich des gesamten Adreßbereiches aufgefrischt.
Fig. 7 ist ein Zeitdiagramm, das den Betrieb der Auffrischaktivierschaltung 7 in dem Halbmodus darstellt. Mit Bezug auf Fig. 7 wird jetzt der Betrieb der Auffrischaktivierschaltung 7 indem Halbmodus beschrieben.
In dem Halbmodus befindet sich das den Halbmodus bezeichnende Signal HALF auf einem H-Pegel, und das den Viertelmodus bezeichnende Signal QUARTER befindet sich auf einem L-Pegel. In diesem Zustand befindet sich das Ausgangssignal des in-Fig. 6 dargestellten zusammengesetzten Gatters 26 auf einem L-Pegel. Das Ausgangssignal des UND-Gatters 25 ändert sich entsprechend dem Auffrischadreßbit QAD<11> (Zählbit CN<1>). So wird jedes Mal, wenn eine Auffrischanforderung PHY ausgegeben wird, der Zählwert CN<11 : 0> des Auffrischadreßzählers 19 um 1 erhöht.
Das höchstwertige Auffrischadreßbit QAD<11>, das dem zweitniedrigstwertigen Zählwert CN<1> entspricht, ändert seinen Bitwert bei jeder zweiten Ausgabe der Auffrischanforderung PHY. Das Ausgangssignal des ODER-Gatters 27 erhält einen L- Pegel, wenn das Auffrischadreßbit QAD<11> sich auf einem L- Pegel befindet. So erzeugt die Gatterschaltung 21 entsprechend dem Aktivierungssteuersignal RFA von der Schaltung zum Erzeugen des Auffrischaktiviersignals 20 das Signal zum Aktivieren des Feldauffrischens RFACT, wenn sich das Ausgangssignal des ODER-Gatters 27 auf L-Pegel befindet, das heißt, wenn sich das Auffrischadreßbit QAD<11> auf einem L-Pegel befindet.
Ob in dem Halbmodus Auffrischen ausgeführt wird oder nicht, ändert sich dementsprechend bei jeder zweiten Ausgabe der Auffrischanforderung, was eine gleichmäßige Verteilung der Auffrischzyklen in dem Selbstauffrischmodus ermöglicht und damit eine gleichmäßige Verteilung des Stromverbrauchs pro Zeiteinheit. Weiterhin kann das Auffrischintervall entsprechend verdoppelt werden.
In diesem Halbmodus werden die in Fig. 4 dargestellten Bereiche MA und MB bei jeder Ausgabe der Auffrischanforderung PHY abwechselnd adressiert. So wird eine Speicherzelle in dem Bereich MA alle 4K Auffrischzyklen aufgefrischt. Dementsprechend werden wie bei der ersten Ausführungsform die Daten in den Speicherzellen mit demselben Auffrischzyklus wie in der normalen Betriebsart aufgefrischt, so daß der Erhalt der Daten sichergestellt ist.
Fig. 8 ist ein Zeitdiagramm, das den Betrieb der in Fig. 6 dargestellten Auffrischaktivierschaltung 7 in dem Viertelmodus darstellt. Mit Bezug auf Fig. 8 wird jetzt der Betrieb der in Fig. 6 dargestellten Auffrischaktivierschaltung in dem Viertelmodus beschrieben.
Im Viertelmodus wird das den Viertelmodus bezeichnende Signal QUARTER auf einen H-Pegel gesetzt, und das den Halbmodus bezeichnende Signal HALF wird auf einen L-Pegel gesetzt. In diesem Zustand wird das Ausgangssignal des UND-Gatters 25 auf einem L-Pegel gehalten, und das zusammengesetzte Gatter 26 gibt ein Signal mit einem L-Pegel aus, wenn die Adreßbits QAD<11 : 10>, d. h. die Zählbits CN<1 : 0> sich beide auf L-Pegel befinden. So erzeugt die Gatterschaltung 21 entsprechend der Auffrischanforderung PHY das Signal zum Aktivieren des Feldauffrischens RFACT zu dem Zeitpunkt, in dem die Auffrischadreßbits QAD<11 : 10> beide "0" sind.
Dementsprechend kann in dem Viertelmodus das Auffrischintervall 4 mal so lange eingestellt werden wie in der normalen Betriebsart. Wie in Fig. 9 dargestellt, wird in diesem Fall das Auffrischen für einen ausgewiesenen Bereich MBK0 in dem Speicherfeld 1 durchgeführt, indem den Adreßbits RA<11> und RA<10> beiden der Wert "0" zugewiesen ist. Auch in diesem Fall ist das aktuelle Auffrischintervall für jede aufzufrischende Speicherzelle das gleiche wie bei der normalen Betriebsart, da das Auffrischintervall verglichen mit dem der normalen Betriebsart entsprechend vervierfacht ist. Dementsprechend werden die Speicherzellen mit einer Auffrischperiode aufgefrischt, die identisch ist mit der des automatischen Auffrischens in der normalen Betriebsart, und daher ist auch in diesem Viertelmodus der Erhalt der in den Speicherzellen gespeicherten Daten sichergestellt.
In Fig. 9 ist das Speicherfeld 1 in vier Bereiche MBKO-MBK3 aufgeteilt, deren Zeilenadressen RA<11 : 10> jeweils (0, 0), (0, 1), (1, 0) bzw. (1, 1) sind. Durch Ändern des Logikpegels der dem zusammengesetzten Gatter 26 zugeführten Auffrischadreßbits QAD<11 : 10> kann ein beliebiger der vier Teilbereiche MBK0-MBK3 als Bereich für den Datenerhalt verwendet werden.
In der obigen Beschreibung wird der Zählwert des Auffrischadreßzählers 19 jedes Mal, wenn eine Auffrischanforderung PHY ausgegeben wird, um 1 erhöht. Alternativ dazu kann der Zählwert bei jeder Ausgabe der Auffrischanforderung PHY um 1 verringert werden. In diesem Fall wird der logische Pegel des Auffrischadreßbit QAD<11> jedes Mal verändert, wenn das Auffrischadreßbit QAD<10> auf "1" ansteigt.
Fig. 10 ist eine schematische Darstellung der Auffrischadreßerzeugeeinheit gemäß einer Abwandlung der zweiten Ausführungsform. Mit Bezug auf Fig. 10 weist die Auffrischadreßerzeugeeinheit auf: Einen Auffrischadreßzähler 9, dessen Zählwert entsprechend der Auffrischanforderung PHY um 1 erhöht wird; eine Verwürfelschaltung 30, die das niedrigstwertige Zählbit CN<0> des Auffrischadreßzählers 9 als höchstwertiges Auffrischadreßbit QAD<11> ausgibt und die verbleibenden Zählbits CN<11 : 1> als verbleibende Auffrischadreßbits QAD<10 : 0>; und eine Verwürfelschaltung 31, die die zwei niedrigstwertigen Adreßbits CN<1 : 0> als zwei höchstwertige Auffrischadreßbits QAD<11 : 10> ausgibt und die verbleibenden Zählbits CN<11 : 2> als die verbleibenden Adreßbits QAD<9 : 0>.
Die Verwürfelschaltung 30 wird bei Aktivierung des den Halbmodus bezeichnenden Signals HALF aktiviert und verwürfelt die Zählbits des Auffrischadreßzählers 9. Entsprechend dem Verwürfeln wird das niedgristwertige Zählbit CN<0> als das höchstwertige Auffrischadreßbit QAD<11> ausgegeben, und die verbleibenden Zählbits CN<11 : 1> werden als Auffrischadreßbits QAD<10 : 0> ausgegeben.
Die Verwürfelschaltung 31 gibt nach Aktivierung des den Viertelmodus bezeichnenden Signals QUARTER die zwei niedrigstwertigen Zählbits CN<1 : 0> des Auffrischadreßzählers 9 als die zwei höchstwertigen Auffrischadreßbits QAD<11 : 10> aus und die verbleibenden oberen Zählbits CN<11 : 2> als Auffrischadreßbits QAD<9 : 0>.
Diese Verwürfelschaltungen 30 und 31 sind zum Beispiel durch Pufferschaltungen mit drei Zuständen ausgebildet. Die Verbindungspfade der Zählbits des Auffrischadreßzählers 9 werden durch Verbindungsleitungen geschaltet, und die drei Zustandspuffer der Ausgangsstufe werden entweder entsprechend dem den Halbmodus bezeichnenden Signal HALF oder dem den Viertelmodus bezeichnenden Signal QUARTER aktiviert. Die Auffrischadreßbits QAD<11 : 0> der Verwürfelschaltungen 30 und 31 werden als Ausgangszählwerte CN<11 : 0> des in Fig. 6 dargestellten Auffrischadreßzählers 19 verwendet.
Fig. 11 ist ein Zeitdiagramm, das den Betrieb der in Fig. 10 gezeigten Auffrischadreßerzeugeeinheit im Halbmodus darstellt. Mit Bezug auf Fig. 11 wird jetzt der Betrieb der Auffrischadreßerzeugeeinheit im Halbmodus beschrieben.
Der Auffrischadreßzähler 9 erhöht entsprechend der Auffrischanforderung PHY seinen Zählwert um 1. Im Halbmodus wird das niedrigstwertige Zählbit CN<0> als das höchstwertige Auffrischadreßbit QAD<11> verwendet, und der logische Pegel des höchstwertigen Auffrischadreßbits QAD<11> wechselt bei jeder Ausgabe der Auffrischanforderung.
Da das in Fig. 6 dargestellte UND-Gatter 25 ein Signal mit einem L-Pegel ausgibt, wenn das höchstwertige Auffrischadreßbit QAD<11> einen L-Pegel aufweist, wird entsprechend der Auffrischanforderung PHY das Signal zum Aktivieren des Feldauffrischens RFACT zu der Zeit ausgegeben, wenn das höchstwertige Auffrischadreßbit QAD<11> "0" ist. Das heißt, das Signal zum Aktivieren des Feldauffrischens RFACT wird bei jedem zweiten Ausgeben der Auffrischanforderung PHY aktiviert.
So bringt, wie in Fig. 11 dargestellt, die Verwendung des niedrigstwertigen Bits des Auffrischadreßzählers 9 als höchstwertiges Auffrischadreßbit QAD<11> gleichförmige Auffrischintervalle mit sich und daher einen gleichförmigeren Stromverbrauch während des Selbstauffrischmodus.
Im Viertelmodus wird das Signal zum Aktivieren des Selbstauffrischens in der gleichen Weise aktiviert, wie in Fig. 8 dargestellt.
In der in Fig. 6 dargestellten Anordnung wird in Übereinstimmung mit dem Aktivierungssteuersignal RFA von der Schaltung zum Erzeugen des Auffrischaktiviersignals 20 und einem vorherbestimmten Auffrischadreßbit (oder Zählbit) das Signal zum Aktivieren des Feldauffrischens RFACT erzeugt. Alternativ dazu kann der Eingang der Schaltung zum Erzeugen des Auffrischaktiviersignals 20 mit einer Anordnung versehen sein, die es ermöglicht, die Ausgabe der Auffrischanforderung PHY entsprechend einem Zählbit des Auffrischadreßzählers 9 oder 19 auszudünnen.
Wie oben beschrieben, werden gemäß der zweiten Ausführungsform der vorliegenden Erfindung die Auffrischanforderungen PHY in dem Selbstauffrischmodus entsprechend einem vorgesehenen Bit der Auffrischadresse selektiv unwirksam gemacht. Das ermöglicht eine Verlängerung des Intervalls, in dem Auffrischen durchgeführt wird, während das Auffrischintervall der Speicherzelle gleich groß gehalten wird wie in der normalen Betriebsart. Die Auffrischzyklen und daher der Stromverbrauch können in dem Selbstauffrischmodus zeitlich verteilt werden. Dementsprechend kann sogar in dem Fall, in dem der Selbstauffrischmodus nur für einen halben Auffrischzyklus gesetzt wird, der Stromverbrauch während des Selbstauffrischmodus reduziert werden.
Fig. 12 ist eine schematische Darstellung des Speicherfelds entsprechend der dritten Ausführungsform der vorliegenden Erfindung. Mit Bezug auf Fig. 12 ist das Speicherfeld 1 in vier Bänke BK0-BK3 aufgeteilt, von denen jede durch eine Bankadresse mit zwei Bits (BA1, BA0) identifiziert ist. Insbesondere sind die Bankadressen (0,1), (1,1), (1,0) und (0,1) den entsprechenden Bänken BK0-BK3 zugeordnet. In der vorliegenden Ausführungsform werden im Selbstauffrischmodus zwei Bänke gleichzeitig aufgefrischt.
Fig. 13 zeigt den Aufbau der Auffrischaktivierschaltung und der Auffrischadreßerzeugeschaltung gemäß der dritten Ausführungsform. In der in Fig. 13 dargestellten Auffrischadreßerzeugeschaltung wird das niedrigstwertige Zählbit CN<0> des Auffrischadreßzählers 19 sowohl als Auffrischbankadresse QBA<1> als auch als Auffrischadreßbit QAD<10> verwendet. Das zweitniedrigstwertige Zählbit CN<1> wird als das höchstwertige Auffrischadreßbit QAD<11> verwendet. Der Aufbau der Auffrischadreßerzeugeschaltung und der Auffrischaktivierschaltung in Fig. 13 ist jeweils identisch mit dem in Fig. 6 dargestellten. Daher werden entsprechende Abschnitte mit denselben Bezugszeichen bezeichnet und ihre detaillierte Beschreibung nicht wiederholt.
Fig. 14 ist eine schematische Darstellung einer internen Adreßerzeugeeinheit gemäß der dritten Ausführungsform. Mit Bezug auf Fig. 14 weist die interne Adreßerzeugeeinheit auf:
Einen Multiplexer 12, der aus dem Auffrischadreßsignal QAD<11 : 0> und einem externen Adreßsignal EXAD<11 : 0> entsprechend dem Signal zum Bezeichnen des Auffrischmodus REF eines auswählt zum Erzeugen eines internen Zeilenadreßsignals RA<11 : 0>; einen Multiplexer 40, der aus dem Auffrischbankadreßbit QBA<1> und einem externen Bankadreßsignal EXBA<1 : 0> entsprechend dem Signal zum Bezeichnen des Auffrischmodus REF eines auswählt; einer Pufferschaltung 41, die das niedrigstwertige Bankadreßbit B<0> von dem Multiplexer 40 puffert zum Erzeugen komplementärer interner Bankadreßbits BA<0> und ZBA<0>; ein UND-Gatter 42, das ein Signal zum Bezeichnen des 4K-Auffrischens RF4K und das Signal zum Bezeichnen des Auffrischmodus REF empfängt; und eine Pufferschaltung 43, die bei Deaktivierung eines Ausgangssignals des UND-Gatters 42 ein über den Multiplexer 40 zugeführtes Bankadreßsignalbit puffert und komplementäre Bankadreßsignalbits BA<1> und ZBA<1> erzeugt.
Wenn das Signal zum Bezeichnen des Auffrischmodus REF in einem aktiven Zustand ist, erzeugt die Pufferschaltung 41 das untere Bankadreßbit BA<0> und setzt die Bankadreßbits BA<0> und ZBA<0> beide auf einen ausgewählten Zustand. Die Pufferschaltung 43 erzeugt das Bankadreßbit BA<1>, wenn das Ausgangssignal der UND-Schaltung 42 sich auf einem H-Pegel befindet, und setzt die Bankadreßbits BA<1> und ZBA<1> beide auf einen ausgewählten Zustand. Wenn der 4K-Auffrischzyklus bezeichnet wird, wird das Signal zum Bezeichnen des 4K-Auffrischens RF4K auf einen H-Pegel gesetzt, und die Pufferschaltung 43 erzeugt die Bankadreßbits BA<1> und ZBA<1>. Zu diesem Zeitpunkt werden auch entsprechend dem Signal zum Bezeichnen des Auffrischmodus REF die Bankadreßbits BA<0> und ZBA<0> erzeugt.
So wird in dem 4K-Auffrischmodus Auffrischen gleichzeitig für die Bänke BK0-BK3 ausgeführt. In dem Fall, in dem ein anderer Auffrischzyklus als der 4K-Auffrischzyklus eingestellt ist, wird das Auffrischen in dem Auffrischmodus entsprechend dem Bankadreßbit BA<1> für zwei ausgewählte Bänke gleichzeitig ausgeführt.
Normalerweise ist für diesen Auffrischmodus zum gleichzeitigen Auffrischen von zwei Bänken ein 8K-Auffrischzyklus mit einer kürzeren Auffrischperiode als bei dem 4K-Auffrischzyklus in der normalen Betriebsart eingestellt. Das rührt daher, weil in dem 8K-Auffrischmodus zum Auffrischen aller Zeilen (aller Speicherzellen) Auffrischen 8K-mal durchgeführt werden sollte, während zum Auffrischen aller Speicherzellen in dem 4K-Auffrischmodus ein 4K-maliges Auffrisches erforderlich ist, und die Auffrischintervalle der Speicherzellen in diesen zwei Auffrischmodi einander gleich gemacht werden sollten.
Fig. 15 ist ein Zeitdiagramm, das den Vorgang des Bankauffrischens in dem Halbmodus gemäß der dritten Ausführungsform zeigt. Mit Bezug auf Fig. 15 wird jetzt der Betrieb der in den Fig. 13 und 14 dargestellten Schaltungen beschrieben. In dem Halbmodus wird das Signal zum Aktivieren des Feldauffrischens RFACT entsprechend dem Auffrischadreßbit QAD<11> selektiv aktiviert. Bei Ausgabe der Auffrischanforderung PHY wird das Signal zum Aktivieren des Feldauffrischens RFACT aktiviert, wenn das Auffrischadreßbit QAD<11> "0" ist. Zu dieser Zeit entspricht das Bankadreßbit QBA<1> dem niedrigstwertigen Zählbit CN<0> des Auffrischadreßzählers 19, und sein logischer Pegel ändert sich bei jeder Ausgabe der Auffrischanforderung PHY. Wenn das Zählbit CN<0> "0" ist, werden die Feldaktiviersignale RAS0 und RAS3 (RAS0, 3) für die Bänke BK0 und BK3 aktiviert, und die Bänke BK0 und BK3 werden aufgefrischt.
Wenn bei der Aktivierung des Signals zum Aktivieren des Feldauffrischens RFACT das Auffrischbankadreßbit QBA<1> "1" ist, werden die Feldaktiviersignale RAS1 und RAS2 (RAS1, 2) für die Bänke BK1 und BK2 aktiviert. Dementsprechend können die Bänke BK0 und BK3 bzw. BK1 und BK2 im Wechsel aufgefrischt werden.
In der normalen Betriebsart werden die Bänke BK0 bis BK3 mit einer Periode aufgefrischt, die doppelt so groß ist wie die Ausgabeperiode der Auffrischanforderung PHY durch den Auffrischzeitgeber. In dem Selbstauffrischmodus werden alle Bänke BK0-BK3 einmal aufgefrischt, wenn 4-mal Auffrischanforderungen ausgegeben werden. In diesem Selbstauffrischmodus ist die Auffrischperiode 2-mal so lange eingestellt wie die Auffrischperiode in der normalen Betriebsart, und der in jeder der Bänke BK0-BK3 aufzufrischende Bereich ist begrenzt auf den Bereich, der dem Zeilenadreßbit RA<11> von "0" zugeordnet ist.
So können bei dem Selbstauffrischmodus durch abwechselndes Auffrischen der Bänke BK0-BK3 die Auffrischvorgänge zeitlich verteilt werden, und auch die Anzahl der Auffrischvorgänge in den Bänken BK0-BK3 kann in dem Selbstauffrischmodus verringert werden, was einen verringerten Stromverbrauch in den entsprechenden Bänken bewirkt.
Bei dem 4K-Auffrischmodus werden bei jeder Aktivierung des Signals zum Aktivieren des Feldauffrischens RFACT vier Bänke BK0-BK3 gleichzeitig aufgefrischt. Auffrischen wird mit einer Periodendauer durchgeführt, die 2-mal so groß ist wie die Auffrischperiode in dem 8K-Auffrischmodus.
In dem Viertelmodus entspricht für jede der Bänke das niedrigstwertige Auffrischadreßbit QAD<10> dem Auffrischbankadreßbit QBA<1>. Bei dem 8K-Auffrischzyklus werden Bereiche mit gemeinsamer Zeilenadresse von vier Viertelbereichen in den zwei Bänken BK0 und BK3, deren Bankadreßbit QBA<1> "0" ist, nacheinander aufgefrischt. Da bei dem 4K-Auffrischzyklus auch das Bankauffrischadreßbit BA<1> erzeugt wird, wird ein Viertelbereich des gesamten Adreßbereiches in jeder Bank bei jedem vierten Ausgeben der Auffrischanforderung aufgefrischt.
Fig. 16 ist eine schematische Darstellung einer Abänderung der dritten Ausführungsform der vorliegenden Erfindung. Mit Bezug auf Fig. 16 sind Verwürfelschaltungen 50 und 51 bereitgestellt, die die Ausgangszählbits CN<11 : 0> des Auffrischadreßzählers 9 entsprechend mit dem den Halbmodus bezeichnenden Signal HALF und dem den Viertelmodus bezeichnenden Signal QUARTER verwürfeln.
Die Verwürfelschaltung 50 gibt bei Aktivierung des den Halbmodus bezeichnenden Signals HALF das niedrigstwertige Zählbit CN<0> des Auffrischadreßzählers 9 als das höchstwertige Auffrischadreßbit QAD<11> aus und die verbleibenden Zählbits CN<11 : 1> als die verbleibenden Adreßbits QAD<10 : 0>. Weiterhin gibt die Verwürfelschaltung 50 bei Aktivierung des Modus bezeichnenden Signals HALF das Zählbit CN<1> des Auffrischadreßzählers 9 als das Auffrischbankadreßbit QBA<1> aus.
Die Verwürfelschaltung 51 gibt bei Aktivierung des den Viertelmodus bezeichnenden Signals QUARTER die zwei niedrigstwertigen Bits CN<1 : 0> des Auffrischadreßzählers 9 als die zwei höchstwertigen Auffrischadreßbits QAD<11 : 10> aus und die verbleibenden Zählbits CN<11 : 2> als Auffrischadreßbits QAD<9 : 0>. Weiterhin wählt die Verwürfelschaltung 51 bei Aktivierung des den Viertelmodus bezeichnenden Signals QUARTER das Zählbit CN<2> des Auffrischadreßzählers 9 als Auffrischbankadreßbit QBA<1>. Die ausgegebenen Zählwerte der Verwürfelschaltungen 50 und 51 werden der in Fig. 13 dargestellten Auffrischaktivierschaltung zugeführt. Mit Bezug auf die Fig. 17 und 18 wird jetzt der Betrieb der in Fig. 16 dargestellten Auffrischadreßerzeugeschaltung beschrieben.
Zunächst wird mit Bezug auf Fig. 17 der Betrieb in dem 8K- Auffrischzyklus beschrieben, wenn das den Halbmodus bezeichnende Signal HALF auf einen H-Pegel gesetzt ist. Während das den Halbmodus bezeichnende Signal HALF aktiv ist, ändert das höchstwertige Auffrischadreßbit QAD<11> bei jeder Ausgabe der Auffrischanforderung PHY seinen logischen Pegel. Dabei ändert das Auffrischbankadreßbit QBA<1>, das durch das Zählbit CN<1> des Zählers 9 bereitgestellt wird, seinen logischen Pegel jedes Mal, wenn das Auffrischadreßbit QAD<11> auf "0" fällt. So wird das Signal zum Aktivieren des Feldauffrischens RFACT bei jeder zweiten Auffrischanforderung PHY ausgegeben, und bei jedem Ausgeben des Signals zum Aktivieren des Feldauffrischens RFACT wird abwechselnd eine Einheit von zwei Bänken bezeichnet. Dementsprechend werden in Fig. 17 zuerst entsprechend dem Signal zum Aktivieren des Feldauffrischens RFACT die Feldaktiviersignale RAS0 und RAS3 für die Bänke BK0 und BK3 aktiviert, gefolgt von einer Aktivierung der Feldaktiviersignale RAS1 und RAS2 für die Bänke BK1 und BK2 entsprechendem dem nächsten Signal zum Aktivieren des Feldauffrischens RFACT. In dem Halbmodus werden Einheiten von zwei Bänken bei jeder zweiten Auffrischanforderung PHY im Wechsel aufgefrischt. Der Stromverbrauch ist in dem Selbstauffrischmodus zur Zeit des Auffrischens gleichförmig verteilt und verringert.
Fig. 18 ist ein Zeitdiagramm, das den Betrieb der in Fig. 16 dargestellten Auffrischadreßerzeugeschaltung in dem 8K-Auffrischzyklus des Viertelmodus darstellt. Bei Aktivierung des den Viertelmodus bezeichnenden Signal QUARTER wählt die Verwürfelschaltung 51 die zwei niedrigstwertigen Bits CN<1 : 0> des Auffrischadreßzählers als obere Auffrischadreßbits QAD<11 : 10> aus und das untere Zählbit CN<2> als Auffrischbankadreßbit QBA<1>. So ändert das Bankadreßbit QBA<1> jedes Mal dann seinen logischen Pegel, wenn das Auffrischadreßsignal QAD<11> auf "0" abfällt. Dabei wird angenommen, daß der Auffrischadreßzähler 9 den Zählvorgang mit einem Inkrement von 1 pro Auffrischanforderung PHY durchführt.
Der logische Pegel des Auffrischadreßbits QAD<10> ändert sich entsprechend der Auffrischanforderung PHY. Das Signal zum Aktivieren des Feldauffrischens RFACT wird aktiviert, wenn die Auffrischadreßbits QAD<11> und QAD<10> beide einen L-Pegel aufweisen. So ändert sich in diesem Zustand der logische Pegel des Bankadreßbits QBA<1> bei jeder vierten Auffrischanforderung PHY. Dementsprechend wird bei Aktivierung des Signals zum Aktivieren des Feldauffrischens RFACT zuerst ein Auffrischen der Bänke BK0 und BK3 durchgeführt. Nachfolgend werden entsprechend dem nächsten Signal zum Aktivieren des Feldauffrischens RFACT die Feldaktiviersignale RAS1 und RAS2 für die Bänke BK1 und BK2 aktiviert. Die Bänke BK0 und BK3 bzw. die Bänke BK1 und BK2 werden bei jedem vierten Ausgeben der Auffrischanforderung PHY im Wechsel aufgefrischt.
Mit einer Anordnung wie sie oben beschrieben ist, wird in dem Selbstaüffrischmodus jedes Mal ein Auffrischen durchgeführt, wenn die Auffrischanforderung eine vorherbestimmte Anzahl von Malen ausgegeben worden ist, was eine gleichförmigere Verteilung des Stromverbrauchs in dem Selbstauffrischmodus sicherstellt.
In dem 4K-Auffrischzyklus wird das Bankadreßbit QBA<1> erzeugt, so daß Auffrischen für vier Bänke zur gleichen Zeit durchgeführt wird. Auch in diesem Fall wird das Auffrischintervall in dem Selbstauffrischmodus länger gemacht als in der normalen Betriebsart, so daß der Stromverbrauch während des Selbstauffrischmodus verringert wird. Weiterhin können in dem Selbstauffrischmodus die Auffrischzyklen zeitlich verteilt werden.
Wie oben beschrieben wird entsprechend der dritten Ausführungsform der vorliegenden Erfindung ein bestimmtes Adreßbit des Auffrischadreßzählers als ein Bankadreßbit verwendet. So können Bänke im Wechsel für das Auffrischen aktiviert werden, und der Stromverbrauch in jeder Bank zum Zeitpunkt des Auffrischens kann in dem Selbstauffrischmodus zeitlich gleichförmig gemacht werden.
Neben einer Aufteilung in vier Bänke wie in der obigen Beschreibung kann das Speicherfeld in eine beliebige Anzahl von Bänken aufgeteilt sein. Ein Zählbit, das um 1 höher liegt als das zum Ausdünnen des Signals zum Aktivieren des Feldauffrischens verwendete Auffrischadreßbit, wird als das Auffrischbankadreßbit verwendet, was in dem Selbstauffrischmodus ein Auffrischen der Bänke im Wechsel mit einem erhöhten Auffrischintervall ermöglicht. Die Intervalle der Auffrischzyklen werden ebenfalls gleichförmig gemacht.
In der oben beschriebenen Anordnung wird das Signal zum Aktivieren des Feldauffrischens RFACT an die Bänke BK0-BK3 gemeinsam ausgegeben, und das Feldaktiviersignal RAS wird bei jeder Bank entsprechend dem Bankadreßbit erzeugt. Alternativ dazu kann eine getrennte Auffrischaktivierschaltung in den entsprechenden Bänken plaziert werden, um entsprechend einem oberen Bit der Auffrischadresse und einer Auffrischanforderung intern das Feldaktiviersignal zu erzeugen.
Fig. 19 ist eine schematische Darstellung der Auffrischaktivierschaltung entsprechend der vierten Ausführungsform der vorliegenden Erfindung. Die in Fig. 19 dargestellte Auffrischaktivierschaltung 7 weist ein UND-Gatter 55 auf, das das Ausgangssignal des ODER-Gatters 27 und ein den 8K-Auffrischzyklus bezeichnendes Signal REF8K empfängt und das Ausgangssignal einem invertierenden Eingang der Gatterschaltung 21 zuführt. Ansonsten ist der Aufbau der Auffrischaktivierschaltung von Fig. 19 identisch mit dem der in Fig. 13 dargestellten Auffrischaktivierschaltung. Daher werden entsprechende Abschnitte mit denselben Bezugszeichen bezeichnet und ihre detaillierte Beschreibung wird nicht wiederholt.
Die Auffrischperiode in dem 8K-Auffrischzyklus ist kürzer gehalten als die Auffrischperiode in dem 4K-Auffrischzyklus in der normalen Betriebsart. Wenn z. B. in dem 4K-Auffrischzyklus das Auffrischintervall 16 µs beträgt, ist das Auffrischintervall in dem 8K-Auffrischzyklus 8 µs. So wird die UND-Schaltung 55 verwendet, wenn auch in dem Selbstauffrischmodus ein Auffrischen einer Speicherzelle alle 16 µs erforderlich ist. Die Ausgabeperiode des Signals zum Aktivieren des Feldauffrischens RFACT wird nur dann verlängert, wenn der 8K-Auffrischzyklus bezeichnet ist.
Wenn der 4K-Auffrischzyklus bezeichnet ist, befindet sich das den 8K-Auffrischzyklus bezeichnende Signal REF8K auf L-Pegel. Die Gatterschaltung 21 erzeugt das Signal zum Aktivieren des Feldauffrischens RFACT entsprechend dem Aktivierungssteuersignal RFA von der Schaltung zum Erzeugen des Auffrischaktiviersignals 20. Die Ausgabeperiode der Auffrischanforderung PHY ist dieselbe wie das Auffrischintervall in der normalen Betriebsart. So wird nur bei dem 8K-Auffrischzyklus in dem Selbstauffrischmodus Auffrischen mit einem Intervall durchgeführt, das länger ist, als der Auffrischzyklus in der normalen Betriebsart.
Fig. 20 ist eine schematische Darstellung des Hauptabschnitts der Abänderung der vierten Ausführungsform. Mit Bezug auf Fig. 20 gibt der Auffrischzeitgeber 60 die Auffrischanforderung PHY bei dem 4K-Auffrischzyklus und bei dem 8K-Auffrischzyklus mit derselben Auffrischperiode aus. Dementsprechend gibt dieser Auffrischzeitgeber 60 die Auffrischanforderung PHY in dem Selbstauffrischmodus mit einem Auffrischintervall aus, das zweimal so groß ist wie das Auffrischintervall in der normalen Betriebsart, wenn der 8K-Auffrischzyklus bezeichnet wird. Auch in dem 4K-Auffrischzyklus gibt der Auffrischzeitgeber 60 die Auffrischaufforderung PHY mit demselben Zeitintervall wie das Auffrischintervall in der normalen Betriebsart aus. So kann in diesem Fall das Selbstauffrischintervall in dem Selbstauffrischmodus verlängert werden verglichen mit dem in der normalen Betriebsart.
In dem Viertelmodus ist das Auffrischintervall viermal so lange eingestellt wie das Auffrischintervall in der normalen Betriebsart. So kann in diesem Fall die Ausgabeperiode der Auffrischanforderung PHY des Auffrischzeitgebers 60 entsprechend dem den Viertelmodus anzeigenden Signal QUARTER auf die halbe Anzahl verringert werden. Auffrischen kann in dem Halbmodus und in dem Viertelmodus in gleichen Intervallen durchgeführt werden.
Wie oben beschrieben wird entsprechend der vierten Ausführungsform der vorliegenden Erfindung das Auffrischintervall selektiv entsprechend einem bezeichnenden Auffrischzyklusmodus eingestellt. Das Auffrischintervall in dem Selbstauffrischmodus kann entsprechend der Erhalteigenschaften der Speicherdaten der Speicherzellen optimiert werden. Dementsprechend kann beim Auffrischen in dem Selbstauffrischmodus ein Stromverbrauch verringert werden, während die gespeicherten Daten zuverlässig gehalten werden.
Auch wenn in der obigen Beschreibung eine Betriebsart mit einem Befehl bezeichnet wird, kann die vorliegende Erfindung auf eine beliebige Halbleiterspeichervorrichtung mit einem Selbstauffrischmodus angewendet werden, bei der Auffrischen intern und automatisch ausgeführt wird.
Wie oben beschrieben wird gemäß der vorliegenden Erfindung der Auffrischvorgang entsprechend einem bestimmten Auffrischadreßbit und einer Auffrischanforderung aktiviert. Das Auffrischintervall kann verlängert werden, und der Stromverbrauch während des Auffrischbetriebs kann verringert werden.

Claims

1. Halbleiterspeichervorrichtung, die periodisches Auffrischen von Speicherdaten erfordert, mit:
einer Auffrischadreßerzeugeschaltung (9; 9, 30, 31; 19) zum Erzeugen einer Auffrischadresse mit mehreren Bits, die eine aufzufrischende Speicherzelle bezeichnet; und
einer Auffrischaktivierschaltung (7) zum Erzeugen eines Signals zum Aktivieren des Feldauffrischens (RFACT) zum Aktivieren eines Auffrischvorgangs entsprechend einem bestimmten Adreßbit (QAD<11 : 10>) aus zumindest einem Bit der Auffrischadresse und einer Auffrischanforderung (PHY), die ein Auffrischen von Speicherdaten anfordert.

2. Halbleiterspeichervorrichtung gemäß Anspruch 1, wobei die Auffrischadreßerzeugeschaltung (9; 19, 30, 31; 19) einen Auffrischzähler (19; 9) aufweist zum Durchführen eines Zählens, wobei ein oberes Adreßbit (QAD<11 : 10>) der Aufrischadresse ein unteres Zählbit (CN<1 : 0>) ist und das bestimmte Adreßbit (QAD<11 : 10>) das obere Adreßbit (QAD<11>; QAD<10>) beinhaltet.

3. Halbleiterspeichervorrichtung gemäß Anspruch 1 oder 2, wobei das bestimmte Adreßbit (QAD<11 : 10>) ein höchstwertiges Auffrischadreßbit (QAD<11>) beinhaltet und der Auffrischzähler (19; 9) einen Zählvorgang durchführt, wobei das höchstwertige Auffrischadreßbit (QAD<11>) ein niedrigstwertiges Zählbit (CN<0>) ist.

4. Halbleiterspeichervorrichtung gemäß Anspruch 1 oder 2, wobei das bestimmte Adreßbit (QAD<11 : 10>) aus mindestens einem Bit eine Mehrzahl höchstwertiger Auffrischadreßbits (QAD<11 : 10>) beinhaltet und der Auffrischzähler (19; 9) einen Zählvorgang durchführt, wobei die Mehrzahl höchstwertiger Auffrischadreßbits (QAD<11 : 10>) niedrigstwertige Zählbits (CN<1 : 0>) sind.

5. Halbleiterspeichervorrichtung gemäß einem der Ansprüche 1 bis 4, die weiterhin eine Mehrzahl von Bänken (BK0-BK3) aufweist, von denen jede unabhängig von den anderen in einer normalen Betriebsart aktiviert wird, wobei ein vorgesehenes unteres Bit (CN<1>; CN<2>) des Auffrischzählers (9, 19) als ein Bankadreßbit (BA<1>) verwendet wird zum Identifizieren einer Bank in den Bänken in einem Auffrischmodus zum Ausführen des Auffrischens.

6. Halbleiterspeichervorrichtung gemäß Anspruch 5, wobei das Bankadreßbit (QBA<1>) zum Identifizieren der Bank (BK0-BK3) und das bestimmte Bit (QAD<11 : 10>) jeweils verschiedene untere Bits (CN<2>, CN<1 : 0>; CN<1>, CN<0>) des Auffrischzählers (9 : 19) beinhalten.

7. Halbleiterspeichervorrichtung gemäß einem der Ansprüche 1 bis 6, wobei die Auffrischaktivierschaltung (7) in einem ersten Auffrischmodus (HALF) entsprechend einem höchstwertigen Bit (QAD<11>) der Auffrischadresse und der Auffrischanforderung (PHY) das Signal zum Aktivieren des Feldauffrischens (RFACT) erzeugt und in einem zweiten Auffrischmodus (QUARTER) entsprechend einer Mehrzahl oberer Bits (QAD<11 : 10>) der Auffrischadresse und der Auffrischanforderung das Signal zum Aktivieren des Feldauffrischens erzeugt, wobei die Mehrzahl oberer Bits der Auffrischadresse von einer Mehrzahl unterer Bits (CN<1 : 0>) eines Zählwerts des Auffrischzählers (9; 19) bereitgestellt werden.

8. Halbleiterspeichervorrichtung gemäß einem der Ansprüche 1 bis 7, wobei die Auffrischaktivierschaltung 7 die Aktivierung des Signals zum Aktivieren des Feldauffrischens (RFACT) beendet, wenn das bestimmte Adreßbit (QAD<11 : 10>; QAD<11>) einen vorherbestimmten logischen Pegel hat.

9. Halbleiterspeichervorrichtung gemäß einem der Ansprüche 1 bis 8, die weiterhin eine Mehrzahl von Bänken (BK0-BK3) aufweist, von denen jede unabhängig von den anderen in einer normalen Betriebsart aktiviert wird, wobei das bestimmte Adreßbit (QAD<10>) aus mindestens einem Bit der Auffrischadresse als Bankadreßbit (QBA<1>) verwendet wird zum Bezeichnen einer Bank der Bänke in einem Auffrischmodus zum Ausführen des Auffrischens.

10. Halbleiterspeichervorrichtung gemäß einem der Ansprüche 5, 6 und 9, wobei das Bankadreßbit ein Bit (QAD<10>; CN<1>; CN<2>) beinhaltet.

11. Halbleiterspeichervorrichtung gemäß einem der Ansprüche 1 bis 10, die weiterhin eine Auffrischanforderungserzeugeschaltung (60) aufweist, zum Erzeugen der Auffrischanforderung (PHY) in einem Auffrischmodus mit interner Ausführung des Auffrischens in einem ersten Auffrischmodus (4K REFRESH) mit einer Periode, die identisch ist mit einer Ausgabeperiode einer extern ausgegebenen Auffrischanforderung, und in einem zweiten Auffrischmodus (8K REFRESH) mit einer Periode, die länger ist als die Ausgabeperiode der extern ausgegebenen Auffrischanforderung.

12. Halbleiterspeichervorrichtung gemäß Anspruch 11, wobei die Auffrischanforderungserzeugeschaltung (60) die Auffrischanforderung (PHY) in dem ersten Auffrischmodus (4K REFRESH) und in dem zweiten Auffrischmodus (8K REFRESH) mit einer gemeinsamen Periode erzeugt.