DE19740223C2 - Verfahren zum Prüfen einer Speichersteuerung - Google Patents

Description

Moderne Computer weisen Vorrichtungen zum Bestimmen des Zu­ stands eines Computersystems auf. Derartige Vorrichtungen sind zum Prüfen des Computers und zum Bestimmen, warum ein Berechnungsfehler aufgetreten ist, nützlich.

Eine Art des Prüfens eines Computers besteht in einem Scan Test (Abtastprüfen). Beim Scan Test werden die inneren Takte des Computers angehalten und gestartet, um durch einen oder mehrere Zyklen zu schreiten. Das Plazieren des Computers in dem Scan Modus (Abtastmodus) bewirkt, daß sich bestimmte in­ nere und äußere Register in dem Computer zu einem oder meh­ reren ununterbrochenen Ringen miteinander verbinden. Folg­ lich wird die Ausgabe der Bits eines Registers in das näch­ ste Register des Rings eingegeben. Derartige Zwischenverbin­ dungen verwandeln die Register effektiv in ein einzelnes großes Schieberegister. Im typischen Fall können die Daten von tausenden oder zehntausenden von Registern auf diese Weise hinausgeschoben werden. Softwareprogramme werden dann verwendet, um die Daten zu interpretieren, und um den Zu­ stand der Computerhardware zu bestimmen.

Wenn ein Systemfehler auftritt, ist es ferner erwünscht, die Inhalte des Hauptspeichers des Computers zu untersuchen. Da das Untersuchen des Hauptspeichers den Zustand der Register verändern könnte, muß jedoch der Hauptspeicher, nachdem die Register abgetastet wurden, untersucht werden. Daher müssen die Inhalte des Hauptspeichers während des Abtastbetriebs erhalten werden.

Ungünstigerweise ist es schwierig, den Zustand des Speichers während des Abtastens zu erhalten. Moderne Computer verwen­ den einen synchronen dynamischen Direktzugriffsspeicher (SDRAM; SDRAM = Synchronous Dynamic Random Access Memory).

Beim normalen Betrieb gibt eine Speichersteuerung periodi­ sche Auffrischbefehle an den SDRAM aus. Der SDRAM hält einen inneren Adresszähler aufrecht, und frischt die richtigen Adressen als Reaktion auf den Auffrischbefehl auf.

Da einer der ersten Schritte beim Scan Test das Anhalten der inneren Takte des Computers ist, kann die Speichersteuerung keine periodischen Auffrischbefehle senden, während das Abtasten stattfindet. Eine bekannte Technik, um diese Schwierigkeit zu überwinden, bestand darin, die Speicher­ steuerung aus dem Abtastring optional zu entfernen. Wenn die Speichersteuerung derartig entfernt wurde, ermöglichten freilaufende Takte in der Speichersteuerung, Auffrischungen während des Abtastens zu erzeugen. Wenn es erwünscht ist, konnte ein Optionsbit gesetzt werden, um die Speichersteue­ rung in den Abtastring zurückzubringen.

Ein Hauptproblem des obigen Verfahrens des Auffrischen des Speichers besteht darin, daß zumindest ein Teil der Spei­ chersteuerung nicht abtastbar ist. Dementsprechend gibt es, wenn ein Fehler in der Speichersteuerung auftritt, keinen Weg, um den Fehler zu erfassen. Ein zusätzliches Problem des obigen Verfahrens besteht darin, daß dasselbe erhebliche Taktbetriebsmittel in dem Steuerungschip erfordert. Die phy­ sischen Betriebsmittel, die auf dem Chip erforderlich sind, um Takte zu verteilen, verbrauchen eine beträchtliche Menge der Chipfläche. Dementsprechend gibt es auf dem Chip nur we­ nig Raum für zusätzliche Takte.

Eine weitere Art, auf die bekannte Computer Auffrischbefehle während des Abtastens zu dem SDRAM gesendet haben, bestand darin, eine Auffrischvorrichtung in die Abtasteinrichtung aufzunehmen. Dementsprechend wußte der Teil des Computers, der die Abtastung steuerte, wie die Speicherauffrischungen auszugeben sind. Dieses Verfahren erforderte jedoch eine zu­ sätzliche Komplexität bei der Abtasteinrichtung und der Speichersteuerung.

Die WO 95/18998 A1 beschreibt einen Selbst-Auffrisch-Modus eines dynamischen oder pseudo-statischen RAM, wenn das Mikroprozessorsystem, dem derselbe zugeordnet ist, abge­ schaltet ist. Der Selbst-Auffrisch-Modus ist vorgesehen, um den Speicherinhalt beizubehalten, während der Computer in einem inaktiven Zustand ist, in dem keine externen Auf­ frisch-Pulse an das Speicherelement angelegt werden.

Die EP 0469721 A2 beschreibt ein Speichersystem, welches eine Überprüfung desselben ermöglicht. Das Speichersystem umfaßt eine Speichersteuerung sowie ein Speicherelement, und zum Überprüfen des Speichersystems wird zunächst der Spei­ cher in einen Stand-by-Modus versetzt, in dem derselbe zur Auffrischung seiner Speicherzelle Taktimpulse von einem speicherinternen Taktgenerator empfängt. Gleichzeitig wird während dieses Stand-by-Modus durch das Diagnosesystem das Speichersystem in einen definierten Zustand versetzt. An­ schließend geht das Speichersystem in einen Schrittmodus über, in dem der Speicher weiterhin die Taktsignale von seinem internen Taktgenerator empfängt, das Gesamtsystem jedoch schrittweise eine bestimmte Anzahl von Taktzyklen arbeitet. Im Schrittmodus erzeugte Befehle für den Speicher werden an denselben übertragen und dort entsprechend dem internen Takt des Speichers verarbeitet, so daß auf den Speicher während des Überprüfens zugegriffen werden kann und dessen Inhalt verändert werden kann. Anschließend geht das Verfahren zurück zum Stand-by-Modus, in dem die Zustände nach der schrittweisen Verarbeitung im Schritt-Modus ausge­ lesen werden, um so die Diagnoseergebnisse zu erhalten.

Die Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zum Aufrechterhalten der Inhalte eines Speichers während Abtast- und Prüfoperationen zu schaffen, wobei die Speichersteuerung vollständig abtastbar bleibt.

Diese Aufgabe wird durch ein Verfahren gemäß Anspruch 1 ge­ löst.

Die obigen und weitere Anforderungen werden durch ein Ver­ fahren und ein System erfüllt, das den SDRAM während norma­ ler Operationen in einen Autoauffrischmodus und während der Abtast- oder der Prüfoperationen in einen Selbstauffrisch­ modus plaziert. Beim Autoauffrischmodus frischen die SDRAMs eine innere Zeile jedesmal auf, wenn die SDRAMs einen Auf­ frischbefehl von der Speichersteuerung empfangen. Während sich der Computer in einer regulären Anwendung befindet, verbleibt der SDRAM in einem Autoauffrischmodus.

Während Scan- (Abtast)- oder Fehler-Zuständen bringt die Speichersteuerung den SDRAM in den Selbstauffrischmodus. Um den Selbstauffrischmodus zu betreten, muß sich der SDRAM in einem Idle Zustand (Leerlaufzustand) befinden. Um diesen Zustand zu garantieren, hält die Speichersteuerung nach Ereignissen Ausschau, die einen Übergang in den Selbstauffr­ ischmodus erfordern. Wenn ein derartiges Ereignis auftritt, beendet die Speichersteuerung jegliche aktiven Speicherope­ rationen, und plaziert den SDRAM in dem Selbstauffrischmo­ dus, bevor die Takte angehalten werden. Wenn der normale Betrieb wiederaufgenommen wird, wird der SDRAM aus dem Sel­ bstauffrischmodus herausgenommen, der Autoauffrischmodus wird reinitialisiert, und der normale Auffrischzyklus fährt fort.

Die einzigen Kosten, die bei der Speichersteuerung auftre­ ten, bestehen in der Logik, die notwendig ist, um die Zustände zu erkennen, bei denen die Selbstauffrischung verwen­ det wird, und um den SDRAM in den und aus dem Selbstauf­ frischmodus mit einem Taktfreigabesignal zu zwingen.

Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:

Fig. 1 ein wenig detailliertes Blockdiagramm eines Spei­ chersubsystems gemäß der vorliegenden Erfindung; und

Fig. 2 ein Diagramm einer algorithmischen Zustandsmaschi­ ne, die die vorliegende Erfindung implementiert.

Fig. 1 ist eine wenig detaillierte Ansicht eines Speicher­ subsystems 100, gezeigt sind die Speicherzugriffssteuerung (MAC; MAC = Memory Access Controller) 110 und vier Bänke 112a-d eines synchronen dynamischen Direktzugriffsspeichers (SDRAM). Zusätzlich ist ein Datenregister 114a-d in der Mit­ te jeder Speicherbank 112 angeordnet. Adress- und Steuersi­ gnale von der MAC 110 zu jeder Speicherbank 112a-d bilden den Adressbus 116. Daten werden zwischen den Registern 114 und der MAC 110 über Datenbusse 118, 120 übertragen. Das Speichersubsystem 100 ist eine von acht Speicherplatinen in einem Multiprozessorcomputersystem.

Die MAC 110 ist eine große anwendungsspezifische integrierte Schaltung (ASIC; ASIC = Application Specific Integrated Cir­ cuit). Unter anderem steuert die MAC 110 den gesamten Spei­ cher 112 in dem Speichersubsystem 100. Intern ist die MAC 110 in gerade 122a-b und ungerade 122c-d Banksteuerungen aufgeteilt, die gerade 112a, 112c bzw. ungerade 112b, 112d SDRAM-Bänke steuern. Innerhalb jeder Banksteuerung 122a-d befindet sich eine Zustandsmaschine für die entsprechende SDRAM-Bank derselben. Die MAC 110 enthält ferner eine Auf­ frischmodussteuerung 111, die detaillierter unter Bezugnahme auf Fig. 2 erläutert wird.

Wie bekannt ist, besteht der SDRAM 112 im wesentlichen aus einem dynamischen Direktzugriffsspeicher (DRAM) mit hinzuge­ fügten Zustandsmaschinen und Registern in den Steuerungs-, Adress- und Datenwegen. Diese Zustandsmaschinen und Register vereinfachen die Speicherschnittstelle, und ermöglichen es der äußeren Schnittstelle, beschleunigt zu werden. Zusätz­ lich weist der SDRAM 112 eine innere Pipeline-Verarbeitung (pipelining) der Zeilen- und Spalten-Adressen und der Daten­ wege auf, wodurch der SDRAM 112 effektiv die MAC 110 verwen­ det. Beispielsweise könnte die MAC 110 einen Lesebefehl in einem ersten Taktzyklus ausgeben. Der SDRAM 112 wird den Be­ fehl intern halten, und dann den Befehl ausführen. Zwischen­ zeitlich kann die MAC 110 weitere Befehle an unterschiedli­ che Speicher in nachfolgenden Taktzyklen ausgeben.

Jede Bank der SDRAMs 112a-d, von denen die Bank 112a bei­ spielhaft ist, enthält vier Speichermodule mit zweiseitig angeordneten Kontaktstellen (DIMMs; DIMM = Dual In-Line Memory Module = Speichermodul mit zweiseitig angeordneten Kontaktstellen) 124a-d. Natürlich könnten Speichermodule mit einseitig angeordneten Kontaktstellen (SIMMs; SIMM = Single In-Line Memory Module - Speichermodul mit einseitig ange­ ordneten Kontaktstellen) ohne weiteres eingesetzt werden. Wie oben erwähnt, sind die Bänke in eine gerade und in eine ungerade Hälfte eingeteilt. Wie es in der Fig. 1 gezeigt ist, sind die Bänke 112a und 112c die gerade Hälfte, während die Bänke 112b und 112d die ungerade Hälfte sind. Jedes Speicherregister 114a-d speichert Ausgangssignale von der entsprechenden SDRAM-Bank 112a-d.

Der Adress- und Steuerungsbus 116 überträgt Befehle von der MAC 110 zu den SDRAM-Bänken 112a-d. Wie bei einfachen DRAMs ist der Adress- und Steuerungsbus 116 in Adressleitungen, eine Spaltenadressübernahmesignalleitung (CAS-Leitung; CAS = Column Address Strobe), eine Zeilenadressübernahmesignallei­ tung (RAS-Leitung; RAS = Row Address Strobe), eine Schreib­ freigabeleitung (WE-Leitung; WE = Write Enable) und eine Chipauswahlleitung, aufgeteilt. Anders als normale DRAMs empfangen die SDRAMs 112 ferner ein Taktfreigabesignal (CKE; CKE = Clock Enable) und Takte über den Bus 116. Da die Spei­ cherbänke 112 SDRAM sind, werden die Steuersignale verwen­ det, um die Speicherbefehle zu codieren. Folglich empfangen die SDRAMs 112 Befehle, wie z. B. Aktivieren, Lesen, Schrei­ ben, Vorladen, Auffrischen und "in das Selbstauffrischen eintreten" über die Steuersignale. Datenbusse 118 und 120 übertragen von den geraden bzw. den ungeraden Bankregistern 114 zu der MAC 110.

Wie oben erwähnt wurde, arbeitet der SDRAM 112 durch Erfas­ sen von Befehlen auf einer Taktflanke. Dann verarbeitet der SDRAM 112 die Befehle intern, um die gewünschte Funktion durchzuführen. Zusätzlich können gewisse Anweisungen den SDRAM in verschiedenen Modi plazieren, die beeinflussen, wie sich der SDRAM 112 verhält. Dementsprechend weist der SDRAM 112 einen inneren Zustand auf, der durch seinen Strommodus und die Anweisungen, die derselbe erhalten hat, bestimmt ist.

Beim Hochfahren und beim normalen Betrieb befindet sich der SDRAM 112 in einem "Autoauffrisch"- oder "gerichteten Auf­ frisch"-Modus. Bei diesem Modus hält der SDRAM 112 einen in­ ternen Zähler aufrecht, der die nächsten Zeilenadresse, die aufzufrischen ist, verfolgt. Beim Empfang eines "Auf­ frisch"-Befehls von der MAC 110, frischt der SDRAM 112 die Adresse, die durch den Zähler angezeigt ist, auf, und inkre­ mentiert den Zähler. Wenn die MAC 110 keinen Auffrischbefehl innerhalb des Auffrischintervalls sendet, können die Daten bei dieser Adresse verloren gehen.

Wenn sich der SDRAM 112 in einem Idle Zustand befindet, dann kann die MAC 110 den SDRAM 112 in einen "Selbstauffrisch"- Modus umschalten. Dieses Umschalten wird durchgeführt, indem gleichzeitig ein Befehl "enter self-refreshing" ("Eintritt- Selbstauffrischung") ausgegeben und das Signal CKE negiert wird. Während sich der SDRAM 112 in diesem Modus befindet, wird derselbe sich automatisch unter Verwendung des gleichen Adresszählers und einer inneren Taktquelle auffrischen. Der SDRAM 112 wird nicht auf Lese- oder Schreibbefehle an­ sprechen, während sich derselbe in dem Auffrischmodus be­ findet.

Es sei bemerkt, daß der Selbstauffrischmodus ursprünglich dazu bestimmt, den Speicher beizubehalten, während sich der Computer, der den Speicher enthält, in einem Energiesparmo­ dus befindet. Bei Personalcomputern (PCs) und Workstations, bei denen SDRAM typischerweise verwendet wird, besteht übli­ cherweise kein Bedarf, den Zustand des SDRAMs während eines Fehlers beizubehalten. Wenn ein Fehler auftritt, werden die Computer oder die Workstations neu gestartet.

Ein bevorzugtes Ausführungsbeispiel der vorliegenden Erfin­ dung liegt jedoch bei großen Multiprozessorservern für tech­ nische und kommerzielle Anwendungen. Bei derartigen Compu­ tern diktieren Wartungserfordernisse, daß der Systemzustand erfaßt wird, derart, daß der Zustand verwendet werden kann, um Ausfälle zu diagnostizieren und auszuprüfen. Das Verwen­ den des Selbstauffrischmodus, um den Speicher während des Abtastens und Prüfens aufrechtzuerhalten, spart Betriebs­ mittel, da der Selbstauffrischmodus keine getrennte Steue­ rung erfordert oder keinen getrennten Taktbaum erfordert, um Auffrischungsanforderungen zu dem SDRAM auszugeben.

Daher kann, sobald sich der SDRAM 112 in einem Selbstauf­ frischmodus befindet, das Abtasten und Prüfen der MAC 110 beginnen. Im allgemeinen wird das Abtasten durch Verwenden eines Multiplexers erreicht, um die Eingänge und die Ausgän­ ge jedes Registers in der MAC 110 zu verbinden, um einen Ring zu bilden. Dann werden die Werte in den Registern für eine spätere Analyse durch den Ring hinausgeschoben.

Beim Scan Modus können unvorhersagbare Werte durch die Re­ gister geschoben werden, sowie die Abtastung fortschreitet. Daher wird jedes Ausgangssignal der MAC 110, das direkt von dem Wert eines Registers abhängt, während des Abtastens un­ vorhersagbar. Als Folge werden Register, die Ausgänge trei­ ben, die stabil sein müssen, aus dem Hauptabtastring ent­ fernt. Solche Register werden stattdessen in getrennten Teilringen plaziert. Diese Teilringe können auf die gleiche Art und Weise wie der Hauptring durch Plazieren der Logik in einen oder mehrere spezielle Prüfmodi geprüft werden.

Die Fig. 2 ist ein Diagramm einer algorithmischen Zustands­ maschine, das darstellt, wie die Auffrischmodussteuerung (RMC; RMC = Refresh Mode Controller) 111 den SDRAM 112 zwi­ schen dem Auto- und dem Selbst-Auffrischmodus umschaltet. In der Fig. 2 zeigt jeder Kasten einen Zustand an, und der Text innerhalb jedes Kastens zeigt ein Signal an, das in diesem Zustand aktiviert wird. Wenn es nicht anders angezeigt ist, befinden sich alle Signale, außer CKE, innerhalb der MAC 110.

Jede Raute der Fig. 2 stellt eine Prüfung dar, und der Text innerhalb jeder Raute stellt dann die Signale dar, die an diesem Punkt geprüft werden. Innerhalb der Rauten stellt ein Symbol "|" ein Boolsches OR dar, während ein Symbol "&" ein Boolsches AND anzeigt. Die Ausgangspunkte der Rauten sind mit "0" oder "1" gekennzeichnet, und zeigen den Weg an, der abhängig von der Auswertung des Boolschen Ausdrucks inner­ halb der Raute zu verfolgen ist.

Wenn die Systemleistung angelegt wird, wird ein äußeres Si­ gnal "power_fail" ("Leistungs_Ausfall") zu der MAC 110 akti­ viert, bis sich die Leistung stabilisiert. Unmittelbar da­ nach wird CKE aktiviert (Zustand 212), wie es für die SDRAM-Initialisierung erforderlich ist. Wie es durch die Prüfung 214 gezeigt ist, verbleibt die RMC 111 in dem Zu­ stand 212, bis "power_fail" negiert wird. Bei der Prüfung 216 überprüft die RMC 111, ob dieselbe in einem Rücksetzzu­ stand gehalten wird. Die RMC 111 verbleibt in dem Zustand 212, bis sowohl "power_fail" als auch das Signal "reset" nicht mehr aktiviert sind.

Als nächstes aktiviert die RMC 111 bei einem Zustand 218 ferner ein Signal "power_up_init" ("Hochfahr_Initialisie­ rung"). Dieses Signal wird zu jeder der Banksteuerungen 122 in der MAC 110 ausgegeben. Als Reaktion führen die Bank­ steuerungen 122 die SDRAM-Hochfahrinitialisierungssequenz aus. Wie durch eine Prüfung 220 gezeigt ist, geben die Zu­ standsmaschinen ein Signal "init_done" ("Initialisie­ rung_ausgeführt") zurück, wenn die Initialisierung beendet ist.

Sobald die Initialisierung abgeschlossen ist, beginnt die RMC 111 mit dem normalen Betrieb. Der normale Betrieb ist durch einen Zustand 222 gezeigt, bei dem lediglich CKE ak­ tiviert ist. In diesem Zustand 222 gibt die MAC 110 Lese-, Schreib-, und Autoauffrischungs-Befehle wie erforderlich zu dem Speicher aus.

Es gibt zwei Signale "idle_mem" ("Speicher_in_Idle_Zustand") und "harderr" ("Schwerer_Fehler"), die anzeigen, daß das Speichersubsystem 100 auf eine ordnungsgemäße Art und Weise herunterfahren soll. Eine Prüfung 224 überprüft, ob eine Scan Controller das "idle_mem" aktiviert hat. Das Signal "idle_mem" beordert das Speichersubsystem 100 in einen Idle Zustand, derart, daß Abtastoperationen durchgeführt werden können.

Wenn "idle_mem" aktiviert ist, bewegt sich die RMC 111 zu einem Zustand 242. Bei dem Zustand 242 aktiviert die RMC 111 ein Signal "suspend_mem" ("Speicher_anhalten") zusätzlich zu CKE. Diese Signale teilen den Bankzustandsmaschinen inner­ halb der Steuerungen 122 mit, den Speicher anzuhalten, nach­ dem die aktuellen Operationen abgeschlossen sind (ohne je­ doch die aktuellen Operationen abzubrechen). Wenn jede Bank­ steuerung 112a-d den Betrieb anhält, sendet dieselbe ein Si­ gnal "bank_suspended" ("Bank_angehalten") zu der MAC 110. Wie durch eine Prüfung 244 gezeigt ist, bewegt sich die RMC 111, wenn das Siganl "bank_suspended" für jede Bank wahr ist, zu dem Zustand 232.

Zurückkehrend zu der Prüfung 224 bestimmt, wenn "idle_mem" nicht aktiviert ist, eine Prüfung 226, ob "harderr" akti­ viert ist. Das Signal "harderr" wird aktiviert, wenn das Computersystem einen inneren Verarbeitungsfehler erfaßt hat. Normalerweise wird ein Computerbediener wünschen, daß das Computersystem abgetastet wird, sobald ein Fehler erfaßt wird. Manchmal wird ein Bediener jedoch wünschen, daß es möglich ist, daß das Computersystem die Verarbeitung fort­ setzt. Daher weist ein bevorzugtes Ausführungsbeispiel des Speichersubsystems 100 die Option des Nichtanhaltens der Operationen bei einem schweren Fehler auf. Diese Option ist durch ein Signal "stop_on_hard" ("Anhalten_bei_schwerem_Feh­ ler") in der Prüfung 226 angezeigt. Wenn "stop_on_hard" nicht aktiviert ist, kehrt die RMC 111 zu dem Zustand 222 zurück.

Wenn sowohl "harderr" als auch "stop_on_hard" aktiviert sind, bewegt sich die RMC 111 zu einem Zustand 228. Bei dem Zustand 228 gibt die RMC 111 ein Signal "abort_mem" ("Spei­ cher_Abbrechen") zu den Bankzustandsmaschinen aus. Dieses Signal weist jede Zustandsmaschine an, den jeweiligen SDRAM 112 so schnell wie möglich in den Selbstauffrischmodus zu zwingen, ohne Rücksicht darauf, jegliche aktuell ausführende Speicheroperationen aufrechtzuerhalten. Wenn alle Bankzu­ standsmaschinen den Betrieb angehalten haben, und "bank_sus­ pended" aktiviert haben (Prüfung 230), bewegt sich die RMC 111 zu einem Zustand 232.

Bei dem Zustand 232 aktiviert die RMC 111 ein Signal "self_refresh" ("Selbstauffrischung"). Dieses Signal weist die Banksteuerungen 122 an, Befehle "enter self_refresh" ("Eintritt_Selbstauffrischung") zu erzeugen. Zusätzlich bleibt CKE aktiviert. Diese Signalkombination weist die Banksteuerungen 122 an, jegliche Signale, die in den SDRAM- Steuersignalausgangsregistern enthalten waren, zu über­ schreiben, und zwingt die Registerausgänge dazu, den SDRAM- Selbstauffrisch-Befehl zu signalisieren. Bei dem nächsten Taktzyklus wird der SDRAM-Selbstauffrisch-Befehl gehalten, wobei jedoch das Signal CKE nicht negiert wird, was die SDRAMs in den Selbstauffrisch-Modus zwingt, und die RMC 111 zu einem Zustand 234 weiterbringt.

Bei dem Zustand 234 aktiviert die Zustandsmaschine ein Si­ gnal "clk_stop_en" ("Takt_Anhalten_Freigabe"). Der Teil der MAC 110, der für die Takte und die Abtastprüfoperationen verantwortlich ist, empfängt dieses Signal und ermöglicht, daß die Prüf- und Abtastoperationen beginnen. Während das Prüfen und Abtasten stattfindet, können die Takte starten und anhalten, ohne die SDRAMs 112 zu beeinflussen.

Wie es durch eine Prüfung 236 gezeigt ist, verbleibt das Speichersystem 100 in dem Zustand 234, bis ein Signal "re­ set" ("Rücksetzen") aktiviert ist. Sobald "reset" aktiviert ist, bewegt sich die RMC 112 zu einem Zustand 238 und gibt "clk_stop_en" und "self_refresh" frei. Es sei jedoch be­ merkt, daß das CKE nicht aktiviert ist, und daß daher die SDRAMs 112 in einem Selbstauffrischmodus verbleiben.

Bei dem Zustand 238 wartet die RMC 111 darauf, daß das Rück­ setzsignal negiert wird, und darauf, daß der Scan Modus endet. Die Prüfung 240 prüft auf das Ende des Scan Modus, das angezeigt wird, wenn ein Signal "i_scan" ("i_Abtastung") negiert ist. Zusätzlich überprüft die Prüfung 240, ob ein Signal "safe_mem" ("Sichern_Speicher") negiert wurde. Das Signal "safe_mem" ist ein Optionsringbit, das gesetzt wird, um zu erzwingen, daß das Speichersubsystem 100 in dem Selbstauffrischmodus unabhängig von allen anderen Gescheh­ nissen gehalten wird. Die Verwendung von "safe_mem" ist notwendig, da vielfache Abtastoperationen erwünscht sein können. Ohne "safe_mem" können die SDRAMs den Selbstauf­ frischmodus während des Zwischenraums zwischen den Abtastun­ gen verlassen. In einem derartigen Fall würde ein Speicher­ verlust auftreten, da das Speichersubsystem 100 noch nicht für den Autoauffrischmodus bereit wäre.

Wie es durch den Test 240 gezeigt ist, kehrt die RMC 111 zu dem Zustand 222 zurück, wenn "reset", "i_scan" und "sa­ fe_mem" negiert sind. Bei dem Zustand 222 wird CKE akti­ viert, und der SDRAM 112 kehrt in den normalen Autoauf­ frischmodus zurück.

Claims (7)

1. Verfahren zum Prüfen einer Speichersteuerung (110), die einen Speicher (112) in einem Computersystem steuert nachdem ein Fehler in dem Computersystem aufgetreten ist, mit folgenden Schritten:

• a) Aktivieren eines Signals, das anzeigt, daß das Prü­ fen der Speichersteuerung (110) erforderlich ist;
• b) als Reaktion auf das Signal, Versetzen (232) des Spei­ chers in einen Selbstauffrischmodus (234), in dem der Speicher angehalten ist und nicht auf Lese- und Speicherbefehle anspricht und der Speicherinhalt beibehalten wird, über die Speichersteuerung (110);
• c) Prüfen der Speichersteuerung, wobei der Speicher während des Prüfens in dem Selbstauffrischmodus verbleibt; und
• d) wenn das Prüfen der Speichersteuerung abgeschlossen ist, Entfernen des Speichers aus dem Selbstauf­ frischmodus (240) über die Speichersteuerung (110).

2. Verfahren nach Anspruch 1, bei dem ansprechend auf das Signal der Speicher vor dem Schritt (b) in den Idle Zustand gesetzt wird, um alle Speicheroperationen abzuschließen.

3. Verfahren nach Anspruch 1 oder 2, bei dem das Signal das Auftreten des Fehlers in dem Computersystem anzeigt (226).

4. Verfahren nach Anspruch 3, das ferner folgenden Schritt aufweist:
Bestimmen, ob das Computersystem anzuhalten ist, wenn das Signal den Computersystemfehler anzeigt (226).

5. Verfahren nach einem der Ansprüche 2 bis 4, bei dem der Speicher (112) ein SDRAM ist.

6. Verfahren nach einem der Ansprüche 2 bis 4, bei dem der Schritt (b) folgende Schritte aufweist:
Anhalten des Speichers (230, 244);
Senden eines Selbstauffrischbefehls (232) zu dem Speicher; und
Negieren eines Taktfreigabesignals (234).

7. Verfahren nach einem der Ansprüche 2 bis 4, bei dem der Schritt (d) folgende Schritte aufweist:
Bestimmen, ob das Prüfen abgeschlossen ist (240); und
wenn das Prüfen abgeschlossen ist, Aktivieren eines Taktfreigabesignals (222).