DE602004002300T2 - Selektive bankauffrischung - Google Patents

Selektive bankauffrischung Download PDF

Info

Publication number
DE602004002300T2
DE602004002300T2 DE602004002300T DE602004002300T DE602004002300T2 DE 602004002300 T2 DE602004002300 T2 DE 602004002300T2 DE 602004002300 T DE602004002300 T DE 602004002300T DE 602004002300 T DE602004002300 T DE 602004002300T DE 602004002300 T2 DE602004002300 T2 DE 602004002300T2
Authority
DE
Germany
Prior art keywords
refresh
memory
bank
bit
control system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE602004002300T
Other languages
English (en)
Other versions
DE602004002300D1 (de
Inventor
Rainer Hoehler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Publication of DE602004002300D1 publication Critical patent/DE602004002300D1/de
Application granted granted Critical
Publication of DE602004002300T2 publication Critical patent/DE602004002300T2/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf das Gebiet von Speichersystemen und insbesondere Speichersysteme, die eine Auffrischoperation einsetzen.
  • Erläuterung der verwandten Technik
  • Es ist in der Technik bekannt, dass verschiedene Typen von Personal-Computern, wie z.B. Tisch-Computern und batteriebetriebenen Notebook-Computern, eine zentrale Verarbeitungseinheit (CPU) und einen Hauptspeicher umfassen, auf den die zentrale Verarbeitungseinheit zugreift. Die zentrale Verarbeitungseinheit führt Programme aus, die auf den Hauptspeicher geladen sind, und schreibt nachfolgend die Ergebnisse, die durch eine Programmausführung erhalten werden, in Arbeitsbereiche in Bänken des Hauptspeichers, so dass die Computerverarbeitung durchgeführt wird.
  • Der Hauptspeicher umfasst einen Direktzugriffsspeicher (RAM), wie z.B. einen SRAM (statischen RAM) und einen DRAM (dynamischen RAM). Für den Hauptspeicher wird allgemein ein DRAM verwendet, da ein DRAM eine einfache Zellstruktur aufweist und billiger ist. Entsprechend konzentriert sich die folgende Erläuterung auf bekannte DRAM-Speichersysteme.
  • DRAM-Speicherzellen in dem Hauptspeicher sind als eine Matrix angeordnet. Um Speicherzellen einzeln zu adressieren, wird zuerst ein Aktivieren-Befehl mit einer Zeilenadresse erteilt und dann werden Lese- oder Schreibbefehle mit der Spaltenadresse erteilt. In den DRAM-Speicherzellen werden Daten als elektrische Ladungen auf einem Kondensator ge speichert. So entweichen, wenn Daten in die Speicherzellen geschrieben werden und dort für einen längeren Zeitraum gelassen werden, die Ladungen aus dem Kondensator und die gespeicherten Daten gehen verloren. Um einen derartigen Datenverlust zu verhindern, müssen die geschriebenen Daten in vorbestimmten Zeitintervallen aufgefrischt/neu geschrieben werden.
  • Bekannte Auffrischoperationen umfassen ein Zugreifen auf eine spezifische Speicherzellzeile, um alle Zellen entlang dieser Zeile aufzufrischen. Um alle Zeilenadressen aufzufrischen, ist ein Auffrischadresszähler erforderlich, der Auffrischadressen der Reihe nach bezeichnet. Zusätzlich liefern die bekannten Auffrischoperationen entweder einen Auffrischzyklus oder erteilen eine Auffrischanforderung in einem vorbestimmten Zeitraum.
  • Ein bekanntes Verfahren zum Auffrischen des Speicherinhalts besteht darin, in einer Reihe auf alle Zeilen mit einer Aktivieren-Vorladen-Befehlssequenz zuzugreifen. Für dieses Verfahren bezeichnet ein Auffrischadresszähler Auffrischzeilenadressen, die von außerhalb des Speichers bereitgestellt werden müssen.
  • Eine zweite bekannte Auffrischoperation ist allgemein als Auto-Auffrischen bekannt, bei dem eine Auffrischanforderung durch Senden eines Auto-Auffrischen-Befehls an den Speicher geliefert wird. Die Auffrischadressen werden durch einen Adresszähler innerhalb des DRAM erzeugt, derart, dass kein externer Adresszähler erforderlich ist.
  • Eine dritte bekannte Auffrischoperation ist Selbst-Auffrischen, was es erlaubt, dass die Daten in dem DRAM selbst dann aufgefrischt werden, während der Rest des Systems heruntergefahren ist. Während eines Selbst-Auffrischens erzeugen eine interne Zeitgebungsschaltung und ein interner Adresszähler die Auffrischoperationen für alle Zeilen in Zeitintervallen, die ausreichend kurz sind, um die gespei cherten Daten intakt zu halten. Dies ermöglicht einen sehr geringen Leistungsverbrauch, da die Zeitintervalle zwischen Auffrischvorgängen optimiert werden können und alle anderen Schaltungen heruntergefahren werden können.
  • 1 ist ein schematisches Diagramm, das die Anordnung eines bekannten Computersystems 100 darstellt, das sowohl die normale Auffrischfunktion als auch die Selbst-Auffrischoperation aufweist. Eine DRAM-Vorrichtung 102, die ein DRAM-Array 103 umfasst, und eine Speichersteuerungseinheit 104 sind miteinander durch einen Bus 106 und eine I/O-Vorrichtung 108 verbunden. Außerhalb der DRAM-Vorrichtung 102 sind eine normale Auffrischschaltung 110, die einen Teil der Speichersteuerungseinheit 104 bildet, die eine Auffrischoperation durchführt, während die Speichersteuerungseinheit 104 auf den Speicher zugreift, sowie ein globaler Taktgeber 112 vorgesehen. Im Inneren der DRAM-Vorrichtung 102 sind eine Selbst-Auffrischen-Schaltung 114, die eine relativ langsame Auffrischoperation durchführt, und ein interner Zeitgebungserzeuger 116 vorgesehen, der ein Signal mit relativ langem Intervall an die Selbst-Auffrischschaltung 114 liefert. Zusätzlich ist ein Schalter 118 vorgesehen, um entweder die normale Auffrischschaltung 110 oder die Selbst-Auffrischschaltung 114 zum Auffrischen der DRAM-Vorrichtung 102 auszuwählen.
  • Sollte der Schalter 118 die Selbst-Auffrischschaltung 114 auswählen, wird, wie zuvor beschrieben wurde, das bekannte Verfahren zum Selbst-Auffrischen verwendet, um alle Bänke innerhalb des DRAM-Arrays 103 gleichzeitig aufzufrischen oder extern zu programmieren, welche Bänke oder Teile von Bänken aufgefrischt werden. Dies kann zu Situationen führen, in denen Bänke aufgefrischt werden, die nicht aufgefrischt werden müssen, da ihr Inhalt irrelevant ist. Man geht davon aus, dass dies der Fall ist, wenn niemals Daten in eine Bank geschrieben wurden. Auf Grund der Tatsache, dass jede Auffrischsequenz eines Aktivierens und Vorladens einer Zeilenadresse Energie kostet, bewirken derartige un nötige Auffrischoperationen einen unnötigen Leistungsverbrauch.
  • Die US 2002/1991467 A1 bezieht sich auf eine Halbleiter-Speichervorrichtung, in der Daten, die Details eines Auffrischens spezifizieren, das in dem Selbst-Auffrischmodus ausgeführt werden soll, in einer Registerschaltung in einem Modusregister gespeichert sind. Eine Auffrischperiode und eine Auffrischregion werden gemäß Daten bestimmt, die in einer Registerschaltung gespeichert sind, und eine Auffrischsteuerschaltung erzeugt ein Steuersignal und eine Auffrischadresse, die zur Auffrischung nötig sind. Gespeicherte Daten können stabil in dem Selbst-Auffrischmodus gehalten werden, in dem ein Datenhalten mit reduziertem Stromverbrauch durchgeführt wird.
  • Die US 4357686 A offenbart ein Speicherarray, das einen zweckgebundenen Auffrisch-Flag-Speicher zum Beibehalten einer Aufzeichnung der Adressen des Arrays aufweist, auf die während eines Auffrischanforderungsintervalls zugegriffen wird, sowie eine Einrichtung zum Lesen des Auffrisch-Flag-Speichers während des Auffrischanforderungsintervalls und Auffrischen der Arrayadressen, auf die während des Betriebsintervalls des Auffrischanforderungsintervalls nicht zugegriffen wurde. Die Auffrischoperation wird dabei in einem „Burst"-Modus oder in einem „Verschachtelt"-Modus während des Auffrischanforderungsintervalls durchgeführt.
  • Die Aufgabe der vorliegenden Erfindung besteht darin, ein Speichersteuersystem und ein Verfahren zum Erlauben eines Speicherauffrischens mit reduziertem Leistungsverbrauch bereitzustellen.
  • Diese Aufgabe wird durch ein Speichersteuersystem gemäß Anspruch 1 und ein Verfahren gemäß Anspruch 14 gelöst.
  • Der obige Aspekt der vorliegenden Erfindung liefert den Vorteil eines Reduzierens von Leistung während eines Selbst-Auffrischens eines Speichersystems.
  • Die vorliegende Erfindung, gemeinsam mit begleitenden Aufgaben und Vorteilen, ist am besten Bezug nehmend auf die folgende detaillierte Beschreibung in Verbindung mit den beigefügten Zeichnungen verständlich.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 zeigt schematisch ein Ausführungsbeispiel einer bekannten Speichervorrichtung, die eine normale und eine Selbst-Auffrischschaltung umfasst;
  • 2 zeigt schematisch ein erstes Ausführungsbeispiel eines Speichersystems gemäß der vorliegenden Erfindung; und
  • 3 zeigt ein Flussdiagramm eines Ausführungsbeispiels eines Auffrischvorgangs gemäß der vorliegenden Erfindung, der mit dem Speichersystem aus 2 verwendet werden soll.
  • DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
  • Die vorliegende Erfindung ist am besten durch eine Durchsicht der Ausführungsbeispiele und Betriebsmodi, die durch die 2 und 3 vorgelegt werden, verständlich. Wie in 2 gezeigt ist, umfasst ein Speichersystem 200 eine Speichersteuerung 202 und eine Speichervorrichtung 204. Die Speichersteuerung 202 führt Speicherzugriffe (sowohl einschließlich Lesezugriffe als auch Schreibzugriffe) der Speichervorrichtung 204 ansprechend auf Speicherzugriffsanforderungen, die durch eine zentrale Verarbeitungseinheit (nicht dargestellt) erteilt werden, aus.
  • Die Speichersteuerung 202 und die Speichervorrichtung 204 sind miteinander durch einen Befehlsbus 205 von Befehlssignalen, einen Adressbus 207 von Adresssignalen und einen Datenbus 209 von Datensignalen, Taktsignalen (nicht dargestellt) und Datenstrobe-Signalen (nicht dargestellt) verbunden.
  • Die Speichersteuerung 202 weist eine normale Auffrischschaltung 206 auf, die eine normale Auffrischoperation in einer Weise durchführt, die derjenigen, die zuvor beschrieben wurde, ähnelt. Die normale Auffrischschaltung 206 stellt einen normalen Auffrischzyklus zu jedem vorbestimmten Intervall durch ein Senden eines Auto-Auffrischsignals durch den Befehlsbus 205 an die Speichervorrichtung 204 bereit.
  • In der Speichervorrichtung 204 beinhaltet sind eine Selbst-Auffrischschaltung 210, ein Selbst-Auffrischzeitgeber 214, ein Befehlsdecodierer 216 und ein Bankauffrischanzeigerregister 212. Die Selbst-Auffrischschaltung 210 umfasst einen Auffrischadresszähler zum Inkrementieren einer bei jedem Auffrischzyklus aufzufrischenden Zeilenadresse und eine Steuerung zum, ansprechend auf eine Auffrischanforderung, Steuern eines Zugriffs auf eine Zeilenadresse, derart, dass alle Zeilen innerhalb eines bestimmten Zeitraums aufgefrischt werden, um einen Verlust von Speicherinhalt zu vermeiden. Der Adresszähler deckt alle Zeilenadressen ab und startet neu bei der niedrigsten Zeilenadresse, nachdem die höchste Zeilenadresse aufgefrischt wurde. Die beinhaltete Auffrischschaltung 210 führt auf einen Empfang einer entsprechenden Auffrischanforderung hin entweder eine „normale Auffrisch"-Operation oder eine „Selbst-Auffrisch"-Operation aus. Eine normale Auffrischoperation wird durch ein Antworten auf eine Speicher-Auto-Auffrisch-Auffrischanforderung von der Normalauffrischschaltung 206 und durch ein Zugreifen auf eine bestimmte Zeilenadresse realisiert.
  • Eine Selbst-Auffrischoperation wird begonnen, wenn die Speichervorrichtung 204 durch die jeweilige Befehlssequenz von der Speichersteuerung 200 in einen Selbst-Auffrischmodus gegeben wird. In dem Selbst-Auffrischmodus wird eine Selbst-Auffrischanforderung zu jeder vorbestimmten Zeitperiode, die durch einen Selbst-Auffrischzeitgeber 214 ausgelöst wird, von der Speichersteuerung 200 an die Selbst-Auffrischschaltung 210 erteilt. In Speichervorrichtungen des Stands der Technik führt eine derartige Selbst-Auffrischschaltung zu einer Aktivieren/Vorladen-Sequenz parallel für alle Speicherbänke 208 der Speichervorrichtung 204. Ein Beispiel einer bekannten Selbst-Auffrischschaltung, die zur Verwendung mit der vorliegenden Erfindung angepasst werden kann, ist der 256Mbit-DDR-SDRAM, der von Infineon unter der Artikelnummer HYB25D25616OBT-6 hergestellt und verkauft wird.
  • Wie in 2 gezeigt ist, umfasst die Speichervorrichtung 204 ein Bankauffrischanzeigerregister 212, das in Kommunikation mit sowohl einem Befehlsdecodierer 216 als auch der Selbst-Auffrischschaltung 210 steht. Das Register 212 weist ein Bit für jede Speicherbank 208 auf.
  • Der Befehlsdecodierer 216 überwacht alle Schreibbefehle, die an die Speicherbänke 208 gerichtet sind, und steuert den Inhalt des Bankauffrischanzeigerregisters 212. In der folgenden Erläuterung wird das Bit, das der i-ten Speicherbank entspricht, durch Bi bezeichnet, wobei i = 0, 1, 2, ... n gilt. Jedes Bit Bi identifiziert, ob die i-te Speicherbank während einer Selbst-Auffrischoperation aufgefrischt werden muss oder nicht. Jedes Bit Bi kann auch in einer derartigen Weise implementiert werden, dass es identifiziert, ob die i-te Speicherbank in einem Fall eines Auto-Auffrischens oder Selbst-Auffrischens aufgefrischt werden muss oder nicht. Wenn z.B. das Bit Bi in einem Hochzustand ist, muss die i-te Speicherbank aufgefrischt werden. Wenn das Bit Bi in einem Niedrigzustand ist, muss die i-te Speicherbank nicht aufgefrischt werden. Eine Speicherbank i wird jedes Mal als ein Auffrischen benötigend bezeichnet, wenn Daten seit einem Hochfahren der Speichervorrichtung oder seit dem letzten Rücksetzen des jeweiligen Bits Bi durch eine spezielle Befehlssequenz in diese Bank geschrieben wurden.
  • Der Inhalt des Bankauffrischanzeigerregisters 212 wird zu Beginn insgesamt während der Hochfahrsequenz der Speichervorrichtung 204 auf einen niedrigen Pegel gesetzt. Danach wird der Inhalt des Bankauffrischanzeigerregisters 212 durch den Befehlsdecodierer 216 der Speichervorrichtung 204 gesteuert. Jedes Mal, wenn ein Schreibbefehl an die Speichervorrichtung 204 erteilt wird, decodiert der Befehlsdecodierer 216 diesen Schreibbefehl und decodiert außerdem die Bankadresse, in die Daten geschrieben werden. Als Nächstes setzt der Befehlsdecodierer 216 das jeweilige Bit Bi der adressierten Bank in dem Bankauffrischanzeigerregister 212 auf einen hohen Pegel. So identifiziert der Befehlsdecodierer 216, welche der Speicherbänke Daten beinhalten. Eine Befehlssequenz, die üblicherweise als ein Erweiterungsmodusregistersatz bezeichnet wird, kann verwendet werden, um einzelne Bits oder alle Bits des Bankauffrischanzeigerregisters 212 auf einen Niedrigpegel zu programmieren/rückzusetzen. So programmiert die Befehlssequenz das Bankauffrischanzeigerregister 212 und erklärt den Inhalt der jeweiligen Speicherbänke 208 als relevant und ohne Notwendigkeit einer Auffrischung.
  • Die Selbst-Auffrischschaltung 210 überwacht den Inhalt des Bankauffrischanzeigerregisters 212 und startet die Aktivieren/Vorladen-Sequenz nur für die Bänke, bei denen das jeweilige Bit Bi des Bankauffrischanzeigerregisters 212 auf den hohen Pegel gesetzt ist. Für diejenigen Bänke, bei denen das jeweilige Bit Bi niedrig ist, unterdrückt die Selbst-Auffrischschaltung 210 des Auffrischen von Wortleitungen dieser Bänke. So vermeidet die Schaltung 210 einen unnötigen Leistungsverbrauch zum Auffrischen von Bänken, die durch einen niedrigen Pegel des jeweiligen Bits Bi in dem Bankauffrischanzeigerregister 212 als keine Auffrischung benötigend definiert sind. Die Schaltung 210 kann in einer derartigen Weise verändert werden, dass sie entweder das Bankauffrischanzeigerregister 212 1) nur in dem Fall eines Selbst-Auffrischmodus oder 2) sowohl in einem Selbst-Auffrisch- als auch einem Auto-Auffrischmodus überprüft.
  • Wie in 3 gezeigt ist, steuern zwei parallele Prozesse den Selbst-Auffrisch- und mit einer jeweiligen Implementierung auch den Auto-Auffrisch-Prozess 300. Die beiden Prozesse werden durch eine Globalsteuerschaltung durchgeführt, die den Befehlsdecodierer 216 umfasst. Der Teilprozess 302 steuert den Inhalt des Bankauffrischanzeigerregisters 212. Beim Hochfahren der Speichervorrichtung (Schritt 304) werden alle Bits Bi des Registers bei Schritt 306 auf einen niedrigen Pegel rückgesetzt (gleich einer logischen 0). Jedes Mal, wenn ein Befehl an der Speichervorrichtung 204 durch den Befehlsdecodierer 216 erfasst wird, wird bei Schritt 308 der Befehl überprüft, ob er ein Erweiterungsmodusregistersatz zu dem Bankauffrischanzeigerregister 212 ist. Falls dies der Fall ist, wird die Bankadresse, die in dem Erweiterungsmodusregistersatz gegeben ist, durch den Befehlsdecodierer 216 bei Schritt 310 decodiert und das jeweilige Bit Bi des Bankauffrischanzeigerregisters 212 wird bei Schritt 312 auf den Wert gesetzt oder rückgesetzt, der auch in dem Erweiterungsmodusregistersatz gegeben ist. Wenn der Befehl kein Erweiterungsmodusregistersatz ist oder das Bit bei Schritt 312 gesetzt/rückgesetzt wurde, wird bei Schritt 314 der Befehl überprüft, ob er ein Schreibbefehl ist. In dem Fall, dass ein Schreibbefehl erfasst wird, wird die Bankadresse bei Schritt 316 decodiert und das jeweilige Bit Bi wird bei Schritt 318 auf einen hohen Pegel (gleich einer logischen 1) gesetzt. Der zweite parallele Teilprozess 320 ist der Auffrischfluss. Jedes Mal, wenn ein Selbst-Auffrischen oder ein Auto-Auffrischen bei Schritt 322 erfasst wird, liest die Selbst-Auffrischschaltung den Inhalt des Bankauffrischanzeigerregisters bei Schritt 324 vor einem Aktivieren einer Zeile der Bänke während einer Auffrischoperation aus. Dann werden bei Schritt 326 nur diejenigen Bänke aufgefrischt, deren jeweiliges Bit Bi des Bankauffrischanzeigerregisters einen niedrigen Pegel hatte (gleich einer logischen 0).
  • Basierend auf der obigen Beschreibung des Prozesses 300 ist der Entwurf der Speichersteuerung 200 und der Speichervorrichtung 204 basierend auf existierenden DRAM-Produkten von Verkäufern, wie z.B. Samsung, Micron, Elpida und Infineon, sehr einfach für einen DRAM-Entwerfer oder einen allgemeinen Logikentwerfer.
  • Die vorstehende Beschreibung wird vorgelegt, um die Erfindung darzustellen, und soll nicht als Einschränkung aufgefasst werden. Zahlreiche Hinzufügungen, Ersetzungen und andere Veränderungen können an der Erfindung durchgeführt werden, ohne von deren Schutzbereich, wie in den beigefügten Ansprüchen dargelegt, abzuweichen.

Claims (23)

  1. Ein Speichersteuersystem mit folgenden Merkmalen: einer Speichersteuerung (202); einer Speichervorrichtung (204), die über einen Befehlsbus (205) mit der Speichersteuerung (202) verbunden ist, wobei Befehlssignale von der Speichersteuerung (202) an die Speichervorrichtung (204) gerichtet werden, wobei die Speichervorrichtung (204) folgende Merkmale aufweist: mehrere Speicherbänke (208); ein Bankauffrischanzeigerregister (212); einen Befehlsdecodierer (216), der mit dem Bankauffrischanzeiger verbunden ist und die Befehlssignale empfängt und den Inhalt des Bankauffrischanzeigerregisters (212) steuert; und eine Auffrischschaltung (210), die mit den mehreren Speicherbänken (208) und dem Bankauffrischanzeigerregister (212) verbunden ist, wobei die Auffrischschaltung (210) einen unnötigen Leistungsverbrauch zum Auffrischen bestimmter der mehreren Speicherbänke (208) mit irrelevantem Inhalt vermeidet, dadurch gekennzeichnet, dass die Auffrischschaltung (210) die mehreren Speicherbänke (208) nur dann auffrischt, wenn die mehreren Speicherbänke (208) Daten beinhalten, die in dieselben geschrieben wurden.
  2. Das Speichersteuersystem gemäß Anspruch 1, bei dem die Speichersteuerung (202) eine Normalauffrischschaltung (206) aufweist, die ein Auto-Auffrischsignal über den Befehlsbus (205) an die Speichervorrichtung (204) sendet.
  3. Das Speichersteuersystem gemäß Anspruch 1, bei dem die Auffrischschaltung (210) folgende Merkmale aufweist: einen Auffrischadresszähler zum Inkrementieren einer während eines Auffrischzyklus aufzufrischenden Zeilenadresse; und eine Steuerung, die einen Zugriff auf eine Zeilenadresse, deren Auffrischung durch eine Auffrischanforderung angefordert wird, steuert.
  4. Das Speichersteuersystem gemäß Anspruch 1, bei dem das Bankauffrischanzeigerregister (212) ein Bit für jede entsprechende der mehreren Speicherbänke (208) der Speichervorrichtung (204) aufweist, wobei das Bit einen Wert aufweist, der anzeigt, ob eine entsprechende der mehreren Speicherbänke (208) während einer Auffrischoperation aufgefrischt werden muss oder nicht.
  5. Das Speichersteuersystem gemäß Anspruch 4, bei dem das Bit einen Wert aufweist, der anzeigt, ob die entsprechende Speicherbank (208) Daten aufweist, die in dieselbe geschrieben wurden, oder nicht.
  6. Das Speichersteuersystem gemäß Anspruch 5, bei dem der Decodierer (216) ein Decodieren der Befehle und ihrer Bankadressen durchführt und den Wert des Bits abhängig von dem Decodieren setzt.
  7. Das Speichersteuersystem gemäß Anspruch 1, bei dem die Auffrischschaltung (210) das Bankauffrischanzeigerregister (212) überwacht und eine Aktivieren/Vorladen- Sequenz für eine der mehreren Speicherbänke (208) startet, wenn das Bit auf einen hohen Pegel gesetzt ist.
  8. Das Speichersteuersystem gemäß Anspruch 7, bei dem die Auffrischschaltung (210) das Bankauffrischanzeigerregister (212) nur in dem Fall eines Selbst-Auffrischmodus überwacht.
  9. Das Speichersteuersystem gemäß Anspruch 7, bei dem die Auffrischschaltung (210) das Bankauffrischanzeigerregister (212) in sowohl einem Selbst-Auffrischmodus als auch einem Auto-Auffrischmodus überwacht.
  10. Das Speichersteuersystem gemäß Anspruch 4, bei dem die Auffrischoperation eine Auto-Auffrischoperation ist.
  11. Das Speichersteuersystem gemäß Anspruch 4, bei dem die Auffrischoperation eine Selbst-Auffrischoperation ist.
  12. Das Speichersteuersystem gemäß Anspruch 1, bei dem die Speichersteuerung (202) eine Normalauffrischschaltung (206) aufweist.
  13. Das Speichersteuersystem gemäß Anspruch 1, bei dem das Bankauffrischanzeigerregister (212) programmierbar ist.
  14. Ein Verfahren zum Auffrischen mehrerer Speicherbänke (208), die Befehlssignale von einer Speichersteuerung (202) empfangen, wobei das Verfahren folgende Schritte aufweist: Überwachen (314) von Befehlssignalen, die durch eine Speichervorrichtung empfangen werden; und Auffrischen (326) der mehreren Speicherbänke (208) basierend auf den überwachten Befehlssignalen, um so ei nen unnötigen Leistungsverbrauch für ein Auffrischen bestimmter der Speicherbänke (208) mit irrelevantem Inhalt zu vermeiden, dadurch gekennzeichnet, dass das Überwachen (314) ein Bestimmen, ob ein Schreibbefehl durch die Speichervorrichtung empfangen wird oder nicht, und ein Anzeigen, dass eine der mehreren Speicherbänke (208) Daten, die in derselben gespeichert sind, beinhaltet, aufweist.
  15. Das Verfahren gemäß Anspruch 14, bei dem das Auffrischen eine Selbst-Auffrischoperation ist.
  16. Das Verfahren gemäß Anspruch 14, bei dem das Auffrischen eine Auto-Auffrischoperation ist.
  17. Das Verfahren gemäß Anspruch 14, das ferner ein Setzen eines Bits eines Bankauffrischanzeigerregisters (212) auf einen Wert abhängig von dem Überwachen (314) aufweist; und wobei das Auffrischen (326) der mehreren Speicherbänke (208) von dem Wert des Bits abhängt.
  18. Das Verfahren gemäß Anspruch 17, bei dem das Bit beim Hochfahren der mehreren Speicherbänke (208) auf einen niedrigen Wert rückgesetzt wird.
  19. Das Verfahren gemäß Anspruch 17, bei dem das Auffrischen durchgeführt wird, wenn der Wert des Bits hoch ist.
  20. Das Verfahren gemäß Anspruch 17, bei dem das Auffrischen nicht durchgeführt wird, wenn der Wert des Bits niedrig ist.
  21. Das Verfahren gemäß Anspruch 17, bei dem das Überwachen (314) folgende Schritte aufweist: Decodieren eines Schreibbefehls, der an die Speichervorrichtung erteilt wird; und Decodieren (316) einer Bankadresse, an die Daten geschrieben werden.
  22. Das Verfahren gemäß Anspruch 21, das ferner ein Setzen des Bits auf einen hohen Pegel aufweist.
  23. Das Verfahren gemäß Anspruch 22, das ferner ein Rücksetzen des Bits über eine spezielle Befehlssequenz, die üblicherweise als Erweiterungsmodusregistersatz bezeichnet wird, auf einen niedrigen Pegel aufweist.
DE602004002300T 2003-09-30 2004-09-21 Selektive bankauffrischung Active DE602004002300T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US674905 1996-07-03
US10/674,905 US6956782B2 (en) 2003-09-30 2003-09-30 Selective bank refresh
PCT/EP2004/010580 WO2005041198A1 (en) 2003-09-30 2004-09-21 Selective bank refresh

Publications (2)

Publication Number Publication Date
DE602004002300D1 DE602004002300D1 (de) 2006-10-19
DE602004002300T2 true DE602004002300T2 (de) 2007-09-20

Family

ID=34376980

Family Applications (1)

Application Number Title Priority Date Filing Date
DE602004002300T Active DE602004002300T2 (de) 2003-09-30 2004-09-21 Selektive bankauffrischung

Country Status (7)

Country Link
US (2) US6956782B2 (de)
EP (1) EP1625590B1 (de)
JP (1) JP2007503069A (de)
KR (1) KR100685547B1 (de)
CN (1) CN1856837A (de)
DE (1) DE602004002300T2 (de)
WO (1) WO2005041198A1 (de)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100543914B1 (ko) * 2003-04-30 2006-01-23 주식회사 하이닉스반도체 리프레쉬 동작시 피크 전류를 줄일 수 있는 반도체 메모리장치
US6956782B2 (en) * 2003-09-30 2005-10-18 Infineon Technologies Ag Selective bank refresh
US7345940B2 (en) * 2003-11-18 2008-03-18 Infineon Technologies Ag Method and circuit configuration for refreshing data in a semiconductor memory
US7392339B2 (en) * 2003-12-10 2008-06-24 Intel Corporation Partial bank DRAM precharge
US7583551B2 (en) 2004-03-10 2009-09-01 Micron Technology, Inc. Power management control and controlling memory refresh operations
US7342841B2 (en) * 2004-12-21 2008-03-11 Intel Corporation Method, apparatus, and system for active refresh management
KR100607334B1 (ko) * 2004-12-30 2006-08-01 주식회사 하이닉스반도체 슈도 에스램의 리프레쉬 제어 회로
KR100642759B1 (ko) * 2005-01-28 2006-11-10 삼성전자주식회사 선택적 리프레쉬가 가능한 반도체 메모리 디바이스
KR100665901B1 (ko) * 2005-03-31 2007-01-11 주식회사 하이닉스반도체 반도체 기억 소자의 개별 뱅크 리프레쉬 회로 및 방법
US7457185B2 (en) * 2005-09-29 2008-11-25 Hynix Semiconductor Inc. Semiconductor memory device with advanced refresh control
KR100706830B1 (ko) * 2005-10-19 2007-04-13 주식회사 하이닉스반도체 반도체 메모리의 액티브 구간 제어장치 및 방법
US7492656B2 (en) 2006-04-28 2009-02-17 Mosaid Technologies Incorporated Dynamic random access memory with fully independent partial array refresh function
DE102006040399B4 (de) * 2006-08-29 2010-10-21 Qimonda Ag Vorrichtung zur Erneuerung von Speicherinhalten
US20080056051A1 (en) * 2006-08-31 2008-03-06 Peter Mayer Memory with memory banks and mode registers and method of operating a memory
US8095725B2 (en) 2007-12-31 2012-01-10 Intel Corporation Device, system, and method of memory allocation
US7859932B2 (en) * 2008-12-18 2010-12-28 Sandisk Corporation Data refresh for non-volatile storage
JP2012522311A (ja) * 2009-03-30 2012-09-20 ラムバス・インコーポレーテッド マージドメモリコマンドプロトコルをサポートするメモリシステム、コントローラ、およびデバイス
WO2013183155A1 (ja) * 2012-06-07 2013-12-12 富士通株式会社 選択的にメモリのリフレッシュを行う制御装置
KR102321793B1 (ko) 2015-08-12 2021-11-08 삼성전자주식회사 플렉시블 리프레쉬 스킵 영역을 운영하는 반도체 메모리 장치
US10878879B2 (en) * 2017-06-21 2020-12-29 Mediatek Inc. Refresh control method for memory system to perform refresh action on all memory banks of the memory system within refresh window
US10332582B2 (en) 2017-08-02 2019-06-25 Qualcomm Incorporated Partial refresh technique to save memory refresh power
FR3104277B1 (fr) * 2019-12-04 2022-05-06 St Microelectronics Grenoble 2 gestion de mémoire pour économiser de l’énergie
US11379367B2 (en) * 2020-11-19 2022-07-05 Micron Technology, Inc. Enhancement for activation and deactivation of memory address regions
US11880572B2 (en) * 2021-09-15 2024-01-23 Adp, Inc. Cache refresh system and processes
US20230342048A1 (en) * 2022-04-21 2023-10-26 Micron Technology, Inc. Self-Refresh Arbitration

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4357686A (en) 1980-09-24 1982-11-02 Sperry Corporation Hidden memory refresh
US5122988A (en) * 1989-09-21 1992-06-16 Schlumberger Tecnologies, Inc. Data stream smoothing using a FIFO memory
US5148546A (en) 1991-04-22 1992-09-15 Blodgett Greg A Method and system for minimizing power demands on portable computers and the like by refreshing selected dram cells
US5790831A (en) * 1994-11-01 1998-08-04 Opti Inc. VL-bus/PCI-bus bridge
JP3714489B2 (ja) * 1995-03-03 2005-11-09 株式会社日立製作所 ダイナミック型ｒａｍとメモリモジュール
JP2792486B2 (ja) * 1995-10-27 1998-09-03 日本電気株式会社 半導体記憶装置
US6167484A (en) * 1998-05-12 2000-12-26 Motorola, Inc. Method and apparatus for leveraging history bits to optimize memory refresh performance
JP2002352579A (ja) * 2001-05-25 2002-12-06 Sony Corp 情報記憶装置及び方法、メモリユニット、記録媒体、並びにプログラム
JP2002373489A (ja) 2001-06-15 2002-12-26 Mitsubishi Electric Corp 半導体記憶装置
JP2003297080A (ja) * 2002-03-29 2003-10-17 Mitsubishi Electric Corp 半導体記憶装置
KR100455393B1 (ko) * 2002-08-12 2004-11-06 삼성전자주식회사 리프레시 플래그를 발생시키는 반도체 메모리 장치 및반도체 메모리 시스템.
JP2004259343A (ja) 2003-02-25 2004-09-16 Renesas Technology Corp 半導体記憶装置
US6956782B2 (en) * 2003-09-30 2005-10-18 Infineon Technologies Ag Selective bank refresh

Also Published As

Publication number Publication date
DE602004002300D1 (de) 2006-10-19
CN1856837A (zh) 2006-11-01
US20050068826A1 (en) 2005-03-31
US20060087902A1 (en) 2006-04-27
EP1625590A1 (de) 2006-02-15
US6956782B2 (en) 2005-10-18
US7193919B2 (en) 2007-03-20
WO2005041198A1 (en) 2005-05-06
JP2007503069A (ja) 2007-02-15
KR100685547B1 (ko) 2007-02-22
EP1625590B1 (de) 2006-09-06
KR20060064055A (ko) 2006-06-12

Similar Documents

Publication Publication Date Title
DE602004002300T2 (de) Selektive bankauffrischung
DE10345383B4 (de) Bankadreßabbildung gemäß einer Bankhaltezeit bei dynamischen Direktzugriffsspeichern
DE10304673B4 (de) Auffrischschaltung für dynamische Speicher
DE102005001175B4 (de) Speicher mit automatischer Auffrischung bei bestimmten Bänken
DE69835794T2 (de) Halbleiterschaltung und steuerungsverfahren dazu
DE602004007545T2 (de) Auffrischung für dynamische zellen durch intentifizieren derjenigen mit schwacher retention und häufigeres auffrischen dieser als derjenigen mit normaler retention
DE102007038615B4 (de) Speicher mit Speicherbänken und Modusregistern, sowie Verfahren zum Betreiben eines solchen Speichers
DE102006062383B4 (de) Halbleiterspeicherelement und System für ein Halbleiterspeicherelement
DE102004034760B4 (de) Auffrischsteuerverfahren, Speichersteuerschaltung und Chipprodukt
DE102004027121B4 (de) Ein Mehrfachbankchip, der mit einer Steuerung kompatibel ist, die für eine geringere Anzahl von Banken entworfen ist, und ein Verfahren zum Betreiben
DE102006046441B4 (de) Verfahren und System zum Arbitrieren eines Zugriffs auf ein geteiltes Speicherbauelement
DE10307244B4 (de) Automatische Vorladesteuerungsschaltung und zugehöriges Vorladesteuerungsverfahren
DE102006029703A1 (de) Dynamischer Halbleiterspeicher mit verbessertem Wiederauffrischungsmechanismus
DE102006014048A1 (de) Stromsparendes Auffrischschema für DRAMs mit segmentierter Wortleitungsarchitektur
DE102011087354A1 (de) Halbleiterspeicherelement, Verfahren zum Verifizieren einer Multizyklusselbstauffrischungsoperationeines Haibleiterspeicherelements undTestsystem
DE102004053497A1 (de) Halbleiterspeicherbauelement und Wiederauffrischverfahren
DE102006002888B4 (de) Direktzugriffsspeicher mit niedriger Anfangslatenz
DE602004002280T2 (de) Halbleiterspeicher mit Refresh- und Redundanzschaltungen
DE102005003903B4 (de) System und Verfahren zumn Auffrischen einer dynamischen Speichervorrichtung
DE19740223C2 (de) Verfahren zum Prüfen einer Speichersteuerung
DE112004002181T5 (de) Verfahren und Schaltungskonfiguration zum Auffrischen von Daten in einem Halbleiterspeicher
DE102004060579B4 (de) Verfahren und Vorrichtung zum Steuern von Auffrischzyklen eines Mehrzyklusauffrischschemas bei einem dynamischen Speicher
CN109960465B (zh) 混合存储器系统及其操作方法
DE10233250A1 (de) Halbleiterspeichervorrichtung
DE60115745T2 (de) Halbleiterspeicheranordnung

Legal Events

Date Code Title Description
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8364 No opposition during term of opposition