CN1856837A - 有选择的存储体刷新 - Google Patents

有选择的存储体刷新 Download PDF

Info

Publication number
CN1856837A
CN1856837A CNA2004800240368A CN200480024036A CN1856837A CN 1856837 A CN1856837 A CN 1856837A CN A2004800240368 A CNA2004800240368 A CN A2004800240368A CN 200480024036 A CN200480024036 A CN 200480024036A CN 1856837 A CN1856837 A CN 1856837A
Authority
CN
China
Prior art keywords
refresh
memory
bank
control system
storage control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004800240368A
Other languages
English (en)
Inventor
R·赫勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1856837A publication Critical patent/CN1856837A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays

Abstract

一种从存储控制器接收指令信号来刷新存储装置的若干存储体的方法。该方法监测一存储装置接收的指令信号，并根据所监测的指令信号刷新若干存储体，从而避免为刷新若干存储体中具有无关内容的特定存储体而无谓地耗电。

Description

有选择的存储体刷新
发明背景
技术领域
本发明涉及存储器系统，具体涉及使用刷新操作的存储器系统。
相关技术讨论
本技术领域中公知，例如台式计算机和依赖电池供电的笔记本计算机的各种个人计算机包括中央处理单元(CPU)和中央处理单元要访问的主存储器。中央处理单元执行存储在主存储器中的程序，并顺序地将程序执行获得的结果写入主存储器的存储体的工作区，使计算机处理得以完成。
主存储器由例如SRAM(静态RAM)和DRAM(动态RAM)的随机存取存储器(RAM)构成。对于主存储器，一般使用DRAM，因为DRAM具有简单的单元结构，且价格较便宜。因此，以下的讨论集中于公知的DRAM存储器系统。
在主存储器中DRAM存储单元排列为矩阵。为了将存储单元分别地编址，首先与行地址一起发出激活指令，此后与列地址一起发出读出或者写入指令。在DRAM存储单元中，数据作为电荷存储在电容内。这样，当数据写入存储单元，并且逗留较长时间时，电荷从电容漏掉，造成存储数据的丢失。为了防止这种数据丢失，写入的数据在预定的时间间隔要被刷新/重新写入。
公知的刷新操作包括访问特定存储单元行，刷新沿该行的所有单元。为了刷新所有的行地址，需要刷新地址计数器来顺序地指定刷新地址。此外，公知的刷新操作或者提供一个刷新周期，或者在预定的期间发出一个刷新请求。
一种公知的刷新存储内容的方法是以一个激活-预充电指令序列串行地访问所有的行。对于这种方法，刷新地址计数器指定刷新行地址，这些地址须从存储器外部提供。
另一公知的刷新操作一般称为自动刷新(autorefresh)，在自动刷新中通过发送自动刷新指令来向存储器传送刷新请求。刷新地址由DRAM内的地址计数器产生，从而无需外部的地址计数器。
第三个公知的刷新操作是自刷新(self-refresh)，它使得DRAM中的数据即使当系统其余部分断电时也能被刷新。在自刷新时内部计时电路和内部地址计数器在足够短的时间间隔产生对所有行的刷新操作，以保持所存储的数据完整无缺。因为在刷新之间的时间间隔可以被优化，且所有其它电路可被断电，这种刷新可达到非常低的耗电。
图1是表示具有正常刷新功能和自刷新功能的公知计算机系统100结构的示意图。包含DRAM阵列103的DRAM装置102和存储器控制器单元104通过总线106和I/O设备108相互连接。在DRAM装置102的外部设有构成存储控制器单元104一部分的正常刷新电路110和全局时钟112，当存储控制器单元104访问存储器时正常刷新电路110执行刷新操作。在DRAM装置102的内部设有执行较慢刷新操作的自刷新电路114和向自刷新电路114提供较长间隔信号的内部定时发生器116。此外，还设有开关118用来选择正常刷新电路110或自刷新电路114，对DRAM装置102进行刷新。
若开关118选择自刷新电路114，那未如上所述，公知的自刷新方法用来同时刷新DRAM阵列103内的所有存储体，或者通过外部编程确定哪些存储体或存储体的哪些部分要被刷新。这可能导致一些存储体因为其内容无关并不需要刷新的存储体也被刷新的情况。数据从未写入一个存储体即可认为是上述情况的一例。由于激活并预充电一个行地址的每一刷新序列化费能量，这种不必要的刷新操作造成无谓的电力消耗。
发明内容
本发明的第一方面涉及存储控制系统，该存储控制系统包含存储控制器和通过指令总线与存储控制器连接的存储装置，其中：指令信号从存储控制器送往存储装置。存储装置包含若干存储体、存储体刷新指示寄存器和指令解码器，指令解码器与存储体刷新指示器连接，接收指令信号并控制存储体刷新指示寄存器的内容。刷新电路与若干存储体和存储体刷新指示寄存器连接，其中：上述刷新电路不刷新若干存储体中具有无关内容的特定存储体以避免无谓的电力消耗。
本发明的第二方面涉及刷新存储装置的若干存储体的方法，该存储装置从存储控制器接收指令信号。该方法监测存储装置接收的指令信号并根据监测的指令信号来刷新若干存储体，从而避免为刷新若干存储体中的具有无关内容的特定存储体而无谓地消耗电力。
本发明的上述方面具有降低存储器系统自刷新时的耗电的优点。
以下结合附图详细叙述本发明，从而能更好地理解本发明及其目标和优点。
附图说明
图1示意表示包含正常刷新和自刷新电路的公知存储装置的实施例；
图2示意表示本发明的存储系统的第一实施例；
图3表示用于图2存储系统的本发明的刷新过程的实施例的流程。
发明的详述
通过分析图2和3表示的实施例和操作模式将能更好地理解本发明。如图2所示，存储系统200包含存储控制器202和存储装置204。存储控制器202响应中央处理单元(未图示)发出的存储器访问请求来执行对存储装置204的存储器访问(包括读访问和写访问)。
存储控制器202和存储装置204通过指令信号的指令总线205、地址信号的地址总线207、数据信号的数据总线209、时钟信号(未图示)和数据选通信号(未图示)连接在一起。
存储控制器202含有与上述类以的方式执行正常刷新操作的正常刷新电路206。正常刷新电路206通过指令总线205向存储装置204发送自动刷新信号，在每个预定间隔提供正常刷新周期。
存储装置204中包含自刷新电路210、自刷新定时器214、指令解码器216和存储体刷新指示寄存器212。自刷新电路210包含刷新地址计数器和控制器，前者在每一刷新周期对要被刷新的行地址加一，后者响应刷新请求控制对行地址的访问，使得所有行在给定时间周期内得到刷新以避免存储内容的丢失。地址计数器覆盖全部行地址，在最高的行地址被刷新后从最低的行地址重新开始。一旦收到相应的刷新请求，内装的刷新电路210就或是执行“正常刷新”操作或是执行“自刷新”操作。正常刷新操作通过响应正常刷新电路206发出的存储器自动刷新请求，并访问指定的行地址而实现。
自刷新操作在通过从存储控制器200发出的各指令序列使存储装置204进入自刷新模式时开始。自刷新模式中，在由自刷新定时器214触发的每一预定的时间周期，存储控制器200向自刷新电路210发出自刷新请求。在当前技术的存储装置中，这种自刷新电路为存储装置204中所有的存储体208并行地导引到激活/预充电操作序列。可适用于本发明的公知的自刷新电路的一例是由Infineon公司制造并销售的部件号为HYB25D25616OBT-6的256Mbit-DDR-SDRAM。
如图2所示，存储装置204包含与指令解码器216和自刷新电路210两者通信的存储体刷新指示寄存器212。该寄存器212对每一存储体208有一对应位。
指令解码器216监测所有指向存储体208的写入指令，并控制存储体刷新指示寄存器212的内容。在下述讨论中，对应于第i个存储体的位用Bi表示，其中i＝0、1、2、...n。每一位Bi标示在自刷新操作时第i个存储体是否须被刷新。每一位Bi也可以这样地被实现，使得它标示在自动刷新或者自刷新的任何情况中第i个存储体是否须被刷新。例如，假如位Bi处于高电平状态，那未第i个存储体须被刷新。例如，假如数位Bi处于低电平状态，那未第i个存储体不必被刷新。自存储装置加电或者自各位Bi通过特定的指令序列的最近一次的重设以后，每当数据被写入第i个存储体时第i存储体就被标示为要刷新。
存储体刷新指示寄存器212的内容在存储装置204的加电操作序列时全部初始设置在低电平。然后，存储体刷新指示寄存器212的内容由存储装置204的指令解码器216控制。每当向存储装置204发出写入指令时，指令解码器216就解码该写入指令，同时也解码被写入数据的存储体地址。接着，指令解码器216将存储体刷新指示寄存器212中被寻址的存储体的各位Bi设为高电平。于是，指令解码器216标示了存储器的各存储体中哪些存储体包含数据。通常称为扩展模式寄存器组(extended mode register set)的指令序列可用来将存储体刷新指示寄存器212的单个位或全部位编程/重设为低电平。于是，该指令序列对存储体刷新指示寄存器212编程，并指明各存储体208的内容无关而无需被刷新。
自刷新电路210监测存储体刷新指示寄存器212的内容，并只对存储体刷新指示寄存器212中各位Bi设为高电平的那些存储体开始激活/预充电操作序列。对于各位Bi为低电平的存储体，自刷新电路210禁止这些存储体字线(wordlines)的刷新。因而，电路210避免了为刷新在存储体刷新指示寄存器212中由各位Bi的低电平定义的无需刷新的存储体而无谓地消耗电力。自刷新电路210可以作这样的变换：使得它1.仅在自刷新模式情况下或者2.在自刷新模式和自动刷新模式这两种情况下检查存储体刷新指示寄存器212。
如图3所示，两个并行过程控制自刷新(对不同实现方案也包括自动刷新)过程300。这两个过程由包含指令解码器216的全局控制电路执行。子过程302控制存储体刷新指示寄存器212的内容。在存储装置加电时(步骤304)，寄存器的全部位Bi重设为低电平(相当于逻辑0)(步骤306)。每当指令解码器216在存储装置204上检测到指令，就核查该指令是否为给存储体刷新指示寄存器212的扩展模式寄存器组(步骤308)。若结果为是，则指令解码器216将扩展模式寄存器组中给出的存储体地址解码(步骤310)，存储体刷新指示寄存器212的各位Bi被设定或重设为在扩展模式寄存器组中给出的值(步骤312)。若该指令不是扩展模式寄存器组或者该位已经在步骤312中设定或重设，则检测该指令是否为写入指令(步骤314)。在检测到写入指令时，存储体地址被解码(步骤316)，且各位Bi设定为高电平(相当于逻辑1)(步骤318)。第二并行子过程320是刷新流程。每当检测到自刷新或者自动刷新时(步骤322)，在刷新操作过程中自刷新电路在激活存储体行之前读出存储体刷新指示寄存器的内容。于是，只有那些存储体刷新指示寄存器中各位Bi为低电平(相当于逻辑0)的存储体才被刷新(步骤326)。
根据以上对过程300的叙述，对于任何DRAM设计师或一般逻辑设计师而言，基于例如Samsung、Micron、Elpida和Infineon公司销售的现有DRAM产品设计存储控制器200和存储装置204是非常简单明了的。
以上的描述仅用以说明本发明，并不构成对本发明的限制。可以对本发明做出种种添加、替代和其它变化而并不脱离所附权利要求规定的本发明范围。

Claims (25)

1.一种存储控制系统，其中包括：
存储控制器；
经由指令总线与所述存储控制器连接的存储装置，其中，指令信号从所述存储控制器送往所述存储装置，所述存储装置包含：
若干存储体；
一个存储体刷新指示寄存器；
指令解码器，与所述存储体刷新指示寄存器连接，接收所述指令信号并控制所述存储体刷新指示寄存器的内容；以及
刷新电路，与所述若干存储体和所述存储体刷新指示寄存器连接，其中，所述刷新电路避免为刷新所述若干存储体中具有无关内容的特定存储体而无谓地耗电。
2.如权利要求1所述的存储控制系统，其中，所述刷新电路仅在所述若干存储体包含写入数据时才刷新所述若干存储体。
3.如权利要求1所述的存储控制系统，其中，所述存储控制器包含一个经由所述指令总线向所述存储装置发送自动刷新信号的正常刷新电路。
4.如权利要求1所述的存储控制系统，其中，所述刷新电路包含：
刷新地址计数器，在刷新周期时对要刷新的行地址加一；以及
控制器，控制对一个刷新请求所请求刷新的行地址的访问。
5.如权利要求1所述的存储控制系统，其中，所述存储体刷新指示寄存器包含一个对应于所述存储装置的所述若干存储体中的各对应存储体的位，所述位具有指示在刷新操作时所述若干存储体中对应的存储体是否须被刷新的值。
6.如权利要求5所述的存储控制系统，其中，所述位具有指示所述对应存储体中是否有被写入数据的值。
7.如权利要求6所述的存储控制系统，其中，所述解码器执行所述指令及它们的存储体地址的解码，并根据所述解码设定所述位的所述值。
8.如权利要求1所述的存储控制系统，其中，所述刷新电路监测所述存储体刷新指示寄存器，并在所述位被设为高电平时对所述若干存储体中的一个开始激活/预充电操作序列。
9.如权利要求8所述的存储控制系统，其中，所述刷新电路只在自刷新模式时监测所述存储体刷新指示寄存器。
10.如权利要求8所述的存储控制系统，其中，所述刷新电路在自刷新模式和自动刷新模式时均监测所述存储体刷新指示寄存器。
11.如权利要求5所述的存储控制系统，其中，所述刷新操作是自动刷新操作。
12.如权利要求5所述的存储控制系统，其中，所述刷新操作是自刷新操作。
13.如权利要求1所述的存储控制系统，其中，所述存储控制器包含一个正常刷新电路。
14.如权利要求1所述的存储控制系统，其中，所述存储体刷新指示寄存器是可编程的。
15.一种接收存储控制器发出的指令信号的刷新若干存储体的方法，该方法包括如下步骤：
监测由存储装置接收的指令信号；以及
根据监测到的指令信号来刷新所述若干存储体，从而避免为刷新所述若干存储体中具有无关内容的特定存储体而无谓地耗电。
16.如权利要求15所述的方法，其中，所述监测包含确定所述存储装置是否接收到写入指令并指示所述若干存储体中的一个包含存入的数据的步骤。
17.如权利要求15所述的方法，其中，所述刷新是自刷新操作。
18.如权利要求15所述的方法，其中，所述刷新是自动刷新操作。
19.如权利要求15所述的方法，还包含将存储体刷新指示寄存器中的一位设为按所述监测而定的值的步骤；
其中，所述若干存储体的所述刷新按所述位的所述值而定。
20.如权利要求19所述的方法，其中，在所述若干存储体加电状态时所述位被重设到低电平值。
21.如权利要求19所述的方法，其中，若所述位的所述值为高电平，则执行所述刷新。
22.如权利要求19所述的方法，其中，若所述位的所述值是低电平，则不执行所述刷新。
23.如权利要求19所述的方法，其中，所述监测包含如下步骤：
将向所述存储装置发出的任一写入指令解码；以及
将一个被写入数据的存储体地址解码。
24.如权利要求23所述的方法，还包含将所述位设为高电平的步骤。
25.如权利要求23所述的方法，还包含通过通常称为扩展模式寄存器组的专用指令序列将所述位重设到低电平的步骤。
CNA2004800240368A 2003-09-30 2004-09-21 有选择的存储体刷新 Pending CN1856837A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/674,905 US6956782B2 (en) 2003-09-30 2003-09-30 Selective bank refresh
US10/674,905 2003-09-30

Publications (1)

Publication Number Publication Date
CN1856837A true CN1856837A (zh) 2006-11-01

Family

ID=34376980

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004800240368A Pending CN1856837A (zh) 2003-09-30 2004-09-21 有选择的存储体刷新

Country Status (7)

Country Link
US (2) US6956782B2 (zh)
EP (1) EP1625590B1 (zh)
JP (1) JP2007503069A (zh)
KR (1) KR100685547B1 (zh)
CN (1) CN1856837A (zh)
DE (1) DE602004002300T2 (zh)
WO (1) WO2005041198A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104662609A (zh) * 2012-06-07 2015-05-27 富士通株式会社 选择性地进行存储器的更新的控制装置
CN110945589A (zh) * 2017-08-02 2020-03-31 高通股份有限公司 用于节省存储器刷新功率的部分刷新技术

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100543914B1 (ko) * 2003-04-30 2006-01-23 주식회사 하이닉스반도체 리프레쉬 동작시 피크 전류를 줄일 수 있는 반도체 메모리장치
US6956782B2 (en) * 2003-09-30 2005-10-18 Infineon Technologies Ag Selective bank refresh
US7345940B2 (en) * 2003-11-18 2008-03-18 Infineon Technologies Ag Method and circuit configuration for refreshing data in a semiconductor memory
US7392339B2 (en) * 2003-12-10 2008-06-24 Intel Corporation Partial bank DRAM precharge
US7583551B2 (en) 2004-03-10 2009-09-01 Micron Technology, Inc. Power management control and controlling memory refresh operations
US7342841B2 (en) * 2004-12-21 2008-03-11 Intel Corporation Method, apparatus, and system for active refresh management
KR100607334B1 (ko) * 2004-12-30 2006-08-01 주식회사 하이닉스반도체 슈도 에스램의 리프레쉬 제어 회로
KR100642759B1 (ko) * 2005-01-28 2006-11-10 삼성전자주식회사 선택적 리프레쉬가 가능한 반도체 메모리 디바이스
KR100665901B1 (ko) * 2005-03-31 2007-01-11 주식회사 하이닉스반도체 반도체 기억 소자의 개별 뱅크 리프레쉬 회로 및 방법
US7457185B2 (en) * 2005-09-29 2008-11-25 Hynix Semiconductor Inc. Semiconductor memory device with advanced refresh control
KR100706830B1 (ko) 2005-10-19 2007-04-13 주식회사 하이닉스반도체 반도체 메모리의 액티브 구간 제어장치 및 방법
US7492656B2 (en) * 2006-04-28 2009-02-17 Mosaid Technologies Incorporated Dynamic random access memory with fully independent partial array refresh function
DE102006040399B4 (de) * 2006-08-29 2010-10-21 Qimonda Ag Vorrichtung zur Erneuerung von Speicherinhalten
US20080056051A1 (en) * 2006-08-31 2008-03-06 Peter Mayer Memory with memory banks and mode registers and method of operating a memory
US8095725B2 (en) * 2007-12-31 2012-01-10 Intel Corporation Device, system, and method of memory allocation
US7859932B2 (en) 2008-12-18 2010-12-28 Sandisk Corporation Data refresh for non-volatile storage
JP2012522311A (ja) * 2009-03-30 2012-09-20 ラムバス・インコーポレーテッド マージドメモリコマンドプロトコルをサポートするメモリシステム、コントローラ、およびデバイス
KR102321793B1 (ko) 2015-08-12 2021-11-08 삼성전자주식회사 플렉시블 리프레쉬 스킵 영역을 운영하는 반도체 메모리 장치
US10878879B2 (en) * 2017-06-21 2020-12-29 Mediatek Inc. Refresh control method for memory system to perform refresh action on all memory banks of the memory system within refresh window
FR3104277B1 (fr) * 2019-12-04 2022-05-06 St Microelectronics Grenoble 2 gestion de mémoire pour économiser de l’énergie
US11379367B2 (en) * 2020-11-19 2022-07-05 Micron Technology, Inc. Enhancement for activation and deactivation of memory address regions
US11880572B2 (en) * 2021-09-15 2024-01-23 Adp, Inc. Cache refresh system and processes
US20230342048A1 (en) * 2022-04-21 2023-10-26 Micron Technology, Inc. Self-Refresh Arbitration

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4357686A (en) 1980-09-24 1982-11-02 Sperry Corporation Hidden memory refresh
US5122988A (en) * 1989-09-21 1992-06-16 Schlumberger Tecnologies, Inc. Data stream smoothing using a FIFO memory
US5148546A (en) 1991-04-22 1992-09-15 Blodgett Greg A Method and system for minimizing power demands on portable computers and the like by refreshing selected dram cells
US5790831A (en) * 1994-11-01 1998-08-04 Opti Inc. VL-bus/PCI-bus bridge
JP3714489B2 (ja) * 1995-03-03 2005-11-09 株式会社日立製作所 ダイナミック型ｒａｍとメモリモジュール
JP2792486B2 (ja) * 1995-10-27 1998-09-03 日本電気株式会社 半導体記憶装置
US6167484A (en) * 1998-05-12 2000-12-26 Motorola, Inc. Method and apparatus for leveraging history bits to optimize memory refresh performance
JP2002352579A (ja) * 2001-05-25 2002-12-06 Sony Corp 情報記憶装置及び方法、メモリユニット、記録媒体、並びにプログラム
JP2002373489A (ja) 2001-06-15 2002-12-26 Mitsubishi Electric Corp 半導体記憶装置
JP2003297080A (ja) * 2002-03-29 2003-10-17 Mitsubishi Electric Corp 半導体記憶装置
KR100455393B1 (ko) * 2002-08-12 2004-11-06 삼성전자주식회사 리프레시 플래그를 발생시키는 반도체 메모리 장치 및반도체 메모리 시스템.
JP2004259343A (ja) 2003-02-25 2004-09-16 Renesas Technology Corp 半導体記憶装置
US6956782B2 (en) * 2003-09-30 2005-10-18 Infineon Technologies Ag Selective bank refresh

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104662609A (zh) * 2012-06-07 2015-05-27 富士通株式会社 选择性地进行存储器的更新的控制装置
CN110945589A (zh) * 2017-08-02 2020-03-31 高通股份有限公司 用于节省存储器刷新功率的部分刷新技术
US11164618B2 (en) 2017-08-02 2021-11-02 Qualcomm Incorporated Partial refresh technique to save memory refresh power
US11631450B2 (en) 2017-08-02 2023-04-18 Qualcomm Incorporated Partial refresh technique to save memory refresh power

Also Published As

Publication number Publication date
DE602004002300T2 (de) 2007-09-20
EP1625590A1 (en) 2006-02-15
KR20060064055A (ko) 2006-06-12
US20050068826A1 (en) 2005-03-31
DE602004002300D1 (de) 2006-10-19
JP2007503069A (ja) 2007-02-15
US20060087902A1 (en) 2006-04-27
US7193919B2 (en) 2007-03-20
EP1625590B1 (en) 2006-09-06
US6956782B2 (en) 2005-10-18
WO2005041198A1 (en) 2005-05-06
KR100685547B1 (ko) 2007-02-22

Similar Documents

Publication Publication Date Title
CN1856837A (zh) 有选择的存储体刷新
US9286161B2 (en) Memory system and method using partial ECC to achieve low power refresh and fast access to data
US6560153B2 (en) Semiconductor device, method for refreshing the same, system memory, and electronics apparatus
EP2399260B1 (en) Dynamic random access memory (dram) refresh
US6542959B2 (en) Memory refreshing system
US6094705A (en) Method and system for selective DRAM refresh to reduce power consumption
US7975170B2 (en) Memory refresh system and method
US6879536B2 (en) Semiconductor memory device and system outputting refresh flag
US20110170367A1 (en) Dynamic random access memory with fully independent partial array refresh function
CN1260736C (zh) 半导体存储器及其更新控制电路
KR19990078379A (ko) 디코딩 오토리프레시 모드를 가지는 디램
JP2003007054A (ja) 半導体記憶装置
TWI254311B (en) Enhanced refresh circuit and method for reduction of dram refresh cycle
EP1761932B1 (en) Dram with half and full density operation
US20020054523A1 (en) Activation of word lines in semiconductor memory device
US20050078538A1 (en) Selective address-range refresh
US20030043675A1 (en) Memory system
US7885126B2 (en) Apparatus for controlling activation of semiconductor integrated circuit
US20030182522A1 (en) SRAM compatible and page accessible memory device using dram cells and method for operating the same
US20020141271A1 (en) Memory and refresh method for memory
US20040196702A1 (en) Use of redundant memory cells to manufacture cost efficient drams with reduced self refresh current capability
JP2000067582A (ja) メモリシステムおよび電子装置の動作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication