CN104662609A - 选择性地进行存储器的更新的控制装置 - Google Patents

选择性地进行存储器的更新的控制装置 Download PDF

Info

Publication number
CN104662609A
CN104662609A CN201280073737.5A CN201280073737A CN104662609A CN 104662609 A CN104662609 A CN 104662609A CN 201280073737 A CN201280073737 A CN 201280073737A CN 104662609 A CN104662609 A CN 104662609A
Authority
CN
China
Prior art keywords
storage area
information
control device
stored
described storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201280073737.5A
Other languages
English (en)
Inventor
土肥实久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN104662609A publication Critical patent/CN104662609A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0891—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using clearing, invalidating or resetting means
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40607—Refresh operations in memory devices with an internal cache or data buffer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Memory System (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明提供一种控制装置，该控制装置(101)检测针对存储器(103)内的存储区域(104)的访问请求。控制装置(101)判定根据检测到的访问请求写入存储区域(104)的写入信息或者从存储区域(104)读出的读出信息是否与在电荷被放电的情况下存储于存储区域(104)的信息一致。控制装置(101)在判定为写入信息或者读出信息与电荷被放电的情况下存储于存储区域(104)的信息一致的情况下，使针对存储区域(104)的更新动作停止。

Description

选择性地进行存储器的更新的控制装置
技术领域
本发明涉及控制装置、控制方法以及控制程序。
背景技术
DRAM(Dynamic Random Access Memory：动态随机存取存储器)通过存储单元的电容器的积蓄电荷的有无来存储“1”或者“0”的信息。电容器的积蓄电荷通过pn接合的微小泄漏等而被慢慢失去，所以在包括DRAM的系统中，定期地进行重新写入相同的信息的更新动作。
作为相关的现有技术，例如，有根据与预先存储的存储地址的范围对应的存储块的编号，利用来自上位装置的指令来选择符合的存储块，开/关该存储块的更新信号的技术。另外，有通过根据来自中央处理装置的指令停止更新动作，从而减少CPU的开销的技术。另外，在字线被活性化，更新指示信号被活性化的情况下，在保持电路的输出表示没有写入历史的值的情况下，停止被作为传感放大器的驱动电源供给的传感放大器驱动信号的活性化。
专利文献1：日本特开平10-177786号公报
专利文献2：日本特开平2-048752号公报
专利文献3：日本特开2003-187577号公报
然而，根据现有技术，存在由于用于保持存储于存储区域的信息的更新动作，导致系统的耗电量的增加这样的问题。
发明内容
一方面中，本发明的目的在于，抑制存储器的更新动作所需的耗电量。
根据本发明的一方面，提出了如下的控制装置、控制方法以及控制程序，即，检测针对通过将电荷充放电来存储信息的存储器内的规定的存储区域的访问请求，判定根据检测到的上述访问请求写入上述存储区域的写入信息或者从上述存储区域读出的读出信息是否与电荷被放电的情况下存储于上述存储区域的信息一致，并在判定为上述写入信息或者上述读出信息与电荷被放电的情况下存储于上述存储区域的信息一致的情况下，使针对上述存储区域的更新动作停止。
另外，根据本发明的一方面，提出了如下的控制装置、控制方法以及控制程序，即，对清除存储于通过将电荷充放电来存储信息的存储器内的规定的存储区域的信息的清除指令进行检测，并在检测到上述清除指令的情况下，使针对上述存储区域的更新动作停止。
根据本发明的一方式，起到能够抑制存储器的更新动作所需的耗电量这样的效果。
附图说明
图1是实施方式1所涉及的控制方法的一实施例。
图2是实施方式2所涉及的控制方法的一实施例。
图3是表示系统300的系统构成例的说明图。
图4是表示清除标志表400的存储内容的一个例子的说明图。
图5是示出表示访问请求的数据包的具体例的说明图(其1)。
图6是示出表示访问请求的数据包的具体例的说明图(其2)。
图7是表示DRAM305的存储单元阵列的一个例子的说明图。
图8是表示控制装置101的功能构成例的框图。
图9是表示判定部802的动作例的说明图。
图10是表示系统300的清除处理所涉及的动作例的说明图。
图11是表示控制装置101的更新处理步骤的一个例子的流程图(其1)。
图12是表示控制装置101的更新处理步骤的一个例子的流程图(其2)。
图13是表示控制装置101的更新处理步骤的一个例子的流程图(其3)。
图14是表示控制装置101的控制处理步骤的一个例子的流程图。
具体实施方式
以下参照附图对该发明所涉及的控制装置、控制方法以及控制程序的实施方式进行详细说明。
(实施方式1)
图1是实施方式1所涉及的控制方法的一实施例。在图1中，系统100包括控制装置101、CPU(Central Processing Unit：中央处理单元)102、以及存储器103。
控制装置101控制针对存储器103的信息的读/写。另外，控制装置101控制存储器103的更新动作。CPU102负责系统100整体的控制。
存储器103是通过将电荷充放电来存储信息的存储装置。具体而言，例如，存储器103通过存储单元的电容器的积蓄电荷的有无来存储“1”或者“0”的信息。存储单元是存储1比特的单位信息的电路，包括晶体管和电容器。
这里，所谓更新动作，是将与存储于存储单元的信息相同的信息重新写入存储单元的存储保持动作。积蓄于存储单元的电荷通过与电容器连接的N型扩散层和P型基板之间的微小泄漏等慢慢失去。因此，存储器103通过定期地进行将相同的信息重新写入存储单元的更新动作，来防止存储单元的存储内容丢失。更新动作例如对于各存储单元以数μs、数十μs的周期进行。即，系统100中的过度的更新动作导致系统100的耗电量的增加。
因此，实施方式1中，控制装置101通过使针对存储器103内的多个存储区域中无需保持信息的存储区域的更新动作停止，来抑制存储器103的更新动作所需的耗电量。以下，对实施方式1所涉及的控制装置101的动作例进行说明。
(1)控制装置101检测针对存储器103内的规定的存储区域的访问请求。访问请求是针对存储区域的写入请求或者读出请求。具体而言，例如，控制装置101通过从CPU102接受针对存储区域的访问请求，来检测针对存储区域的访问请求。
图1的例中，检测到针对存储器103内的存储区域104的访问请求。另外，作为针对存储区域104的访问请求的一个例子，示出了针对存储区域104的写入请求110。
(2)控制装置101判定根据检测到的访问请求写入存储区域的写入信息或者从存储区域读出的读出信息是否与电荷被放电的情况下存储于存储区域的信息一致。
这里，写入信息例如是针对存储区域104的写入请求110所包含的头部111和数据部112中的数据部112所包含的成为写入对象的信息。另外，读出信息例如是与针对存储区域104的读出请求(未图示)对应的读出响应120所包含的头部121和数据部122中的数据部122所包含的成为读出对象的信息。
另外，电荷被放电的情况下存储于各存储单元的信息是“1”或者“0”的任一个信息。电荷被放电的情况下将存储于各存储单元的信息设为“1”或者“0”的哪一个信息能够任意设定。以下的说明中，将电荷被放电的情况下存储于各存储单元的信息设为“0”。该情况下，电荷被放电的情况下存储于存储区域的信息是电荷被放电的情况下存储于各存储单元的信息的集合，即，“0”的集合。
具体而言，例如，控制装置101在检测到针对存储区域104的写入请求110的情况下，判定写入请求110的数据部112所包含的写入信息是否全部是“0”。另外，例如，控制装置101在检测到针对存储区域104的读出请求的情况下，判定针对读出请求的读出响应120的数据部122所包含的读出信息是否全部是“0”。
(3)控制装置101基于判定的判定结果，控制针对存储区域104的更新动作。具体而言，例如，控制装置101在判定为写入信息或者读出信息全部是“0”的情况下，使针对存储区域104的更新动作停止。另一方面，控制装置101在判定为写入信息或者读出信息中包含有“1”的情况下，不使针对存储区域104的更新动作停止。
这样，根据实施方式1所涉及的控制装置101，在检测针对存储器103内的存储区域的写入请求，且写入存储区域的写入信息全部是“0”的情况下，能够使针对存储区域的更新动作停止。另外，根据控制装置101，在检测针对存储区域的读出请求，且从存储区域读出的读出信息全部是“0”的情况下，能够使针对存储区域的更新动作停止。由此，能够保证存储内容是“0”，即，能够停止针对无需保持信息的存储区域的更新动作，来抑制存储器103的更新动作所需的耗电量。
(实施方式2)
接着，使用图2对实施方式2所涉及的控制方法的一实施例进行说明。实施方式2中，对使用了针对存储器103内的存储区域的清除指令的控制装置101的动作例进行说明。此外，对于与实施方式1中说明的地方相同的地方省略说明。
图2是实施方式2所涉及的控制方法的一实施例。以下，对实施方式2所涉及的控制装置101的控制处理例进行说明。
(1)控制装置101检测针对存储器103内的规定的存储区域的清除指令。所谓清除指令是用于消去存储于存储区域的信息的指令。具体而言，例如，控制装置101通过从CPU102接受针对存储区域的清除指令，来检测针对存储区域的清除指令。图2的例中，检测到针对存储器103内的存储区域104的清除指令130。该情况下，存储于存储区域104的信息被清除。
(2)控制装置101在检测到针对存储区域的清除指令的情况下，使针对存储区域的更新动作停止。即，若有针对存储区域的清除指令则存储区域的存储内容被清除，所以控制装置101使针对存储区域的更新动作停止。图2的例中，控制装置101在检测到针对存储区域104的清除指令130的情况下，使针对存储区域104的更新动作停止。
这样，根据实施方式2所涉及的控制装置101，在检测到针对存储器103内的存储区域的清除指令的情况下，能够使针对存储区域的更新动作停止。由此，能够保证存储内容是“0”，即，能够停止针对无需保持信息的存储区域的更新动作，来抑制存储器103的更新动作所需的耗电量。
(实施方式3)
接着，对实施方式3所涉及的系统300的系统构成例进行说明。此外，对于与实施方式1以及实施方式2中说明的地方相同的地方省略说明。
图3是表示系统300的系统构成例的说明图。图3中，系统300具有CPU301、I/F(Interface：接口)302、输入输出装置303、ROM(Read Only Memory：只读存储器)304、以及DRAM305。另外，各构成部通过总线310分别连接。
这里，CPU301负责系统300的整体控制。I/F302通过通信线路与网络连接，经由网络与其他的计算机连接。网络例如是LAN(LocalArea Network：局域网)、WAN(Wide Area Network：广域网)、因特网等。I/F302负责网络与内部的接口，控制来自其他的计算机的数据的输入输出。
输入输出装置303进行信息的输入输出。作为输入输出装置303，例如有显示文档、图像、功能信息等的数据的显示装置、用于文字、数字、各种指示等的输入的键盘等。ROM304例如是存储各种程序的存储装置。
DRAM305例如是作为主存储器使用的存储装置。DRAM305具有控制装置101。控制装置101具有运算装置306和存储部307，是控制针对DRAM305的信息的读/写的计算机。运算装置306负责控制装置101的控制。存储部307包括ROM、寄存器。另外，控制装置101控制针对DRAM305的更新动作。控制装置101例如是存储器控制器。
此外，系统300除了上述的构成部以外，例如也可以具有磁盘、磁片、光盘等外部存储装置。
(清除标志表400的存储内容)
接着，对控制装置101使用的清除标志表400的存储内容进行说明。清除标志表400例如由图3所示的控制装置101具有的存储部307实现。
图4是表示清除标志表400的存储内容的一个例子的说明图。在图4中，清除标志表400具有区域ID、地址、大小以及清除标志的字段。通过对各字段设定信息，来将清除标志信息400-1～400-n作为记录存储。
这里，区域ID是识别DRAM305的存储区域的标识符。存储区域是成为更新动作的控制对象的存储单位，例如，用1[KB]、4[KB]、16[KB]等的页单位管理。地址是存储区域的开始地址。大小是存储区域的存储容量。大小例如由2的幂乘指定。大小的单位例如是[byte]。
清除标志是表示存储区域的存储内容是否清除完毕的标志。所谓清除完毕例如表示存储区域的存储内容全部是“0”的状态。这里清除标志是“Clr”的情况下表示存储区域清除完毕，清除标志是“No-clr”的情况下表示存储区域未清除。另外，初始状态中，存储区域的清除标志是“No-clr”。
若列举清除标志信息400-1为例，示出了存储区域R1的地址“0x0000000000000000”、大小“4K(千)”以及清除标志“No-clr”。
以下的说明中，存在将DRAM305内的多个存储区域记载为“存储区域R1～Rn”，将存储区域R1～Rn中的任意的存储区域记载为“存储区域Ri”的情况(i＝1，2，…，n)。
(访问请求的具体例)
接着，对表示针对DRAM305内的规定的存储区域的访问请求的数据包的具体例进行说明。这里，列举针对存储区域的写入请求作为访问请求的一个例子进行说明。
图5以及图6是示出表示访问请求的数据包的具体例的说明图。在图5中，数据包500包括头部510和数据部520。在图6中，数据包600包括头部610和数据部620。
这里，各头部510、610中例如包含有各数据部520、620所包含的写入信息521、621的大小(图中，“Length”)。另外，各头部510、610中包含有识别访问请求的请求源的识别信息(图中，“Requester ID”)。
另外，各头部510、610中包含有访问目的地的地址(图中，“Address”)。各数据部520、620中包含有写入信息521、621。图5的例中，写入信息521是全部为“0”的信息。另外，图6的例中，写入信息621是全部为“1”的信息。
(DRAM305的存储单元阵列)
这里，对DRAM305的存储单元阵列进行说明。存储单元阵列是例如将存储单元排列成二维的格子状。
图7是表示DRAM305的存储单元阵列的一个例子的说明图。图7中，示出了DRAM305的存储单元阵列700。存储单元阵列700包括排列成规定行以及规定列的多个存储单元。
这里，DRAM305中设置有针对各存储单元的读写电路。另外，行地址指定信号线以及列地址指定信号线与各存储单元连接，读写电路能够通过检测针对行以及列地址指定信号线的信号输入，来确定出控制对象的存储单元。
(控制装置101的功能的构成例)
接着，对控制装置101的功能的构成例进行说明。图8是表示控制装置101的功能的构成例的框图。在图8中，控制装置101包括检测部801、判定部802、更新部803、清除部804、以及控制部805。各功能部例如可以通过硬件实现。具体而言，例如，各功能部也可以由与门电路AND、非门电路INVERTER、或门电路OR、或非门电路NOR、锁存电路FF(Flip Flop)等元件形成。另外，各功能部例如也可以通过Verilog-HDL(Hardware Description Language：硬件描述语言)等的记述进行功能定义，并对该记述进行逻辑合成来通过FPGA(FieldProgrammable Gate Array：现场可编程门阵列)实现。另外，各功能部例如可以通过使运算装置306执行实现各功能部的功能的程序来实现。该程序例如存储于存储部307。
检测部801具有检测针对DRAM305内的规定存储区域的访问请求的功能。具体而言，例如，检测部801通过从CPU301接受针对规定的存储区域的写入请求或者读出请求，来检测针对规定的存储区域的写入请求或者读出请求。
以下的说明中，存在将成为与访问请求对应的访问目的地的规定的存储区域记载为“访问区域AR”的情况。另外，存在将针对访问区域AR的写入请求记载为“写入请求W”的情况。另外，存在将与针对访问区域AR的读出请求对应的读出响应记载为“读出响应R”的情况。
另外，检测部801具有检测清除存储于DRAM305内的规定的存储区域的信息的清除指令的功能。另外，例如，检测部801通过从CPU301接受针对规定的存储区域的清除指令，来检测针对规定的存储区域的清除指令。
以下的说明中，存在将成为与清除指令对应的清除目的地的规定的存储区域记载为“清除对象区域CR”的情况。另外，存在将针对清除对象区域CR的清除指令记载为“清除指令C”的情况。
判定部802具有判定根据检测到的访问请求写入访问区域AR的写入信息是否全部为“0”的功能。具体而言，例如，判定部802判定表示检测到的写入请求W的数据包的数据部所包含的写入信息是否全部为“0”。
图5所示的数据包500的例中，判定部802判定为数据部520所包含的写入信息521全部为“0”。另外，图6所示的数据包600的例中，判定部802判定为数据部620所包含的写入信息621中包含有“1”。
另外，判定部802具有判定根据检测到的访问请求从访问区域AR读出的读出信息是否全部为“0”的功能。具体而言，例如，判定部802判定表示与检测到的读出请求对应的读出响应R的数据包的数据部所包含的读出信息是否全部为“0”。此外，使用图9对于判定部802的动作例后述。
更新部803具有更新存储区域Ri的清除标志的功能。具体而言，例如，更新部803在判定为写入访问区域AR的写入信息全部为“0”的情况下，参照清除标志表400(参照图4)，从存储区域R1～Rn中确定出访问区域AR所包含的存储区域Ri。然后，更新部803将确定出的存储区域Ri的清除标志变更为“Clr”。
另外，更新部803例如在判定为从访问区域AR读出的读出信息全部为“0”的情况下，参照清除标志表400，从存储区域R1～Rn中确定出访问区域AR所包含的存储区域Ri。然后，更新部803将确定出的存储区域Ri的清除标志变更为“Clr”。
此外，在存在多个访问区域AR所包含的存储区域的情况下，更新部803也可以将访问区域AR所包含的各个存储区域的清除标志变更为“Clr”。
另外，更新部803例如在检测到针对清除对象区域CR的清除指令C的情况下，参照清除标志表400，来从存储区域R1～Rn中确定出清除对象区域CR所包含的存储区域Ri。然后，更新部803将确定出的存储区域Ri的清除标志变更为“Clr”。
此外，在存在多个清除对象区域CR所包含的存储区域的情况下，更新部803也可以将清除对象区域CR所包含的各个存储区域的清除标志变更为“Clr”。
清除部804具有在检测到针对清除对象区域CR的清除指令C的情况下，清除清除对象区域CR的存储内容的功能。具体而言，例如，清除部804通过释放清除对象区域CR所包含的各存储单元的电荷，来清除清除对象区域CR的存储内容。
另外，清除部804也可以通过对于清除对象区域CR覆盖无意义的信息，来清除清除对象区域CR的存储内容。此外，对于清除清除对象区域CR的存储内容的清除处理所涉及的系统300的动作例，使用图10后述。
控制部805具有基于判定的判定结果，控制针对存储区域Ri的更新动作的功能。具体而言，例如，控制部805在判定为写入访问区域AR的写入信息全部为“0”的情况下，使针对访问区域AR的更新动作停止。
另外，控制部805例如在判定为从访问区域AR读出的读出信息全部为“0”的情况下，使针对访问区域AR的更新动作停止。另外，控制部805例如在检测到针对清除对象区域CR的清除指令C的情况下，使针对清除对象区域CR的更新动作停止。
更具体而言，例如，控制部805参照清除标志表400，控制对于DRAM305的各存储单元定期进行的更新动作。例如，控制部805参照清除标志表400，在从存储区域R1～Rn选出的存储区域Ri的清除标志是“Clr”的情况下，使对于存储区域Ri内的各存储单元定期进行的更新动作停止。另一方面，在存储区域Ri的清除标志是“No-clr”的情况下，控制部805例如控制DRAM305的读写电路，来进行针对存储区域Ri内的各存储单元的更新。
另外，更新部803在判定为写入访问区域AR的写入信息中包含有“1”的情况下，参照清除标志表400，从存储区域R1～Rn中确定出包括访问区域AR的至少任一个区域的存储区域Ri。然后，更新部803将确定出的存储区域Ri的清除标志变更为“No-clr”。
由此，在访问区域AR的任一个存储单元存储有“1”的情况下，能够将包括该存储单元的存储区域Ri，例如，更新动作停止中的存储区域Ri的清除标志从“Clr”变更为“No-clr”。此外，在存在多个包括访问区域AR的至少任一个区域的存储区域的情况下，更新部803将包括访问区域AR的至少任一个区域的各个存储区域的清除标志变更为“No-clr”。
另外，控制部805在判定为写入更新动作停止中的访问区域AR的写入信息中包含有“1”的情况下，使针对访问区域AR的更新动作重新开始。具体而言，例如，控制部805参照清除标志表400，从存储区域R1～Rn选出的存储区域Ri的清除标志是“No-clr”的情况下，进行针对存储区域Ri内的各存储单元的更新动作。
由此，在更新动作停止中的存储区域Ri的任一存储单元中写入有“1”的情况下，能够使针对存储区域Ri的定期的更新动作重新开始。
(判定部802的动作例)
接着，对上述的判定部802的动作例进行说明。这里列举检测到针对访问区域AR的写入请求W的情况为例，来对判定部802的动作例进行说明。
图9是表示判定部802的动作例的说明图。图9中，若来自CPU301的针对访问区域AR的写入请求W被输入，则判定部802检查写入请求W的数据部(图9中，＜body＞)中所包含的写入信息是否全部为“0”。
具体而言，例如，写入请求W的数据部所包含的写入信息被输入至单元901，在写入信息全部为“0”的情况下，从单元901输出“true”信号。“true”信号表示写入信息全部为“0”。
此外，虽然图示省略，但读出响应R的情况也相同，读出响应R的数据部所包含的读出信息被输入至单元901，读出信息全部为“0”的情况下从单元901输出“true”信号。判定部802例如能够应用现有的ECC(Error Check and Correct：错误检查和纠正)、奇偶校验的机构来实现。
(系统300的清除处理所涉及的动作例)
接着，对清除清除对象区域CR的存储内容的清除处理所涉及的系统300的动作例进行说明。图10是表示系统300的清除处理所涉及的动作例的说明图。
(1)CPU301将针对清除对象区域CR的清除指令C向控制装置101发行。清除指令C包括指定清除对象区域CR的地址“＜addr＞”、以及清除对象区域CR的大小“＜size＞”。若清除指令C被CPU301执行，则产生存储器清除的总线事务。
(2)CPU301经由总线310，将包括清除指令C的存储器清除请求发送至控制装置101。
(3)控制装置101清除根据清除指令C确定出的清除对象区域CR的存储内容。具体而言，例如，通过清除指令C，同时指定了针对行以及列的多个地址信号线，指定了由多个行以及多个列构成的清除对象区域CR。然后，清除部804通过释放清除对象区域CR所包含的各存储单元的电荷，来清除清除对象区域CR的存储内容。
(4)若清除清除对象区域CR的存储内容的清除处理结束，则控制装置101生成清除结束通知，并经由总线310将清除结束通知发送至CPU301。
(5)若接收清除结束通知，则CPU301结束清除指令C。这样，若在控制装置101侧清除处理结束，则清除结束通知作为总线事务到达CPU301，CPU301结束清除指令C，从而清除指令C的块被解除。
根据以上说明的清除处理，与通过CPU301、DMA(Direct MemoryAccess：直接内存访问)执行“0”的连续写入处理的情况相比，能够高速地实现清除对象区域CR的清除。此外，对于清除处理的详细的说明例如能够参照日本特开2009-289117号公报。
(控制装置101的更新处理步骤)
接着，对更新清除标志表400的存储区域Ri的清除标志的控制装置101的更新处理步骤进行说明。这里首先对检测到针对访问区域AR的访问请求的情况的更新处理步骤进行说明。
图11是表示控制装置101的更新处理步骤的一个例子的流程图(其1)。图11的流程图中，首先，控制装置101在检测到针对访问区域AR的访问请求的情况下，从访问请求中提取访问区域AR的地址与大小(步骤S1101)。
接着，控制装置101扫描作为访问请求的写入请求W或者与读出请求对应的读出响应R的数据部(步骤S1102)。然后，控制装置101判断数据部所包含的写入信息或者读出信息是否全部为“0”(步骤S1103)。
这里，全部为“0”的情况下(步骤S1103：是)，控制装置101参照清除标志表400，判断存储区域R1～Rn中是否存在访问区域AR所包含的存储区域Ri(步骤S1104)。访问区域AR根据在步骤S1101中提取出的地址和大小确定。
这里，在访问区域AR所包含的存储区域Ri存在的情况下(步骤S1104：是)，控制装置101将清除标志表400内的访问区域AR所包含的存储区域Ri的清除标志变更为“Clr”(步骤S1105)，结束根据本流程图的一系列的处理。另一方面，在访问区域AR所包含的存储区域Ri不存在的情况下(步骤S1104：否)，控制装置101结束根据本流程图的一系列的处理。
另外，步骤S1103中，在写入信息或者读出信息中包含有“1”的情况下(步骤S1103：否)，控制装置101判断访问请求是否是写入请求W(步骤S1106)。这里，在访问请求是读出请求的情况下(步骤S1106：否)，控制装置101结束根据本流程图的一系列的处理。
另一方面，访问请求是写入请求W的情况下(步骤S1106：是)，控制装置101参照清除标志表400，从存储区域R1～Rn中确定出包括访问区域AR的至少任一个区域的存储区域Ri(步骤S1107)。
然后，控制装置101将清除标志表400内的确定出的存储区域Ri的清除标志变更为“No-clr”(步骤S1108)，结束根据本流程图的一系列的处理。
由此，在写入访问区域AR的写入信息全部为“0”，或者，从访问区域AR读出的读出信息全部为“0”的情况下，能够将访问区域AR所包含的存储区域Ri的清除标志变更为“Clr”。另外，写入访问区域AR的写入信息中包含有“1”的情况下，能够将包括访问区域AR的至少任一个区域的存储区域Ri的清除标志变更为“No-clr”。
接着，列举检测针对访问区域AR的写入请求W来控制更新动作的情况为例，对检测到针对访问区域AR的写入请求W的情况的清除标志表400的更新处理步骤进行说明。
图12是表示控制装置101的更新处理步骤的一个例子的流程图(其2)。图12的流程图中，首先，控制装置101在检测到针对访问区域AR的写入请求W的情况下，从针对访问区域AR的写入请求W中提取访问区域AR的地址和大小(步骤S1201)。
接着，控制装置101扫描写入请求W的数据部(步骤S1202)。然后，控制装置101判断数据部所包含的写入信息是否全部为“0”(步骤S1203)。
这里，在全部为“0”的情况下(步骤S1203：是)，控制装置101参照清除标志表400，判断存储区域R1～Rn中是否存在访问区域AR所包含的存储区域Ri(步骤S1204)。
这里，在访问区域AR所包含的存储区域Ri存在的情况下(步骤S1204：是)，控制装置101将清除标志表400内的访问区域AR所包含的存储区域Ri的清除标志变更为“Clr”(步骤S1205)，结束根据本流程图的一系列的处理。另一方面，在访问区域AR所包含的存储区域Ri不存在的情况下(步骤S1204：否)，控制装置101结束根据本流程图的一系列的处理。
另外，步骤S1203中，在写入信息中包含有“1”的情况下(步骤S1203：否)，控制装置101参照清除标志表400，来从存储区域R1～Rn中确定出包括访问区域AR的至少任一个区域的存储区域Ri(步骤S1206)。
然后，控制装置101将清除标志表400内的确定出的存储区域Ri的清除标志变更为“No-clr”(步骤S1207)，结束根据本流程图的一系列的处理。
由此，在写入访问区域AR的写入信息全部为“0”的情况下，能够将访问区域AR所包含的存储区域Ri的清除标志变更为“Clr”。另外，在写入访问区域AR的写入信息中包含有“1”的情况下，能够将包括访问区域AR的至少任一个区域的存储区域Ri的清除标志变更为“No-clr”。
接着，对检测到针对清除对象区域CR的清除指令C的情况的更新处理步骤进行说明。
图13是表示控制装置101的更新处理步骤的一个例子的流程图(其3)。图13的流程图中，首先，控制装置101在检测到针对清除对象区域CR的清除指令C的情况下，从针对清除对象区域CR的清除指令C中提取清除对象区域CR的地址和大小(步骤S1301)。
接着，控制装置101参照清除标志表400，来判断存储区域R1～Rn中是否存在清除对象区域CR所包含的存储区域Ri(步骤S1302)。清除对象区域CR根据在步骤S1301中提取的地址和大小确定。
这里，在清除对象区域CR所包含的存储区域Ri存在的情况下(步骤S1302：是)，控制装置101将清除标志表400内的清除对象区域CR所包含的存储区域Ri的清除标志变更为“Clr”(步骤S1303)，结束根据本流程图的一系列的处理。另一方面，在清除对象区域CR所包含的存储区域Ri不存在的情况下(步骤S1302：否)，控制装置101结束根据本流程图的一系列的处理。
由此，在检测到针对清除对象区域CR的清除指令C的情况下，能够将清除对象区域CR所包含的存储区域Ri的清除标志变更为“Clr”。此外，图13所示的控制装置101的更新处理例如与图11所示的控制装置101的更新处理或者图12所示的控制装置101的更新处理并列执行。
接着，对控制针对存储区域Ri的更新动作的控制装置101的控制处理步骤进行说明。该控制处理例如按每个预先设定的期间定期地执行。期间例如设定为以数μs、数十μs的周期更新各存储单元。
图14是表示控制装置101的控制处理步骤的一个例子的流程图。图14的流程图中，首先，控制装置101将DRAM305内的存储区域Ri的“i”设为“i＝1”(步骤S1401)。
然后，控制装置101参照清除标志表400，来判断存储区域Ri的清除标志是否成为“Clr”(步骤S1402)。这里，在清除标志是“Clr”的情况下(步骤S1402：是)，控制装置101移至步骤S1405。
另一方面，清除标志是“No-clr”的情况下(步骤S1402：否)，控制装置101参照清除标志表400来确定出存储区域Ri的地址范围(步骤S1403)。然后，控制装置101控制DRAM305的读写电路，来进行确定出的地址范围的存储区域Ri的更新(步骤S1404)。
接着，控制装置101使存储区域Ri的“i”自加1(步骤S1405)，判断“i”是否比“n”大(步骤S1406)。这里，在“i”是“n”以下的情况下(步骤S1406：否)，控制装置101返回步骤S1402。
另一方面，在“i”比“n”大的情况下(步骤S1406：是)，控制装置101结束根据本流程图的一系列的处理。由此，能够使存储区域R1～Rn中清除标志成为“Clr”的存储区域Ri的更新动作停止。
根据以上说明的实施方式3所涉及的控制装置101，在检测到针对访问区域AR的写入请求W的情况下，能够判定写入访问区域AR的写入信息是否全部为“0”。然后，根据控制装置101，在写入访问区域AR的写入信息全部为“0”的情况下，能够使针对访问区域AR所包含的存储区域Ri的更新动作停止。
另外，根据实施方式3所涉及的控制装置101，检测到针对访问区域AR的读出请求的情况下，能够判定从访问区域AR读出的读出信息是否全部为“0”。而且，根据控制装置101，在从访问区域AR读出的读出信息全部为“0”的情况下，能够使针对访问区域AR所包含的存储区域Ri的更新动作停止。
另外，根据实施方式3所涉及的控制装置101，在检测到针对清除对象区域CR的清除指令C的情况下，能够使针对清除对象区域CR所包含的存储区域Ri的更新动作停止。
根据这些情况，根据控制装置101，能够使针对保证了存储内容是“0”的存储区域Ri的更新动作停止，来抑制DRAM305的更新动作所需的耗电量。另外，能够通过以1[KB]、4[KB]、16[KB]等的页单位管理存储区域Ri，来高效地控制针对存储区域Ri的更新动作。
另外，根据实施方式3所涉及的控制装置101，在写入访问区域AR的写入信息中包含有“1”的情况下，能够从存储区域R1～Rn中确定出包括访问区域AR的至少任一个区域的存储区域Ri。然后，根据控制装置101，能够将确定出的存储区域Ri的清除标志变更为“No-clr”。
由此，能够重新开始针对未保证存储内容是“0”的存储区域Ri的更新动作，来保持存储区域Ri的存储内容。
此外，本实施方式中说明的控制方法能够通过由计算机执行预先准备的程序来实现。本控制程序记录于计算机可读取的记录介质，通过计算机从记录介质读出来执行。另外，本控制程序也可以经由因特网等的网络分配。
另外，本实施方式中说明的控制装置101也能够通过标准单元(standard cell)、结构化ASIC(Application Specific Integrated Circuit：专用集成电路)等专用IC(以下，仅称为“ASIC”。)、FPGA等的PLD(Programmable Logic Device：可编程逻辑器件)实现。具体而言，例如，能够通过利用HDL记述对上述的控制装置101的各功能部进行功能定义，对该HDL记述进行逻辑合成并给予ASIC、PLD，来制造控制装置101。
符号说明
101...控制装置；103...存储器；305...DRAM；801...检测部；802...判定部；803...更新部；804...清除部；805...控制部。

Claims (8)

1.一种控制装置，其特征在于，具有：
检测部，其检测针对通过将电荷充放电来存储信息的存储器内的规定的存储区域的访问请求；
判定部，其对根据由所述检测部检测到的所述访问请求写入所述存储区域的写入信息或者从所述存储区域读出的读出信息是否与在电荷被放电的情况下存储于所述存储区域的信息一致进行判定；以及
控制部，其在通过所述判定部判定为所述写入信息或者所述读出信息与在电荷被放电的情况下存储于所述存储区域的信息一致的情况下，使针对所述存储区域的更新动作停止。
2.根据权利要求1所述的控制装置，其特征在于，
所述检测部对清除存储于所述存储区域的信息的清除指令进行检测，
所述控制部在通过所述检测部检测到所述清除指令的情况下，使针对所述存储区域的更新动作停止。
3.根据权利要求1或者2所述的控制装置，其特征在于，
所述检测部检测针对被停止了更新动作的所述存储区域的写入请求，
所述判定部判定根据所述写入请求写入所述存储区域的写入信息是否与电荷被放电的情况下存储于所述存储区域的信息一致，
所述控制部在被判定为所述写入信息与电荷被放电的情况下存储于所述存储区域的信息不一致的情况下，使针对所述存储区域的更新动作重新开始。
4.一种控制装置，其特征在于，具有：
检测部，其对清除存储于通过将电荷充放电来存储信息的存储器内的规定的存储区域的信息的清除指令进行检测；以及
控制部，其在通过所述检测部检测到所述清除指令的情况下，使针对所述存储区域的更新动作停止。
5.一种控制方法，其特征在于，
计算机执行如下的处理，即，
检测针对通过将电荷充放电来存储信息的存储器内的规定的存储区域的访问请求，
判定根据检测到的所述访问请求写入所述存储区域的写入信息或者从所述存储区域读出的读出信息是否与电荷被放电的情况下存储于所述存储区域的信息一致，
在判定为所述写入信息或者所述读出信息与在电荷被放电的情况下存储于所述存储区域的信息一致的情况下，使针对所述存储区域的更新动作停止。
6.一种控制方法，其特征在于，
计算机执行如下的处理，即，
对清除存储于通过对电荷充放来存储信息的存储器内的规定的存储区域的信息的清除指令进行检测，
在检测到所述清除指令的情况下，使针对所述存储区域的更新动作停止。
7.一种控制程序，其特征在于，
使计算机执行如下的处理，即，
检测针对通过将电荷充放电来存储信息的存储器内的规定的存储区域的访问请求，
判定根据检测到的所述访问请求写入所述存储区域的写入信息或者从所述存储区域读出的读出信息是否与电荷被放电的情况下存储于所述存储区域的信息一致，
在判定为所述写入信息或者所述读出信息与在电荷被放电的情况下存储于所述存储区域的信息一致的情况下，使针对所述存储区域的更新动作停止。
8.一种控制程序，其特征在于，
使计算机执行如下的处理，即，
对清除存储于通过将电荷充放电来存储信息的存储器内的规定的存储区域的信息的清除指令进行检测，
在检测到所述清除指令的情况下，使针对所述存储区域的更新动作停止。
CN201280073737.5A 2012-06-07 2012-06-07 选择性地进行存储器的更新的控制装置 Pending CN104662609A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/064723 WO2013183155A1 (ja) 2012-06-07 2012-06-07 選択的にメモリのリフレッシュを行う制御装置

Publications (1)

Publication Number Publication Date
CN104662609A true CN104662609A (zh) 2015-05-27

Family

ID=49711571

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280073737.5A Pending CN104662609A (zh) 2012-06-07 2012-06-07 选择性地进行存储器的更新的控制装置

Country Status (5)

Country Link
US (1) US20150095604A1 (zh)
JP (1) JP5928585B2 (zh)
KR (1) KR20150006467A (zh)
CN (1) CN104662609A (zh)
WO (1) WO2013183155A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110036370A (zh) * 2016-12-19 2019-07-19 日立汽车系统株式会社 电子控制装置、电子控制系统和电子控制方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9336855B2 (en) * 2013-05-14 2016-05-10 Qualcomm Incorporated Methods and systems for smart refresh of dynamic random access memory
CN108231109B (zh) * 2014-06-09 2021-01-29 华为技术有限公司 动态随机存取存储器dram的刷新方法、设备以及系统
KR102395158B1 (ko) * 2015-05-08 2022-05-10 에스케이하이닉스 주식회사 반도체 메모리 장치
KR102384344B1 (ko) * 2015-06-03 2022-04-07 삼성전자주식회사 모바일 장치 및 모바일 장치의 동작 방법
US9972375B2 (en) * 2016-04-15 2018-05-15 Via Alliance Semiconductor Co., Ltd. Sanitize-aware DRAM controller

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01146195A (ja) * 1987-12-02 1989-06-08 Mitsubishi Electric Corp ダイナミック型半導体記憶装置
JPH0413290A (ja) * 1990-04-28 1992-01-17 Nec Home Electron Ltd メモリ制御回路
CN1839446A (zh) * 2003-07-01 2006-09-27 英特尔公司 Dram部分刷新的方法和装置
CN1856837A (zh) * 2003-09-30 2006-11-01 因芬尼昂技术股份公司 有选择的存储体刷新
US20090300313A1 (en) * 2008-05-30 2009-12-03 Fujitsu Limited Memory clearing apparatus for zero clearing

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1986007487A1 (en) * 1985-06-07 1986-12-18 Anamartic Limited Electrical data storage elements
US5469559A (en) * 1993-07-06 1995-11-21 Dell Usa, L.P. Method and apparatus for refreshing a selected portion of a dynamic random access memory
JP3714489B2 (ja) * 1995-03-03 2005-11-09 株式会社日立製作所 ダイナミック型ｒａｍとメモリモジュール
JPH10308090A (ja) * 1997-05-06 1998-11-17 Ricoh Co Ltd メモリ装置
US6167484A (en) * 1998-05-12 2000-12-26 Motorola, Inc. Method and apparatus for leveraging history bits to optimize memory refresh performance
US6542958B1 (en) * 2000-05-10 2003-04-01 Elan Research Software control of DRAM refresh to reduce power consumption in a data processing system
JP4257056B2 (ja) * 2001-12-13 2009-04-22 エルピーダメモリ株式会社 ダイナミック型半導体記憶装置及びリフレッシュ制御方法
US7043599B1 (en) * 2002-06-20 2006-05-09 Rambus Inc. Dynamic memory supporting simultaneous refresh and data-access transactions
US7010644B2 (en) * 2002-08-29 2006-03-07 Micron Technology, Inc. Software refreshed memory device and method
US7342841B2 (en) * 2004-12-21 2008-03-11 Intel Corporation Method, apparatus, and system for active refresh management
KR100642759B1 (ko) * 2005-01-28 2006-11-10 삼성전자주식회사 선택적 리프레쉬가 가능한 반도체 메모리 디바이스
US7711897B1 (en) * 2005-06-10 2010-05-04 American Megatrends, Inc. Method, system, apparatus, and computer-readable medium for improving disk array performance
JP5082727B2 (ja) * 2007-09-28 2012-11-28 ソニー株式会社 記憶制御装置、記憶制御方法およびコンピュータプログラム
US8095725B2 (en) * 2007-12-31 2012-01-10 Intel Corporation Device, system, and method of memory allocation
US20110202709A1 (en) * 2008-03-19 2011-08-18 Rambus Inc. Optimizing storage of common patterns in flash memory
US8291194B2 (en) * 2009-11-16 2012-10-16 Mediatek Inc. Methods of utilizing address mapping table to manage data access of storage medium without physically accessing storage medium and related storage controllers thereof
CN102081964B (zh) * 2009-11-30 2014-12-10 国际商业机器公司 动态随机访问存储器刷新的方法和系统
WO2011099963A1 (en) * 2010-02-10 2011-08-18 Hewlett-Packard Development Company, L.P. Identifying a location containing invalid data in a storage media
US20120203993A1 (en) * 2011-02-08 2012-08-09 SMART Storage Systems, Inc. Memory system with tiered queuing and method of operation thereof
US20120317376A1 (en) * 2011-06-10 2012-12-13 Advanced Micro Devices, Inc. Row buffer register file
US9116781B2 (en) * 2011-10-17 2015-08-25 Rambus Inc. Memory controller and memory device command protocol
US20150340080A1 (en) * 2012-04-04 2015-11-26 Jean Baptiste Maurice Queru Refreshing Dynamic Memory
KR20140003223A (ko) * 2012-06-29 2014-01-09 삼성전자주식회사 리프레쉬 파워 매니지먼트를 위한 디램 어드레스 생성 방법 및 리프레쉬 파워 매니지먼트 시스템
US9336855B2 (en) * 2013-05-14 2016-05-10 Qualcomm Incorporated Methods and systems for smart refresh of dynamic random access memory
CN109243513A (zh) * 2013-09-01 2019-01-18 英派尔科技开发有限公司 Dram中增加的刷新间隔和能量效率
KR102192546B1 (ko) * 2014-04-22 2020-12-18 에스케이하이닉스 주식회사 반도체 메모리 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01146195A (ja) * 1987-12-02 1989-06-08 Mitsubishi Electric Corp ダイナミック型半導体記憶装置
JPH0413290A (ja) * 1990-04-28 1992-01-17 Nec Home Electron Ltd メモリ制御回路
CN1839446A (zh) * 2003-07-01 2006-09-27 英特尔公司 Dram部分刷新的方法和装置
CN1856837A (zh) * 2003-09-30 2006-11-01 因芬尼昂技术股份公司 有选择的存储体刷新
US20090300313A1 (en) * 2008-05-30 2009-12-03 Fujitsu Limited Memory clearing apparatus for zero clearing

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110036370A (zh) * 2016-12-19 2019-07-19 日立汽车系统株式会社 电子控制装置、电子控制系统和电子控制方法

Also Published As

Publication number Publication date
KR20150006467A (ko) 2015-01-16
US20150095604A1 (en) 2015-04-02
WO2013183155A1 (ja) 2013-12-12
JP5928585B2 (ja) 2016-06-01
JPWO2013183155A1 (ja) 2016-01-28

Similar Documents

Publication Publication Date Title
CN104662609A (zh) 选择性地进行存储器的更新的控制装置
CN104350546B (zh) 行锤击刷新命令
TWI398770B (zh) 用於快閃記憶體的資料存取方法、儲存系統與控制器
CN102063943B (zh) Nand闪存参数自动检测系统
TWI375962B (en) Data writing method for flash memory and storage system and controller using the same
TWI619018B (zh) 可用於資料儲存裝置之垃圾蒐集方法
TWI603194B (zh) 資料儲存裝置以及其資料存取方法
US20120030411A1 (en) Data protecting method, memory controller and portable memory storage apparatus
TWI385667B (zh) 用於快閃記憶體的資料管理方法、儲存系統與控制器
CN101901189B (zh) 更新用户数据的方法以及恢复用户数据的方法
CN106294229A (zh) 串行接口存储器中的同时读取与写入存储器操作
JP2008033788A (ja) 不揮発性記憶装置、データ記憶システム、およびデータ記憶方法
JP2006031696A (ja) バッドブロック管理部を含むフラッシュメモリシステム
KR101054217B1 (ko) 기억 장치
JPWO2011013351A1 (ja) アクセス装置およびメモリコントローラ
JP2017174387A (ja) メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム、及びメモリ制御方法
US9378130B2 (en) Data writing method, and memory controller and memory storage apparatus using the same
JP2007193865A (ja) 情報記録装置及びその制御方法
TWI454922B (zh) 記憶體儲存裝置及其記憶體控制器與資料寫入方法
CN107608906A (zh) 减少片内flash擦除次数的方法
CN105260139A (zh) 一种磁盘管理方法以及系统
TW201007740A (en) Method for managing data and storage apparatus thereof and controller thereof
JP2009122826A (ja) 半導体記憶装置、半導体記憶装置の制御方法および制御プログラム
JP3928724B2 (ja) 記録媒体の記録制御方法および記録媒体の記録制御装置
TW200941215A (en) Management method, management apparatus and controller for memory data access

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20181019

AD01 Patent right deemed abandoned