JPWO2013183155A1 - 選択的にメモリのリフレッシュを行う制御装置 - Google Patents

選択的にメモリのリフレッシュを行う制御装置 Download PDF

Info

Publication number
JPWO2013183155A1
JPWO2013183155A1 JP2014519772A JP2014519772A JPWO2013183155A1 JP WO2013183155 A1 JPWO2013183155 A1 JP WO2013183155A1 JP 2014519772 A JP2014519772 A JP 2014519772A JP 2014519772 A JP2014519772 A JP 2014519772A JP WO2013183155 A1 JPWO2013183155 A1 JP WO2013183155A1
Authority
JP
Japan
Prior art keywords
memory area
memory
information
clear
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014519772A
Other languages
English (en)
Other versions
JP5928585B2 (ja
Inventor
実久 土肥
実久 土肥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2013183155A1 publication Critical patent/JPWO2013183155A1/ja
Application granted granted Critical
Publication of JP5928585B2 publication Critical patent/JP5928585B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0891—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using clearing, invalidating or resetting means
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40607—Refresh operations in memory devices with an internal cache or data buffer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Memory System (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

制御装置（１０１）は、メモリ（１０３）内のメモリ領域（１０４）に対するアクセス要求を検出する。制御装置（１０１）は、検出したアクセス要求に応じてメモリ領域（１０４）に書き込まれる書込情報またはメモリ領域（１０４）から読み出される読出情報が、電荷が放電された場合にメモリ領域（１０４）に記憶される情報と一致するか否かを判定する。制御装置（１０１）は、書込情報または読出情報が、電荷が放電された場合にメモリ領域（１０４）に記憶される情報と一致すると判定した場合、メモリ領域（１０４）に対するリフレッシュ動作を停止させる。

Description

本発明は、制御装置、制御方法および制御プログラムに関する。
ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）は、メモリセルのキャパシタの蓄積電荷の有無により「１」または「０」の情報を記憶する。キャパシタの蓄積電荷は、ｐｎ接合の微小リークなどにより徐々に失われるため、ＤＲＡＭを含むシステムでは、定期的に同じ情報を書き込みし直すリフレッシュ動作が行われる。
関連する先行技術としては、例えば、予め記憶したメモリアドレスの範囲と対応するメモリブロックの番号を元に、上位装置からの命令で該当するメモリブロックを選択し、そのメモリブロックのリフレッシュ信号をオン／オフするものがある。また、中央処理装置からの命令によりリフレッシュ動作を停止することにより、ＣＰＵのオーバーヘッドを減少させるための技術がある。また、ワード線が活性化され、リフレッシュ指示信号が活性化された場合において、保持回路の出力がライト履歴無しの値を示している場合に、センスアンプの駆動電源として供給されるセンスアンプ駆動信号の活性化を停止するものがある。
特開平１０−１７７７８６号公報 特開平２−０４８７５２号公報 特開２００３−１８７５７７号公報
しかしながら、従来技術によれば、メモリ領域に記憶された情報を保持するためのリフレッシュ動作により、システムの消費電力の増大化を招くという問題がある。
一側面では、本発明は、メモリのリフレッシュ動作にかかる消費電力を抑制することを目的とする。
本発明の一側面によれば、電荷を充放電することにより情報を記憶するメモリ内の所定のメモリ領域に対するアクセス要求を検出し、検出した前記アクセス要求に応じて前記メモリ領域に書き込まれる書込情報または前記メモリ領域から読み出される読出情報が、電荷が放電された場合に前記メモリ領域に記憶される情報と一致するか否かを判定し、前記書込情報または前記読出情報が、電荷が放電された場合に前記メモリ領域に記憶される情報と一致すると判定した場合、前記メモリ領域に対するリフレッシュ動作を停止させる制御装置、制御方法および制御プログラムが提案される。
また、本発明の一側面によれば、電荷を充放電することにより情報を記憶するメモリ内の所定のメモリ領域に記憶されている情報をクリアするクリア命令を検出し、前記クリア命令を検出した場合、前記メモリ領域に対するリフレッシュ動作を停止させる制御装置、制御方法および制御プログラムが提案される。
本発明の一態様によれば、メモリのリフレッシュ動作にかかる消費電力を抑制することができるという効果を奏する。
図１は、実施の形態１にかかる制御方法の一実施例である。 図２は、実施の形態２にかかる制御方法の一実施例である。 図３は、システム３００のシステム構成例を示す説明図である。 図４は、クリアフラグテーブル４００の記憶内容の一例を示す説明図である。 図５は、アクセス要求を表すパケットの具体例を示す説明図（その１）である。 図６は、アクセス要求を表すパケットの具体例を示す説明図（その２）である。 図７は、ＤＲＡＭ３０５のメモリセルアレイの一例を示す説明図である。 図８は、制御装置１０１の機能的構成例を示すブロック図である。 図９は、判定部８０２の動作例を示す説明図である。 図１０は、システム３００のクリア処理にかかる動作例を示す説明図である。 図１１は、制御装置１０１の更新処理手順の一例を示すフローチャート（その１）である。 図１２は、制御装置１０１の更新処理手順の一例を示すフローチャート（その２）である。 図１３は、制御装置１０１の更新処理手順の一例を示すフローチャート（その３）である。 図１４は、制御装置１０１の制御処理手順の一例を示すフローチャートである。
以下に添付図面を参照して、この発明にかかる制御装置、制御方法および制御プログラムの実施の形態を詳細に説明する。
（実施の形態１）
図１は、実施の形態１にかかる制御方法の一実施例である。図１において、システム１００は、制御装置１０１と、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１０２と、メモリ１０３と、を含む。
制御装置１０１は、メモリ１０３に対する情報のリード／ライトを制御する。また、制御装置１０１は、メモリ１０３のリフレッシュ動作を制御する。ＣＰＵ１０２は、システム１００の全体の制御を司る。
メモリ１０３は、電荷を充放電することにより情報を記憶する記憶装置である。具体的には、例えば、メモリ１０３は、メモリセルのキャパシタの蓄積電荷の有無により「１」または「０」の情報を記憶する。メモリセルは、１ビットの単位情報を記憶する回路であり、トランジスタとキャパシタとを含む。
ここで、リフレッシュ動作とは、メモリセルに記憶されている情報と同一の情報をメモリセルに書き込みし直す記憶保持動作である。メモリセルに蓄えられた電荷は、キャパシタに接続されたＮ型拡散層とＰ型基板間の微小リークなどにより徐々に失われていく。このため、メモリ１０３は、定期的にメモリセルに同一の情報を書き込みし直すリフレッシュ動作を行うことにより、メモリセルの記憶内容が失われることを防ぐ。リフレッシュ動作は、例えば、各メモリセルに対して数μｓや数十μｓの周期で行われる。すなわち、システム１００における過剰なリフレッシュ動作は、システム１００の消費電力の増大化を招いてしまう。
そこで、実施の形態１では、制御装置１０１は、メモリ１０３内の複数のメモリ領域のうち情報を保持する必要がないメモリ領域に対するリフレッシュ動作を停止させることにより、メモリ１０３のリフレッシュ動作にかかる消費電力を抑制する。以下、実施の形態１にかかる制御装置１０１の動作例について説明する。
（１）制御装置１０１は、メモリ１０３内の所定のメモリ領域に対するアクセス要求を検出する。アクセス要求は、メモリ領域に対する書込要求または読出要求である。具体的には、例えば、制御装置１０１は、メモリ領域に対するアクセス要求をＣＰＵ１０２から受け付けることにより、メモリ領域に対するアクセス要求を検出する。
図１の例では、メモリ１０３内のメモリ領域１０４に対するアクセス要求が検出されている。また、メモリ領域１０４に対するアクセス要求の一例として、メモリ領域１０４に対する書込要求１１０が表示されている。
（２）制御装置１０１は、検出したアクセス要求に応じてメモリ領域に書き込まれる書込情報またはメモリ領域から読み出される読出情報が、電荷が放電された場合にメモリ領域に記憶される情報と一致するか否かを判定する。
ここで、書込情報は、例えば、メモリ領域１０４に対する書込要求１１０に含まれるヘッダ部１１１とデータ部１１２のうちのデータ部１１２に含まれる書込対象となる情報である。また、読出情報は、例えば、メモリ領域１０４に対する読出要求（不図示）に応じた読出応答１２０に含まれるヘッダ部１２１とデータ部１２２のうちのデータ部１２２に含まれる読出対象となった情報である。
また、電荷が放電された場合に各メモリセルに記憶される情報は、「１」または「０」のいずれかの情報である。電荷が放電された場合に各メモリセルに記憶される情報を「１」または「０」のいずれの情報にするかは任意に設定可能である。以下の説明では、電荷が放電された場合に各メモリセルに記憶される情報を「０」とする。この場合、電荷が放電された場合にメモリ領域に記憶される情報は、電荷が放電された場合に各メモリセルが記憶する情報の集合、すなわち、「０」の集合である。
具体的には、例えば、制御装置１０１は、メモリ領域１０４に対する書込要求１１０を検出した場合、書込要求１１０のデータ部１１２に含まれる書込情報が、すべて「０」であるか否かを判定する。また、例えば、制御装置１０１は、メモリ領域１０４に対する読出要求を検出した場合、読出要求に対する読出応答１２０のデータ部１２２に含まれる読出情報が、すべて「０」であるか否かを判定する。
（３）制御装置１０１は、判定した判定結果に基づいて、メモリ領域１０４に対するリフレッシュ動作を制御する。具体的には、例えば、制御装置１０１は、書込情報または読出情報がすべて「０」であると判定した場合、メモリ領域１０４に対するリフレッシュ動作を停止させる。一方、制御装置１０１は、書込情報または読出情報に「１」が含まれると判定した場合、メモリ領域１０４に対するリフレッシュ動作を停止させない。
このように、実施の形態１にかかる制御装置１０１によれば、メモリ１０３内のメモリ領域に対する書込要求を検出し、メモリ領域に書き込まれる書込情報がすべて「０」の場合に、メモリ領域に対するリフレッシュ動作を停止させることができる。また、制御装置１０１によれば、メモリ領域に対する読出要求を検出し、メモリ領域から読み出される読出情報がすべて「０」の場合に、メモリ領域に対するリフレッシュ動作を停止させることができる。これにより、記憶内容が「０」であることが保証できる、すなわち、情報を保持する必要がないメモリ領域に対するリフレッシュ動作を停止して、メモリ１０３のリフレッシュ動作にかかる消費電力を抑制することができる。
（実施の形態２）
つぎに、図２を用いて、実施の形態２にかかる制御方法の一実施例について説明する。実施の形態２では、メモリ１０３内のメモリ領域に対するクリア命令を用いた制御装置１０１の動作例について説明する。なお、実施の形態１で説明した箇所と同一箇所については説明を省略する。
図２は、実施の形態２にかかる制御方法の一実施例である。以下、実施の形態２にかかる制御装置１０１の制御処理例について説明する。
（１）制御装置１０１は、メモリ１０３内の所定のメモリ領域に対するクリア命令を検出する。クリア命令とは、メモリ領域に記憶されている情報を消去するための命令である。具体的には、例えば、制御装置１０１は、メモリ領域に対するクリア命令をＣＰＵ１０２から受け付けることにより、メモリ領域に対するクリア命令を検出する。図２の例では、メモリ１０３内のメモリ領域１０４に対するクリア命令１３０が検出されている。この場合、メモリ領域１０４に記憶されている情報はクリアされる。
（２）制御装置１０１は、メモリ領域に対するクリア命令を検出した場合、メモリ領域に対するリフレッシュ動作を停止させる。すなわち、メモリ領域に対するクリア命令があるとメモリ領域の記憶内容はクリアされるため、制御装置１０１は、メモリ領域に対するリフレッシュ動作を停止させる。図２の例では、制御装置１０１は、メモリ領域１０４に対するクリア命令１３０を検出した場合、メモリ領域１０４に対するリフレッシュ動作を停止させる。
このように、実施の形態２にかかる制御装置１０１によれば、メモリ１０３内のメモリ領域に対するクリア命令を検出した場合、メモリ領域に対するリフレッシュ動作を停止させることができる。これにより、記憶内容が「０」であることが保証できる、すなわち、情報を保持する必要がないメモリ領域に対するリフレッシュ動作を停止して、メモリ１０３のリフレッシュ動作にかかる消費電力を抑制することができる。
（実施の形態３）
つぎに、実施の形態３にかかるシステム３００のシステム構成例について説明する。なお、実施の形態１および実施の形態２で説明した箇所と同一箇所については説明を省略する。
図３は、システム３００のシステム構成例を示す説明図である。図３において、システム３００は、ＣＰＵ３０１と、Ｉ／Ｆ（Ｉｎｔｅｒｆａｃｅ）３０２と、入出力装置３０３と、ＲＯＭ（Ｒｅａｄ‐Ｏｎｌｙ Ｍｅｍｏｒｙ）３０４と、ＤＲＡＭ３０５と、を有する。また、各構成部は、バス３１０によってそれぞれ接続されている。
ここで、ＣＰＵ３０１は、システム３００の全体の制御を司る。Ｉ／Ｆ３０２は、通信回線を通じてネットワークに接続され、ネットワークを介して他のコンピュータに接続される。ネットワークは、例えば、ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）、ＷＡＮ（Ｗｉｄｅ Ａｒｅａ Ｎｅｔｗｏｒｋ）、インターネットなどである。Ｉ／Ｆ３０２は、ネットワークと内部のインターフェースを司り、他のコンピュータからのデータの入出力を制御する。
入出力装置３０３は、情報の入出力を行う。入出力装置３０３としては、例えば、文書、画像、機能情報などのデータを表示する表示装置や、文字、数字、各種指示などの入力のためのキーボードなどがある。ＲＯＭ３０４は、例えば、各種プログラムを記憶する記憶装置である。
ＤＲＡＭ３０５は、例えば、メインメモリとして使用される記憶装置である。ＤＲＡＭ３０５は、制御装置１０１を有する。制御装置１０１は、演算装置３０６と記憶部３０７とを有し、ＤＲＡＭ３０５に対する情報のリード／ライトを制御するコンピュータである。演算装置３０６は、制御装置１０１の制御を司る。記憶部３０７は、ＲＯＭやレジスタを含む。また、制御装置１０１は、ＤＲＡＭ３０５に対するリフレッシュ動作を制御する。制御装置１０１は、例えば、メモリコントローラである。
なお、システム３００は、上述した構成部のほかに、例えば、磁気ディスク、磁気テーブル、光ディスクなどの外部記憶装置を有することにしてもよい。
（クリアフラグテーブル４００の記憶内容）
つぎに、制御装置１０１が用いるクリアフラグテーブル４００の記憶内容について説明する。クリアフラグテーブル４００は、例えば、図３に示した制御装置１０１が有する記憶部３０７により実現される。
図４は、クリアフラグテーブル４００の記憶内容の一例を示す説明図である。図４において、クリアフラグテーブル４００は、領域ＩＤ、アドレス、サイズおよびクリアフラグのフィールドを有する。各フィールドに情報を設定することにより、クリアフラグ情報４００−１〜４００−ｎをレコードとして記憶している。
ここで、領域ＩＤは、ＤＲＡＭ３０５のメモリ領域を識別する識別子である。メモリ領域は、リフレッシュ動作の制御対象となる記憶単位であり、例えば、１［ＫＢ］、４［ＫＢ］、１６［ＫＢ］などのページ単位で管理される。アドレスは、メモリ領域の開始アドレスである。サイズは、メモリ領域の記憶容量である。サイズは、例えば、２の冪乗で指定される。サイズの単位は、例えば、［ｂｙｔｅ］である。
クリアフラグは、メモリ領域の記憶内容がクリア済みか否かを示すフラグである。クリア済みとは、例えば、メモリ領域の記憶内容がすべて「０」である状態を表す。ここでは、クリアフラグが「Ｃｌｒ」の場合にメモリ領域がクリア済みであることを示し、クリアフラグが「Ｎｏ−ｃｌｒ」の場合にメモリ領域が未クリアであることを示す。また、初期状態では、メモリ領域のクリアフラグは「Ｎｏ−ｃｌｒ」である。
クリアフラグ情報４００−１を例に挙げると、メモリ領域Ｒ１のアドレス「０ｘ００００００００００００００００」、サイズ「４Ｋ（キロ）」およびクリアフラグ「Ｎｏ−ｃｌｒ」が示されている。
以下の説明では、ＤＲＡＭ３０５内の複数のメモリ領域を「メモリ領域Ｒ１〜Ｒｎ」と表記し、メモリ領域Ｒ１〜Ｒｎのうちの任意のメモリ領域を「メモリ領域Ｒｉ」と表記する場合がある（ｉ＝１，２，…，ｎ）。
（アクセス要求の具体例）
つぎに、ＤＲＡＭ３０５内の所定のメモリ領域に対するアクセス要求を表すパケットの具体例について説明する。ここでは、アクセス要求の一例として、メモリ領域に対する書込要求を例に挙げて説明する。
図５および図６は、アクセス要求を表すパケットの具体例を示す説明図である。図５において、パケット５００は、ヘッダ部５１０とデータ部５２０とを含む。図６において、パケット６００は、ヘッダ部６１０とデータ部６２０とを含む。
ここで、各ヘッダ部５１０，６１０には、例えば、各データ部５２０，６２０に含まれる書込情報５２１，６２１のサイズ（図中、「Ｌｅｎｇｔｈ」）が含まれている。また、各ヘッダ部５１０，６１０には、アクセス要求の要求元を識別する識別情報（図中、「Ｒｅｑｕｅｓｔｅｒ ＩＤ」）が含まれている。
また、各ヘッダ部５１０，６１０には、アクセス先のアドレス（図中、「Ａｄｄｒｅｓｓ」）が含まれている。各データ部５２０，６２０には、書込情報５２１，６２１が含まれている。図５の例では、書込情報５２１は、すべて「０」の情報である。また、図６の例では、書込情報６２１は、すべて「１」の情報である。
（ＤＲＡＭ３０５のメモリセルアレイ）
ここで、ＤＲＡＭ３０５のメモリセルアレイについて説明する。メモリセルアレイは、例えば、メモリセルを２次元の格子状に並べたものである。
図７は、ＤＲＡＭ３０５のメモリセルアレイの一例を示す説明図である。図７において、ＤＲＡＭ３０５のメモリセルアレイ７００が示されている。メモリセルアレイ７００は、所定行および所定列に配列された複数のメモリセルを含む。
ここで、ＤＲＡＭ３０５には、各メモリセルに対する読み書き回路が設けられている。また、各メモリセルには行アドレス指定信号線および列アドレス指定信号線が接続されており、読み書き回路は、行および列アドレス指定信号線に対する信号入力を検知することにより、制御対象のメモリセルを特定することができる。
（制御装置１０１の機能的構成例）
つぎに、制御装置１０１の機能的構成例について説明する。図８は、制御装置１０１の機能的構成例を示すブロック図である。図８において、制御装置１０１は、検出部８０１と、判定部８０２と、更新部８０３と、クリア部８０４と、制御部８０５と、を含む。各機能部は、例えば、ハードウェアにより実現されてもよい。具体的には、例えば、各機能部は、論理積回路であるＡＮＤ、否定論理回路であるＩＮＶＥＲＴＥＲ、論理和回路であるＯＲ、論理和否定回路であるＮＯＲや、ラッチ回路であるＦＦ（Ｆｌｉｐ Ｆｌｏｐ）などの素子によって形成されてもよい。また、各機能部は、例えば、Ｖｅｒｉｌｏｇ−ＨＤＬ（Ｈａｒｄｗａｒｅ Ｄｅｓｃｒｉｐｔｉｏｎ Ｌａｎｇｕａｇｅ）などの記述によって機能定義し、その記述を論理合成してＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）によって実現してもよい。また、各機能部は、例えば、各機能部の機能を実現するプログラムを演算装置３０６に実行させることにより実現されてもよい。当該プログラムは、例えば、記憶部３０７に記憶されている。
検出部８０１は、ＤＲＡＭ３０５内の所定のメモリ領域に対するアクセス要求を検出する機能を有する。具体的には、例えば、検出部８０１は、所定のメモリ領域に対する書込要求または読出要求をＣＰＵ３０１から受け付けることにより、所定のメモリ領域に対する書込要求または読出要求を検出する。
以下の説明では、アクセス要求に対応するアクセス先となる所定のメモリ領域を「アクセス領域ＡＲ」と表記する場合がある。また、アクセス領域ＡＲに対する書込要求を「書込要求Ｗ」と表記する場合がある。また、アクセス領域ＡＲに対する読出要求に応じた読出応答を「読出応答Ｒ」と表記する場合がある。
また、検出部８０１は、ＤＲＡＭ３０５内の所定のメモリ領域に記憶されている情報をクリアするクリア命令を検出する機能を有する。また、例えば、検出部８０１は、所定のメモリ領域に対するクリア命令をＣＰＵ３０１から受け付けることにより、所定のメモリ領域に対するクリア命令を検出する。
以下の説明では、クリア命令に対応するクリア先となる所定のメモリ領域を「クリア対象領域ＣＲ」と表記する場合がある。また、クリア対象領域ＣＲに対するクリア命令を「クリア命令Ｃ」と表記する場合がある。
判定部８０２は、検出されたアクセス要求に応じてアクセス領域ＡＲに書き込まれる書込情報が、すべて「０」であるか否かを判定する機能を有する。具体的には、例えば、判定部８０２は、検出された書込要求Ｗを表すパケットのデータ部に含まれる書込情報が、すべて「０」であるか否かを判定する。
図５に示したパケット５００の例では、判定部８０２は、データ部５２０に含まれる書込情報５２１がすべて「０」であると判定する。また、図６に示したパケット６００の例では、判定部８０２は、データ部６２０に含まれる書込情報６２１に「１」が含まれると判定する。
また、判定部８０２は、検出されたアクセス要求に応じてアクセス領域ＡＲから読み出される読出情報が、すべて「０」であるか否かを判定する機能を有する。具体的には、例えば、判定部８０２は、検出された読出要求に応じた読出応答Ｒを表すパケットのデータ部に含まれる読出情報が、すべて「０」であるか否かを判定する。なお、判定部８０２の動作例については、図９を用いて後述する。
更新部８０３は、メモリ領域Ｒｉのクリアフラグを更新する機能を有する。具体的には、例えば、更新部８０３は、アクセス領域ＡＲに書き込まれる書込情報がすべて「０」であると判定された場合、クリアフラグテーブル４００（図４参照）を参照して、メモリ領域Ｒ１〜Ｒｎの中からアクセス領域ＡＲに含まれるメモリ領域Ｒｉを特定する。そして、更新部８０３は、特定したメモリ領域Ｒｉのクリアフラグを「Ｃｌｒ」に変更する。
また、更新部８０３は、例えば、アクセス領域ＡＲから読み出される読出情報がすべて「０」であると判定された場合、クリアフラグテーブル４００を参照して、メモリ領域Ｒ１〜Ｒｎの中からアクセス領域ＡＲに含まれるメモリ領域Ｒｉを特定する。そして、更新部８０３は、特定したメモリ領域Ｒｉのクリアフラグを「Ｃｌｒ」に変更する。
なお、アクセス領域ＡＲに含まれるメモリ領域が複数存在する場合には、更新部８０３は、アクセス領域ＡＲに含まれる各々のメモリ領域のクリアフラグを「Ｃｌｒ」に変更することにしてもよい。
また、更新部８０３は、例えば、クリア対象領域ＣＲに対するクリア命令Ｃが検出された場合、クリアフラグテーブル４００を参照して、メモリ領域Ｒ１〜Ｒｎの中からクリア対象領域ＣＲに含まれるメモリ領域Ｒｉを特定する。そして、更新部８０３は、特定したメモリ領域Ｒｉのクリアフラグを「Ｃｌｒ」に変更する。
なお、クリア対象領域ＣＲに含まれるメモリ領域が複数存在する場合には、更新部８０３は、クリア対象領域ＣＲに含まれる各々のメモリ領域のクリアフラグを「Ｃｌｒ」に変更することにしてもよい。
クリア部８０４は、クリア対象領域ＣＲに対するクリア命令Ｃが検出された場合、クリア対象領域ＣＲの記憶内容をクリアする機能を有する。具体的には、例えば、クリア部８０４は、クリア対象領域ＣＲに含まれる各メモリセルの電荷を開放することにより、クリア対象領域ＣＲの記憶内容をクリアする。
また、クリア部８０４は、クリア対象領域ＣＲに対して無意味な情報を上書きすることにより、クリア対象領域ＣＲの記憶内容をクリアすることにしてもよい。なお、クリア対象領域ＣＲの記憶内容をクリアするクリア処理にかかるシステム３００の動作例については、図１０を用いて後述する。
制御部８０５は、判定された判定結果に基づいて、メモリ領域Ｒｉに対するリフレッシュ動作を制御する機能を有する。具体的には、例えば、制御部８０５は、アクセス領域ＡＲに書き込まれる書込情報がすべて「０」であると判定された場合、アクセス領域ＡＲに対するリフレッシュ動作を停止させる。
また、制御部８０５は、例えば、アクセス領域ＡＲから読み出される読出情報がすべて「０」であると判定された場合、アクセス領域ＡＲに対するリフレッシュ動作を停止させる。また、制御部８０５は、例えば、クリア対象領域ＣＲに対するクリア命令Ｃが検出された場合、クリア対象領域ＣＲに対するリフレッシュ動作を停止させる。
より具体的には、例えば、制御部８０５は、クリアフラグテーブル４００を参照して、ＤＲＡＭ３０５の各メモリセルに対して定期的に行われるリフレッシュ動作を制御する。例えば、制御部８０５は、クリアフラグテーブル４００を参照して、メモリ領域Ｒ１〜Ｒｎから選ばれたメモリ領域Ｒｉのクリアフラグが「Ｃｌｒ」の場合、メモリ領域Ｒｉ内の各メモリセルに対して定期的に行われるリフレッシュ動作を停止させる。一方、メモリ領域Ｒｉのクリアフラグが「Ｎｏ−ｃｌｒ」の場合、制御部８０５は、例えば、ＤＲＡＭ３０５の読み書き回路を制御して、メモリ領域Ｒｉ内の各メモリセルに対するリフレッシュを行う。
また、更新部８０３は、アクセス領域ＡＲに書き込まれる書込情報に「１」が含まれると判定された場合、クリアフラグテーブル４００を参照して、メモリ領域Ｒ１〜Ｒｎの中からアクセス領域ＡＲの少なくともいずれかの領域を含むメモリ領域Ｒｉを特定する。そして、更新部８０３は、特定したメモリ領域Ｒｉのクリアフラグを「Ｎｏ−ｃｌｒ」に変更する。
これにより、アクセス領域ＡＲのいずれかのメモリセルに「１」が記憶される場合に、当該メモリセルを含むメモリ領域Ｒｉ、例えば、リフレッシュ動作が停止中のメモリ領域Ｒｉのクリアフラグを「Ｃｌｒ」から「Ｎｏ−ｃｌｒ」に変更することができる。なお、アクセス領域ＡＲの少なくともいずれかの領域を含むメモリ領域が複数存在する場合には、更新部８０３は、アクセス領域ＡＲの少なくともいずれかの領域を含む各々のメモリ領域のクリアフラグを「Ｎｏ−ｃｌｒ」に変更する。
また、制御部８０５は、リフレッシュ動作を停止中のアクセス領域ＡＲに書き込まれる書込情報に「１」が含まれると判定された場合、アクセス領域ＡＲに対するリフレッシュ動作を再開させる。具体的には、例えば、制御部８０５は、クリアフラグテーブル４００を参照して、メモリ領域Ｒ１〜Ｒｎから選ばれたメモリ領域Ｒｉのクリアフラグが「Ｎｏ−ｃｌｒ」の場合、メモリ領域Ｒｉ内の各メモリセルに対するリフレッシュ動作を行う。
これにより、リフレッシュ動作を停止中のメモリ領域Ｒｉのいずれかのメモリセルに「１」が書き込まれる場合に、メモリ領域Ｒｉに対する定期的なリフレッシュ動作を再開させることができる。
（判定部８０２の動作例）
つぎに、上述した判定部８０２の動作例について説明する。ここでは、アクセス領域ＡＲに対する書込要求Ｗが検出された場合を例に挙げて、判定部８０２の動作例について説明する。
図９は、判定部８０２の動作例を示す説明図である。図９において、判定部８０２は、ＣＰＵ３０１からのアクセス領域ＡＲに対する書込要求Ｗが入力されると、書込要求Ｗのデータ部（図９中、＜ｂｏｄｙ＞）に含まれる書込情報がすべて「０」であるか否かをチェックする。
具体的には、例えば、書込要求Ｗのデータ部に含まれる書込情報がセル９０１に入力され、書込情報がすべて「０」の場合にセル９０１から「ｔｒｕｅ」の信号が出力される。「ｔｒｕｅ」の信号は、書込情報がすべて「０」であることを示している。
なお、図示は省略するが、読出応答Ｒの場合も同様に、読出応答Ｒのデータ部に含まれる読出情報がセル９０１に入力され、読出情報がすべて「０」の場合にセル９０１から「ｔｒｕｅ」の信号が出力される。判定部８０２は、例えば、既存のＥＣＣ（Ｅｒｒｏｒ Ｃｈｅｃｋ ａｎｄ Ｃｏｒｒｅｃｔ）やパリティチェックの機構を応用して実現することができる。
（システム３００のクリア処理にかかる動作例）
つぎに、クリア対象領域ＣＲの記憶内容をクリアするクリア処理にかかるシステム３００の動作例について説明する。図１０は、システム３００のクリア処理にかかる動作例を示す説明図である。
（１）ＣＰＵ３０１は、クリア対象領域ＣＲに対するクリア命令Ｃを制御装置１０１に発行する。クリア命令Ｃは、クリア対象領域ＣＲを指定するアドレス“＜ａｄｄｒ＞”と、クリア対象領域ＣＲのサイズ“＜ｓｉｚｅ＞”とを含む。クリア命令ＣがＣＰＵ３０１によって実行されると、メモリクリアのバストランザクションが発生する。
（２）ＣＰＵ３０１は、バス３１０を介して、クリア命令Ｃを含むメモリクリア要求を制御装置１０１に送信する。
（３）制御装置１０１は、クリア命令Ｃから特定されるクリア対象領域ＣＲの記憶内容をクリアする。具体的には、例えば、クリア命令Ｃによって行および列に対する複数のアドレス信号線が同時に指定され、複数の行および複数の列からなるクリア対象領域ＣＲが指定される。そして、クリア部８０４が、クリア対象領域ＣＲに含まれる各メモリセルの電荷を開放することにより、クリア対象領域ＣＲの記憶内容をクリアする。
（４）制御装置１０１は、クリア対象領域ＣＲの記憶内容をクリアするクリア処理が終了すると、クリア完了通知を生成し、バス３１０を介してクリア完了通知をＣＰＵ３０１に送信する。
（５）ＣＰＵ３０１は、クリア完了通知を受信すると、クリア命令Ｃを終了する。このように、制御装置１０１側でクリア処理が終了すると、クリア完了通知がバストランザクションとしてＣＰＵ３０１に届き、ＣＰＵ３０１がクリア命令Ｃを終了して、クリア命令Ｃのブロックが解除される。
以上説明したクリア処理によれば、ＣＰＵ３０１やＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）によって「０」の連続書き込み処理を実行する場合に比べて、高速にクリア対象領域ＣＲのクリアを実現することができる。なお、クリア処理についての詳細な説明は、例えば、特開２００９−２８９１１７号公報を参照することができる。
（制御装置１０１の更新処理手順）
つぎに、クリアフラグテーブル４００のメモリ領域Ｒｉのクリアフラグを更新する制御装置１０１の更新処理手順について説明する。ここでは、まず、アクセス領域ＡＲに対するアクセス要求が検出された場合の更新処理手順について説明する。
図１１は、制御装置１０１の更新処理手順の一例を示すフローチャート（その１）である。図１１のフローチャートにおいて、まず、制御装置１０１は、アクセス領域ＡＲに対するアクセス要求を検出した場合、アクセス要求の中からアクセス領域ＡＲのアドレスとサイズを抽出する（ステップＳ１１０１）。
つぎに、制御装置１０１は、アクセス要求である書込要求Ｗまたは読出要求に応じた読出応答Ｒのデータ部をスキャンする（ステップＳ１１０２）。そして、制御装置１０１は、データ部に含まれる書込情報または読出情報が、すべて「０」であるか否かを判断する（ステップＳ１１０３）。
ここで、すべて「０」の場合（ステップＳ１１０３：Ｙｅｓ）、制御装置１０１は、クリアフラグテーブル４００を参照して、メモリ領域Ｒ１〜Ｒｎの中にアクセス領域ＡＲに含まれるメモリ領域Ｒｉが存在するか否かを判断する（ステップＳ１１０４）。アクセス領域ＡＲは、ステップＳ１１０１において抽出されたアドレスとサイズから特定される。
ここで、アクセス領域ＡＲに含まれるメモリ領域Ｒｉが存在する場合（ステップＳ１１０４：Ｙｅｓ）、制御装置１０１は、クリアフラグテーブル４００内のアクセス領域ＡＲに含まれるメモリ領域Ｒｉのクリアフラグを「Ｃｌｒ」に変更して（ステップＳ１１０５）、本フローチャートによる一連の処理を終了する。一方、アクセス領域ＡＲに含まれるメモリ領域Ｒｉが存在しない場合（ステップＳ１１０４：Ｎｏ）、制御装置１０１は、本フローチャートによる一連の処理を終了する。
また、ステップＳ１１０３において、書込情報または読出情報に「１」が含まれる場合（ステップＳ１１０３：Ｎｏ）、制御装置１０１は、アクセス要求が書込要求Ｗか否かを判断する（ステップＳ１１０６）。ここで、アクセス要求が読出要求の場合（ステップＳ１１０６：Ｎｏ）、制御装置１０１は、本フローチャートによる一連の処理を終了する。
一方、アクセス要求が書込要求Ｗの場合（ステップＳ１１０６：Ｙｅｓ）、制御装置１０１は、クリアフラグテーブル４００を参照して、メモリ領域Ｒ１〜Ｒｎの中からアクセス領域ＡＲの少なくともいずれかの領域を含むメモリ領域Ｒｉを特定する（ステップＳ１１０７）。
そして、制御装置１０１は、クリアフラグテーブル４００内の特定したメモリ領域Ｒｉのクリアフラグを「Ｎｏ−ｃｌｒ」に変更して（ステップＳ１１０８）、本フローチャートによる一連の処理を終了する。
これにより、アクセス領域ＡＲに書き込まれる書込情報がすべて「０」である、または、アクセス領域ＡＲから読み出される読出情報がすべて「０」である場合に、アクセス領域ＡＲに含まれるメモリ領域Ｒｉのクリアフラグを「Ｃｌｒ」に変更することができる。また、アクセス領域ＡＲに書き込まれる書込情報に「１」が含まれる場合、アクセス領域ＡＲの少なくともいずれかの領域を含むメモリ領域Ｒｉのクリアフラグを「Ｎｏ−ｃｌｒ」に変更することができる。
つぎに、アクセス領域ＡＲに対する書込要求Ｗを検出してリフレッシュ動作を制御する場合を例に挙げて、アクセス領域ＡＲに対する書込要求Ｗが検出された場合のクリアフラグテーブル４００の更新処理手順について説明する。
図１２は、制御装置１０１の更新処理手順の一例を示すフローチャート（その２）である。図１２のフローチャートにおいて、まず、制御装置１０１は、アクセス領域ＡＲに対する書込要求Ｗを検出した場合、アクセス領域ＡＲに対する書込要求Ｗの中からアクセス領域ＡＲのアドレスとサイズを抽出する（ステップＳ１２０１）。
つぎに、制御装置１０１は、書込要求Ｗのデータ部をスキャンする（ステップＳ１２０２）。そして、制御装置１０１は、データ部に含まれる書込情報が、すべて「０」であるか否かを判断する（ステップＳ１２０３）。
ここで、すべて「０」の場合（ステップＳ１２０３：Ｙｅｓ）、制御装置１０１は、クリアフラグテーブル４００を参照して、メモリ領域Ｒ１〜Ｒｎの中にアクセス領域ＡＲに含まれるメモリ領域Ｒｉが存在するか否かを判断する（ステップＳ１２０４）。
ここで、アクセス領域ＡＲに含まれるメモリ領域Ｒｉが存在する場合（ステップＳ１２０４：Ｙｅｓ）、制御装置１０１は、クリアフラグテーブル４００内のアクセス領域ＡＲに含まれるメモリ領域Ｒｉのクリアフラグを「Ｃｌｒ」に変更して（ステップＳ１２０５）、本フローチャートによる一連の処理を終了する。一方、アクセス領域ＡＲに含まれるメモリ領域Ｒｉが存在しない場合（ステップＳ１２０４：Ｎｏ）、制御装置１０１は、本フローチャートによる一連の処理を終了する。
また、ステップＳ１２０３において、書込情報に「１」が含まれる場合（ステップＳ１２０３：Ｎｏ）、制御装置１０１は、クリアフラグテーブル４００を参照して、メモリ領域Ｒ１〜Ｒｎの中からアクセス領域ＡＲの少なくともいずれかの領域を含むメモリ領域Ｒｉを特定する（ステップＳ１２０６）。
そして、制御装置１０１は、クリアフラグテーブル４００内の特定したメモリ領域Ｒｉのクリアフラグを「Ｎｏ−ｃｌｒ」に変更して（ステップＳ１２０７）、本フローチャートによる一連の処理を終了する。
これにより、アクセス領域ＡＲに書き込まれる書込情報がすべて「０」である場合に、アクセス領域ＡＲに含まれるメモリ領域Ｒｉのクリアフラグを「Ｃｌｒ」に変更することができる。また、アクセス領域ＡＲに書き込まれる書込情報に「１」が含まれる場合、アクセス領域ＡＲの少なくともいずれかの領域を含むメモリ領域Ｒｉのクリアフラグを「Ｎｏ−ｃｌｒ」に変更することができる。
つぎに、クリア対象領域ＣＲに対するクリア命令Ｃが検出された場合の更新処理手順について説明する。
図１３は、制御装置１０１の更新処理手順の一例を示すフローチャート（その３）である。図１３のフローチャートにおいて、まず、制御装置１０１は、クリア対象領域ＣＲに対するクリア命令Ｃを検出した場合、クリア対象領域ＣＲに対するクリア命令Ｃの中からクリア対象領域ＣＲのアドレスとサイズを抽出する（ステップＳ１３０１）。
つぎに、制御装置１０１は、クリアフラグテーブル４００を参照して、メモリ領域Ｒ１〜Ｒｎの中にクリア対象領域ＣＲに含まれるメモリ領域Ｒｉが存在するか否かを判断する（ステップＳ１３０２）。クリア対象領域ＣＲは、ステップＳ１３０１において抽出されたアドレスとサイズから特定される。
ここで、クリア対象領域ＣＲに含まれるメモリ領域Ｒｉが存在する場合（ステップＳ１３０２：Ｙｅｓ）、制御装置１０１は、クリアフラグテーブル４００内のクリア対象領域ＣＲに含まれるメモリ領域Ｒｉのクリアフラグを「Ｃｌｒ」に変更して（ステップＳ１３０３）、本フローチャートによる一連の処理を終了する。一方、クリア対象領域ＣＲに含まれるメモリ領域Ｒｉが存在しない場合（ステップＳ１３０２：Ｎｏ）、制御装置１０１は、本フローチャートによる一連の処理を終了する。
これにより、クリア対象領域ＣＲに対するクリア命令Ｃを検出した場合、クリア対象領域ＣＲに含まれるメモリ領域Ｒｉのクリアフラグを「Ｃｌｒ」に変更することができる。なお、図１３に示した制御装置１０１の更新処理は、例えば、図１１に示した制御装置１０１の更新処理または図１２に示した制御装置１０１の更新処理と並列に実行される。
つぎに、メモリ領域Ｒｉに対するリフレッシュ動作を制御する制御装置１０１の制御処理手順について説明する。この制御処理は、例えば、予め設定された期間ごとに定期的に実行される。期間は、例えば、数μｓや数十μｓの周期で各メモリセルがリフレッシュされように設定される。
図１４は、制御装置１０１の制御処理手順の一例を示すフローチャートである。図１４のフローチャートにおいて、まず、制御装置１０１は、ＤＲＡＭ３０５内のメモリ領域Ｒｉの「ｉ」を「ｉ＝１」とする（ステップＳ１４０１）。
そして、制御装置１０１は、クリアフラグテーブル４００を参照して、メモリ領域Ｒｉのクリアフラグが「Ｃｌｒ」となっているか否かを判断する（ステップＳ１４０２）。ここで、クリアフラグが「Ｃｌｒ」の場合（ステップＳ１４０２：Ｙｅｓ）、制御装置１０１は、ステップＳ１４０５に移行する。
一方、クリアフラグが「Ｎｏ−ｃｌｒ」の場合（ステップＳ１４０２：Ｎｏ）、制御装置１０１は、クリアフラグテーブル４００を参照して、メモリ領域Ｒｉのアドレス範囲を特定する（ステップＳ１４０３）。そして、制御装置１０１は、ＤＲＡＭ３０５の読み書き回路を制御して、特定したアドレス範囲のメモリ領域Ｒｉのリフレッシュを行う（ステップＳ１４０４）。
つぎに、制御装置１０１は、メモリ領域Ｒｉの「ｉ」をインクリメントして（ステップＳ１４０５）、「ｉ」が「ｎ」より大きくなったか否かを判断する（ステップＳ１４０６）。ここで、「ｉ」が「ｎ」以下の場合（ステップＳ１４０６：Ｎｏ）、制御装置１０１は、ステップＳ１４０２に戻る。
一方、「ｉ」が「ｎ」より大きくなった場合（ステップＳ１４０６：Ｙｅｓ）、制御装置１０１は、本フローチャートによる一連の処理を終了する。これにより、メモリ領域Ｒ１〜Ｒｎのうち、クリアフラグが「Ｃｌｒ」となっているメモリ領域Ｒｉのリフレッシュ動作を停止させることができる。
以上説明した実施の形態３にかかる制御装置１０１によれば、アクセス領域ＡＲに対する書込要求Ｗを検出した場合、アクセス領域ＡＲに書き込まれる書込情報が、すべて「０」であるか否かを判定することができる。そして、制御装置１０１によれば、アクセス領域ＡＲに書き込まれる書込情報がすべて「０」である場合、アクセス領域ＡＲに含まれるメモリ領域Ｒｉに対するリフレッシュ動作を停止させることができる。
また、実施の形態３にかかる制御装置１０１によれば、アクセス領域ＡＲに対する読出要求を検出した場合、アクセス領域ＡＲから読み出された読出情報が、すべて「０」であるか否かを判定することができる。そして、制御装置１０１によれば、アクセス領域ＡＲから読み出された読出情報がすべて「０」である場合、アクセス領域ＡＲに含まれるメモリ領域Ｒｉに対するリフレッシュ動作を停止させることができる。
また、実施の形態３にかかる制御装置１０１によれば、クリア対象領域ＣＲに対するクリア命令Ｃを検出した場合、クリア対象領域ＣＲに含まれるメモリ領域Ｒｉに対するリフレッシュ動作を停止させることができる。
これらのことから、制御装置１０１によれば、記憶内容が「０」であることが保証されるメモリ領域Ｒｉに対するリフレッシュ動作を停止して、ＤＲＡＭ３０５のリフレッシュ動作にかかる消費電力を抑制することができる。また、メモリ領域Ｒｉを１［ＫＢ］、４［ＫＢ］、１６［ＫＢ］などのページ単位で管理することにより、メモリ領域Ｒｉに対するリフレッシュ動作を効率的に制御することができる。
また、実施の形態３にかかる制御装置１０１によれば、アクセス領域ＡＲに書き込まれる書込情報に「１」が含まれる場合、メモリ領域Ｒ１〜Ｒｎの中からアクセス領域ＡＲの少なくともいずれかの領域を含むメモリ領域Ｒｉを特定することができる。そして、制御装置１０１によれば、特定したメモリ領域Ｒｉのクリアフラグを「Ｎｏ−ｃｌｒ」に変更することができる。
これにより、記憶内容が「０」であることが保証されなくなったメモリ領域Ｒｉに対するリフレッシュ動作を再開して、メモリ領域Ｒｉの記憶内容を保持することができる。
なお、本実施の形態で説明した制御方法は、予め用意されたプログラムをコンピュータで実行することにより実現することができる。本制御プログラムは、コンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行される。また、本制御プログラムは、インターネット等のネットワークを介して配布してもよい。
また、本実施の形態で説明した制御装置１０１は、スタンダードセルやストラクチャードＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）などの特定用途向けＩＣ（以下、単に「ＡＳＩＣ」と称す。）やＦＰＧＡなどのＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）によっても実現することができる。具体的には、例えば、上述した制御装置１０１の各機能部をＨＤＬ記述によって機能定義し、そのＨＤＬ記述を論理合成してＡＳＩＣやＰＬＤに与えることにより、制御装置１０１を製造することができる。
１０１ 制御装置
１０３ メモリ
３０５ ＤＲＡＭ
８０１ 検出部
８０２ 判定部
８０３ 更新部
８０４ クリア部
８０５ 制御部

Claims (8)

  1. 電荷を充放電することにより情報を記憶するメモリ内の所定のメモリ領域に対するアクセス要求を検出する検出部と、
    前記検出部によって検出された前記アクセス要求に応じて前記メモリ領域に書き込まれる書込情報または前記メモリ領域から読み出される読出情報が、電荷が放電された場合に前記メモリ領域に記憶される情報と一致するか否かを判定する判定部と、
    前記判定部によって前記書込情報または前記読出情報が、電荷が放電された場合に前記メモリ領域に記憶される情報と一致すると判定された場合、前記メモリ領域に対するリフレッシュ動作を停止させる制御部と、
    を有することを特徴とする制御装置。
  2. 前記検出部は、
    前記メモリ領域に記憶されている情報をクリアするクリア命令を検出し、
    前記制御部は、
    前記検出部によって前記クリア命令が検出された場合、前記メモリ領域に対するリフレッシュ動作を停止させることを特徴とする請求項１に記載の制御装置。
  3. 前記検出部は、
    リフレッシュ動作が停止された前記メモリ領域に対する書込要求を検出し、
    前記判定部は、
    前記書込要求に応じて前記メモリ領域に書き込まれる書込情報が、電荷が放電された場合に前記メモリ領域に記憶される情報と一致するか否かを判定し、
    前記制御部は、
    前記書込情報が、電荷が放電された場合に前記メモリ領域に記憶される情報と一致しないと判定された場合、前記メモリ領域に対するリフレッシュ動作を再開させることを特徴とする請求項１または２に記載の制御装置。
  4. 電荷を充放電することにより情報を記憶するメモリ内の所定のメモリ領域に記憶されている情報をクリアするクリア命令を検出する検出部と、
    前記検出部によって前記クリア命令が検出された場合、前記メモリ領域に対するリフレッシュ動作を停止させる制御部と、
    を有することを特徴とする制御装置。
  5. コンピュータが、
    電荷を充放電することにより情報を記憶するメモリ内の所定のメモリ領域に対するアクセス要求を検出し、
    検出した前記アクセス要求に応じて前記メモリ領域に書き込まれる書込情報または前記メモリ領域から読み出される読出情報が、電荷が放電された場合に前記メモリ領域に記憶される情報と一致するか否かを判定し、
    前記書込情報または前記読出情報が、電荷が放電された場合に前記メモリ領域に記憶される情報と一致すると判定した場合、前記メモリ領域に対するリフレッシュ動作を停止させる、
    処理を実行することを特徴とする制御方法。
  6. コンピュータが、
    電荷を充放電することにより情報を記憶するメモリ内の所定のメモリ領域に記憶されている情報をクリアするクリア命令を検出し、
    前記クリア命令を検出した場合、前記メモリ領域に対するリフレッシュ動作を停止させる、
    処理を実行することを特徴とする制御方法。
  7. コンピュータに、
    電荷を充放電することにより情報を記憶するメモリ内の所定のメモリ領域に対するアクセス要求を検出し、
    検出した前記アクセス要求に応じて前記メモリ領域に書き込まれる書込情報または前記メモリ領域から読み出される読出情報が、電荷が放電された場合に前記メモリ領域に記憶される情報と一致するか否かを判定し、
    前記書込情報または前記読出情報が、電荷が放電された場合に前記メモリ領域に記憶される情報と一致すると判定した場合、前記メモリ領域に対するリフレッシュ動作を停止させる、
    処理を実行させることを特徴とする制御プログラム。
  8. コンピュータに、
    電荷を充放電することにより情報を記憶するメモリ内の所定のメモリ領域に記憶されている情報をクリアするクリア命令を検出し、
    前記クリア命令を検出した場合、前記メモリ領域に対するリフレッシュ動作を停止させる、
    処理を実行させることを特徴とする制御プログラム。
JP2014519772A 2012-06-07 2012-06-07 選択的にメモリのリフレッシュを行う制御装置 Expired - Fee Related JP5928585B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/064723 WO2013183155A1 (ja) 2012-06-07 2012-06-07 選択的にメモリのリフレッシュを行う制御装置

Publications (2)

Publication Number Publication Date
JPWO2013183155A1 true JPWO2013183155A1 (ja) 2016-01-28
JP5928585B2 JP5928585B2 (ja) 2016-06-01

Family

ID=49711571

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014519772A Expired - Fee Related JP5928585B2 (ja) 2012-06-07 2012-06-07 選択的にメモリのリフレッシュを行う制御装置

Country Status (5)

Country Link
US (1) US20150095604A1 (ja)
JP (1) JP5928585B2 (ja)
KR (1) KR20150006467A (ja)
CN (1) CN104662609A (ja)
WO (1) WO2013183155A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9336855B2 (en) * 2013-05-14 2016-05-10 Qualcomm Incorporated Methods and systems for smart refresh of dynamic random access memory
CN105280215B (zh) * 2014-06-09 2018-01-23 华为技术有限公司 动态随机存取存储器dram的刷新方法、设备以及系统
KR102395158B1 (ko) * 2015-05-08 2022-05-10 에스케이하이닉스 주식회사 반도체 메모리 장치
KR102384344B1 (ko) * 2015-06-03 2022-04-07 삼성전자주식회사 모바일 장치 및 모바일 장치의 동작 방법
US9972375B2 (en) * 2016-04-15 2018-05-15 Via Alliance Semiconductor Co., Ltd. Sanitize-aware DRAM controller
JP6712545B2 (ja) * 2016-12-19 2020-06-24 日立オートモティブシステムズ株式会社 電子制御装置、電子制御システム、及び電子制御方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01146195A (ja) * 1987-12-02 1989-06-08 Mitsubishi Electric Corp ダイナミック型半導体記憶装置
JPH0413290A (ja) * 1990-04-28 1992-01-17 Nec Home Electron Ltd メモリ制御回路
JPH10308090A (ja) * 1997-05-06 1998-11-17 Ricoh Co Ltd メモリ装置
JP2005537598A (ja) * 2002-08-29 2005-12-08 マイクロン テクノロジー インコーポレイテッド ソフトウェアリフレッシュメモリ装置及び方法
JP2007527592A (ja) * 2003-07-01 2007-09-27 インテル コーポレイション Ｄｒａｍの部分的リフレッシュのための方法及び装置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4882706A (en) * 1985-06-07 1989-11-21 Anamartic Limited Data storage element and memory structures employing same
US5469559A (en) * 1993-07-06 1995-11-21 Dell Usa, L.P. Method and apparatus for refreshing a selected portion of a dynamic random access memory
JP3714489B2 (ja) * 1995-03-03 2005-11-09 株式会社日立製作所 ダイナミック型ｒａｍとメモリモジュール
US6167484A (en) * 1998-05-12 2000-12-26 Motorola, Inc. Method and apparatus for leveraging history bits to optimize memory refresh performance
US6542958B1 (en) * 2000-05-10 2003-04-01 Elan Research Software control of DRAM refresh to reduce power consumption in a data processing system
JP4257056B2 (ja) * 2001-12-13 2009-04-22 エルピーダメモリ株式会社 ダイナミック型半導体記憶装置及びリフレッシュ制御方法
US7043599B1 (en) * 2002-06-20 2006-05-09 Rambus Inc. Dynamic memory supporting simultaneous refresh and data-access transactions
US6956782B2 (en) * 2003-09-30 2005-10-18 Infineon Technologies Ag Selective bank refresh
US7342841B2 (en) * 2004-12-21 2008-03-11 Intel Corporation Method, apparatus, and system for active refresh management
KR100642759B1 (ko) * 2005-01-28 2006-11-10 삼성전자주식회사 선택적 리프레쉬가 가능한 반도체 메모리 디바이스
US7711897B1 (en) * 2005-06-10 2010-05-04 American Megatrends, Inc. Method, system, apparatus, and computer-readable medium for improving disk array performance
JP5082727B2 (ja) * 2007-09-28 2012-11-28 ソニー株式会社 記憶制御装置、記憶制御方法およびコンピュータプログラム
US8095725B2 (en) * 2007-12-31 2012-01-10 Intel Corporation Device, system, and method of memory allocation
US20110202709A1 (en) * 2008-03-19 2011-08-18 Rambus Inc. Optimizing storage of common patterns in flash memory
JP5286943B2 (ja) * 2008-05-30 2013-09-11 富士通株式会社 メモリクリア機構
US8291194B2 (en) * 2009-11-16 2012-10-16 Mediatek Inc. Methods of utilizing address mapping table to manage data access of storage medium without physically accessing storage medium and related storage controllers thereof
CN102081964B (zh) * 2009-11-30 2014-12-10 国际商业机器公司 动态随机访问存储器刷新的方法和系统
WO2011099963A1 (en) * 2010-02-10 2011-08-18 Hewlett-Packard Development Company, L.P. Identifying a location containing invalid data in a storage media
US20120203993A1 (en) * 2011-02-08 2012-08-09 SMART Storage Systems, Inc. Memory system with tiered queuing and method of operation thereof
US20120317376A1 (en) * 2011-06-10 2012-12-13 Advanced Micro Devices, Inc. Row buffer register file
US9116781B2 (en) * 2011-10-17 2015-08-25 Rambus Inc. Memory controller and memory device command protocol
US20150340080A1 (en) * 2012-04-04 2015-11-26 Jean Baptiste Maurice Queru Refreshing Dynamic Memory
KR20140003223A (ko) * 2012-06-29 2014-01-09 삼성전자주식회사 리프레쉬 파워 매니지먼트를 위한 디램 어드레스 생성 방법 및 리프레쉬 파워 매니지먼트 시스템
US9336855B2 (en) * 2013-05-14 2016-05-10 Qualcomm Incorporated Methods and systems for smart refresh of dynamic random access memory
CN109243513A (zh) * 2013-09-01 2019-01-18 英派尔科技开发有限公司 Dram中增加的刷新间隔和能量效率
KR102192546B1 (ko) * 2014-04-22 2020-12-18 에스케이하이닉스 주식회사 반도체 메모리 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01146195A (ja) * 1987-12-02 1989-06-08 Mitsubishi Electric Corp ダイナミック型半導体記憶装置
JPH0413290A (ja) * 1990-04-28 1992-01-17 Nec Home Electron Ltd メモリ制御回路
JPH10308090A (ja) * 1997-05-06 1998-11-17 Ricoh Co Ltd メモリ装置
JP2005537598A (ja) * 2002-08-29 2005-12-08 マイクロン テクノロジー インコーポレイテッド ソフトウェアリフレッシュメモリ装置及び方法
JP2007527592A (ja) * 2003-07-01 2007-09-27 インテル コーポレイション Ｄｒａｍの部分的リフレッシュのための方法及び装置

Also Published As

Publication number Publication date
JP5928585B2 (ja) 2016-06-01
KR20150006467A (ko) 2015-01-16
WO2013183155A1 (ja) 2013-12-12
CN104662609A (zh) 2015-05-27
US20150095604A1 (en) 2015-04-02

Similar Documents

Publication Publication Date Title
JP5928585B2 (ja) 選択的にメモリのリフレッシュを行う制御装置
US10141038B2 (en) Computer system and memory device
US9317214B2 (en) Operating a memory management controller
US10153015B2 (en) Managing disturbance induced errors
KR20120052893A (ko) 직렬 인터페이스 메모리에서의 병행 판독 및 기입 메모리 동작들
EP3005126B1 (en) Storage systems and aliased memory
KR20100003244A (ko) 판독 실패 관리 방법 및 시스템
US11194711B2 (en) Storage device
TW201828068A (zh) 在邏輯位址和物理位址之間執行散列式轉譯的儲存裝置
US20150100708A1 (en) Methods and systems for moving and resizing i/o activity logs
JP2019531546A (ja) 高度ｄｒａｍメモリコントローラの内部キャッシュをバイパスするための方法および装置
JP2015001909A (ja) 情報処理装置、制御回路、制御プログラム、および制御方法
US20120137107A1 (en) Method of decaying hot data
US10083116B2 (en) Method of controlling storage device and random access memory and method of controlling nonvolatile memory device and buffer memory
US9857864B1 (en) Systems and methods for reducing power consumption in a memory architecture
TWI442232B (zh) 動態存取記憶體的更新裝置與方法
US20150006871A1 (en) Controlling access to storage in a computing device
US11061583B2 (en) Setting durations for which data is stored in a non-volatile memory based on data types
JP5637312B2 (ja) キャッシュ制御装置及びパイプライン制御方法
US20210191641A1 (en) Systems and methods for reducing instruction code memory footprint for multiple processes executed at a coprocessor
JP2010231416A (ja) フラッシュメモリのデータ処理方法及び記憶装置
JP2000259418A (ja) プログラムロード方法、プログラムロード装置及びその記録媒体
JPWO2015040750A1 (ja) データ転送装置、情報処理装置及びｉｏ制御方法
JP2013242766A (ja) リクエスト処理装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160411

R150 Certificate of patent or registration of utility model

Ref document number: 5928585

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees