TWI442232B - 動態存取記憶體的更新裝置與方法 - Google Patents
動態存取記憶體的更新裝置與方法 Download PDFInfo
- Publication number
- TWI442232B TWI442232B TW100127565A TW100127565A TWI442232B TW I442232 B TWI442232 B TW I442232B TW 100127565 A TW100127565 A TW 100127565A TW 100127565 A TW100127565 A TW 100127565A TW I442232 B TWI442232 B TW I442232B
- Authority
- TW
- Taiwan
- Prior art keywords
- pages
- updating
- stored
- access memory
- dynamic access
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40622—Partial refresh of memory arrays
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C2211/406—Refreshing of dynamic cells
- G11C2211/4061—Calibration or ate or cycle tuning
Description
本發明是有關於一種動態存取記憶體的更新(refresh)技術,可以增加更新操作的效率。
動態隨機存取記憶體(DRAM)已經很普遍被使用於各種數位處理的電路系統,其中最常見的例如是電腦系統,以儲存處理過程中所需要的暫存資料。DRAM與靜態隨機存取記憶體(SRAM)都屬於揮發性的記憶體,當電源關閉時記憶胞所儲存的資料就會消失,然而DRAM的記憶胞的基本結構是由一個MOS電晶體與一個儲存電容所構成,因此在晶片上所佔的面積較小,也因此更為普遍被採用。
圖1繪示傳統DRAM記憶胞的結構示意圖。參閱圖1,一個DRAM記憶胞50包括一個MOS電晶體52以及一個儲存電容54。電晶體52的源極與位元線連接。MOS電晶體52的汲極與儲存電容54連接,儲存電容54的另一端是接地。電晶體52的閘極與字元線連接。一條字元線上會連接多個記憶胞50,一條位元線上也會連接多個記憶胞50,因此這些記憶胞50構成二維的記憶胞陣列,每一個記憶胞會由交叉的一條位元線與一條字元線所存取。
電晶體52以NMOS電晶體為例來說明。例如要把“1”的資料寫入儲存電容54中時,對應連接的位元線會施加5V的電壓訊號,此時對應連接的字元線會施加起開啟電壓,例如也是5V以導通電晶體52。此時位元線上的電壓會對儲存電容54充電到5V。之後就可以再藉由字元線處於低電壓狀態而關閉電晶體52。接著關閉位元線上的電壓,或是繼續寫入其他的記憶胞50。反之,如果要寫入“0”的資料,則位元線會施加0V的電壓訊號,因此儲存電容54的電壓是0V。如此,藉由儲存電容54電壓高低來儲存“1”或“0”的資料。
以下描述讀取機制。圖2繪示記憶胞的傳統讀取電路。參閱圖2,如果要讀取記憶胞50上的資料,對所選擇要讀取的記憶胞50所連接的位元線會被切換到一比較器56。比較器56有一參考電壓VRef
在0V與5V之間。當字元線導通此記憶胞50時,位元線上的電壓是儲存電容54的電壓V,其為0V或5V。經比較於參考電壓VRef
就可以得知儲存電容54的電壓V是0V或5V。
就DRAM記憶胞50的結構,如果儲存電容54是儲存“1”的資料而處於高電壓值,其電荷會由於漏電流而漏失,導致電壓下降。如果長時間不再更新儲存電容54的電壓值,則會產生錯誤資料。要更新儲存電容54的電壓值一般只要對其讀出即可更新儲存電容54的電壓值。讀出的操作可以是真正取得資料或是空白讀取(dummy read)皆可以。至於重新寫入儲存值其就自然會更新資料。
圖3A繪式傳統分佈更新模式的機制示意圖。參閱圖3A,一般在一時間區間內會要求作n次更新。傳統的更新操作可以是每隔一固定時間均勻分佈於一時間區間內而對記憶胞做更新操作,其又稱為分佈更新模式(distributed refresh mode)。另一種更新操作例如是叢更新模式(burst refresh mode)。一個脈衝代表一次更新操作。圖3B繪示傳統叢更新模式的機制示意圖。參閱圖3B叢更新模式是在每一個時間區間內做一次連續多個更新操作。
本發明提供一種可以減少DRAM的更新操作的負擔,以提升DRAM的使用效率。
本發明提供一種動態存取記憶體的更新方法,其中一記憶胞陣列被規劃出多個儲存頁,每一個儲存頁有一個計數值。該方法包括偵測出在該些儲存頁中資料不再被使用的一“不使用部份”,以及僅對該些儲存頁中資料仍被使用的一“仍使用部份”進行一更新操作。
本發明提供一種動態存取記憶體的更新裝置,其中一記憶胞陣列被規劃出多個儲存頁,每一個儲存頁有一個計數值,該更新裝置包括一存取控制單元;一記憶體主控器;一更新控制單元;以及一監視單元。記憶體主控器藉由該存取控制單元存取一圖框資料,該圖框資料儲存於該些儲存頁的一部份。更新控制單元依照指定的一位址用以對該些儲存頁做一更新操作。監視單元偵測出些儲存頁中不再使用的一不使用部份,且通知該更新控制單元僅對該些儲存頁仍被使用的一仍使用部份進行該更新操作。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
考慮傳統的更新方式,其不管是何種更新模式,傳統方式會對整個DRAM上的記憶胞都做更新操作,其中一些記憶胞儲存已過時而不會再被用到的資料仍會被更新而佔取DRAM有效的正常讀取的操作時間,導致更新操作的不必要負擔。
本發明提出的DRAM記憶胞的更新方式,可以減少DRAM的更新操作的負擔,以提升DRAM的使用效率。以下舉一些實施例來說明本發明,但是本發明不僅限於所舉實施例。
圖4繪示依據本發明一實施例,動態存取記憶體的更新裝置的電路結構示意圖。參閱圖4,對於一個記憶系統60而言,其包括一記憶體主控單元(memory master)62,一DRAM控制單元68,一更新控制單元70,一監視單元72,以及一記憶胞陣列66。又,DRAM控制單元68,更新控制單元70及監視單元72是在存取控制器64中。記憶胞陣列66會被規劃出多個儲存頁,其會如後面圖6的描述。DRAM控制單元68是用以控制對記憶胞陣列66的存取。記憶體主控單元62依照外部要寫入或是讀取的圖框資料後,發出讀/寫指令74給DRAM控制單元68存取在記憶胞陣列66的圖框資料。此讀/寫指令74也會由監視單元72做監視,以判斷圖框資料的有效性,以決定出在記憶胞陣列66中的哪些儲存頁的資料已不再使用,因此通知更新控制單元70僅對仍在使用的儲存頁做更新操作即可。
於此,要判斷出儲存頁是否仍繼續在使用或是不再使用的狀態,除了根據圖框資料的讀/寫狀態外,也可以由記憶體主控器對每一個圖框資料提供附加資訊(side information)76以輔助判斷偵測的儲存頁的使用狀態。
以下進一步描述附加資訊的使用機制。圖5繪示依據本發明一實施例,圖框與附加資訊的關係示意圖。參閱圖5,一個圖框的資料例如是以480x640的影像資料,記憶胞陣列66可能會在同一時間儲存影多個圖框,其以F0、F1、F2...來表示圖框的順序。
對於圖框F0的附加資訊例如包括開始時間以S表示,以及結束時間以E表示。開始時間S表示在此時間點之後才會有圖框F0的有效資料。結束時間E表示在此時間點之後圖框F0的資料已不再被使用。相同機制,每一個圖框都會由外部的操作得知,由記憶體主控單元62提供附加資訊76給監視單元72。另外,由記憶體主控單元62發出的讀/寫指令74也可以得知圖框所使用的儲存頁的位址。
附加資訊76的內容是用以輔助判斷偵測的儲存頁的使用狀態。也就是說,附加資訊76的內容也可以有其他的內容,不限定於前面所舉的實施例。
圖6繪示依據本發明一實施例,圖框資料與儲存頁的對應示意圖。參閱圖6,記憶胞陣列66例如被規劃出N個儲存頁以P_0至P_N來表示。圖框F0、F1...會被寫入於一些對應的儲存頁。雖然圖式是以連續的儲存頁來儲存圖框資料,然而這不是唯一的方式,其可以依照一般所知的寫入方式儲存。
於此,在監視單元72或是在更新控制單元70的內部會對應每一個儲存頁設置有一個計數器,藉由下數或上數的方式以反映出儲存頁有多久時間尚未被更新。圖7繪示依本發明一實施例,下數計數器的特性示意圖。參閱圖7,本實施例的計數器是以下數計數器為例來說明。每一個儲存頁對應的下數計數器在初始或是完成更新時,其會有一最大定值nmax
。從最大定值nmax
,下數計數值隨時間每一固定間隔就會減去1,例如nmax
-1、nmax
-2...,隨時間繼續下數到0。
然而,如果此儲存頁被更新時,其下數計數值又回到nmax
。因此,下數計數值是可以反映出此儲存頁距離上一次被更新的時間有多長。愈長的話,記憶胞的儲存電容可能會因漏電流而改變儲存值,產生錯誤資料。
基於如此,如果儲存頁的下數計數值已經低於一臨界值時,且此儲存頁所儲存的資料仍被使用時,就需要對此儲存頁做更新操作。
另一種判斷儲存頁的資料是否繼續被使用,是直接根據資料的讀取頻率來分析判斷,其不需要參考附加資訊76。其方式例如下面的方式。
圖8繪示依本發明一實施例,下數計數器的特性示意圖。參閱圖8,以下數計數器為例,如果資料有被讀出或是被更新時,其計數值會被重置到最大值。其中一個情形例如,當計數值減少而低於一臨界值時,更新操作會被啟動而會使計數值又重置到最大值。藉由此特性,可以直接偵測計數值來判定資料的使用情形。
如果儲存頁的資料被寫入後持續在短時間內經常被外部連接的裝置讀取,每一次的讀取都會附帶更新儲存頁的資料,因此下數計數值會維持大於臨界值,臨界值是設定的一小數值或是也可以是0。如果儲存頁的資料被重新寫入,則其自然就是新的圖框資料被寫入。
然而,如果圖框資料有不再被使用時,其所使用的儲存頁就不會被更新,因此下數計數值經一段時間後會小於臨界值或是到達0。這表示此圖框資料很可能已不再被使用,因此下數計數值小於臨界值的儲存頁可以被判定為不再被使用,因此對此圖框所使用的至少一個儲存頁就不需要刻意做更新操作。
然而,如果當儲存頁的下數計數值小於臨界值或是到達0後又被讀取時,可以發出資料可能錯誤的警告訊息。另外,如果儲存頁是被寫入,則這代表是新的資料,因此也需保留舊的資料。如此,藉由資料的讀取頻率就可以判斷儲存頁的使用狀態,而無須附加資訊的輔助。
圖9繪示依據本發明一實施例,動態存取記憶體的更新方法的流程示意圖。參與圖9,根據上述的描述,動態存取記憶體的更新方法例如可以用流程圖來簡單表示。
於步驟S200,圖框資料被寫入到到至少一個儲存頁。於步驟S202,其檢視是否圖框資料具有附加資訊,如果是的情形就進入步驟S204,如果否的情形就進入步驟S208。於步步驟S204,其利用圖框資料的附加資訊,偵測出不再使用的儲存頁。接著於步驟S206,其僅對其他仍在使用的儲存頁做更新操作。於步驟S208,其檢視儲存頁所對應的下數計數值是否小於一臨界值。此臨界值是一個設定值,也可為0。於步驟S210,如果是小於一臨界值就設定此對應的儲存頁為不再使用的狀態。於步驟S212,其監視此被設定為不再使用的儲存頁是否繼續被讀取。於步驟S214,如果仍被讀取就發出讀可能錯誤的狀態。於步驟S216,如果不再被讀取就等待下一次的寫入。於步驟S218,如果步驟S208的判斷為不小於臨界值時,就對儲存頁正常存取。之後回到步驟S202繼續監測圖框的讀取與寫入。
實際的操作流程不必限定於圖9的方式,然而其主要是根據圖框的附加資訊的輔助或是僅根據對儲存頁的實際讀取頻率來判斷出哪些儲存頁是不再使用的,因此可以節省這些不再使用的儲存頁的更新操作。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
50...記憶胞
52...電晶體
54...儲存電容
60...記憶系統
62...記憶體主控器
64...存取控制器
66...記憶胞陣列
68...DRAM控制單元
70...更新控制單元
72...監視單元
74...讀/寫指令
76...附加資訊
S200-S218...步驟
圖1繪示傳統DRAM記憶胞的結構示意圖。
圖2繪示記憶胞的傳統讀取電路。
圖3A繪式傳統分佈更新模式的機制示意圖。
圖3B繪示傳統叢更新模式的機制示意圖。
圖4繪示依據本發明一實施例,動態存取記憶體的更新裝置的電路結構示意圖。
圖5繪示依據本發明一實施例,圖框與附加資訊的關係示意圖。
圖6繪示依據本發明一實施例,圖框資料與儲存頁的對應示意圖。
圖7繪示依本發明一實施例,下數計數器的特性示意圖。
圖8繪示依本發明一實施例,下數計數器的特性示意圖。
圖9繪示依據本發明一實施例,動態存取記憶體的更新方法的流程示意圖。
S200-S218...步驟
Claims (13)
- 一種動態存取記憶體的更新方法,其中一記憶胞陣列被規劃出多個儲存頁,每一個儲存頁有一個計數值,該方法包括:偵測出在該些儲存頁中資料不再被使用的一不使用部份,而該些儲存頁的其他部分視為一仍使用部份;以及僅對該些儲存頁中資料仍被使用的該仍使用部份進行一更新操作。
- 如申請專利範圍第1項所述之動態存取記憶體的更新方法,其中當該些儲存頁的該仍使用部份的任一個的該計數值超出一臨界值時就進行該更新操作。
- 如申請專利範圍第1項所述之動態存取記憶體的更新方法,其中該偵測出該些儲存頁中的該不使用部份包括:由一記憶體主控單元對所接收且寫入一記憶胞陣列的一圖框資料,提供存取該圖框資料的一結束時間點以及所使用的該些儲存頁的至少一個;以及當該結束時間點被偵測到時,所對應的該圖框資料所使用的該至少一個儲存頁被設定為該不使用部份。
- 如申請專利範圍第1項所述之動態存取記憶體的更新方法,其中該偵測出該些儲存頁中的該不使用部份包括:由一記憶體主控單元對所接收且寫入一記憶胞陣列的一圖框資料,提供該圖框資料的一附加資訊以及所使用的該些儲存頁的至少一個;以及根據該附加資訊決定該圖框資料所使用的該至少一個儲存頁是否要設定為該不使用部份。
- 如申請專利範圍第1項所述之動態存取記憶體的更新方法,其中該偵測出該些儲存頁中的該不使用部份包括:監視該些儲存頁的該些下數計數值是否小於一臨界值,其中當該些下數計數值中具有小於該臨界值所對應的該些儲存頁即設定為該不使用部份。
- 如申請專利範圍第5項所述之動態存取記憶體的更新方法,其中該當該些下數計數值中具有小於該臨界值所對應的該些儲存頁仍被繼續讀取時,發出一錯誤警告。
- 如申請專利範圍第5項所述之動態存取記憶體的更新方法,其中該當該些下數計數值中具有小於該臨界值所對應的該些儲存頁依照需求仍可被執行該更新操作。
- 一種動態存取記憶體的更新裝置,其中一記憶胞陣列被規劃出多個儲存頁,每一個儲存頁有一個下數計數值,該更新裝置包括:一存取控制單元;一記憶體主控器,藉由該存取控制單元存取一圖框資料,該圖框資料儲存於該些儲存頁的一部份;一更新控制單元,依照指定的一位址用以對該些儲存頁做一更新操作;以及一監視單元,偵測出些儲存頁中不再使用的一不使用部份,且通知該更新控制單元僅對該些儲存頁中其他仍被使用的一仍使用部份進行該更新操作。
- 如申請專利範圍第8項所述之動態存取記憶體的更新裝置,其中當該些儲存頁的該仍使用部份的任一個的該下數計數值小於一臨界值時就進行該更新操作。
- 如申請專利範圍第8項所述之動態存取記憶體的更新裝置,其中該記憶體主控單元存取該圖框資料時提供一附加資訊包括該圖框資料的一結束時間點以及所使用的該些儲存頁的至少一個,其中該監視單元,接收記憶體主控單元的該附加資訊,當該結束時間點被偵測到時,對應的該圖框資料所使用的該至少一個儲存頁被設定為該不使用部份,以通知該更新控制單元,不對該不使用部份進行該更新操作。
- 如申請專利範圍第8項所述之動態存取記憶體的更新裝置,其中該監視單元監視該些儲存頁的該些下數計數值是否小於一臨界值,其中當該些下數計數值中具有小於該臨界值所對應的該些儲存頁即設定為該不使用部份。
- 如申請專利範圍第11項所述之動態存取記憶體的更新裝置,其中該當該些下數計數值中具有小於該臨界值所對應的該些儲存頁仍被繼續讀取時,發出一錯誤警告。
- 如申請專利範圍第11項所述之動態存取記憶體的更新方法,其中該當該些下數計數值中具有小於該臨界值所對應的該些儲存頁依照需求仍可被執行該更新操作。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100127565A TWI442232B (zh) | 2011-08-03 | 2011-08-03 | 動態存取記憶體的更新裝置與方法 |
US13/565,789 US9019790B2 (en) | 2011-08-03 | 2012-08-02 | Apparatus and method for refreshing DRAM |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100127565A TWI442232B (zh) | 2011-08-03 | 2011-08-03 | 動態存取記憶體的更新裝置與方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201308082A TW201308082A (zh) | 2013-02-16 |
TWI442232B true TWI442232B (zh) | 2014-06-21 |
Family
ID=47626870
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW100127565A TWI442232B (zh) | 2011-08-03 | 2011-08-03 | 動態存取記憶體的更新裝置與方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9019790B2 (zh) |
TW (1) | TWI442232B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2560968B (en) * | 2017-03-30 | 2020-07-29 | Advanced Risc Mach Ltd | Control of refresh operation for memory regions |
US10802977B2 (en) * | 2018-12-12 | 2020-10-13 | Advanced Micro Devices, Inc. | Memory page access counts based on page refresh |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004288226A (ja) | 2001-03-30 | 2004-10-14 | Internatl Business Mach Corp <Ibm> | Dram及びdramのリフレッシュ方法 |
US6809979B1 (en) | 2003-03-04 | 2004-10-26 | Fernandez & Associates, Llp | Complete refresh scheme for 3T dynamic random access memory cells |
TWI271743B (en) | 2003-04-17 | 2007-01-21 | Winbond Electronics Corp | Method to adjust the refresh interval of adaptively controlled DRAM |
JP4256198B2 (ja) * | 2003-04-22 | 2009-04-22 | 株式会社東芝 | データ記憶システム |
US7099221B2 (en) | 2004-05-06 | 2006-08-29 | Micron Technology, Inc. | Memory controller method and system compensating for memory cell data losses |
JP4569921B2 (ja) * | 2004-08-04 | 2010-10-27 | パナソニック株式会社 | 省電力メモリアクセス制御装置 |
US7362640B2 (en) | 2005-12-29 | 2008-04-22 | Mosaid Technologies Incorporated | Apparatus and method for self-refreshing dynamic random access memory cells |
US7515494B2 (en) | 2006-11-14 | 2009-04-07 | Promos Technologies Pte.Ltd | Refresh period adjustment technique for dynamic random access memories (DRAM) and integrated circuit devices incorporating embedded DRAM |
JP5098391B2 (ja) * | 2007-03-28 | 2012-12-12 | 富士通セミコンダクター株式会社 | 半導体メモリ、システムおよび半導体メモリの動作方法 |
KR101043013B1 (ko) * | 2007-07-18 | 2011-06-21 | 후지쯔 가부시끼가이샤 | 메모리 리프레시 장치 및 메모리 리프레시 방법 |
CN100507885C (zh) | 2007-09-04 | 2009-07-01 | 北京中星微电子有限公司 | 存储器访问的仲裁方法、系统和设备 |
TW201039345A (en) | 2009-04-23 | 2010-11-01 | Ibm | Refresh controller and refresh controlling method for embedded DRAM |
US8164967B2 (en) * | 2010-03-24 | 2012-04-24 | Apple Inc. | Systems and methods for refreshing non-volatile memory |
US8705302B2 (en) * | 2010-09-24 | 2014-04-22 | Samsung Electronics Co., Ltd. | Semiconductor memory devices having self-refresh capability |
-
2011
- 2011-08-03 TW TW100127565A patent/TWI442232B/zh active
-
2012
- 2012-08-02 US US13/565,789 patent/US9019790B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
TW201308082A (zh) | 2013-02-16 |
US9019790B2 (en) | 2015-04-28 |
US20130033950A1 (en) | 2013-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10614873B2 (en) | Memory device, memory system including the same, and address counting and comparing operation for refresh operation method thereof | |
US9870814B2 (en) | Refreshing a group of memory cells in response to potential disturbance | |
US20170139839A1 (en) | Data storage device and data maintenance method thereof | |
US8255614B2 (en) | Information processing device that accesses memory, processor and memory management method | |
US20090172267A1 (en) | Refresh method of a flash memory | |
KR101687502B1 (ko) | 메모리 제어기, 데이터 기억 장치 및 메모리 제어 방법 | |
US9449684B2 (en) | Storage control device, storage device, information processing system, and storage control method | |
US20190235610A1 (en) | Memory system | |
KR101881366B1 (ko) | 반도체 장치 및 그 동작 방법 | |
JP2009217391A (ja) | メモリシステム | |
US9323660B2 (en) | Memory access control apparatus and memory access control method | |
US10481975B2 (en) | Memory system | |
JP3596989B2 (ja) | 半導体記憶装置 | |
TWI490869B (zh) | 應用於快閃記憶體的方法與相關的控制器 | |
US10235049B2 (en) | Device and method to manage access method for memory pages | |
CN105489242B (zh) | 数据储存器件及其操作方法 | |
US9430339B1 (en) | Method and apparatus for using wear-out blocks in nonvolatile memory | |
US20190056874A1 (en) | System and method for preserving data in volatile memory | |
TWI442232B (zh) | 動態存取記憶體的更新裝置與方法 | |
CN109390010B (zh) | 动态随机存取存储器及其操作方法 | |
JP2010097432A (ja) | Ram診断装置、そのプログラム | |
CN108614666B (zh) | 基于NAND flash的数据块处理方法和装置 | |
US11869568B2 (en) | Memory device for performing smart refresh operation and memory system including the same | |
KR20130136341A (ko) | 반도체 장치 및 그 동작 방법 | |
TWI660343B (zh) | 動態隨機存取記憶體及其操作方法 |