JP2015001909A - 情報処理装置、制御回路、制御プログラム、および制御方法 - Google Patents
情報処理装置、制御回路、制御プログラム、および制御方法 Download PDFInfo
- Publication number
- JP2015001909A JP2015001909A JP2013127040A JP2013127040A JP2015001909A JP 2015001909 A JP2015001909 A JP 2015001909A JP 2013127040 A JP2013127040 A JP 2013127040A JP 2013127040 A JP2013127040 A JP 2013127040A JP 2015001909 A JP2015001909 A JP 2015001909A
- Authority
- JP
- Japan
- Prior art keywords
- data
- movement
- physical
- block
- nand controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 63
- 230000008569 process Effects 0.000 claims description 52
- 230000010365 information processing Effects 0.000 claims description 34
- 230000015654 memory Effects 0.000 claims description 17
- 238000012545 processing Methods 0.000 abstract description 59
- 125000004122 cyclic group Chemical group 0.000 description 127
- 239000013643 reference control Substances 0.000 description 125
- 238000007726 management method Methods 0.000 description 70
- 238000006243 chemical reaction Methods 0.000 description 68
- 230000004044 response Effects 0.000 description 26
- 238000010586 diagram Methods 0.000 description 24
- 238000005259 measurement Methods 0.000 description 17
- 238000013508 migration Methods 0.000 description 13
- 230000005012 migration Effects 0.000 description 13
- 239000000284 extract Substances 0.000 description 10
- 230000006870 function Effects 0.000 description 10
- 230000007423 decrease Effects 0.000 description 9
- 230000006866 deterioration Effects 0.000 description 9
- 238000013500 data storage Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- 238000013519 translation Methods 0.000 description 4
- 238000012217 deletion Methods 0.000 description 3
- 230000037430 deletion Effects 0.000 description 3
- 230000000779 depleting effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1016—Performance improvement
- G06F2212/1024—Latency reduction
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1041—Resource optimization
- G06F2212/1044—Space efficiency improvement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7205—Cleaning, compaction, garbage collection, erase control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7209—Validity control, e.g. using flags, time stamps or sequence numbers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7211—Wear leveling
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
Abstract
【解決手段】NANDコントローラ6aは、NANDデバイス7a〜10aに含まれる物理ブロックのうち、書込まれたデータが無効とされた物理ページを含む移動候補ブロックの数を計数する。また、NANDコントローラ6aは、物理ブロックのうち、各物理ページにデータが書込まれていない予備ブロックの数を計数する。そして、NANDコントローラ6aは、移動候補ブロックの数と予備ブロックの数との比較結果に応じて、移動候補ブロックから予備ブロックへデータを移動させる移動処理を開始するか否かを判定する。その後、NANDコントローラ6aは、移動処理を開始すると判定した場合は、移動候補ブロックの各物理ページに書込まれたデータのうち、有効なデータのみを予備ブロックに移動させる。
【選択図】図6
Description
上述したように、NANDコントローラ6aは、複数の物理ページを含む物理ブロックのうち、書込まれたデータが無効とされた物理ページを含む移動候補ブロックの数を計数する。また、NANDコントローラ6aは、各物理ページにデータが書込まれていない予備ブロックの数を計数する。そして、NANDコントローラ6aは、移動候補ブロックの数と予備ブロックの数との比較結果に応じて、移動候補ブロックから予備ブロックへデータを移動させる巡回参照制御を開始するか否かを判定する。その後、NANDコントローラ6aは、巡回参照制御を開始すると判定した場合は、移動候補ブロックの各物理ページに書込まれたデータのうち、有効データのみを予備ブロックに移動させる。
上述したように、NANDコントローラ6cは、予備ブロックの数と移動候補ブロックの数との比較結果に応じて、NANDデバイス7a〜10aに対する書込み要求の発行頻度を変更する。このため、NANDコントローラ6cは、NANDデバイス7a〜10aに対する書込みが突然停止してしまうような制御を防ぎ、急激な性能低下を防ぐことができる。
上述したNANDコントローラ6a〜6cは、NANDデバイス7a〜10aが有する論理アドレスごとに、データを移動させるか否かを判定した。しかしながら、実施例はこれに限定されるものではない。すなわち、NANDコントローラ6a〜6cは、論理アドレスを起点としてデータの移動を行うか否かを判定するのであれば、任意の単位でデータの移動を行うか否かを判定することができる。例えば、NANDコントローラ6a〜6cは、複数の論理アドレスが示すデータをひとまとめにして、巡回参照制御や移動制御を行ってもよい。
上述した巡回参照制御部17は、アドレス変換テーブル19と管理情報テーブル20との全エントリの読出しを行った。しかし、実施例はこれに限定されるものではない。例えば、巡回参照制御部17は、論理アドレスを1つ生成し、リクエスト調停部13、テーブル制御部14を介して、生成した論理アドレスと対応付けられた物理アドレスを取得する。そして、巡回参照制御部17は、取得した物理アドレスから物理ブロックアドレスを抽出し、リクエスト調停部13、テーブル制御部14を介して、抽出した物理ブロックアドレスと対応付けられたタイムスタンプとページバリッドとを取得する。その後、巡回参照制御部17は、取得したタイムスタンプとページバリッドとを用いて、データの移動を判定する。
上述したNANDコントローラ6a〜6cの機能構成は、あくまで一例であり、NANDコントローラ6a〜6cとして同様の処理を実行できるのであれば、任意の構成を採用することができる。例えば、NANDコントローラ6aは、巡回参照制御部17とデータ移動制御部18との機能を有する移動制御部を有してもよい。また、NANDコントローラ6aは、移動領域計測部16と巡回参照制御部17との機能を有する移動制御部を有してもよい。
上述したNANDコントローラ6a〜6cは、リクエスタインターフェース部12から受信する読出し要求や書込み要求を優先して実行した。しかし、実施例はこれに限定されるものではなく、NANDコントローラ6a〜6cは、NANDデバイス7a〜10aの各セルの寿命が平準化するように、各リクエストの調停を行ってもよい。
上述したテーブル制御部14は、データが格納されていない予備ブロックをデータの移動先とした。しかしながら、実施例はこれに限定されるものではない。例えば、テーブル制御部14は、データが格納されていないブロックのうち、最も余命が長いブロックを識別する。そして、テーブル制御部14は、識別したブロックを示す物理ブロックアドレスをリクエスト調停部13に通知してもよい。かかる処理を実行した場合は、NANDコントローラ6a〜6cは、NANDデバイス7a〜10aが有する各ブロックのセルの劣化を平準化し、寿命を使いきることができる。
上述したNANDコントローラ6a〜6cは、移動判定の対象となるデータが格納された物理ブロックのタイムスタンプが所定の閾値よりも古い場合、または、物理ブロック内の有効データの数が所定の閾値よりも少ない場合は、データの移動を行った。しかしながら、実施例はこれに限定されるものではない。すなわち、NANDコントローラ6a〜6cは、任意の情報、または、任意の条件を用いて、データの移動を判定してよい。例えば、NANDコントローラ6a〜6cは、NANDデバイス7a〜10aの空き容量が少なく、かつ、物理ブロック内の有効データの数が所定の閾値よりも少ない場合は、データの移動を行ってもよい。
上述したNANDコントローラ6aは、データの更新により更新元のデータが無効化され、物理ブロックに含まれる有効データの数が所定の閾値よりも小さくなった場合は、計数中の移動候補ブロックの数を1つ加算した。つまり、NANDコントローラ6aは、有効データの数が所定の閾値よりも小さくなった物理ブロックを移動候補ブロックとした。ここで、NANDコントローラ6aは、かかる所定の閾値を1つの物理ブロック内に含まれる物理ページ数と同じ値に設定してもよい。
上述したNANDコントローラ6a〜6cは、ガベージコレクションを目的とする巡回参照制御とウェアレベリングを目的とする巡回参照制御を区別し、それぞれの条件で物理ページを移動処理の対象とするかを判定した。しかしながら、実施例はこれに限定されるものではない。例えば、上述したNANDコントローラ6a〜6cは、所定の時間が経過した場合やソフトウェアからの指示を受けた場合にガベージコレクションとウェアレベリングを同時に実行する巡回参照制御を行い、判定部16cから巡回参照制御の実行を指示された場合にガベージコレクションのみを目的とする巡回参照制御を行ってもよい。また、ガベージコレクションとウェアレベリングを同時に実行する巡回参照制御を行っている最中に判定部16cから巡回参照制御の実行を指示された場合に、ガベージコレクションのみを目的とする巡回参照制御に切り替える制御を行ってもよい。
上記の実施例で説明したNANDコントローラ6a〜6cが発揮する機能は、予め用意された制御プログラムをNANDコントローラ内の演算処理装置が実行することで実現してもよい。そこで、以下では、図16を用いて、上記のNANDコントローラ6aと同様の機能を有する制御プログラムを実行するコンピュータの一例について説明する。
2a、2b メモリ
3a、3b、40 CPU
4 I/Oハブ
5a、5b SSD
6a〜6d NANDコントローラ
7a〜10a、7b〜10b NANDデバイス
11 テーブル記憶部
12、12a リクエスタインターフェース部
13、32 リクエスト調停部
14、31 テーブル制御部
15 デバイスアクセス制御部
16、16d、35 移動領域計測部
16a 予備カウンタ
16b 候補カウンタ
16c、16e 判定部
17、33 巡回参照制御部
18、34 データ移動制御部
19 アドレス変換テーブル
20 管理情報テーブル
30 制御プログラム
Claims (12)
- 複数の記憶領域を含む記憶装置と、
複数の記憶領域を含むブロックのうち、書込まれたデータが無効とされた記憶領域を含む移動候補ブロックの数を計数する第1の計数部と、
前記ブロックのうち、各記憶領域にデータが書込まれていない予備ブロックの数を計数する第2の計数部と、
前記第1の計数部の計数値と前記第2の計数部の計数値との比較結果に応じて、前記移動候補ブロックから前記予備ブロックへデータを移動させる移動処理を開始するか否かを判定する判定部と、
前記判定部が前記移動処理を開始すると判定した場合は、前記移動候補ブロックの各記憶領域に書込まれたデータのうち、有効なデータのみを前記予備ブロックに移動させる移動部と
を有することを特徴とする情報処理装置。 - 前記判定部は、前記第2の計数部の計数値から前記第1の計数部の計数値を減算した値が所定の閾値以下となった場合は、前記移動処理を開始すると判定することを特徴とする請求項1に記載の情報処理装置。
- 前記第1の計数部は、データの更新に伴って更新前のデータが無効化された際に、前記更新前のデータが書込まれたブロックに含まれる記憶領域のうち書込まれたデータが無効とされた記憶領域の数が所定の閾値を超えた場合は、計数値に1を加算することを特徴とする請求項1または2に記載の情報処理装置。
- 前記第2の計数部は、前記予備ブロックに含まれる記憶領域のうち先頭となる記憶領域にデータが書込まれた場合は、計数値から1を減算することを特徴とする請求項1−3のいずれか1つに記載の情報処理装置。
- 前記移動部は、前記移動候補ブロックの各記憶領域に書込まれたデータのうち、全ての有効なデータを前記予備ブロックに移動させた場合は、前記移動候補ブロックの各記憶領域に書込まれたデータを消去し、
前記第1の計数部は、前記移動部が前記移動候補ブロックの各記憶領域に書込まれたデータを消去した場合は、計数値から1を減算し、
前記第2の計数部は、前記移動部が前記移動候補ブロックの各記憶領域に書込まれたデータを消去した場合は、計数値に1を加算する
ことを特徴とする請求項1−4のいずれか1つに記載の情報処理装置。 - 前記第1の計数部の計数値と前記第2の計数部の計数値との比較結果に応じて、前記記憶装置に対してデータを書込む処理の実行頻度を変更する書込部を有することを特徴とする請求項1−5のいずれか1つに記載の情報処理装置。
- 前記書込部は、前記第1の計数部の計数値と前記第2の計数部の計数値とが一致する場合は、前記記憶装置に対してデータを書込む処理を停止することを特徴とする請求項6に記載の情報処理装置。
- 前記書込部は、前記第2の計数部の計数値から前記第1の計数部の計数値を減算した値が所定の閾値以下である場合は、前記記憶装置に対してデータを書込む処理の実行頻度を所定の頻度よりも低くすることを特徴とする請求項6または7に記載の情報処理装置。
- 前記移動部は、データを識別する論理アドレスを選択し、選択した論理アドレスが示すデータが前記移動候補ブロックに含まれる記憶領域に格納されているか否かを判定し、前記データが前記移動候補ブロックに含まれる記憶領域に格納されていると判定した場合は、当該データを前記予備ブロックに含まれる記憶領域に移動させることを特徴とする請求項1−8のいずれか1つに記載の情報処理装置。
- 記憶装置に含まれる複数の記憶領域のうち一部の記憶領域を含んだブロックのうち、書込まれたデータが無効とされた記憶領域を含む移動候補ブロックの数を計数する第1の計数部と、
前記ブロックのうち、各記憶領域にデータが書込まれていない予備ブロックの数を計数する第2の計数部と、
前記第1の計数部の計数値と前記第2の計数部の計数値との比較結果に応じて、前記移動候補ブロックから前記予備ブロックへデータを移動させる移動処理を開始するか否かを判定する判定部と、
前記判定部が前記移動処理を開始すると判定した場合は、前記移動候補ブロックの各記憶領域に書込まれたデータのうち、有効なデータのみを前記予備ブロックに移動させる移動部と
を有することを特徴とする制御回路。 - コンピュータに、
記憶装置に含まれる複数の記憶領域のうち一部の記憶領域を含んだブロックのうち、書込まれたデータが無効とされた記憶領域を含む移動候補ブロックの数を計数し、
前記ブロックのうち、各記憶領域にデータが書込まれていない予備ブロックの数を計数し、
前記移動候補ブロックの数と前記予備ブロックの数との比較結果に応じて、前記移動候補ブロックから前記予備ブロックへデータを移動させる移動処理を開始するか否かを判定し、
前記移動処理を開始すると判定した場合は、前記移動候補ブロックの各記憶領域に書込まれたデータのうち、有効なデータのみを前記予備ブロックに移動させる
処理を実行させることを特徴とする制御プログラム。 - 情報処理装置が、
記憶装置に含まれる複数の記憶領域のうち一部の記憶領域を含んだブロックのうち、書込まれたデータが無効とされた記憶領域を含む移動候補ブロックの数を計数し、
前記ブロックのうち、各記憶領域にデータが書込まれていない予備ブロックの数を計数し、
前記移動候補ブロックの数と前記予備ブロックの数との比較結果に応じて、前記移動候補ブロックから前記予備ブロックへデータを移動させる移動処理を開始するか否かを判定し、
前記移動処理を開始すると判定した場合は、前記移動候補ブロックの各記憶領域に書込まれたデータのうち、有効なデータのみを前記予備ブロックに移動させる
処理を実行することを特徴とする制御方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013127040A JP2015001909A (ja) | 2013-06-17 | 2013-06-17 | 情報処理装置、制御回路、制御プログラム、および制御方法 |
US14/280,715 US20140372673A1 (en) | 2013-06-17 | 2014-05-19 | Information processing apparatus, control circuit, and control method |
EP14169085.9A EP2816482A1 (en) | 2013-06-17 | 2014-05-20 | Information processing apparatus, control circuit, and control method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013127040A JP2015001909A (ja) | 2013-06-17 | 2013-06-17 | 情報処理装置、制御回路、制御プログラム、および制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015001909A true JP2015001909A (ja) | 2015-01-05 |
Family
ID=50732055
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013127040A Pending JP2015001909A (ja) | 2013-06-17 | 2013-06-17 | 情報処理装置、制御回路、制御プログラム、および制御方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20140372673A1 (ja) |
EP (1) | EP2816482A1 (ja) |
JP (1) | JP2015001909A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018049522A (ja) * | 2016-09-23 | 2018-03-29 | 東芝メモリ株式会社 | メモリシステム及び制御方法 |
KR20180076425A (ko) * | 2016-12-27 | 2018-07-06 | 에스케이하이닉스 주식회사 | 컨트롤러 및 컨트롤러의 동작 방법 |
JP2019106174A (ja) * | 2017-12-14 | 2019-06-27 | インテル・コーポレーション | 記憶デバイスにおけるシステムタイムスタンプを用いたバックグラウンドデータ・リフレッシュ |
JP2020154853A (ja) * | 2019-03-20 | 2020-09-24 | 日立オートモティブシステムズ株式会社 | 電子制御装置 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9880743B1 (en) * | 2016-03-31 | 2018-01-30 | EMC IP Holding Company LLC | Tracking compressed fragments for efficient free space management |
US20180157557A1 (en) * | 2016-12-02 | 2018-06-07 | Intel Corporation | Determining reboot time after system update |
CN108509349B (zh) * | 2017-02-27 | 2022-10-14 | 得一微电子股份有限公司 | 一种nand flash的数据源区块回收方法及固态硬盘 |
CN109376095B (zh) * | 2018-12-04 | 2023-06-13 | 中国航空工业集团公司西安航空计算技术研究所 | 一种基于flash区域地址映射机制的垃圾回收方法 |
US11288007B2 (en) * | 2019-05-16 | 2022-03-29 | Western Digital Technologies, Inc. | Virtual physical erase of a memory of a data storage device |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100115188A1 (en) * | 2008-11-06 | 2010-05-06 | Chun-Kun Lee | Method for managing a memory apparatus, and associated memory apparatus thereof |
JP2011159044A (ja) * | 2010-01-29 | 2011-08-18 | Toshiba Corp | 不揮発性メモリのコントローラ及び不揮発性メモリの制御方法 |
US20110202578A1 (en) * | 2010-02-16 | 2011-08-18 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
JP2012068765A (ja) * | 2010-09-21 | 2012-04-05 | Tdk Corp | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 |
JP2012141946A (ja) * | 2010-12-16 | 2012-07-26 | Toshiba Corp | 半導体記憶装置 |
US20120254513A1 (en) * | 2011-04-04 | 2012-10-04 | Hitachi, Ltd. | Storage system and data control method therefor |
JP2013030081A (ja) * | 2011-07-29 | 2013-02-07 | Toshiba Corp | データ記憶装置、メモリ制御装置及びメモリ制御方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3251968B2 (ja) | 1992-01-20 | 2002-01-28 | 富士通株式会社 | 半導体記憶装置 |
US5915129A (en) * | 1994-06-27 | 1999-06-22 | Microsoft Corporation | Method and system for storing uncompressed data in a memory cache that is destined for a compressed file system |
US6621746B1 (en) * | 2002-02-27 | 2003-09-16 | Microsoft Corporation | Monitoring entropic conditions of a flash memory device as an indicator for invoking erasure operations |
JP2008146253A (ja) | 2006-12-07 | 2008-06-26 | Sony Corp | 記憶装置およびコンピュータシステム、並びに記憶装置のデータ処理方法 |
US8554983B2 (en) * | 2008-05-27 | 2013-10-08 | Micron Technology, Inc. | Devices and methods for operating a solid state drive |
US8327066B2 (en) * | 2008-09-30 | 2012-12-04 | Samsung Electronics Co., Ltd. | Method of managing a solid state drive, associated systems and implementations |
JP4802284B2 (ja) * | 2010-01-29 | 2011-10-26 | 株式会社東芝 | 半導体記憶装置及びその制御方法 |
US8438361B2 (en) * | 2010-03-10 | 2013-05-07 | Seagate Technology Llc | Logical block storage in a storage device |
US9411718B2 (en) * | 2012-12-21 | 2016-08-09 | Seagate Technology Llc | Method to apply fine grain wear leveling and garbage collection |
-
2013
- 2013-06-17 JP JP2013127040A patent/JP2015001909A/ja active Pending
-
2014
- 2014-05-19 US US14/280,715 patent/US20140372673A1/en not_active Abandoned
- 2014-05-20 EP EP14169085.9A patent/EP2816482A1/en not_active Withdrawn
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100115188A1 (en) * | 2008-11-06 | 2010-05-06 | Chun-Kun Lee | Method for managing a memory apparatus, and associated memory apparatus thereof |
JP2011159044A (ja) * | 2010-01-29 | 2011-08-18 | Toshiba Corp | 不揮発性メモリのコントローラ及び不揮発性メモリの制御方法 |
US20110202578A1 (en) * | 2010-02-16 | 2011-08-18 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
JP2011192260A (ja) * | 2010-02-16 | 2011-09-29 | Toshiba Corp | 半導体記憶装置 |
JP2012068765A (ja) * | 2010-09-21 | 2012-04-05 | Tdk Corp | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 |
JP2012141946A (ja) * | 2010-12-16 | 2012-07-26 | Toshiba Corp | 半導体記憶装置 |
US20120254513A1 (en) * | 2011-04-04 | 2012-10-04 | Hitachi, Ltd. | Storage system and data control method therefor |
JP2013030081A (ja) * | 2011-07-29 | 2013-02-07 | Toshiba Corp | データ記憶装置、メモリ制御装置及びメモリ制御方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018049522A (ja) * | 2016-09-23 | 2018-03-29 | 東芝メモリ株式会社 | メモリシステム及び制御方法 |
KR20180076425A (ko) * | 2016-12-27 | 2018-07-06 | 에스케이하이닉스 주식회사 | 컨트롤러 및 컨트롤러의 동작 방법 |
KR102671760B1 (ko) | 2016-12-27 | 2024-06-05 | 에스케이하이닉스 주식회사 | 컨트롤러 및 컨트롤러의 동작 방법 |
JP2019106174A (ja) * | 2017-12-14 | 2019-06-27 | インテル・コーポレーション | 記憶デバイスにおけるシステムタイムスタンプを用いたバックグラウンドデータ・リフレッシュ |
JP2020154853A (ja) * | 2019-03-20 | 2020-09-24 | 日立オートモティブシステムズ株式会社 | 電子制御装置 |
Also Published As
Publication number | Publication date |
---|---|
EP2816482A1 (en) | 2014-12-24 |
US20140372673A1 (en) | 2014-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11216185B2 (en) | Memory system and method of controlling memory system | |
JP2015001909A (ja) | 情報処理装置、制御回路、制御プログラム、および制御方法 | |
JP5687648B2 (ja) | 半導体記憶装置およびプログラム | |
US9342458B2 (en) | Cache allocation in a computerized system | |
JP2015001908A (ja) | 情報処理装置、制御回路、制御プログラム、および制御方法 | |
US9645922B2 (en) | Garbage collection in SSD drives | |
US10599345B2 (en) | Memory device that writes data into a block based on time passage since erasure of data from the block | |
US8825946B2 (en) | Memory system and data writing method | |
JP6167646B2 (ja) | 情報処理装置、制御回路、制御プログラム、および制御方法 | |
JP6102515B2 (ja) | 情報処理装置、制御回路、制御プログラム、および制御方法 | |
JP6179355B2 (ja) | 情報処理装置、データ転送制御方法及びデータ転送制御プログラム | |
JP2015191294A (ja) | メモリコントローラ、メモリシステム及びメモリ制御方法 | |
JP5967307B2 (ja) | 情報処理装置、制御回路、制御プログラム、及び制御方法 | |
JP5967308B2 (ja) | 情報処理装置、制御回路、制御プログラム、及び制御方法 | |
JP5253471B2 (ja) | メモリコントローラ | |
JP6132010B2 (ja) | 制御装置、制御プログラム、および制御方法 | |
JP2019045974A (ja) | 情報処理装置、情報処理プログラム及び情報処理方法 | |
JP2014085794A (ja) | 記憶装置およびメモリ制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160310 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161220 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170214 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170516 |