KR20060064055A - 메모리 제어 시스템 및 메모리 뱅크 리프레쉬 방법 - Google Patents

메모리 제어 시스템 및 메모리 뱅크 리프레쉬 방법 Download PDF

Info

Publication number
KR20060064055A
KR20060064055A KR1020067003698A KR20067003698A KR20060064055A KR 20060064055 A KR20060064055 A KR 20060064055A KR 1020067003698 A KR1020067003698 A KR 1020067003698A KR 20067003698 A KR20067003698 A KR 20067003698A KR 20060064055 A KR20060064055 A KR 20060064055A
Authority
KR
South Korea
Prior art keywords
refresh
memory
bank
control system
bit
Prior art date
Application number
KR1020067003698A
Other languages
English (en)
Other versions
KR100685547B1 (ko
Inventor
라이네르 호에레르
Original Assignee
인피니언 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니언 테크놀로지스 아게 filed Critical 인피니언 테크놀로지스 아게
Publication of KR20060064055A publication Critical patent/KR20060064055A/ko
Application granted granted Critical
Publication of KR100685547B1 publication Critical patent/KR100685547B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays

Abstract

메모리 제어기로부터 명령어 신호를 수신하는 메모리 장치의 여러 개의 메모리 뱅크를 리프레쉬하는 방법에 관한 것이다. 이러한 방법은 상기 메모리 장치에 의해 수신된 명령어 신호를 감시하는 단계와 상기 여러 개의 메모리 뱅크 중에서 상관없는 콘텐츠를 가진 특정 뱅크를 리프레쉬하는 데 사용되는 불필요한 전력 소모를 피하기 위해 상기 감시된 명령어 신호에 기초하여 상기 여러 개의 메모리 뱅크를 리프레쉬하는 단계를 포함한다.

Description

메모리 제어 시스템 및 메모리 뱅크 리프레쉬 방법{SELECTIVE BANK REFRESH}
본 발명은 메모리 시스템 분야에 관한 것으로, 특히 리프레쉬 동작을 수행하는 메모리 시스템에 관한 것이다.
데스크톱 컴퓨터와 배터리로 동작하는 노트북 컴퓨터와 같은 다양한 종류의 개인용 컴퓨터가 중앙 연산 처리 장치(central processing unit: CPU)와 CPU가 액세스하는 주 메모리를 포함하고 있다는 것은 잘 알려져 있다. CPU는 주 메모리에 실린 프로그램을 수행하고, 이어서 프로그램 수행을 통해 얻어진 결과를 주 메모리의 뱅크 내의 작업 영역에 기록함으로써 컴퓨터 처리를 수행한다.
주 메모리는 에스램(static random access memory: SRAM)과 디램(dynamic RAM)과 같은 램으로 구성된다. 디램은 단순한 셀 구조를 가지며 가격이 저렴하기 때문에 주 메모리용으로는 일반적으로 디램이 사용된다. 따라서, 이하에서는 종래의 디램 메모리 시스템을 중심으로 논의할 것이다.
주 메모리의 디램 메모리 셀은 매트릭스 구조로 정렬되어 있다. 메모리 셀 각각을 어드레싱하기 위해, 우선, 로우 어드레스(row address)와 함께 액티브 명령 어(Activate Command)가 발행되고, 다음으로 칼럼 어드레스와 함께 리드(read) 또는 라이트(write) 명령어가 발행된다. 디램 메모리 셀에서, 데이터는 커패시터에 전하로서 저장된다. 그래서, 데이터가 메모리 셀에 기록되어 확장된 기간 동안 잔류할 때, 커패시터로부터 전하가 누설되어 저장된 데이터가 손실된다. 이러한 데이터 손실을 방지하기 위해, 기록된 데이터는 정해진 시간 간격으로 리프레쉬/재 기록될 필요가 있다.
리프레쉬 동작은 특정 메모리 셀 로우를 액세스하여 해당 로우를 따라 모든 셀을 리프레쉬한다. 모든 로우 어드레스를 리프레쉬하기 위해, 리프레쉬 어드레스를 순차적으로 지정하는 리프레쉬 어드레스 카운터가 필요하다. 또한, 종래의 리프레쉬 동작은 리프레쉬 사이클을 제공하거나 정해진 기간에 리프레쉬를 요청한다.
메모리 콘텐츠를 리프레쉬하는 하나의 방법은 액티브-프리차지 명령어 시퀀스로 모든 로우를 연속적으로 액세스하는 것이다. 이러한 방법에서는, 리프레쉬 어드레스 카운터가 메모리 외부로부터 제공되어야 하는 리프레쉬 로우 어드레스를 지정하는 것이다.
기존의 두 번째 리프레쉬 동작은 일반적으로 오토리프레쉬로 알려진 것으로, 오토리프레쉬 명령어를 송출함으로써 리프레쉬 요청을 메모리에 제공하는 것이다. 리프레쉬 어드레스가 디램 내부의 어드레스 카운터에 의해 생성되므로 외부 어드레스 카운터는 필요 없다.
기존의 세 번째 리프레쉬 동작은 셀프-리프레쉬로, 이는 시스템의 나머지 부분의 전원이 심지어 오프되어 있더라도 디램 내의 데이터가 리프레쉬되도록 하는 것이다. 셀프-리프레쉬 동안에 내부 타이밍회로와 내부 어드레스 카운터는 저장된 데이터가 손상되지 않도록 충분히 짧은 시간 간격으로 모든 로우에 대한 리프레쉬 동작을 수행하도록 한다. 이는 리프레쉬 간의 시간 간격이 최적화될 수 있고 모든 다른 회로의 전원이 오프될 수 있기 때문에 아주 낮은 전력소모로도 가능하다.
도 1은 정상 리프레쉬 기능과 셀프-리프레쉬 기능을 갖는 종래의 컴퓨터 시스템(100)의 정렬을 설명하는 개략도이다. 디램 어레이(103)를 포함하는 디램 장치(102)와 메모리 제어기(104)는 버스(106)와 입출력(I/O) 장치(108)를 통해 서로 연결된다. 메모리 제어기(104)가 메모리를 액세스하는 동안에 리프레쉬 동작을 수행하며 메모리 제어기(104)의 일부를 형성하는 정상 리프레쉬 회로(110)와 글로벌 클럭(112)은 디램 장치(102) 외부에 위치한다. 비교적 느린 리프레쉬 동작을 수행하는 셀프-리프레쉬 회로(114)와 비교적 긴 간격 신호를 셀프-리프레쉬 회로(114)에 공급하는 내부 타이밍 생성기(116)는 디램 장치(102)의 내부에 위치한다. 또한, 디램 장치(102)의 리프레쉬를 위해 정상 리프레쉬 회로(110) 또는 셀프-리프레쉬 회로(114)를 선택하기 위한 스위치(118)가 제공된다.
스위치(118)가 셀프-리프레쉬 회로(114)를 선택하면, 전술한 바와 같이 디램 어레이(103) 내부의 모든 뱅크를 동시에 리프레쉬하거나 어떤 뱅크 또는 뱅크의 일부를 리프레쉬할 것인지를 외부적으로 프로그램하기 위해 종래의 셀프-리프레쉬 방법이 사용된다. 이는 해당 콘텐츠가 별 상관이 없기 때문에 리프레쉬할 필요가 없는 뱅크를 리프레쉬하는 상황을 초래할 수 있다. 이는 데이터가 결코 뱅크에 기록되지 않는 경우를 가정한다. 로우 어드레스를 활성화시키고 프리차지시키는 각각 의 리프레쉬 시퀀스가 에너지를 소모하기 때문에, 그러한 불필요한 리프레쉬 동작은 불필요한 전력 소모를 일으킨다.
본 발명의 첫 번째 측면은 메모리 제어 시스템에 관한 것으로, 이러한 메모리 제어 시스템은 메모리 제어기와 명령어 버스를 통해 상기 메모리 제어기에 연결된 메모리 장치를 포함하고 있으며, 명령어 신호들이 상기 메모리 제어기로부터 상기 메모리 장치로 전달된다. 상기 메모리는 장치는 여러 개의 메모리 뱅크와, 뱅크 리프레쉬 지정자 레지스터와, 상기 뱅크 리프레쉬 지정자에 연결되어 상기 명령어 신호들을 수신하고 상기 뱅크 리프레쉬 지정자 레지스터의 콘텐츠를 제어하는 명령어 복호화기를 포함한다. 여러 개의 메모리 뱅크와 상기 뱅크 리프레쉬 지정자 레지스터에 연결되며, 여러 개의 메모리 뱅크 중에서 상관없는 콘텐츠를 가진 특정 뱅크를 리프레쉬하는 데 사용되는 불필요한 전력 소모를 피하는 리프레쉬 회로를 포함한다.
본 발명의 두 번째 측면은 메모리 제어기로부터 명령어 신호를 수신하는 여러 개의 메모리 뱅크를 리프레쉬하는 방법에 관한 것이다. 이러한 리프레쉬 방법은 메모리 장치에 의해 수신된 명령어 신호를 감시하는 단계와, 상기 여러 개의 메모리 뱅크 중에서 상관없는 콘텐츠를 가진 특정 뱅크를 리프레쉬하는 데 사용되는 불필요한 전력 소모를 피하기 위해 상기 감시된 명령어 신호에 기초하여 상기 여러 개의 메모리 뱅크를 리프레쉬하는 단계를 포함하고 있다.
본 발명의 상기한 측면에 따르면 메모리 시스템의 셀프-리프레쉬 동안에 전력이 줄어드는 이점이 있다.
부수적인 목적 및 이점과 함께, 본 발명은 첨부된 도면과 관련된 이하의 상세한 설명을 참조하여 가장 잘 이해될 수 있을 것이다.
도 1은 정상 리프레쉬 회로와 셀프-리프레쉬 회로를 포함하는 기존의 메모리 장치의 실시예를 개략적으로 나타내는 도면,
도 2는 본 발명에 따른 메모리 시스템의 제 1 실시예를 개략적으로 나타내는 도면,
도 3은 도 2의 메모리 시스템과 함께 사용될 본 발명에 따른 리프레쉬 과정의 실시예를 나타내는 흐름도.
본 발명은 도 2 및 도 3에 도시한 동작 모드와 실시예를 살펴봄으로써 가장 잘 이해된다. 도 2에 도시한 바와 같이, 메모리 시스템(200)은 메모리 제어기(202)와 메모리 장치(204)를 포함하고 있다. 메모리 제어기(202)는 중앙 연산 처리 장치(도시 안 됨)에 의해 발행된 메모리 액세스 요청에 따라 메모리 장치(204)의 (리드 액세스와 라이트 액세스를 포함하는) 메모리 액세스를 수행한다.
메모리 제어기(202)와 메모리 장치(204)는 명령어 신호의 명령어 버스(205) 와, 어드레스 신호의 어드레스 버스(207)와, 데이터 신호, 클럭 신호(도시 안 됨) 그리고 데이터 스트로브 신호(도시 안 됨)의 데이터 버스(209)를 통해 서로 연결되어 있다.
메모리 제어기(202)는 전술한 것과 유사한 방법으로 정상 리프레쉬 동작을 수행하는 정상 리프레쉬 회로(206)를 구비하고 있다. 정상 리프레쉬 회로(206)는 명령어 버스(205)를 통해 메모리 장치(204)에 오토리프레쉬 신호를 전송함으로써 정해진 간격마다 정상 리프레쉬 사이클을 제공한다.
메모리 장치(204) 내에 셀프-리프레쉬 회로(210)와, 셀프-리프레쉬 타이머(214)와, 명령어 복호화기(216)와, 뱅크 리프레쉬 지정자 레지스터(212)가 포함되어 있다. 셀프-리프레쉬 회로(210)는 리프레쉬 사이클마다 리프레쉬될 로우 어드레스를 증가시키는 리프레쉬 어드레스 카운터와 리프레쉬 요청에 따라 로우 어드레스에 대한 액세스를 제어하는 제어기를 포함하고 있으므로, 메모리 콘텐츠가 손실되는 것을 피할 수 있도록 모든 로우가 주어진 기간 내에 리프레쉬된다. 어드레스 카운터는 모든 로우 어드레스를 다루며 가장 높은 로우 어드레스를 리프레쉬한 후에 가장 낮은 로우 어드레스의 리프레쉬를 재 시작한다. 포함된 리프레쉬 회로(210)는 대응하는 리프레쉬 요청에 따라"정상 리프레쉬" 동작과 "셀프-리프레쉬" 동작을 수행한다. 정상 리프레쉬 동작은 정상 리프레쉬 회로(206)로부터의 메모리 오토리프레쉬 요청에 반응하고 지정된 로우 어드레스를 액세스함으로써 실현된다.
셀프-리프레쉬 동작은 메모리 제어기(202)로부터의 개개의 명령어 시퀀스를 통해 메모리 장치(204)가 셀프-리프레쉬 모드로 들어가면 시작된다. 셀프-리프레 쉬 모드에서, 셀프-리프레쉬 요청은 셀프-리프레쉬 타이머(214)에 의해 트리거되는 매 정해진 기간에 메모리 제어기(202)로부터 셀프-리프레쉬 회로(210)로 발행된다. 최신의 메모리 장치에서, 그러한 셀프-리프레쉬 회로는 메모리 장치(204)의 모든 메모리 뱅크(208)에 대한 액티브/프리차지 시퀀스를 병렬로 이끈다. 본 발명에 사용할 수 있는 알려진 셀프-리프레쉬 회로의 예는 인피니언(Infineon)사가 제조 판매하는 부품번호 HYB25D25616OBT-6의 256Mbit-DDR-SDRAM이다.
도 2에 나타낸 바와 같이, 메모리 장치(204)는 명령어 복호화기(216) 및 셀프-리프레쉬 회로(210)와 통신하는 뱅크 리프레쉬 지정자 레지스터(212)를 포함한다. 레지스터(212)는 각 메모리 뱅크(208)에 대해 1비트를 가진다.
명령어 복호화기(216)는 메모리 뱅크(208)로 전해지는 모든 라이트 명령어를 감시하고 뱅크 리프레쉬 지정자 레지스터(212)의 콘텐츠를 제어한다. 추후 논의에서, i번째 메모리 뱅크에 대응하는 비트는 Bi로 나타내어질 것이다. 여기서 i는 0, 1, 2, ... n이다. 각각의 비트 Bi는 셀프-리프레쉬 동작 동안에 i번째 메모리 뱅크가 리프레쉬될지 여부를 식별한다. 각각의 비트 Bi는 오토리프레쉬 또는 셀프-리프레쉬의 어떠한 경우라도 i번째 메모리 뱅크가 리프레쉬될지 여부를 식별하도록 구현될 수도 있다. 예를 들어, 비트 Bi가 하이 상태에 있으면, i번째 메모리 뱅크가 리프레쉬 되어야한다. 비트 Bi가 로우 상태에 있으면, i번째 메모리 뱅크는 리프레쉬될 필요가 없다. 메모리 뱅크 i는 특별한 명령어 시퀀스에 의해 대응하는 비트 Bi의 마지막 리셋 또는 메모리 장치가 파워-업(power-up)된 이후에 데이터가 이 뱅크에 기록될 때마다 리프레쉬를 요구함으로써 지정된다.
뱅크 리프레쉬 지정자 레지스터(212)의 콘텐츠는 메모리 장치(204)의 파워-업 시퀀스 동안에 모두 초기 로우 레벨로 설정된다. 그 이후, 뱅크 리프레쉬 지정자 레지스터(212)의 콘텐츠는 메모리 장치(204)의 명령어 복호화기(216)에 의해 제어된다. 라이트 명령어가 메모리 장치(204)로 발행될 때마다, 명령어 복호화기(216)는 라이트 명령어를 복호화하고 또한 데이터가 기록될 뱅크 어드레스를 복호화한다. 다음으로, 명령어 복호화기(216)는 뱅크 리프레쉬 지정자 레지스터(212)내의 어드레싱된 뱅크의 해당 비트 Bi를 하이 레벨로 설정한다. 따라서, 명령어 복호화기(216)는 어떤 메모리 뱅크가 데이터를 포함하고 있는지를 식별하게 된다. 주로 확장된 모드 레지스터 세트로 지칭되는 명령어 시퀀스는 뱅크 리프레쉬 지정자 레지스터(212)의 모든 비트 또는 단일 비트를 로우 레벨로 프로그램/리셋시키는데에 사용될 수 있다. 그러므로, 명령어 시퀀스는 뱅크 리프레쉬 지정자 레지스터(212)를 프로그램 하여 각 메모리 뱅크(208)의 콘텐츠를 연관된 것과 리프레쉬할 필요가 없는 것으로 나타낸다.
셀프-리프레쉬 회로(210)는 뱅크 리프레쉬 지정자 레지스터(212)의 콘텐츠를 감시하고 뱅크 리프레쉬 지정자 레지스터(212)의 해당 비트 Bi가 하이 레벨로 설정될 때 그러한 뱅크에 대해서만 액티브/프리차지 시퀀스를 시작한다. 해당 비트 Bi가 로우인 뱅크에 대해서만, 셀프-리프레쉬 회로(210)는 해당 뱅크의 워드라인의 리프레쉬를 억제한다. 따라서, 회로(210)는 뱅크 리프레쉬 지정자 레지스터(212) 내의 해당 비트 Bi의 로우 레벨에 따라 리프레쉬할 필요가 없는 뱅크를 리프레쉬하는 데 사용되는 불필요한 전력 소모를 피할 수 있다. 회로(210)는 1) 셀프-리프레쉬 모드에서만 또는 2) 셀프-리프레쉬 및 오토리프레쉬 모드에서 뱅크 리프레쉬 지정자 레지스터(212)를 점검하는 방식으로 변경될 수 있다.
도 3에 도시한 바와 같이, 두 개의 병렬 프로세스는 각각의 구현 예로 셀프-리프레쉬와 오토리프레쉬 과정(300)을 제어한다. 두 개의 프로세스는 명령어 복호화기(216)를 포함하는 글로벌 제어 회로에 의해 수행된다. 서브 프로세서(302)는 뱅크 리프레쉬 지정자 레지스터(212)의 콘텐츠를 제어한다. 단계(304)에서 메모리 장치가 파워-업될 때, 단계(306)에서 레지스터의 모든 비트 Bi가 로우 레벨(로직 0과 동일)로 리셋 된다. 명령어 복호화기(216)에 의해 메모리 장치(204)에서 명령어가 검출될 때마다, 단계(308)에서는 검출된 명령어가 뱅크 리프레쉬 지정자 레지스터(212)에 대한 확장된 모드 레지스터 세트인지를 확인한다. 그렇다고 하면, 확장된 모드 레지스터 세트에 주어진 뱅크 어드레스는 단계(310)에서 명령어 복호화기(216)에 의해 복호화되고 뱅크 리프레쉬 지정자 레지스터(212)의 해당 비트 Bi는 단계(312)에서 역시 확장된 모드 레지스터 세트에서 주어진 값으로 설정 또는 리셋 된다. 검출된 명령어가 확장된 모드 레지스터 세트가 아니거나 비트가 단계(312)에서 설정/리셋 되었다면, 단계(314)에서 검출된 명령어가 라이트 명령어인지를 확인한다. 라이트 명령어가 검출되는 경우에, 단계(316)에서 뱅크 어드레스가 복호 화되고 해당 비트 Bi는 단계(318)에서 하이 레벨(로직 1과 동일)로 설정된다. 두 번째 병렬 서브-프로세스(320)는 리프레쉬 과정이다. 단계(322)에서 셀프-리프레쉬 또는 오토리프레쉬가 검출될 때마다, 셀프-리프레쉬 회로는 리프레쉬 동작 동안에 뱅크의 로우가 활성화되기 전에 단계(324)에서 뱅크-리프레쉬 지정자 레지스터의 콘텐츠를 읽어낸다. 이어서, 단계(326)에서 뱅크-리프레쉬 지정자 레지스터의 해당 비트 Bi이 로우 레벨(로직 0과 동일)을 가지는 뱅크들만 리프레쉬된다.
상기 프로세스(300)의 설명에 따라, 디램 설계자나 일반 로직 설계자가 삼성, 마이크론, 엘피다(Elpida) 및 인피니언과 같은 벤더들이 생산하는 종래의 디램을 기반으로 메모리 제어기(202)와 메모리 장치(204)를 설계하는 것은 매우 쉽다.
앞서 기술한 내용은 본 발명을 설명하기 위한 것으로 본 발명을 제한하는 것으로 해석되어서는 안 된다. 첨부한 청구범위에서 설명한 바와 같은 범주에서 출발하지 않더라도 본 발명에 많은 추가, 대체 및 다른 변경이 가해질 수 있다.

Claims (25)

  1. 메모리 제어기와,
    명령어 버스를 통해 상기 메모리 제어기에 연결된 메모리 장치 - 명령어 신호들은 상기 메모리 제어기로부터 상기 메모리 장치로 전달됨 - 를 포함하며,
    상기 메모리 장치는,
    여러 개의 메모리 뱅크와,
    뱅크 리프레쉬 지정자 레지스터와,
    상기 뱅크 리프레쉬 지정자에 연결되어 상기 명령어 신호들을 수신하고, 상기 뱅크 리프레쉬 지정자 레지스터의 콘텐츠를 제어하는 명령어 복호화기와,
    상기 여러 개의 메모리 뱅크와 상기 뱅크 리프레쉬 지정자 레지스터에 연결되어, 상기 여러 개의 메모리 뱅크 중에서 상관없는 콘텐츠를 가진 특정 뱅크를 리프레쉬하는 데 사용되는 불필요한 전력 소모를 피하는 리프레쉬 회로를 포함하는
    메모리 제어 시스템.
  2. 제 1 항에 있어서,
    상기 리프레쉬 회로는 상기 메모리 뱅크가 내부에 기록된 데이터를 가진 경우에만 상기 여러 개의 메모리 뱅크를 리프레쉬하는
    메모리 제어 시스템.
  3. 제 1 항에 있어서,
    상기 메모리 제어기는 상기 명령어 버스를 통해 상기 메모리 장치에 오토리프레쉬 신호를 전달하는 정상 리프레쉬 회로를 포함하는
    메모리 제어 시스템.
  4. 제 1 항에 있어서,
    상기 리프레쉬 회로는,
    리프레쉬 사이클 동안에 리프레쉬될 로우 어드레스를 증가시키는 리프레쉬 어드레스 카운터와,
    리프레쉬 요청에 따라 리프레쉬될 것으로 요청된 로우 어드레스에 대한 액세스를 제어하는 제어기를 포함하는
    메모리 제어 시스템.
  5. 제 1 항에 있어서,
    상기 뱅크 리프레쉬 지정자 레지스터는 상기 메모리 장치의 상기 여러 개의 메모리 뱅크 중에서 각각의 뱅크에 대응하는 하나씩의 비트를 포함하되, 상기 비트는 상기 여러 개의 메모리 뱅크 중에서 대응하는 하나의 뱅크가 리프레쉬 동작 동 안에 리프레쉬되어야 하는지를 지정하는 값을 갖는
    메모리 제어 시스템.
  6. 제 5 항에 있어서,
    상기 비트는 상기 대응하는 메모리 뱅크가 내부에 기록된 데이터를 갖는지를 지정하는 값을 갖는
    메모리 제어 시스템.
  7. 제 6 항에 있어서,
    상기 복호화기는 상기 명령어와 그 뱅크 어드레스들을 복호화하고 상기 복호화에 의존하는 상기 비트의 상기 값을 설정하는
    메모리 제어 시스템.
  8. 제 1 항에 있어서,
    상기 리프레쉬 회로는 상기 뱅크 리프레쉬 지정자 레지스터를 감시하여, 상기 비트가 하이 레벨로 설정될 때 상기 여러 개의 메모리 뱅크 중의 하나에 대한 액티브/프리차지 시퀀스를 시작하는
    메모리 제어 시스템.
  9. 제 8 항에 있어서,
    상기 리프레쉬 회로는 셀프-리프레쉬 모드의 경우에만 상기 뱅크 리프레쉬 지정자 레지스터를 감시하는
    메모리 제어 시스템.
  10. 제 8 항에 있어서,
    상기 리프레쉬 회로는 셀프-리프레쉬 모드와 오토리프레쉬 모드 모두에서 상기 뱅크 리프레쉬 지정자 레지스터를 감시하는
    메모리 제어 시스템.
  11. 제 5 항에 있어서,
    상기 리프레쉬 동작은 오토리프레쉬 동작인
    메모리 제어 시스템.
  12. 제 5 항에 있어서,
    상기 리프레쉬 동작은 셀프-리프레쉬 동작인
    메모리 제어 시스템.
  13. 제 1 항에 있어서,
    상기 메모리 제어기는 정상 리프레쉬 회로를 포함하는
    메모리 제어 시스템.
  14. 제 1 항에 있어서,
    상기 뱅크 리프레쉬 지정자 레지스터는 프로그래밍가능한
    메모리 제어 시스템.
  15. 메모리 제어기로부터 명령어 신호를 수신하는 여러 개의 메모리 뱅크를 리프레쉬하는 방법에 있어서,
    메모리 장치에 의해 수신된 명령어 신호를 감시하는 단계와,
    상기 여러 개의 메모리 뱅크 중에서 상관없는 콘텐츠를 가진 특정 뱅크를 리 프레쉬하는 데 사용되는 불필요한 전력 소모를 피하기 위해 상기 감시된 명령어 신호에 기초하여 상기 여러 개의 메모리 뱅크를 리프레쉬하는 단계를 포함하는
    메모리 뱅크 리프레쉬 방법.
  16. 제 15 항에 있어서,
    상기 감시 단계는,
    상기 메모리 장치에 의해 라이트 명령어가 수신되었는지를 결정하는 단계와,
    상기 여러 개의 메모리 뱅크 중의 하나가 내부에 저장된 데이터를 포함하는 지를 지정하는 단계를 포함하는
    메모리 뱅크 리프레쉬 방법.
  17. 제 15 항에 있어서,
    상기 리프레쉬 단계는 셀프-리프레쉬 동작인
    메모리 뱅크 리프레쉬 방법.
  18. 제 15 항에 있어서,
    상기 리프레쉬 단계는 오토리프레쉬 동작인
    메모리 뱅크 리프레쉬 방법.
  19. 제 15 항에 있어서,
    뱅크 리프레쉬 지정자 레지스터의 한 비트를 상기 감시 단계에 따라 달라지는 값으로 설정하는 단계를 더 포함하고,
    상기 여러 개의 메모리 뱅크를 리프레쉬하는 상기 단계는 상기 비트의 상기 값에 의존하는
    메모리 뱅크 리프레쉬 방법.
  20. 제 19 항에 있어서,
    상기 비트는 상기 여러 개의 메모리 뱅크가 파워-업(power-up)될 때 로우 값으로 리셋 되는
    메모리 뱅크 리프레쉬 방법.
  21. 제 19 항에 있어서,
    상기 비트의 상기 값이 하이이면 상기 리프레쉬 단계를 실행하는
    메모리 뱅크 리프레쉬 방법.
  22. 제 19 항에 있어서,
    상기 비트의 상기 값이 로우이면 상기 리프레쉬 단계를 실행하지 않는
    메모리 뱅크 리프레쉬 방법.
  23. 제 19 항에 있어서,
    상기 감시 단계는,
    상기 메모리 장치에 발행되는 모든 라이트 명령어를 복호화하는 단계와,
    데이터가 기록되는 뱅크 어드레스를 복호화하는 단계를 포함하는
    메모리 뱅크 리프레쉬 방법.
  24. 제 23 항에 있어서,
    상기 비트를 하이 레벨로 설정하는 단계를 더 포함하는
    메모리 뱅크 리프레쉬 방법.
  25. 제 23 항에 있어서,
    통상, 확장된 모드 레지스터 세트로 지칭되는 특정 명령어 시퀀스를 통해 상 기 비트를 로우 레벨로 리셋시키는 단계를 더 포함하는
    메모리 뱅크 리프레쉬 방법.
KR1020067003698A 2003-09-30 2004-09-21 메모리 제어 시스템 및 메모리 뱅크 리프레쉬 방법 KR100685547B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/674,905 US6956782B2 (en) 2003-09-30 2003-09-30 Selective bank refresh
US10/674,905 2003-09-30

Publications (2)

Publication Number Publication Date
KR20060064055A true KR20060064055A (ko) 2006-06-12
KR100685547B1 KR100685547B1 (ko) 2007-02-22

Family

ID=34376980

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067003698A KR100685547B1 (ko) 2003-09-30 2004-09-21 메모리 제어 시스템 및 메모리 뱅크 리프레쉬 방법

Country Status (7)

Country Link
US (2) US6956782B2 (ko)
EP (1) EP1625590B1 (ko)
JP (1) JP2007503069A (ko)
KR (1) KR100685547B1 (ko)
CN (1) CN1856837A (ko)
DE (1) DE602004002300T2 (ko)
WO (1) WO2005041198A1 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100543914B1 (ko) * 2003-04-30 2006-01-23 주식회사 하이닉스반도체 리프레쉬 동작시 피크 전류를 줄일 수 있는 반도체 메모리장치
US6956782B2 (en) * 2003-09-30 2005-10-18 Infineon Technologies Ag Selective bank refresh
US7345940B2 (en) * 2003-11-18 2008-03-18 Infineon Technologies Ag Method and circuit configuration for refreshing data in a semiconductor memory
US7392339B2 (en) * 2003-12-10 2008-06-24 Intel Corporation Partial bank DRAM precharge
US7583551B2 (en) 2004-03-10 2009-09-01 Micron Technology, Inc. Power management control and controlling memory refresh operations
US7342841B2 (en) * 2004-12-21 2008-03-11 Intel Corporation Method, apparatus, and system for active refresh management
KR100607334B1 (ko) * 2004-12-30 2006-08-01 주식회사 하이닉스반도체 슈도 에스램의 리프레쉬 제어 회로
KR100642759B1 (ko) * 2005-01-28 2006-11-10 삼성전자주식회사 선택적 리프레쉬가 가능한 반도체 메모리 디바이스
KR100665901B1 (ko) * 2005-03-31 2007-01-11 주식회사 하이닉스반도체 반도체 기억 소자의 개별 뱅크 리프레쉬 회로 및 방법
US7457185B2 (en) * 2005-09-29 2008-11-25 Hynix Semiconductor Inc. Semiconductor memory device with advanced refresh control
KR100706830B1 (ko) * 2005-10-19 2007-04-13 주식회사 하이닉스반도체 반도체 메모리의 액티브 구간 제어장치 및 방법
US7492656B2 (en) 2006-04-28 2009-02-17 Mosaid Technologies Incorporated Dynamic random access memory with fully independent partial array refresh function
DE102006040399B4 (de) * 2006-08-29 2010-10-21 Qimonda Ag Vorrichtung zur Erneuerung von Speicherinhalten
US20080056051A1 (en) * 2006-08-31 2008-03-06 Peter Mayer Memory with memory banks and mode registers and method of operating a memory
US8095725B2 (en) 2007-12-31 2012-01-10 Intel Corporation Device, system, and method of memory allocation
US7859932B2 (en) * 2008-12-18 2010-12-28 Sandisk Corporation Data refresh for non-volatile storage
JP2012522311A (ja) * 2009-03-30 2012-09-20 ラムバス・インコーポレーテッド マージドメモリコマンドプロトコルをサポートするメモリシステム、コントローラ、およびデバイス
WO2013183155A1 (ja) * 2012-06-07 2013-12-12 富士通株式会社 選択的にメモリのリフレッシュを行う制御装置
KR102321793B1 (ko) 2015-08-12 2021-11-08 삼성전자주식회사 플렉시블 리프레쉬 스킵 영역을 운영하는 반도체 메모리 장치
US10878879B2 (en) * 2017-06-21 2020-12-29 Mediatek Inc. Refresh control method for memory system to perform refresh action on all memory banks of the memory system within refresh window
US10332582B2 (en) 2017-08-02 2019-06-25 Qualcomm Incorporated Partial refresh technique to save memory refresh power
FR3104277B1 (fr) * 2019-12-04 2022-05-06 St Microelectronics Grenoble 2 gestion de mémoire pour économiser de l’énergie
US11379367B2 (en) * 2020-11-19 2022-07-05 Micron Technology, Inc. Enhancement for activation and deactivation of memory address regions
US11880572B2 (en) * 2021-09-15 2024-01-23 Adp, Inc. Cache refresh system and processes
US20230342048A1 (en) * 2022-04-21 2023-10-26 Micron Technology, Inc. Self-Refresh Arbitration

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4357686A (en) 1980-09-24 1982-11-02 Sperry Corporation Hidden memory refresh
US5122988A (en) * 1989-09-21 1992-06-16 Schlumberger Tecnologies, Inc. Data stream smoothing using a FIFO memory
US5148546A (en) 1991-04-22 1992-09-15 Blodgett Greg A Method and system for minimizing power demands on portable computers and the like by refreshing selected dram cells
US5790831A (en) * 1994-11-01 1998-08-04 Opti Inc. VL-bus/PCI-bus bridge
JP3714489B2 (ja) * 1995-03-03 2005-11-09 株式会社日立製作所 ダイナミック型ｒａｍとメモリモジュール
JP2792486B2 (ja) * 1995-10-27 1998-09-03 日本電気株式会社 半導体記憶装置
US6167484A (en) * 1998-05-12 2000-12-26 Motorola, Inc. Method and apparatus for leveraging history bits to optimize memory refresh performance
JP2002352579A (ja) * 2001-05-25 2002-12-06 Sony Corp 情報記憶装置及び方法、メモリユニット、記録媒体、並びにプログラム
JP2002373489A (ja) 2001-06-15 2002-12-26 Mitsubishi Electric Corp 半導体記憶装置
JP2003297080A (ja) * 2002-03-29 2003-10-17 Mitsubishi Electric Corp 半導体記憶装置
KR100455393B1 (ko) * 2002-08-12 2004-11-06 삼성전자주식회사 리프레시 플래그를 발생시키는 반도체 메모리 장치 및반도체 메모리 시스템.
JP2004259343A (ja) 2003-02-25 2004-09-16 Renesas Technology Corp 半導体記憶装置
US6956782B2 (en) * 2003-09-30 2005-10-18 Infineon Technologies Ag Selective bank refresh

Also Published As

Publication number Publication date
DE602004002300D1 (de) 2006-10-19
DE602004002300T2 (de) 2007-09-20
CN1856837A (zh) 2006-11-01
US20050068826A1 (en) 2005-03-31
US20060087902A1 (en) 2006-04-27
EP1625590A1 (en) 2006-02-15
US6956782B2 (en) 2005-10-18
US7193919B2 (en) 2007-03-20
WO2005041198A1 (en) 2005-05-06
JP2007503069A (ja) 2007-02-15
KR100685547B1 (ko) 2007-02-22
EP1625590B1 (en) 2006-09-06

Similar Documents

Publication Publication Date Title
KR100685547B1 (ko) 메모리 제어 시스템 및 메모리 뱅크 리프레쉬 방법
US10311937B2 (en) Method and apparatus for precharge and refresh control
JP5063041B2 (ja) 向上されたリフレッシュメカニズムを有するダイナミック半導体メモリ
US6195303B1 (en) Clock-based transparent refresh mechanisms for DRAMS
US20100037014A1 (en) Memory device, memory system and dual port memory device with self-copy function
KR19990078379A (ko) 디코딩 오토리프레시 모드를 가지는 디램
JP2007095054A (ja) 命令によるメモリ装置の調停
US7068566B2 (en) Semiconductor memory device capable of outputting data when a read request not accompanied with an address change being issued
US7433261B2 (en) Directed auto-refresh for a dynamic random access memory
JP2003007054A (ja) 半導体記憶装置
US20220270662A1 (en) Memory device and operating method thereof
US7345940B2 (en) Method and circuit configuration for refreshing data in a semiconductor memory
US6028805A (en) Volatile memory and embedded dynamic random access memory
US7298661B2 (en) Semiconductor memory device
US10325643B2 (en) Method of refreshing memory device and memory system based on storage capacity
US7263021B2 (en) Refresh circuit for use in semiconductor memory device and operation method thereof
US6847573B2 (en) Synchronous SRAM-compatible memory device including DRAM array with internal refresh
US20050078538A1 (en) Selective address-range refresh
KR20030076052A (ko) 디램 셀을 사용하고 에스램 호환이 가능하며, 페이지억세스 구동이 가능한 반도체 메모리 장치 및 그 구동 방법
KR19990070522A (ko) 디램 및 이를 포함하는 시스템
JPH09320263A (ja) 半導体記憶装置およびそのリフレッシュ制御方法
KR20030091431A (ko) 감소된 랜덤 억세스 타임을 갖는 비동기 반도체 메모리장치 및 그에 따른 랜덤 억세스 타임 감소방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130201

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140206

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150205

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee