KR20030091431A - 감소된 랜덤 억세스 타임을 갖는 비동기 반도체 메모리장치 및 그에 따른 랜덤 억세스 타임 감소방법 - Google Patents

Abstract

디램 타입의 메모리 셀을 가지며, 셀 데이터 보존을 위해 칩 외부의 명령이나 내부회로로부터 제공되는 내부 리퀘스트에 응답하여 리프레쉬 동작을 행하는 반도체 메모리 장치는, 로우 디코딩 동작을 리프레쉬 리퀘스트 신호에 기준하여 바로 수행하고, 상기 로우 디코딩 경로와는 상이하게 외부 명령에 의해 인에이블되는 리프레쉬 블록킹 신호와 상기 리프레쉬 리퀘스트 신호를 특정시간만큼 지연한 신호를 서로 비교하여 실제의 리프레쉬 동작에 필요한 워드라인의 구동여부를 판별하는 리프레쉬 수행부를 구비함에 의해, 리프레쉬 인폼이 인에이블되는 시점에서 리프레쉬 로우 디코딩 동작이 이미 다 끝나게 되어 전체적인 노말 오퍼레이션 억세스 타임이 리프레쉬 디코딩 타임만큼 줄어드는 효과가 있다.

Description

감소된 랜덤 억세스 타임을 갖는 비동기 반도체 메모리 장치 및 그에 따른 랜덤 억세스 타임 감소방법 {asynchronous semiconductor memory device having minimizied radom access time and method therefore}

본 발명은 반도체 소자에 관한 것으로, 특히 감소된 랜덤 억세스 타임을 갖는 비동기 반도체 메모리 장치 및 그에 따른 랜덤 억세스 타임 감소방법에 관한 것이다.

다양한 종류의 반도체 장치중에서 DRAM은 높은 셀 효율(efficiency) 및 높은생산성을 가짐으로 인해 현재까지 여러 전자적 응용 분야에서 데이터 저장장치로서 다양하게 사용되어지고 있다. DRAM 구조(structure)가 높은 셀 효율을 가질 수 있는 것은 데이터를 저장하는 단위 메모리 셀이 하나의 트랜지스터(Transistor)와 하나의 캐패시터(capacitance)로 이루어진 것에 기인되며, 이는 타의 메모리 장치 예컨대 SRAM등의 메모리 셀에 비하여 단위 셀당 칩내의 점유면적이 작고 구조가 간단히 되어있다.

이와 같이, 하나의 억세스 트랜지스터와 스토리지 캐패시터로 이루어진 진 DRAM 셀은 캐패시터에 저장된 전하의 누설에 기인하여 리프레쉬라는 동작을 필요로 한다. 즉, 캐패시터에 저장된 전하의 전위는 캐패시터의 구조 특성상 현실적으로 존재할 수 밖에 없는 누설 소오스(leakage source)에 의해 일정시간 뒤엔 초기 저장된 전위값보다 낮아진다. 따라서, 리드동작의 페일(Fail)을 유발할 수 있기 때문에 주기적으로 메모리 셀을 억세스하여 캐패시터에 저장된 데이터를 초기 저장된 값으로 증폭시키는 동작이 수행되어야만 데이터가 보존될 수가 있다.

상기한 리프레쉬 동작은 반도체 메모리 장치의 사용자 입장에서는 불필요한 동작구간으로 볼 수 있고, 또 이러한 리프레쉬 동작의 보장은 칩셋(Chipset)설계의 복잡성과 보다 효과적인 타이밍 발생(timing generation)의 제약조건으로 작용하게 된다.

최근 들어 SRAM 인터페이스(interface)에 DRAM 셀을 이용한 의사(pseudo) SRAM 계열의 장치들이 여러 곳에서 연구되고 상품화 되어지고 있다. 이 중에서 의사 SRAM 계열은 리프레쉬를 위한 핀(Pin)을 따로 두어 콘트롤러가 리프레쉬에 대한고려를 별도로 하여야만 하고, 이는 곧 위에서 서술한 타이밍 로스(timing loss)를 유발 시킨다.

이에 따라 칩셋 콘트롤러(Chipset controller)입장에서 리프레쉬동작을 위한 별도의 타이밍 구간을 필요하지 않도록 하는 구조를 갖는 장치들이 연구되어지고 있다. 그러한 구조를 갖는 장치는 실장 타이밍에서 칩셋이 인가하는 오퍼레이션을 위한 타이밍과 독립적으로 발생하는 리프레쉬 리퀘스트의 처리를 위해 셀의 억세스를 위해 할당된 시간(tRC) 안에서 리프레쉬와 노말 억세스 모두를 처리할 수 있는 타이밍 공간을 할당하고 있다. 이에 따라, tRC는 실제 셀 억세스에 필요한 시간은 30~35ns 이면 충분함에도 불구하고 70ns 이상으로 설정되어야만 한다. 실제로 셀 데이터 보존을 위한 리프레쉬동작은 유효(valid) 셀 억세스 주기대비 긴 주기를 가지고 리퀘스트가 들어오기 때문에 대부분의 할당된 리프레쉬 타임 구간에서는 리프레쉬 동작이 일어나지 않는다. 이는 또 다른 측면에서의 타이밍 로스라고 볼 수 있다. 하지만 상기한 바와 같이 1 tRC 안에서 리프레쉬용 타이밍 구간과 셀 억세스용 타이밍 구간을 모두 할당할 수 밖에 없었던 것은 DRAM 셀 구조에서의 한계에 그 원인이 있다. 즉 리프레쉬동작이 일어나는 중간에 유효 셀 억세스가 동일한 BL/SA을 쓰는 셀에 대해 인가될 경우 (순서는 뒤바뀐 경우도 마찬가지임) 동일한 BL/SA에 서로 다른 셀 데이터들이 인에이블된 워드라인들을 통해 연결되어 페일을 유발시키게 된다. 이러한 상황을 피해간다고 하더라도 BL 이퀄라이징(equalizing)동작에서의 페일도 충분히 일어날 수 있는 조건이 된다.

여태까지 서술한 바와 같이, SRAM과 같은 리프레쉬 명령이 없는 응용필드(application field)에서 DRAM 셀을 쓴 장치를 SRAM과 동일하게 인식시키기 위한 리프레쉬 처리 방법에 있어, 하나의 사이클 타임(cycle time)안에 두번의 코어(core)억세스를 하는 경우에 스피드의 손실이 커진다.

도 1은 종래의 방법에 따른 리프레쉬 콘트롤의 동작 타이밍도이다. 실제 비동기(asynchronous)로 발생하는 노말 억세스 코멘드와 리프레쉬 리퀘스트의 시점이 거의 동시에 일어날 경우에 2 코어 억세스가 필요하고, 그 이외의 경우는 노말 억세스 타임을 짧게 할 수 있다. 하지만, 가장 느린 스피드를 보이는 경우의 스피드 값이 그 장치의 스펙을 결정하므로, 최악의 타이밍 조건(worst timing condition)에서의 스피드를 줄이는 것이 가장 큰 이슈가 된다.

도 1과 같은 기존의 방법에서는 리프레쉬 리퀘스트를 나타내는 SRFHB 신호의 폴링에지(falling edge)와 노말 억세스 인폼(inform)을 나타내는 NERFH 신호와의 비교를 통해 비동기(asynchronous)적으로 두 동작간의 제어에 있어서 리프레쉬를 수행할지의 유무가 결정되므로, 전체적인 노말 오퍼레이션 억세스 타임이 비교적 길다는 문제점을 갖는다.

따라서, 본 발명의 목적은 종래의 문제를 해결할 수 있는 감소된 랜덤 억세스 타임을 갖는 비동기 반도체 메모리 장치 및 그에 따른 랜덤 억세스 타임 감소방법을 제공함에 있다.

본 발명의 다른 목적은 리프레쉬 인폼이 인에이블되는 시점에서 리프레쉬 로우 디코딩 동작이 이미 다 끝나도록 하여 전체적인 노말 오퍼레이션 억세스 타임이 리프레쉬 디코딩 타임만큼 줄어들 수 있는 반도체 메모리 장치 및 그에 따른 방법을 제공함에 있다.

상기한 목적을 달성하기 위한 본 발명에 따라, 디램 타입의 메모리 셀을 가지며, 셀 데이터 보존을 위해 칩 외부의 명령이나 내부회로로부터 제공되는 내부 리퀘스트에 응답하여 리프레쉬 동작을 행하는 반도체 메모리 장치는, 로우 디코딩 동작을 리프레쉬 리퀘스트 신호에 기준하여 바로 수행하고, 상기 로우 디코딩 경로와는 상이하게 외부 명령에 의해 인에이블되는 리프레쉬 블록킹 신호와 상기 리프레쉬 리퀘스트 신호를 특정시간만큼 지연한 신호를 서로 비교하여 실제의 리프레쉬 동작에 필요한 워드라인의 구동여부를 판별하는 리프레쉬 수행부를 구비함을 특징으로 한다.

도 1은 종래 기술에 의한 리프레쉬 콘트롤의 동작 타이밍도

도 2 내지 도 4는 본 발명에 실시 예들에 따른 리프레쉬 콘트롤의 동작 타이밍도들

도 5는 본 발명에 따른 반도체 메모리 장치의 리프레쉬 처리 관련 회로블록도

이하에서는 본 발명에 따른 감소된 랜덤 억세스 타임을 갖는 비동기 반도체 메모리 장치 및 그에 따른 랜덤 억세스 타임 감소방법에 대한 바람직한 실시 예가 첨부한 도면을 참조로 상세히 설명될 것이다.

본 발명에서는 기존 방법에서의 리프레쉬 리퀘스트와 노말 코멘드 인폼과의 비교에 의한 리프레쉬 수행 여부의 결정에 있어, 비교수단을 리프레쉬 리퀘스트 가 아닌 리프레쉬 리퀘스트 기준으로 로우 디코딩이 완료된 이후 셀 트랜지스터의 억세스 여부를 최종적으로 결정짓는 워드라인의 인에이블 여부를 짓는 신호로 하고,이 신호의 발생시점을 리프레쉬 동작과 노말 액티브동작에서 서로 다르게 함으로써, 비동기적인 노말 억세스와 리프레쉬 리퀘스트 간의 비교에 의한 스피드 손실분을 줄이는 방법에 대하여 설명하고자 한다. 그로 인해 얻을 수 있는 스피드 게인(speed gain)은 리프레쉬 경우의 로우 디코딩 타임(row decoding time)정도의 값이 된다.

기존 방법의 문제점에서 지적하였듯이 노말 억세스 스피드를 결정짓는 요소들 중 리프레쉬 리퀘스트와 노말 억세스 코멘드가 거의 비슷한 시기에 인가되고 인터날 리프레쉬가 수행되는 타이밍의 경우가 스피드 한계(speed limit)가 된다.

먼저, 도 5는 본 발명에 따른 반도체 메모리 장치의 블록 다이아 그램이다. 도면을 참조하면, 리프레쉬 어드레스 카운터(2), 리프레쉬 콘트롤부(4), 리프레쉬 펄스 발생기(6), 리프레쉬 리퀘스트 발생기(8), 리프레쉬 리퀘스트 제어부(10), 리프레쉬 발생기(12), 리프레쉬 타이머(14), 어드레스 버퍼 및 어드레스 회로(16), 라이트 어드레스 레지스터(28), 멀티플렉서(18), 로우 프리 디코더(20), 컬럼 프리 디코더(22), 로우 디코더(24), 메모리 셀 어레이(26), 컬럼 디코더(40), 어드레스 천이 회로(30), 라이트 인에이블 버퍼 및 라이트 회로(32), 펄스 제어회로(34), 컬럼 프리디코더(36), 메인 펄스 발생기(38), 센스 앰프 및 라이트 드라이버(44), 멀티플렉서(46), 데이터 입력 레지스터(48), 데이터 입력버퍼(52), 데이터 출력버퍼(50)로 구성된다. 상기한 구성에서, 리프레쉬 어드레스 카운터(2), 리프레쉬 콘트롤부(4), 리프레쉬 펄스 발생기(6), 리프레쉬 리퀘스트 발생기(8), 리프레쉬 리퀘스트 제어부(10), 리프레쉬 발생기(12), 및 리프레쉬 타이머(14) 블록은 리프레쉬 수행부에 포함된다.

도 2는 본 발명에 따른 노말 억세스가 프리차아지 타임(precharge time)의 확보를 위해 가장 늦어질 수 있는 경우에 도 5에 의해 발생되는 내부 신호 제어 타이밍도이다. 기존 방법에서는 리프레쉬나 노말 액티베이션(normal activation)의 경우에 모두 같은 워드라인 제어회로를 공유하였다.

그렇지만, 본 발명에서는 종래의 방법과는 달리, 리프레쉬의 경우 리프레쉬 디코딩 경로(decoding path)와 워드라인 인에이블 경로(enable path)가 다른 경로를 따르게 하였다. 기존 방법의 경우에서는 도 2 에 도시된 신호 RFHTD 와 PSTD_REF가 동일 시점에 발생하여 리프레쉬 로우 어드레스 디코딩(row address decoding)에 필요한 시간만큼 확보한 뒤 워드라인이 인에이블되어 코어 오퍼레이션이 진행 되도록 되어 있었다. 이에 비해 본 발명의 경우에서는 리프레쉬 로우 어드레스 디코딩의 기준신호인 "RFHTD"를 도 5의 리프레쉬 REQP발생기(12)에 의해 발생시키고 이를 기준으로 부스팅 마진이 충분히 확보될 수 있는 정도의 딜레이 경로를 거친 후 논리 상태 "L"로 인에이블되는 리프레쉬 리퀘스트 발생기(8)의 출력 "REQ_REFB" 신호 (리프레쉬 동작구간을 나타내는 "PRFH" 신호가 디스에이블되면 리셋)와, 노말 억세스 코멘드에 의해 상태 "H"로 인에이블되는 "NERFH" (리프레쉬 블록킹 신호) 신호 두 가지에 의해 리프레쉬의 실제 수행 여부를 결정한다. 이러한 방법을 통해 얻게 되는 이점은 노말 억세스 인폼인 "NERFH" 와 비교되는 리프레쉬 인폼이 인에이블되는 시점이면 리프레쉬 로우 디코딩 동작이 다 끝나 있기 때문에 전체적인 노말 오퍼레이션 억세스 타임이 리프레쉬 디코딩 타임만큼 줄어들 수 있다. 도 2의 신호 "REQ_REFB" 신호와 "NERFH" 신호의 비교결과 리프레쉬 인폼이 먼저 인에이블된 경우에 "PSTD_REF" 신호가 인에이블된다. 이 신호를 기준으로 리프레쉬용 워드라인이 액티브되고 센싱, 리스토아, 프리차아지 등 일련의 코어 오퍼레이션이 기존 방법과 동일하게 진행된다. 스플릿 워드라인 드라이버인 SWD (splited 워드라인 driver)를 구동하여 워드라인을 실제 인에이블하기 위해서는 NWEi 신호와 PXi 신호가 필요하다. 본 발명의 개념에 의해 이 두 신호의 제어방식은 바뀌게 된다. 기존 방법에 의하면, 리프레쉬의 경우 노말 오퍼레이션과 동일한 로우 억세스 방식을 취하기 때문에 NWEi / PXi 모두 항상 PSTD (노말 오퍼레이션과 리프레쉬 인폼과의 비교결과에 따라 리프레쉬를 수행해도 된다고 판단된 경우) 기준으로 인에이블 되었다. 도 2에 도시된 본 발명의 개념에 의한 제어 방식을 보면, 리프레쉬 리퀘스트(SRFHB 의 falling edge)가 인가되면 NWEi 는 최단 경로로 항상 인에이블된다. 그리고, PXi 는 노말 오퍼레이션과 리프레쉬 인폼과의 비교결과에 따라 리프레쉬를 수행해도 된다고 판단될 경우 (PSTD_REF 신호가 인에이블 될 경우) 에만 인에이블된다.

그러므로, 실제 리프레쉬 워드라인이 액티베이션되지 않는 경우에도 NWEi 신호가 인에이블되어 있을 수 있다. 그러한 경우 멀티(multi) NWEi 셀렉트의 방지를 위해 블록 인폼의 리셋과정이 노말 오퍼레이션 이전에 이루어져야 한다. 도 2에 도시된 "PBLS_DIS" 신호는 노말 오퍼레이션이 수행될 때마다 액티브되는 신호이다. 이 신호가 인에이블 되는 시점에 "PRFH" 신호가 인에이블되어 있지 않은 경우엔 "PWL" 신호를 리셋시켜 무효 블록 인폼 액티베이션(invalid block informactivation)을 막아준다. 도 2에서 (t1), (t2) 로 표기된 딜레이 타임은 노말 오퍼레이션의 경우와 리프레쉬의 경우 PSTD 신호와 PWL / PWL_D 까지의 딜레이 타임이 서로 다름을 나타내고 있다. (t1) 딜레이가 쓰이는 타이밍, 즉 리얼 리프레쉬 동작이 수행되는 경우에는 (t1)딜레이 시간 동안에 리프레쉬 로우 어드레스 디코딩 동작이 포함되어 있지 않다. 그러나, (t2) 딜레이 구간 동안은 노말 어드레스 디코딩 동작이 포함되어 있으므로 (t2) > (t1) 이 되도록 제어 되어야만 한다. 이 동작의 구현은 "PSTD" 신호의 확장 회로(enlargement circuit)에 "PRFH" 신호를 입력으로 하여 "PRFH" 신호가 액티베이트 되는 경우 퍽스 확장 폭을 짧게 하여 구현 가능하다.

도 3은 리프레쉬 리퀘스트가 노말 오퍼레이션 동작 구간 중에 인가된 경우에서의 주요신호에 대한 타이밍 다이아그램이다. 도 2의 경우와 다른 점은 노말 오퍼레이션이 끝날 때까지 리프레쉬 리퀘스트는 홀드되고 있다가 NERFH 폴링에지에서 "RFHTD" 신호를 인에이블한다는 것이다. 이후의 동작은 도 2의 경우에서 서술한 것과 동일한 동작을 이룬다.

상기한 방식대로 노말 오퍼레이션이 끝나자 마자 바로 홀드 되었던 리프레쉬 동작을 수행하기 위해선 한가지 조건이 만족되어야 한다. 사이클 타임(Cycle time) 이 그것인데, 스피드 업을 위해서 노말 억세스 시작점을 리프레쉬 로우 디코딩 타임 만큼 앞당겨 놓은 상태에서 사이클 타임이 정상대비 짧은 주기로 인가될 경우엔 홀드되어 있다가 수행되는 리프레쉬 동작과 바로 다음에 인가되는 노말 오퍼레이션 동작간에 오버랩(overlap)이 일어나서 셀 데이터 로스를 유발할 수 있다. 이러한이유때문에 롱 스큐(long skew)형태의 쇼트 사이클 타임(short cycle time)이 인가된 경우에 대한 처리가 필요하다. 본 발명에서는 이러한 롱 스큐형태의 쇼트 사이클 타임이 인가된 경우에 완벽히 리프레쉬 동작의 수행여부를 판단하여 코어 오퍼레이션 오버랩에 의한 셀 데이터 페일을 방지할 수 있다.

도 4는 리프레쉬 리퀘스트가 노말 오퍼레이션 동작 구간 중에 인가되고 정상적인 사이클 타임 보다 작은 사이클 타임이 들어온 경우에서의 주요신호에 대한 타이밍도이다. A0 에 대한 리드 오퍼레이션 중에 리프레쉬 리퀘스트가 인가되었다고 가정하고, 다음 노말(next normal)오퍼레이션이 빠르게 들어오는 경우 A0 리드 오퍼레이션 엔드 이후 바로 리프레쉬 동작을 취하게 되면 다음 오퍼레이션과 워드라인 오버랩이 생기게 된다.

리프레쉬 로우 디코딩은 "NERFH" 신호 폴링을 받고 바로 이루어지고, "RFHTD" 신호 기준으로 딜레이 되어 인에이블되는 "REQ_REFB" 신호 ("REQ_REFENTB" + "REQ_REFHOLDB") 와 "NREFH" 신호의 비교 결과 리프레쉬 블록킹 구간에 리프레쉬 리퀘스트가 위치하므로, 워드라인 인에이블 스피드 신호인 "PSTD_REF" 신호를 활성화 시키지 않는다. A1 에 대한 노말 오퍼레이션 동작의 정상동작을 보장하기 위하여 무효로 인에이블된 로우 디코딩 동작을 디스에이블 할 필요가 있는데, 이 동작은 A1 에 대한 노말 오퍼레이션 관련 신호인 "PBLS_DIS" 신호가 "PRFH" 신호가 인에이블 되지 않은 구간에서 활성화되면, "PWL" 신호를 디스에이블 하도록 하여 멀티 NWE 인에이블에 의한 셀 데이터 코럽션(corruption)을 방지하도록 한다. 동시에 "PRFH" 신호가 인에이블 되지 않은 구간에서 활성화된 "PBLS_DIS" 신호를 이용하여다음 오퍼레이션 엔드 시 행하지 못한 리프레쉬 동작을 다시 수행할 수 있도록 "REQ_REFHOLDB" 신호를 상태 "H"로 활성화 시킨다. 상기의 "REQ_REFHOLDB" 신호가 활성화된 상태에서 "NERFH" (리프레쉬 blocking signal) 신호가 디스에이블되면, 내부 발진기에 의한 리프레쉬 리퀘스트가 들어오지 않은 상태에서 리프레쉬 리퀘스트를 발생할 목적으로 "REQ_REFHOLDB" 신호를 state "L"로 천이시킨다. "REQ_REFB" 신호는 실제 내부 발진기에 의한 리프레쉬 리퀘스트 ("REQ_REFENTB" 폴링 에지)와 리프레쉬 리퀘스트가 발생했으나 리프레쉬 동작을 못한 경우의 인위적인 리프레쉬 리퀘스트 ("REQ_REFHOLDB" 폴링 에지) 의 오아링 결과(oring result)이므로. 리프레쉬 리퀘스트가 발생했으나 리프레쉬 동작을 못한 경우에 다음 노말 오퍼레이션 의 완료시점에서 다시 리프레쉬 동작을 할 소오스를 제공할 수 있다. 도 4의 리프레쉬 리퀘스트 인폼인 "RFHTD" 신호는 "REQ_REFHOLDB" 신호가 상태 "H"로 활성화된 상태에서 "NERFH" 신호의 폴링 에지가 발생하면 내부 리프레쉬 주기 오실레이터 인폼이 발생하지 않더라도 리프레쉬 리퀘스트 펄스가 인에이블된다. 이 "RFHTD" 신호의 발생을 스피드로 하여 상기의 제어방법과 같은 형식으로 리프레쉬 수행여부를 판단하여 또다른 노말 오퍼레이션이 없으면 리프레쉬 를 진행하고 그렇지 않으면 리프레쉬는 계속 홀드 되었다가 충분한 사이클 타임이 확보된 시점에서 리프레쉬를 수행한다.

상기한 설명에서는 본 발명의 바람직한 실시예를 도면을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 아래의 특허 청구의 범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

상기한 바와 같이, 디코딩 경로와 워드라인 인에이블 경로를 서로 상이하게 구동하는 본 발명에 따르면, 리프레쉬 인폼이 인에이블되는 시점에서 리프레쉬 로우 디코딩 동작이 이미 다 끝나게 되어 전체적인 노말 오퍼레이션 억세스 타임이 리프레쉬 디코딩 타임만큼 줄어드는 효과를 갖는다.

Claims (3)

1. 디램 타입의 메모리 셀을 가지며, 셀 데이터 보존을 위해 칩 외부의 명령이나 내부회로로부터 제공되는 내부 리퀘스트에 응답하여 리프레쉬 동작을 행하는 반도체 메모리 장치에 있어서:

   로우 디코딩 동작을 리프레쉬 리퀘스트 신호에 기준하여 바로 수행하고, 상기 로우 디코딩 경로와는 상이하게 외부 명령에 의해 인에이블되는 리프레쉬 블록킹 신호와 상기 리프레쉬 리퀘스트 신호를 특정시간만큼 지연한 신호를 서로 비교하여 실제의 리프레쉬 동작에 필요한 워드라인의 구동여부를 판별하는 리프레쉬 수행부를 구비함을 특징으로 하는 반도체 메모리 장치.
2. 제1항에 있어서, 상기 리프레쉬 리퀘스트 신호를 특정시간만큼 지연한 신호는 딜레이 회로에 의해 발생되거나 외부 타이밍에 따라 별도로 생성되는 것임을 특징으로 하는 반도체 메모리 장치.
3. 디램 타입의 메모리 셀을 가지며, 셀 데이터 보존을 위해 칩 외부의 명령이나 내부회로로부터 제공되는 내부 리퀘스트에 응답하여 리프레쉬 동작을 행하는 반도체 메모리 장치의 리프레쉬 수행 방법에 있어서:

   로우 디코딩 동작을 리프레쉬 리퀘스트 신호에 응답되도록 하고,

   워드라인 액티베이션 동작을 외부 명령에 의해 인에이블되는 리프레쉬 블록킹 신호와 상기 리프레쉬 리퀘스트 신호를 특정시간만큼 지연한 신호를 서로 비교하여 발생된 신호로써 결정하여,

   리프레쉬 디코딩 경로와 워드라인 인에이블 경로를 서로 상이하게 되도록 하는 것을 특징으로 하는 방법.