KR100599411B1 - 스토리지 커패시터를 포함하는 셀을 가지는 에스램 및 그라이트데이타 입력방법 - Google Patents

스토리지 커패시터를 포함하는 셀을 가지는 에스램 및 그라이트데이타 입력방법 Download PDF

Info

Publication number
KR100599411B1
KR100599411B1 KR1020010065512A KR20010065512A KR100599411B1 KR 100599411 B1 KR100599411 B1 KR 100599411B1 KR 1020010065512 A KR1020010065512 A KR 1020010065512A KR 20010065512 A KR20010065512 A KR 20010065512A KR 100599411 B1 KR100599411 B1 KR 100599411B1
Authority
KR
South Korea
Prior art keywords
signal
write
refresh
input
address
Prior art date
Application number
KR1020010065512A
Other languages
English (en)
Other versions
KR20030033508A (ko
Inventor
김태훈
Original Assignee
주식회사 코아매직
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 코아매직 filed Critical 주식회사 코아매직
Priority to KR1020010065512A priority Critical patent/KR100599411B1/ko
Priority to US10/093,149 priority patent/US6643205B2/en
Publication of KR20030033508A publication Critical patent/KR20030033508A/ko
Application granted granted Critical
Publication of KR100599411B1 publication Critical patent/KR100599411B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4082—Address Buffers; level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4066—Pseudo-SRAMs

Abstract

하나의 억세스트랜지스터와 하나의 커패시터로 구성되는 셀(통상의 DRAM 셀)을 가지는 SRAM에서 내부적으로 라이트 및 리프레쉬가 완전하게 이루어지도록 하기 위한 장치 및 방법이 개시되는 바, 본 발명의 에스램의 라이트데이타 입력방법은, 라이트동작시 리프레쉬신호가 인에이블될 시에 라이트할 어드레스를 디세이블하는 단계; 리프레쉬를 시작할 때 현재의 상태가 라이트동작인지를 확인하는 단계; 상기 단계 후 라이트일 경우에 리프레쉬 실행을 알리는 지연신호를 생성하는 단계; 상기 지연신화 발생시 라이트 어드레스 및 데이터의 래치신호를 생성하는 단계; 상기 라이트래치신호를 이용하여 어드레스버퍼의 외부입력경로를 제어하는 단계; 상기 단계후 외부어드레스를 래치하는 단계; 리프레쉬 종료후 상기 래치된 어드레스를 버퍼링하는 단계를 포함하여 이루어짐을 특징으로 한다.
의사SRAM, 가상SRAM, 리프레쉬, 라이트 데이타

Description

스토리지 커패시터를 포함하는 셀을 가지는 에스램 및 그 라이트데이타 입력방법{SRAM with storage capacitor cell}
도 1은 본 발명의 SRAM에 대한 블록 구성도.
도 2는 도 1의 어드레스버퍼의 블록 구성도.
도 3은 도 1의 지연신호구동부에 대한 상세 회로도.
도 4는 도 1의 라이트래치제어부의 상세 회로도.
도 5는 도 1의 라이트신호생성부의 상세 회로도.
도 6은 도 1의 데이타입력버퍼의 상세 회로도.
도 7은 도 1의 도 1의 동작 타이밍도.
* 도면의 주요부분에 대한 부호의 설명
101 : 내부클럭생성부 102 : 리프레쉬신호생성부
103 : 리프레쉬타이머 104 : 리프레쉬종료신호생성부
105 : 리프레쉬 카운터 106 : 어드레스 버퍼
107 : 어드레스 천이 검출회로 108 : 검출합 부
109 : 컬럼패스제어부 110 : 지여신호구동부
111 : 라이트래치제어부 112 : 라이트신호생성부
113 : /we 버퍼 114 : 라이트드라이버
115 : 데이타입력버퍼
본 발명은 반도체 메모리 소자에 있어서 단위 메모리 셀(cell)에 스토리지 커패시터(storage capacitor)를 포함하는 에스램(SRAM)에 관한 것으로, 더욱 상세하게는 상기 에스램에서 라이트 동작시에 내부적으로 리프레쉬를 수행하는 장치 및 라이트데이타 입력방법에 관한 것이다.
일반적으로, 스토리지 커패시터를 포함하는 메모리 셀을 갖는 반도체 메모리 소자로서는 DRAM(Dynamic Random Access Memory)이 널리 알려져 있다. DRAM은 하나의 억세스트랜지스터(access transistor)와 하나의 스토리지 커패시터로서 셀(cell)이 구성되므로 셀을 작게 구성할 수 있어 고집적화에 가장 유리하다. 그러나, DRAM은 셀에 저장된 데이터를 정상적으로 유지하기 위하여 일정 주기마다 리프레쉬(refresh) 동작이 필요시 된다.
반면에, 에스 램(SRAM: Static RAM)은 메모리 셀이 래치(latch) 타입이기 때문에 리프레쉬가 필요 없으나, 단위셀을 다수의 트랜지스터(통상적으로, 6개의 트 랜지스터로 구성되거나 2개의 저항과 4개의 트랜지스터로 구성됨)로 구성하여야 하기 때문에 집적도를 DRAM 만큼 높일 수 없다는 단점이 있다.
상기한 DRAM과 SRAM의 장점을 모두 사용하기 위한 소자로서, 즉, SRAM의 사용의 용이함과 DRAM의 고집적을 겨냥한 메모리 소자로서, 의사(Pseudo) SRAM 및 가상(Virtually) SRAM이 알려져 있다. 의사 SRAM 및 가상 SRAM은 모두 메모리 셀에 스토리지 커패시터를 사용하되 리프레쉬 동작을 숨기므로써 사용의 용이함을 가져오는 것이다.
이러한 스토리지 커패시터를 셀로 사용하는 SRAM의 경우 리프레쉬를 주기적으로 수행하여 셀에 정상적으로 데이터가 유지되도록 하고 있다.
한편 SRAM은 DRAM과 달리 라이트(write)동작시 /we라는 패드(pad)에 Low를 인가하면 라이트 동작이 시작되며 일정시간(tWC)이 지난 후 /we가 low에서 high로 천이(transition)할 때의 데이터들을 메모리 셀에 라이트 한다. 이것은 DRAM에서 /we가 low로 인에이블되어 라이트동작이 시작될 때의 데이터를 셀에 라이트하는 방식과는 반대이다.
그런데 SRAM의 경우에는 라이트타임의 상한선에 대한 제한(maximum)이 스펙(spec)으로 정해져 있지 않다. 즉, /we가 low로 떨여져 라이트 동작이 시작된 후 언제 라이트동작이 끝날지 알 수 없다. 즉, SRAM의 경우에는 라이트 동작이 끝날 때의 데이터가 실제로 셀에 라이트할 데이터이기 때문에 만약 라이트 동작이 시작된 후(/we = low) 리프레쉬 타이머에서 리프레쉬 명령이 발생할 경우 라이트가 끝날 때까지 리프레쉬 수행을 미룰 수 밖에 없다. 왜냐하면 리프레쉬는 내부 카운 터에서 어드레스를 가져다 수행하기 때문에 라이트할 어드레스와 다를 것이고, 이 리프레쉬를 수행하는 동안 /we가 low에서 high로 천이한다면 리프레쉬에 의해 활성화(active)된 어드레스의 셀에 데이터가 라이트가 되는 문제가 발생하기 때문이다.
또한 라이트동작이 무한정 길어진다면 결과적으로는 결함(fail)을 유발시킬 것이다. 그렇다고 여기서 이러한 문제를 해결하기 위해 라이트 동작에 maximum time을 스펙으로 정할 경우에는 기존의 SRAM과 호환성을 보장하지 못하는 문제가 발생한다.
본 발명은 상술한 제반 요구사항을 해결하기 위한 것으로, 하나의 스토리지 커패시터를 포함하는 셀을 가지는 SRAM에서 라이트동작과 리프레쉬 동작이 안정하게 이루어지는 SRAM을 제공함에 그 목적이 있다.
또한 본 발명은 하나의 스토리지 커패시터를 포함하는 셀을 가지는 SRAM에서 기존의 SRAM과 호환성을 보장하는 SRAM을 제공함에 다른 목적이 있다.
또한 본 발명은 하나의 스토리지 커패시터를 포함하는 셀을 가지는 SRAM에서 라이트사이클 중에 리프레쉬 명령이 입력될 경우 리프레쉬가 종료된 후 내부적으로 라이트사이클을 수행하는 SRAM의 라이트데이타 입력방법을 제공함에 또 다른 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 스토리지커패시터를 포함하는 셀을 갖는 SRAM은, 리프레쉬 타이머의 구동에 따라 내부클럭에 동기된 리프레쉬 동작을 구동하는 리프레쉬회로, 라이트인에이블신호를 입력하는 라이트인에이블버퍼; 상기 리프레쉬회로로부터 출력된 리프레쉬신호와 상기 라이트인에이블버퍼출력신호를 입력하여 지연된 클럭을 구동하는 지연신호구동수단; 상기 지연신호구동수단의 지연클럭에 응답하여 라이트래치제어신호를 출력하는 라이트래치제어수단; 상기 내부클럭신호의 클럭 에지에 동기되어 외부어드레스 또는 리프레쉬카운터로부터 출력된 내부어드레스를 선택적으로 버퍼링하되, 상기 라이트제어신호의 입력에 응답하여 외부어드레스의 입력을 래치출력하는 어드레스버퍼를 포함하여 이루어짐을 특징으로 한다.
바람직하게 상기 리프레쉬회로는, 서로 일정시간 차이가 나는 2개의 내부클럭신호를 생성하여 출력하는 내부클럭생성수단; 리프레쉬 시간을 알리는 신호를 생성하여 출력하는 리프레쉬 타이머; 상기 2개의 내부클럭신호 중 더 빠른 내부클럭신호 및 리프레쉬 타이머의 출력신호의 입력에 응답하여 리프레쉬신호를 생성하는 리프레쉬신호생성수단; 상기 리프레쉬신호의 입력에 응답하여 리프레쉬종료신호를 생성하는 리프레쉬종료신호생성수단; 리프레쉬 동작시에 리프레쉬 어드레스를 생성하는 리프레쉬카운터; 로오 활성화신호와 리프레쉬신호의 입력에 응답하여 컬럼패스의 활성화를 제어하는 컬럼패스제어수단을 포함하여 이루어짐을 특징으로 한다.
바람직하게 상기 어드레스버퍼는, 칩의 패드로부터 인가되는 외부어드레스가 입력되는 경로상에서 상기 라이트래치제어신호의 입력에 응답하여 상기 외부어드레스의 전송을 래치출력하는 외부어드레스래치수단, 상기 래치수단으로부터 출력되는 상기 외부어드레스와 리프레쉬카운터로부터 인가되는 내부어드레스를 리프레쉬신호의 입력에 응답하여 선택적으로 버퍼링하는 입력버퍼링부; 상기 내부클럭을 스트로브신호로하여 상기 버퍼링된 입력어드레스를 래치하는 래치부; 및 상기 래치부의 출력을 버퍼링하여 내부어드레스를 출력하는 출력버퍼링부를 포함하여 이루어지는 것을 특징으로 한다.
바람직하게 상기 지연신호구동수단은, 리프레쉬신호와 라이트인에이블버퍼출력신호를 입력하는 입력부; 상기 입력부의 출력으로 펄스신호를 생성하는 제1펄스생성수단; 소정의 디세이블제어신호를 입력하여 펄스를 생성하는 제2펄스생성수단; 상기 제1 및 제2펄스생성수단의 출력에 응답하여 라이트동작을 알리는 신호를 출력하는 출력수단을 포함하여 이루어지는 것을 특징으로 한다.
바람직하게 상기 라이트래치제어수단은, 라이트인에이블버퍼출력신호를 입력하는 입력부; 상기 입력부의 출력신호와 상기 지연신호구동수단의 출력신호를 입력하여 디코딩하는 디코딩부; 상기 디코딩부의 출력과 라이트디세이블신호의 입력에 응답하여 라이트래치제어신호를 출력하는 출력수단을 포함하여 이루어지는 것을 특징으로 한다. 바람직하게 상기 라이트래치제어신호는 라이트어드레스래치제어신호와 라이트데이타래치제어신호로 이루어짐을 특징으로 한다.
또한, 본 발명의 SRAM은, 내부클럭과 라이트데이타래치제어신호의 입력에 응답하여 라이트동작을 제어하는 라이트신호를 생성하는 라이트신호생성수단을 더 포 함하여 이루어짐을 특징으로 한다.
바람직하게 상기 라이트신호생성수단은, 상기 라이트래치제어수단의 출력인 라이트데이타래치제어신호를 내부클럭에 입력에 응답하여 펄스신호로 출력하는 제1입력부; 라이트디세이블신호를 입력하는 제2입력부; 상기 제1 및 제2입력부의 출력신호에 응답하여 라이트신호를 출력하는 출력수단을 포함하여 이루어짐을 특징으로 한다.
또한, 본 발명의 SRAM은, 상기 라이트신호생성수단의 출력인 라이트신호의 입력에 응답하여 라이트데이타를 구동하는 라이트드라이버를 더 포함하여 이루어지는 것을 특징으로 한다.
또한, 본 발명의 SRAM은, 상기 라이트래치제어수단의 출력인 라이트데이타래치제어신호의 입력에 응답하여 데이타입력을 구동하는 데이타입력버퍼를 더 포함하여 이루어지는 것을 특징으로 한다.
바람직하게, 데이타입력버퍼는, 칩의 패드로부터 인가되는 데이터신호를 입력하는 입력부; 상기 입력부의 출력데이타를 라이트데이타래치제어신호의 입력에 응답하여 전송하는 스위칭수단; 상기 스위칭수단의 출력신호를 래치출력하는 출력수단을 포함하여 이루어지는 것을 특징으로 한다.
또한, 본 발명의 에스램의 라이트데이타 입력방법은, 라이트동작시 리프레쉬신호가 인에이블될 시에 라이트할 어드레스를 디세이블하는 단계; 리프레쉬를 시작할 때 현재의 상태가 라이트동작인지를 확인하는 단계; 상기 단계 후 라이트일 경우에 리프레쉬 실행을 알리는 지연신호를 생성하는 단계; 상기 지연신화 발생시 라 이트 어드레스 및 데이터의 래치신호를 생성하는 단계; 상기 라이트래치신호를 이용하여 어드레스버퍼의 외부입력경로를 제어하는 단계; 상기 단계후 외부어드레스를 래치하는 단계; 리프레쉬 종료후 상기 래치된 어드레스를 버퍼링하는 단계를 포함하여 이루어짐을 특징으로 한다.
또한, 본 발명의 에스램의 라이트데이타 입력방법은, 라이트동작시 리프레쉬신호가 인에이블될 시에 라이트할 어드레스를 디세이블하는 단계; 리프레쉬를 시작할 때 현재의 상태가 라이트동작인지를 확인하는 단계; 상기 단계 후 라이트일 경우에 리프레쉬 실행을 알리는 지연신호를 생성하는 단계; 상기 지연신화 발생시 라이트 어드레스 및 데이터의 래치신호를 생성하는 단계; 상기 라이트래치신호를 이용하여 라이트드라이버의 구동을 제어하는 단계; 상기 단계후 외부 입력 데이타를 래치하는 단계; 리프레쉬 종료후 상기 래치된 데이타를 버퍼링하는 단계를 포함하여 이루어짐을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 본 발명의 에스램에 대한 블록 구성도이다. 도 1의 구성에서는 본 발명에 관련된 부분만을 도시한 것으로, 통상의 에스램은 도 1의 구성 외에, 워드라인과 비트라인과 메모리셀로 구성되는 메모리셀 어레이 및 기타 주변회로등을 구비하게 된다.
도 1의 구성은, 리프레쉬 타이머(103)의 구동에 따라 내부클럭에 동기된 리프레쉬 동작을 구동하는 리프레쉬회로(100), 라이트인에이블신호we#를 입력하는 라이트인에이블버퍼(113)와, 상기 리프레쉬회로(100)로부터 출력된 리프레쉬신호 refresh와 상기 라이트인에이블버퍼출력신호 wrt를 입력하여 지연된 클럭 dly_1clkz를 출력하는 지연신호구동부(110)와, 상기 지연신호구동부(110)의 지연클럭 dly_1clkz에 응답하여 라이트어드레스래치제어신호 wadrs_latz 및 라이트데이터래치제어신호 wdata_latz를 출력하는 라이트래치제어부(111)와, 내부클럭신호 iclk의 클럭 에지에 동기되어 외부어드레스 (ext_add_pad<0>,ext_add_pad<1>,..,ext_add_pad<n>) 또는 리프레쉬카운터(105)로부터 출력된 내부어드레스 (iadd<0>,iadd<1>,..,iadd<n>)를 선택적으로 버퍼링(buffering)하되 상기 라이트어드레스래치제어신호 wadrs_latz의 입력에 응답하여 외부어드레스 (ext_add_pad<0>,ext_add_pad<1>,..,ext_add_pad<n>)의 입력을 래치(latch)출력하는 어드레스버퍼(106)와, 상기 어드레스버퍼(106)의 출력을 각기 대응적으로 입력하여 어드레스의 천이(transition)를 검출하는 다수개의 검출부로 이루어진 어드레스천이검출부(107)와, 상기 다수개로 이루어진 어드레스천이검출부(107)의 각 검출부의 출력을 합(sum)하는 검출합부(ATD_SUM; 108)와, 내부클럭신호 iclk와 라이트데이타래치제어신호 wdata_latz의 입력에 응답하여 라이트동작을 제어하는 라이트신호 iwrtz를 생성하는 라이트신호생성부(112)와, 상기 라이트신호생성부(112)의 출력인 라이트신호 iwrtz의 입력에 응답하여 라이트데이타를 구동하는 라이트드라이버(114)와, 상기 라이트래치제어부(111)의 출력인 라이트데이타래치제어신호 wdata_latz의 입력에 응답하여 데이타입력을 구동하는 데이터입력버퍼(115)로 구성된다.
도 1의 구성에서, 리프레쉬 회로(100)는, 서로 일정시간 차이가 나는 2개의 내부클럭신호(iclk-10n, iclk)를 생성하여 출력하는 내부클럭발생부(101)와, 리프레쉬 시간을 알리는 신호(reftime)를 생성하여 출력하는 리프레쉬 타이머(103)와, 상기 내부클럭신호(iclk-10n) 및 리프레쉬 타이머(103)의 출력신호(reftime)의 입력에 응답하여 리프레쉬신호(refresh)를 생성하는 리프레쉬신호생성부(102)와, 로오활성화신호(xactp)와 상기 리프레쉬신호(refresh)의 입력에 응답하여 리프레쉬종료신호(sadlyp)를 생성하는 리프레쉬종료신호생성부(104)와, 리프레쉬종료신호(sadlyp)에 응답하여 리프레쉬 동작시에 다수의 내부 어드레스(iadd<0>,iadd<1>,..,iadd<n>)를 생성하기 위한 다수의 카운터로 이루어진 리프레쉬카운터(105)와, 로오 활성화신호(xactp)와 리프레쉬신호(refresh)의 입력에 응답하여 컬럼패스(column path)의 활성화를 제어하는 컬럼패스제어부(109)로 구성된다.
그리고 도면부호는 부여하지 않았지만, 상기 컬럼패스제어부(900)의 출력신호(ystrtp)에 따라 입출력라인블록(iosa_blk)의 활성화가 결정되도록 구성되어 있다.
도 2는 도 1의 구성에서 어드레스버퍼(106)의 상세 회로도로서, 제1 내지 제n 어드레스버퍼(address buffer<0>,address buffer<1>,..,address buffer<n>)가 모두 이에 해당된다. 각각의 상세구성은, 칩의 패드(pad)로부터 인가되는 외부어드레스(ext_add_pad<0>)가 입력되는 입력부(210)와, 상기 입력부(210)의 출력경로상에서 라이트어드레스래치제어신호 wadrs_latz의 입력에 응답하여 상기 외부어드레스 ext_add_pad<0>의 전송을 래치(latch)출력하는 외부어드레스래치부(220)와, 외부어드레스래치부(220)로 부터 인가되는 외부입력어드레스(ext_add_pad<0>)와 리프레쉬카운터(105)로부터 인가되는 내부어드레스(iadd0)를 리프레쉬신호(refresh)의 제어에 따라 선택적으로 버퍼링하는 입력버퍼링부(230)와, 내부클럭(iclk)을 스트로브(strobe)신호로하여 버퍼링된 입력어드레스(adrs, adrs#)를 래치하는 래치부(240)와, 상기 래치부(240)의 출력을 버퍼링하여 어드레스(a<0>)를 출력하는 출력버퍼링부(250)를 포함한다. 입력버퍼링부(230)는 전송게이트(transmission gate)를 이용하여 외부입력 어드레스(ext_add_pad<0>)와 내부어드레스(iadd0)를 선택적으로 출력하도록 구성하였고, 래치부(240)는 통상의 크로스커플래치(cross couple latch)로 실시 구성되어 있으며, 출력버퍼링부(250)는 풀업드라이버(251) 및 풀다운드라이버(252) 그리고 출력래치를 포함한다.
도 3은 도 1의 지연신호구동부(110)의 상세회로도이다. 그 구성은, 리프레쉬신호 refresh와 라이트인에이블버퍼출력신호 wrtz를 입력하는 입력부(310)와, 상기 입력부(310)의 출력으로 펄스신호를 생성하는 제1펄스생성부(320)와, 소정의 디세이블제어신호 d1clk_dis를 입력하여 펄스를 생성하는 제2펄스생성부(330)와, 상기 제1 및 제2펄스생성부(320),(330)의 출력에 응답하여 라이트동작을 알리는 신호 dly_1clkz를 출력하는 출력부(340)와, 상기 출력부(340)의 출력을 래치(latch)하는 래치부(350)를 포함하여 이루어지는 것을 특징으로 한다.
도 4는 도 1의 라이트래치제어부(111)의 상세회로도이다. 그 구성은, 라이트인에이블버퍼출력신호 wrtz를 입력하는 입력부(410)와, 상기 입력부(410)의 출력신호와 상기 지연신호구동부의 출력신호 dly_1clkz를 입력하여 디코딩(decoding)하는 디코딩부(420)와, 상기 디코딩부(420)의 출력과 라이트디세이블신호 iwrt_dispz의 입력에 응답하여 라이트래치제어신호를 출력하는 출력부(430)와, 상기 출력부(430)의 출력을 래치하는 래치부(440)와, 상기 래치된 출력으로부터 라이트어드레스래치제어신호 wadrs_latz를 출력하는 출력부(450)와, 상기 래치된 출력으로부터 라이트데이타래치제어신호 wdata_latz를 출력하는 출력부(460)로 이루어진다. 여기서 상기 라이트래치제어신호는 라이트어드레스래치제어신호 wadrs_latz와 라이트데이타래치제어신호 wdata_latz로 이루어진다.
도 5는 도 1의 라이트신호생성부(112)의 상세회로도이다. 그 구성은, 라이트래치제어부(111)의 출력인 라이트데이타래치제어신호 wdata_latz를 내부클럭 iclk의 입력에 응답하여 펄스신호로 출력하는 제1입력부(510)와, 라이트디세이블신호 iwrt_dispz를 입력하는 제2입력부(520)와, 상기 제1 및 제2입력부(510),(520)의 출력신호에 응답하여 라이트신호 iwrtz를 출력하는 출력부(530)와, 상기 출력부(530)로부터 출력되는 라이트신호 iwrtz를 래치하는 래치부(540)로 이루어진다.
한편, 도 1에서 상기 라이트인에이블버퍼(113)는 도 7에 도시된 타이밍을 갖도록 패드로부터 신호 we#를 입력받아 신호 wrtz를 생성하는 통상의 버퍼로서 구성된다.
도 6은 도 1의 데이터입력버퍼(115)의 상세회로도로서, 그 구성은, 칩의 데이터 입력패드 din_pad로부터 인가되는 데이터신호를 입력하는 입력부(610)와, 상기 입력부(610)의 출력데이타를 라이트데이타래치제어신호 wdata_latz의 입력에 응답하여 전송하는 스위칭부(620)와, 상기 스위칭부(620)의 출력신호를 래치출력하는 출력부(630)로 이루어진다.
도 7은 본 발명의 동작을 보여주는 타이밍도로서, 이를 참조하여 본 발명의 리프레쉬동작 및 라이트동작을 살펴본다.
먼저, 도 1의 구성에 따른 리프레쉬회로(100)의 리프레쉬동작을 간략히 살펴보겠다.
칩이 활성화(activation) 상태가 되면, 내부클럭생성부(101)가 동작으로 시작하여 일정한 주기를 갖는 내부클럭을 발생시킨다. 이때 발생하는 2개의 내부클럭신호 iclk와 iclk-10n은 도 7의 타이밍도에서 보는 바와 같이, 서로 일정시간 차이를 갖고 발생하게 된다. 이때 시간적으로 더 늦은 내부클럭신호인 iclk가 어드레스버퍼(106)들의 스트로브(strobe)신호로 사용된다. 즉, 도 2를 참조하면, 내부클럭신호 iclk가 논리 로우(low)에서 논리 하이(high)로 천이(transition)하는 순간에 어드레스를 래치하고, 다음의 내부클럭신호 iclk가 발생할 때까지 유지하다가 상기 다음의 내부클럭신호 iclk의 논리 로우에서 논리 하이로 천이할 때 다시 어드레스를 받아들이도록 구성된 회로임을 알 수 있다.
한편 리프레쉬타이머(103)는 리프레쉬시간을 알려주는 회로로서, 셀(cell)구조가 DRAM과 같이 1개의 억세스트랜지스터와 1개의 스토리지커패시터 구조로 되어있기 때문에 리프레쉬를 주기적으로 해 주어야만 정상적인 데이터 유지동작을 수행할 수 있게 된다. 그래서 리프레쉬타이머(103)가 리프레쉬 주기에 따라 동작되는 오실레이터와 같은 구성으로 구현되어, 내부클럭신호 iclk와는 전혀 동기되지 않게 reftime신호를 발생시킨다. 여기서 리프레쉬는 방식에 따라 다소 차이가 있기는 하나 보통 수 마이크로세컨드(usec)에 한 번씩 리프레쉬를 실행하면 된다.
리프레쉬신호생성부(102)는, 리프레쉬타이머(103)로부터 reftime신호를 받아들여 내부클럭신호 iclk-10n과 동기시켜 refresh라는 리프레쉬신호를 생성한다.
한편, 도 2를 참조시, 리프레쉬신호 refresh가 디세이블(disable)상태(즉, 논리 로우<low>)이면 상측 전송게이트가 스위칭-온(이 때 하측 전송게이트는 스위치-오프)되어 외부 어드레스패드로부터 입력된 외부어드레스가 전송되고, 리프레쉬신호 refresh가 인에이블(enable)상태(즉, 논리 하이<high>)이면 하측 전송게이트가 스위칭-온(이 때 상측 전송게이트는 스위치-오프)되어 리프레쉬 카운터(105)에서 출력된 내부 어드레스가 전송된다. 이 때 어드레스 스트로브신호로 사용되는 내부클럭신호 iclk는 iclk_10n보다 일정시간 딜레이된 신호이기 때문에 리프레쉬신호가 논리 하이로 가면 adrs, adrs#가 내부 리프레쉬카운터(105)에서 온 어드레스에 의해 결정되고 그 어드레스를 래치하게 된다.
도 1에서 어드레스천이검출부(107)는 어드레스버퍼(106)의 출력을 받아 어드레스의 변화를 감지하며, 검출합부(108)는 각각의 어드레스의 ATD(즉, 각 어드레스천이검출부의 출력)를 더하여 전체적으로 어드레스의 변화가 있었는지를 확인하여, 예컨대 프리차지(precharge) 또는 로우 액티브(x-active) 등의 동작을 수행하게 되는데, 이는 이 기술분야에 잘 알려진 기술이다.
그리고 상술한 바와 같은 리프레쉬 동작은 리프레쉬종료신호발생부(104)에 의해 종료되는데, 즉, 리프레쉬 사이클동안 발생한 로우 액티브(x-active) 펄스 즉,로오활성화신호 xactp가 딜레이(tRAS)를 거친 후 리프레쉬종료신호 sadlyp를 발생하게 되고, 이 리프레쉬종료신호 sadlyp가 모든 리프레쉬 동작을 종료시키게 된다.
한편 컬럼패스제어부(109)는, 컬럼패스제어신호 ystrtp를 발생시켜서 메모리 의 컬럼패스(column path)를 시작시켜서 셀의 데이터를 외부로 내보내는 동작을 수행하게 된다. 리프레쉬 사이클동안 이 컬럼패스가 동작한다면 그 이전 사이클에 나와 있던 데이터가 바뀌게 되므로, 리프레쉬 사이클 동안은 컬럼패스가 동작하지 않도록 막아주게 된다.
그러면 본 발명에 따른 리프레쉬동작 및 라이트동작이 같은 사이클에서 발생될 시의 그 처리과정을 설명하겠다.
먼저, 본 발명에서는 라이트 사이클중에 리프레쉬 명령이 입력될 경우 리프레쉬를 수행하고, 그 리프레쉬 동작 도중 라이트 사이클이 끝나서 라이트(write)를 해야 될 경우, 그 라이트할 어드레스와 데이터를 래치에 잠시 저장했다가 리프레쉬가 끝난 후 내부적으로 라이트 사이클을 수행함으로써 종래기술의 문제점을 해결한다는 것에 주목해야 한다.
상술하면, 라이트사이클(write cycle)일 때, 리프레쉬타이머(103)에서 리프레쉬시간을 알리는 신호 reftime을 발생시켰다고 가정하겠다. 이렇게 되면 신호 iclk-10n에 동기되어 리프레쉬신호생성부(102)로부터 신호 refresh가 발생되어 다음 사이클 동안은 리프레쉬 동작을 수행한다. 여기서 도 3을 참조하면, 이 신호 refresh가 인에이블(enable)될 때 그 상태가 라이트(write)인지를 확인하게 되는데, 라이트(write)이면 신호 dly_1clkz를 발생시킨다. 그리고 도 7의 " A - B "구간 사이의 시간동안에 라이트사이클이 끝날 경우 그 순간에 곧 바로 라이트를 할 수는 없다. 이 시간은 리프레쉬 사이클과 그 다음 사이클에서 라이트할 로오어드레스(row address)가 인에이블되고, 컬럼패스(column path)가 시작할 수 있는 시간이 필요하기 때문이다. 상기 신호 dly_1clkz는 이 시간동안 인에이블(논리 high)되어 있다.
그리고 나서 도 4를 참조하면, 신호 dly_1clkz가 논리 high인 동안 라이트 사이클이 끝날 경우에 신호 wadrs_latz, 신호 wdata_latz를 발생시킨다. 여기서 신호 wadrs_latz는 어드레스버퍼(106)로 공급되어 외부 어드레스를 저장하게 되고, 신호 wdata_latz 신호는 라이트신호생성부(112)로 공급되어 외부 데이터를 저장하게 된다. 이 신호 wdata_latz 신호가 논리 high로 인에이블되어 있을 때, 이 신호를 도 5의 구성을 통해 내부클럭 iclk와 동기시키면, 그 다음 클럭에서는 자동적으로 저장된 어드레스와 데이터를 사용하여 내부적으로 라이트를 수행하게 된다. 그리고 도 5에서 신호 iwrtz는 일정시간이 지나 내부 라이트가 종료되면 자동으로 끝나도록 하였다.
이렇게 본 발명에 따른 라이트동작을 수행하게 되면 모든 동작이 내부적으로 수행되기 때문에 기존의 SRAM 스펙(spec)을 그대로 사용할 수 있게 된다.
상술한 바와 같이, 본 발명에서는 리프레쉬는 리프레쉬 타이머에서 나오는 신호를 내부클럭에 동기시켜 리프레쉬를 수행하고, 라이트시에도 리프레쉬 타임이 되면 동일하게 리프레쉬를 수행하게 된다. 그리고 상기 리프레쉬 때 라이트가 끝나서 셀에 데이터를 라이트하라는 명령이 외부에서 들어올 경우 이 때의 어드레스와 데이터를 내부의 저장회로에 저장하였다가 그 이후의 사이클에 내부 라이트 사이클을 실행시켜, 저장되어 있던 데이터를 저장되어 있던 어드레스가 지정하는 번지에 라이트하게 된다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으 나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 유의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
하나의 억세스트랜지스터와 하나의 커패시터로 구성되는 셀(통상의 DRAM 셀)을 가지는 SRAM에서, 본 발명에서와 같이 내부 리프레쉬 및 라이트 방법을 사용하게 되면 리프레쉬 및 라이트동작이 가 완전하게 이루어지면서 효율적으로 수행할 수 있게 된다.
또한 본 발명은 내부 리프레쉬 및 라이트동작을 수행하는 회로 구성이 설계적으로 매우 간편한 잇점이 있다.

Claims (12)

  1. 삭제
  2. 스토리지 커패시터를 포함하는 셀을 갖는 SRAM에 있어서,
    제1내부클럭신호와 상기 제1내부클럭신호가 일정시간 지연된 제2내부클럭신호를 생성하여 출력하는 내부클럭발생부(101);
    리프레쉬 시간을 알리는 신호를 생성하여 출력하는 리프레쉬 타이머(103);
    상기 제1내부클럭신호 및 리프레쉬 타이머의 출력신호의 입력에 응답하여 리프레쉬신호를 생성하는 리프레쉬신호생성부(102);
    로오 활성화신호와 상기 리프레쉬신호의 입력에 응답하여 리프레쉬종료신호를 생성하는 리프레쉬종료신호생성부(104);
    상기 리프레쉬 종료신호에 응답하여 리프레쉬 동작시에 다수의 리프레쉬 어드레스를 생성하기 위한 다수의 카운터로 이루어진 리프레쉬카운터(105);
    로오 활성화신호와 리프레쉬신호의 입력에 응답하여 컬럼패스의 활성화를 제어하는 컬럼패스제어부(109);
    라이트인에이블신호를 입력하는 라이트인에이블버퍼(113);
    상기 리프레쉬신호생성부로부터 출력된 리프레쉬신호와 상기 라이트인에이블버퍼의 출력신호를 입력하여 지연된 클럭을 구동하는 지연신호구동부(110);
    상기 지연신호구동부(110)의 지연클럭에 응답하여 라이트래치제어신호를 출력하는 라이트래치제어부(111); 및
    상기 제2내부클럭신호의 클럭 에지에 동기되어 외부어드레스 또는 상기 리프레쉬카운터로부터 출력된 내부어드레스를 선택적으로 버퍼링하되, 상기 라이트제어신호의 입력에 응답하여 외부어드레스의 입력을 래치 출력하는 어드레스버퍼(106)
    를 포함하여 이루어짐을 특징으로 하는 스토리지커패시터를 포함하는 셀을 갖는 SRAM.
  3. 제2항에 있어서,
    상기 어드레스버퍼는, 칩의 패드로부터 인가되는 외부어드레스가 입력되는 경로상에서 상기 라이트래치제어신호의 입력에 응답하여 상기 외부어드레스의 전송을 래치출력하는 외부어드레스래치부(220), 상기 외부어드레스래치부로부터 출력되는 상기 외부어드레스와 상기 리프레쉬카운터로부터 인가되는 내부어드레스를 리프레쉬신호의 입력에 응답하여 선택적으로 버퍼링하는 입력버퍼링부(230); 상기 내부클럭을 스트로브신호로하여 상기 버퍼링된 입력어드레스를 래치하는 래치부(240); 및 상기 래치부의 출력을 버퍼링하여 내부어드레스를 출력하는 출력버퍼링부(250)를 포함하여 이루어지는 것을 특징으로 하는 스토리지커패시터를 포함하는 단위셀을 갖는 SRAM.
  4. 제2항에 있어서,
    상기 지연신호구동부는, 리프레쉬신호와 라이트인에이블버퍼출력신호를 입력하는 입력부(310); 상기 입력부의 출력으로 펄스신호를 생성하는 제1펄스생성수단(320); 소정의 디세이블제어신호를 입력하여 펄스를 생성하는 제2펄스생성수단(330); 상기 제1 및 제2펄스생성수단의 출력에 응답하여 라이트동작을 알리는 신호를 출력하는 출력수단(340)을 포함하여 이루어지는 것을 특징으로 하는 스토리지커패시터를 포함하는 단위셀을 갖는 SRAM.
  5. 제2항에 있어서,
    상기 라이트래치제어부는, 상기 라이트인에이블버퍼의 출력신호를 입력하는 입력부(410); 상기 입력부의 출력신호와 상기 지연신호구동부의 출력신호를 입력하여 디코딩하는 디코딩부(420); 상기 디코딩부의 출력과 라이트디세이블신호의 입력에 응답하여 라이트어드레스래치제어신호와 라이트데이타래치제어신호를 출력하는 출력수단(430, 440, 450, 460)을 포함하여 이루어지는 것을 특징으로 하는 스토리지커패시터를 포함하는 단위셀을 갖는 SRAM.
  6. 제5항에 있어서,
    상기 내부클럭과 라이트데이타래치제어신호의 입력에 응답하여 라이트동작을 제어하는 라이트신호를 생성하는 라이트신호생성부(112)를 더 포함하여 이루어짐을 특징으로 하는 스토리지커패시터를 포함하는 단위셀을 갖는 SRAM.
  7. 제 6항에 있어서,
    상기 라이트신호생성부는, 상기 라이트래치제어부의 출력인 라이트데이타래치제어신호를 내부클럭의 입력에 응답하여 펄스신호로 출력하는 제1입력부(510); 라이트디세이블신호를 입력하는 제2입력부(520); 상기 제1 및 제2입력부의 출력신호에 응답하여 라이트신호를 출력하는 출력수단(530, 540)을 포함하여 이루어짐을 특징으로 하는 스토리지커패시터를 포함하는 셀을 갖는 SRAM.
  8. 제 6항에 있어서,
    상기 라이트신호생성부의 출력인 라이트신호의 입력에 응답하여 라이트데이타를 구동하는 라이트드라이버(114)를 더 포함하여 이루어지는 것을 특징으로 하는 스토리지커패시터를 포함하는 셀을 갖는 SRAM.
  9. 제 6항에 있어서,
    상기 라이트래치제어부의 출력인 라이트데이타래치제어신호의 입력에 응답하여 데이타입력을 구동하는 데이타입력버퍼(115)를 더 포함하여 이루어지는 것을 특징으로 하는 스토리지커패시터를 포함하는 셀을 갖는 SRAM.
  10. 제9항에 있어서,
    상기 데이타입력버퍼는, 칩의 패드로부터 인가되는 데이터신호를 입력하는 입력부(610); 상기 입력부의 출력데이타를 라이트데이타래치제어신호의 입력에 응답하여 전송하는 스위칭수단(620); 상기 스위칭수단의 출력신호를 래치출력하는 출력수단(630)을 포함하여 이루어지는 것을 특징으로 하는 스토리지커패시터를 포함하는 셀을 갖는 SRAM.
  11. 스토리지커패시터를 포함하는 셀을 갖는 SRAM에 있어서,
    라이트동작시 리프레쉬신호가 인에이블될 시에 라이트할 어드레스를 디세이블하는 단계;
    리프레쉬를 시작할 때 현재의 상태가 라이트동작인지를 확인하는 단계;
    상기 단계 후 라이트일 경우에 리프레쉬 실행을 알리는 지연신호를 생성하는 단계;
    상기 지연신화 발생시 라이트 어드레스 및 데이터의 래치신호를 생성하는 단 계;
    상기 라이트래치신호를 이용하여 어드레스버퍼의 외부입력경로를 제어하는 단계;
    상기 단계후 외부어드레스를 래치하는 단계; 리프레쉬 종료후 상기 래치된 어드레스를 버퍼링하는 단계를 포함하여 이루어짐을 특징으로 하는 스토리지커패시터를 포함하는 셀을 갖는 SRAM의 라이트데이타 입력방법.
  12. 스토리지커패시터를 포함하는 셀을 갖는 SRAM에 있어서,
    라이트동작시 리프레쉬신호가 인에이블될 시에 라이트할 어드레스를 디세이블하는 단계;
    리프레쉬를 시작할 때 현재의 상태가 라이트동작인지를 확인하는 단계;
    상기 단계 후 라이트일 경우에 리프레쉬 실행을 알리는 지연신호를 생성하는 단계;
    상기 지연신화 발생시 라이트 어드레스 및 데이터의 래치신호를 생성하는 단계;
    상기 라이트래치신호를 이용하여 라이트드라이버의 구동을 제어하는 단계;
    상기 단계후 외부 입력 데이타를 래치하는 단계;
    리프레쉬 종료후 상기 래치된 데이타를 버퍼링하는 단계를 포함하여 이루어짐을 특징으로 하는 스토리지커패시터를 포함하는 셀을 갖는 SRAM의 라이트데이타 입력방법.
KR1020010065512A 2001-10-23 2001-10-23 스토리지 커패시터를 포함하는 셀을 가지는 에스램 및 그라이트데이타 입력방법 KR100599411B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020010065512A KR100599411B1 (ko) 2001-10-23 2001-10-23 스토리지 커패시터를 포함하는 셀을 가지는 에스램 및 그라이트데이타 입력방법
US10/093,149 US6643205B2 (en) 2001-10-23 2002-03-07 Apparatus and method for refresh and data input device in SRAM having storage capacitor cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010065512A KR100599411B1 (ko) 2001-10-23 2001-10-23 스토리지 커패시터를 포함하는 셀을 가지는 에스램 및 그라이트데이타 입력방법

Publications (2)

Publication Number Publication Date
KR20030033508A KR20030033508A (ko) 2003-05-01
KR100599411B1 true KR100599411B1 (ko) 2006-07-10

Family

ID=29566049

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010065512A KR100599411B1 (ko) 2001-10-23 2001-10-23 스토리지 커패시터를 포함하는 셀을 가지는 에스램 및 그라이트데이타 입력방법

Country Status (1)

Country Link
KR (1) KR100599411B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100481818B1 (ko) * 2002-07-24 2005-04-11 (주)실리콘세븐 디램 셀을 사용하며, 버스트 억세스 구동이 가능한 동기식 에스램 호환 메모리 및 그 구동 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR880008327A (ko) * 1986-12-19 1988-08-30 야마모도 다꾸마 내부 셀-리프레쉬 회로가 있는 모조-정적 메모리 장치
JPH0218780A (ja) * 1988-07-06 1990-01-23 Toshiba Corp リフレッシュ回路
KR20020025272A (ko) * 2000-09-28 2002-04-04 박 성 식 셀프-리프레쉬 기능을 가지는 메모리 집적 회로 및 그구동 방법
KR20020089992A (ko) * 2001-05-25 2002-11-30 주식회사 하이닉스반도체 가상형 스태틱 랜덤 억세스 메모리장치 및 그의 구동방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR880008327A (ko) * 1986-12-19 1988-08-30 야마모도 다꾸마 내부 셀-리프레쉬 회로가 있는 모조-정적 메모리 장치
JPH0218780A (ja) * 1988-07-06 1990-01-23 Toshiba Corp リフレッシュ回路
KR20020025272A (ko) * 2000-09-28 2002-04-04 박 성 식 셀프-리프레쉬 기능을 가지는 메모리 집적 회로 및 그구동 방법
KR20020089992A (ko) * 2001-05-25 2002-11-30 주식회사 하이닉스반도체 가상형 스태틱 랜덤 억세스 메모리장치 및 그의 구동방법

Also Published As

Publication number Publication date
KR20030033508A (ko) 2003-05-01

Similar Documents

Publication Publication Date Title
US6741515B2 (en) DRAM with total self refresh and control circuit
KR920001758B1 (ko) 내부 셀프-리프레쉬 회로를 가지는 의사(pseudo)-정적 메모리장치
KR100233973B1 (ko) 동기형 반도체 기억 장치
JP2003249077A (ja) 半導体記憶装置及びその制御方法
JP4065687B2 (ja) 半導体メモリ装置
KR20050096177A (ko) 혼합 비동기식 동기식 메모리 동작용 검출 회로
JP2011515002A (ja) 疑似デュアル・ポート・メモリにおけるアドレス多重化
KR20040006343A (ko) 의사 스태틱 랜덤 억세스 메모리 장치의 리플레쉬제어회로 및 그 제어방법
JPH01125795A (ja) 仮想型スタティック半導体記憶装置及びこの記憶装置を用いたシステム
JPH08138374A (ja) 半導体メモリ装置およびそのリフレッシュ方法
KR20020089990A (ko) 반도체 메모리 장치의 셀 데이타 보호회로
KR100510491B1 (ko) 부분 활성화 구조를 가지고 페이지 모드 동작이 가능한반도체 메모리 장치 및 그 동작 방법
US6026041A (en) Semiconductor memory device
US7180822B2 (en) Semiconductor memory device without decreasing performance thereof even if refresh operation or word line changing operation occur during burst operation
KR100481818B1 (ko) 디램 셀을 사용하며, 버스트 억세스 구동이 가능한 동기식 에스램 호환 메모리 및 그 구동 방법
JP4608235B2 (ja) 半導体記憶装置及び半導体記憶システム
KR20040101329A (ko) 의사-정적 메모리 장치를 위한 비동기 인터페이스 회로와방법
JP2002074943A (ja) 半導体記憶装置
KR100599411B1 (ko) 스토리지 커패시터를 포함하는 셀을 가지는 에스램 및 그라이트데이타 입력방법
US6643205B2 (en) Apparatus and method for refresh and data input device in SRAM having storage capacitor cell
KR100449638B1 (ko) 스토리지 커패시터를 포함하는 셀을 갖는 에스램의리프레쉬장치 및 그 방법
JP4241087B2 (ja) 半導体記憶装置
KR100481819B1 (ko) 디램 셀을 사용하며, 칩 디스에이블 구간 중에 발생하는신호에 의하여 리프레쉬가 수행되도록 제어되는 동기식에스램 호한 메모리
JP4386657B2 (ja) 半導体記憶装置
KR100384057B1 (ko) 어드레스 스큐 프리회로를 가지는 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20040922

Effective date: 20060529

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130605

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140609

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150605

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160804

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170703

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180703

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190710

Year of fee payment: 14