KR100481818B1 - 디램 셀을 사용하며, 버스트 억세스 구동이 가능한 동기식 에스램 호환 메모리 및 그 구동 방법 - Google Patents
디램 셀을 사용하며, 버스트 억세스 구동이 가능한 동기식 에스램 호환 메모리 및 그 구동 방법 Download PDFInfo
- Publication number
- KR100481818B1 KR100481818B1 KR10-2002-0043480A KR20020043480A KR100481818B1 KR 100481818 B1 KR100481818 B1 KR 100481818B1 KR 20020043480 A KR20020043480 A KR 20020043480A KR 100481818 B1 KR100481818 B1 KR 100481818B1
- Authority
- KR
- South Korea
- Prior art keywords
- refresh
- address
- signal
- burst
- memory array
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1018—Serial bit line access mode, e.g. using bit line address shift registers, bit line address counters, bit line burst counters
- G11C7/1027—Static column decode serial bit line access mode, i.e. using an enabled row address stroke pulse with its associated word line address and a sequence of enabled bit line addresses
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
Description
Claims (14)
- 행과 열로 정의되는 매트릭스 상에 배열되는 복수개의 디램 셀들을 포함하는 디램 메모리 어레이로서, 상기 디램 셀들 각각은 저장된 데이터를 유효하게 보존하기 위하여 소정의 리프레쉬 주기 이내에 리프레쉬의 수행이 요구되는 상기 디램 메모리 어레이를 가지는 동기식 에스램 호환 메모리로서, 상기 메모리 어레이의 행을 선택하는 로우 어드레스와 열을 선택하는 칼럼 어드레스를 동시에 제공하는 외부 시스템과 인터페이싱될 수 있는 상기 동기식 에스램 호환 메모리의 구동 방법에 있어서,(A)외부로부터 유효 어드레스 신호를 입력하는 단계;로서, 상기 유효 어드레스 신호가 활성화 상태일 때, 현재 프레임의 상기 로우 어드레스와 상기 칼럼 어드레스는 유효하게 입력될 수 있되, 상기 유효 어드레스 신호가 비활성화 상태에서는 상기 어드레스의 유효한 입력이 차단되는 상기 유효 어드레스 신호를 입력하는 단계;(B)활성화 상태의 상기 유효 어드레스 신호가 감지될 때, 상기 디램 메모리 어레이에 대한 이전 프레임의 억세스 동작이 수행 중인지를 확인하는 단계;(C) 상기 (B)단계에서의 확인결과, 상기 이전 프레임의 억세스 동작이 수행 중이면, 제1 논리 상태의 기다림 표시신호를 발생하면서, 상기 이전 프레임의 억세스 동작의 수행이 종료되기를 기다리는 단계; 및(D) 상기 (C) 단계에서, 상기 이전 프레임의 억세스 동작의 수행이 종료되면, 상기 디램 메모리 어레이의 열을 선택하는 버스트 어드레스가 외부클락신호에 동기되어, 변화하는 버스트 억세스 동작을 수행하는 단계를 구비하며,상기 유효 어드레스 신호는활성화 상태에서, 현재 프레임의 상기 로우 어드레스와 상기 칼럼 어드레스를 유효하게 입력할 수 있도록 제어하되, 비활성화 상태에서는 상기 어드레스들의 유효한 입력을 차단하도록 제어하며,상기 제1 논리상태의 기다림 표시신호는외부로 제공되며,상기 이전 프레임의 억세스는상기 현재 프레임의 유효 어드레스 신호가 활성화되기 이전에 발생한 기입 억세스 동작 및 리프레쉬 동작을 포함하는 것을 특징으로 하는 동기식 에스램 호환 메모리의 구동 방법.
- 제1 항에 있어서,칼럼 레이턴시를 수행하기 위한 동작 중에, 상기 제1 논리 상태의 상기 기다림 표시신호를 제공하는 단계를 더 포함하는 것을 특징으로 하는 동기식 에스램 호환 메모리의 구동 방법.
- 제1 항에 있어서,상기 (B)단계에서의 확인결과, 상기 이전 프레임의 억세스 동작이 수행 중이지 않으면, 상기 버스트 억세스 동작을 수행하는 단계를 더 구비하는 것을 특징으로 하는 동기식 에스램 호환 메모리의 구동 방법.
- 제1 항에 있어서,상기 버스트 억세스 동작이 완료되면, 상기 동기식 에스램 호환 메모리가 공전상태로 진입하는 단계를 더 구비하는 것을 특징으로 하는 동기식 에스램 호환 메모리의 구동 방법.
- 제1 항 내지 제4항 중의 어느 하나의 항에 있어서,일정한 주기 마다 상기 디램 메모리 어레이에 대한 리프레쉬 동작의 수행을 요구하는 리프레쉬 요구신호가 활성화하는 단계; 및상기 버스트 억세스 동작이 진행 중에 상기 리프레쉬 요구 신호가 활성화하면, 상기 버스트 억세스 동작이 완료된 후에, 상기 리프레쉬 동작이 수행되는 단계를 더 구비하는 것을 특징으로 하는 동기식 에스램 호환 메모리의 구동 방법.
- 제1 항 내지 제4항 중의 어느 하나의 항에 있어서,상기 외부클락신호에 동기되어, 외부로부터 제공되는 입력 데이터를 수신하는 단계;수신되는 상기 입력 데이터를 내부의 버퍼에 저장하는 단계; 및상기 버퍼에 저장되는 상기 입력 데이터를 상기 디램 메모리 어레이에 기입하되, 이전 프레임의 억세스 동작 중에는, 상기 이전 프레임의 억세스 동작이 종료될 때까지 상기 기입이 연기되는 단계를 더 구비하는 것을 특징으로 하는 동기식 에스램 호환 메모리의 구동 방법.
- 제6 항에 있어서, 상기 수신되는 입력 데이터의 상기 디램 메모리 어레이로의 기입은선입선출방식으로 수행되는 것을 특징으로 하는 동기식 에스램 호환 메모리의 구동 방법.
- 행과 열로 정의되는 매트릭스 상에 배열되는 복수개의 디램 셀들을 포함하는 디램 메모리 어레이를 가지는 동기식 에스램 호환 메모리로서, 상기 디램 셀들 각각은 저장된 데이터를 유효하게 보존하기 위하여 소정의 리프레쉬 주기 이내에 리프레쉬의 수행이 요구되며, 상기 디램 메모리 어레이의 행을 선택하는 로우 어드레스와 열을 선택하는 칼럼 어드레스를 동시에 제공하는 외부 시스템과 인터페이싱될 수 있는 상기 동기식 에스램 호환 메모리에 있어서,상기 디램 메모리 어레이;외부로부터 상기 디램 메모리 어레이로의 데이터 입출력을 조절하는 데이터 입출력부;소정의 외부클락신호에 동기되어, 상기 로우 어드레스와 상기 칼럼 어드레스를 입력할 수 있되, 상기 어드레스들의 유효한 입력은 소정의 유효 어드레스 신호에 의하여 제어되는 어드레스 입력부;상기 칼럼 어드레스에 대하여 순차적으로 변화하는 버스트 어드레스를 발생하되, 상기 버스트 어드레스의 변화는 상기 외부클락신호에 동기하여 발생하는 버스트 어드레스 발생부;상기 버스트 어드레스 발생부를 인에이블시키는 버스트 인에이블 신호를 발생하고, 상기 데이터 입출력부를 제어하며, 상기 메모리 어레이에 대한 이전 프레임의 억세스 동작이 수행 중일 때에는 제1 논리 상태의 기다림 표시신호를 발생하는 상태제어부로서, 상기 이전 프레임의 억세스는 상기 현재 프레임의 유효 어드레스 신호가 활성화되기 이전의 기입 억세스 및 리프레쉬 동작을 포함하는 상기 상태제어부;일정한 주기마다 활성화되는 리프레쉬 요구 신호를 발생하는 리프레쉬 타이머; 및상기 리프레쉬 요구 신호에 응답하여, 상기 디램 메모리 어레이에 대한 리프레쉬 동작을 수행시키도록 제어하되, 상기 디램 메모리 어레이에 대한 버스트 억세스 동작이 수행 중이면, 상기 버스트 억세스 동작이 완료된 후에 상기 리프레쉬 동작을 수행하도록 제어하는 리프레쉬 제어부를 구비하며,상기 유효 어드레스 신호는활성화 상태에서, 현재 프레임의 상기 로우 어드레스와 상기 칼럼 어드레스를 유효하게 입력할 수 있도록 제어하되, 비활성화 상태에서는 상기 어드레스들의 유효한 입력을 차단하도록 제어하며,상기 제1 논리상태의 기다림 표시신호는외부로 제공되는 것을 특징으로 하는 동기식 에스램 호환 메모리.
- 제8 항에 있어서, 상기 기다림 표시신호는칼럼 레이턴시를 수행하기 위한 동작 중에도, 상기 제1 논리 상태를 나타내는 것을 것을 특징으로 하는 동기식 에스램 호환 메모리.
- 제8 항에 있어서, 상기 리프레쉬 제어부는상기 리프레쉬 요구신호에 응답하여, 상기 디램 메모리 어레이에 대한 리프레쉬 동작의 수행을 구동하는 리프레쉬 구동신호를 활성화시키되, 소정의 리프레쉬 마스킹 신호의 활성화에 의하여 상기 리프레쉬 구동신호의 활성화가 억제되는 리프레쉬 구동 신호 발생 수단을 더 구비하는 것을 특징으로 하는 동기식 에스램 호환 메모리.
- 제10 항에 있어서, 상기 리프레쉬 제어부는상기 리프레쉬 마스킹 신호를 발생하는 리프레쉬 마스킹 발생수단으로서, 상기 리프레쉬 마스킹 신호는 상기 동기식 에스램 호환 메모리를 인에이블시키는 칩 인에이블 신호에 응답하여 인에이블되며, 상기 버스트 억세스 동작의 종료에 응답하여 디스에이블되는 상기 리프레쉬 마스킹 발생 수단을 더 구비하는 것을 특징으로 하는 동기식 에스램 호환 메모리.
- 제11 항에 있어서, 상기 상태제어부는상기 칩 인에이블 신호의 활성화를 감지하는 칩 인에이블 감지수단; 및상기 버스트 억세스 동작의 종료를 감지하는 버스트 종료 감지수단을 구비하는 것을 특징으로 하는 동기식 에스램 호환 메모리.
- 제8 항 내지 제12 항 중의 어느 하나의 항에 있어서, 상기 데이터 입출력부는상기 외부클락신호에 동기되어, 외부로부터 제공되는 입력 데이터를 수신하여 저장하며, 저장되는 상기 입력 데이터를 상기 디램 메모리 어레이에 기입하되,이전 프레임의 억세스 동작 중에는, 상기 이전 프레임의 억세스 동작이 종료될 때까지 상기 기입이 연기되는 것을 특징으로 하는 동기식 에스램 호환 메모리.
- 제13 항에 있어서, 상기 데이터 입출력부는상기 수신되는 입력 데이터를 저장하며, 저장되는 상기 입력 데이터를 상기 디램 메모리 어레이로 기입하되, 상기 입력 데이터를 수신하는 순서대로 상기 디램 메모리 어레이에 기입하는 선입선출 버퍼를 포함하는 것을 특징으로 하는 동기식 에스램 호환 메모리.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0043480A KR100481818B1 (ko) | 2002-07-24 | 2002-07-24 | 디램 셀을 사용하며, 버스트 억세스 구동이 가능한 동기식 에스램 호환 메모리 및 그 구동 방법 |
TW092116899A TWI222067B (en) | 2002-07-24 | 2003-06-20 | Synchronous SRAM-compatible memory and method of driving the same |
US10/608,719 US6847573B2 (en) | 2002-07-24 | 2003-06-26 | Synchronous SRAM-compatible memory device including DRAM array with internal refresh |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0043480A KR100481818B1 (ko) | 2002-07-24 | 2002-07-24 | 디램 셀을 사용하며, 버스트 억세스 구동이 가능한 동기식 에스램 호환 메모리 및 그 구동 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040009508A KR20040009508A (ko) | 2004-01-31 |
KR100481818B1 true KR100481818B1 (ko) | 2005-04-11 |
Family
ID=30768175
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2002-0043480A KR100481818B1 (ko) | 2002-07-24 | 2002-07-24 | 디램 셀을 사용하며, 버스트 억세스 구동이 가능한 동기식 에스램 호환 메모리 및 그 구동 방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6847573B2 (ko) |
KR (1) | KR100481818B1 (ko) |
TW (1) | TWI222067B (ko) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB9007790D0 (en) * | 1990-04-06 | 1990-06-06 | Lines Valerie L | Dynamic memory wordline driver scheme |
GB9007791D0 (en) * | 1990-04-06 | 1990-06-06 | Foss Richard C | High voltage boosted wordline supply charge pump and regulator for dram |
KR100455393B1 (ko) * | 2002-08-12 | 2004-11-06 | 삼성전자주식회사 | 리프레시 플래그를 발생시키는 반도체 메모리 장치 및반도체 메모리 시스템. |
US7657706B2 (en) * | 2003-12-18 | 2010-02-02 | Cisco Technology, Inc. | High speed memory and input/output processor subsystem for efficiently allocating and using high-speed memory and slower-speed memory |
KR100600331B1 (ko) | 2005-05-30 | 2006-07-18 | 주식회사 하이닉스반도체 | 연속적인 버스트 모드로 동작 가능한 슈도 sram |
KR100670665B1 (ko) * | 2005-06-30 | 2007-01-17 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 레이턴시 제어 회로 |
US7619944B2 (en) * | 2007-01-05 | 2009-11-17 | Innovative Silicon Isi Sa | Method and apparatus for variable memory cell refresh |
US20080164149A1 (en) * | 2007-01-05 | 2008-07-10 | Artz Matthew R | Rapid gel electrophoresis system |
WO2015080512A1 (ko) * | 2013-11-28 | 2015-06-04 | 주식회사 케이티 | 컨트롤러와 네트워크 장치 간 이벤트를 처리하는 방법 |
KR102373544B1 (ko) | 2015-11-06 | 2022-03-11 | 삼성전자주식회사 | 요청 기반의 리프레쉬를 수행하는 메모리 장치, 메모리 시스템 및 메모리 장치의 동작방법 |
US10141041B1 (en) * | 2017-11-01 | 2018-11-27 | Micron Technology, Inc. | Systems and methods for maintaining refresh operations of memory banks using a shared |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0218780A (ja) * | 1988-07-06 | 1990-01-23 | Toshiba Corp | リフレッシュ回路 |
JP2002184174A (ja) * | 2000-12-11 | 2002-06-28 | Nec Corp | 半導体記憶装置 |
KR20020089992A (ko) * | 2001-05-25 | 2002-11-30 | 주식회사 하이닉스반도체 | 가상형 스태틱 랜덤 억세스 메모리장치 및 그의 구동방법 |
KR20030033508A (ko) * | 2001-10-23 | 2003-05-01 | 주식회사 코아매직 | 스토리지 커패시터를 포함하는 셀을 가지는 에스램 및 그라이트데이타 입력방법 |
KR20040001490A (ko) * | 2002-06-28 | 2004-01-07 | 주식회사 하이닉스반도체 | 페이지 기록 모드를 수행할 수 있는 슈도 스태틱램 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5226147A (en) * | 1987-11-06 | 1993-07-06 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device for simple cache system |
US5142637A (en) * | 1988-11-29 | 1992-08-25 | Solbourne Computer, Inc. | Dynamic video RAM incorporating single clock random port control |
KR100367690B1 (ko) * | 2000-12-04 | 2003-01-14 | (주)실리콘세븐 | 디램 셀을 이용한 비동기식 에스램 호환 메모리 장치 및그 구동 방법 |
US6603704B2 (en) * | 2001-09-26 | 2003-08-05 | Micron Technology, Inc. | Reduced current address selection circuit and method |
JP4078119B2 (ja) * | 2002-04-15 | 2008-04-23 | 富士通株式会社 | 半導体メモリ |
-
2002
- 2002-07-24 KR KR10-2002-0043480A patent/KR100481818B1/ko active IP Right Grant
-
2003
- 2003-06-20 TW TW092116899A patent/TWI222067B/zh not_active IP Right Cessation
- 2003-06-26 US US10/608,719 patent/US6847573B2/en not_active Expired - Lifetime
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0218780A (ja) * | 1988-07-06 | 1990-01-23 | Toshiba Corp | リフレッシュ回路 |
JP2002184174A (ja) * | 2000-12-11 | 2002-06-28 | Nec Corp | 半導体記憶装置 |
KR20020089992A (ko) * | 2001-05-25 | 2002-11-30 | 주식회사 하이닉스반도체 | 가상형 스태틱 랜덤 억세스 메모리장치 및 그의 구동방법 |
KR20030033508A (ko) * | 2001-10-23 | 2003-05-01 | 주식회사 코아매직 | 스토리지 커패시터를 포함하는 셀을 가지는 에스램 및 그라이트데이타 입력방법 |
KR20040001490A (ko) * | 2002-06-28 | 2004-01-07 | 주식회사 하이닉스반도체 | 페이지 기록 모드를 수행할 수 있는 슈도 스태틱램 |
Also Published As
Publication number | Publication date |
---|---|
US20040017714A1 (en) | 2004-01-29 |
KR20040009508A (ko) | 2004-01-31 |
TWI222067B (en) | 2004-10-11 |
US6847573B2 (en) | 2005-01-25 |
TW200402061A (en) | 2004-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7778099B2 (en) | Semiconductor memory, memory system, and memory access control method | |
KR100768729B1 (ko) | 클록 동기형 다이나믹 메모리 및 클록 동기형 집적 회로 | |
US8547776B2 (en) | Multi-port memory based on DRAM core | |
JP5063041B2 (ja) | 向上されたリフレッシュメカニズムを有するダイナミック半導体メモリ | |
US6813212B2 (en) | Semiconductor memory device and refresh control circuit | |
KR20010040049A (ko) | 리프레시를 자동으로 행하는 동적 메모리 회로 | |
KR20030014629A (ko) | 반도체기억장치 | |
KR100481818B1 (ko) | 디램 셀을 사용하며, 버스트 억세스 구동이 가능한 동기식 에스램 호환 메모리 및 그 구동 방법 | |
US7345940B2 (en) | Method and circuit configuration for refreshing data in a semiconductor memory | |
US7180822B2 (en) | Semiconductor memory device without decreasing performance thereof even if refresh operation or word line changing operation occur during burst operation | |
KR100953607B1 (ko) | 반도체 메모리 및 메모리 시스템 | |
US20010053106A1 (en) | Semiconductor memory device | |
KR100481819B1 (ko) | 디램 셀을 사용하며, 칩 디스에이블 구간 중에 발생하는신호에 의하여 리프레쉬가 수행되도록 제어되는 동기식에스램 호한 메모리 | |
KR100414716B1 (ko) | 디램 셀을 사용하고 에스램 호환이 가능하며, 페이지억세스 구동이 가능한 반도체 메모리 장치 및 그 구동 방법 | |
JP2002197864A (ja) | マルチポートメモリおよびその制御方法 | |
KR100599411B1 (ko) | 스토리지 커패시터를 포함하는 셀을 가지는 에스램 및 그라이트데이타 입력방법 | |
KR100394587B1 (ko) | 디램 셀을 이용한 에스램 호환 메모리 장치의 리프레쉬 회로 | |
KR20020088863A (ko) | 디램 셀을 이용한 에스램 호환 메모리 장치의 로우 제어회로 | |
KR20060102382A (ko) | 로우 바운더리 구간에서 리프레쉬가 수행되는 디램셀에스램 | |
KR20030091431A (ko) | 감소된 랜덤 억세스 타임을 갖는 비동기 반도체 메모리장치 및 그에 따른 랜덤 억세스 타임 감소방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130304 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20140318 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20150302 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20160303 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20170302 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20190227 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20200227 Year of fee payment: 16 |