DE102006046441B4 - Verfahren und System zum Arbitrieren eines Zugriffs auf ein geteiltes Speicherbauelement - Google Patents

Verfahren und System zum Arbitrieren eines Zugriffs auf ein geteiltes Speicherbauelement Download PDF

Info

Publication number
DE102006046441B4
DE102006046441B4 DE102006046441A DE102006046441A DE102006046441B4 DE 102006046441 B4 DE102006046441 B4 DE 102006046441B4 DE 102006046441 A DE102006046441 A DE 102006046441A DE 102006046441 A DE102006046441 A DE 102006046441A DE 102006046441 B4 DE102006046441 B4 DE 102006046441B4
Authority
DE
Germany
Prior art keywords
command
master
memory device
self
mrs2
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102006046441A
Other languages
English (en)
Other versions
DE102006046441A1 (de
Inventor
Young-Min Suwon Lee
Gyoo-Cheol Seongnam Hwang
Han-gu Suwon Sohn
Sung-Jae Yongin Byun
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102006046441A1 publication Critical patent/DE102006046441A1/de
Application granted granted Critical
Publication of DE102006046441B4 publication Critical patent/DE102006046441B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Memory System (AREA)
  • Multi Processors (AREA)

Abstract

Verfahren zum Arbitrieren eines Zugriffs auf ein geteiltes Speicherbauelement (208) zwischen einer Anzahl von Mastern (202, 204, 206), mit den Schritten:
– Empfangen einer Zugriffsanzeige (SGM2) durch einen ausgewählten Master (204), die anzeigt, dass der ausgewählte Master (204) Zugriff auf das Speicherbauelement (208) hat; und
– Erzeugen eines vorbestimmten Einstellbefehls (MRS2) durch den ausgewählten Master (204) beim Empfangen der Zugriffsanzeige (SGM2) und vor dem Erzeugen eines aktiven Befehls (Active21) zur Vermeidung einer Kollision zwischen dem aktiven Befehl (Active21) und einem vorhergehenden Befehl (320), der von dem Speicherbauelement (208) ausgeführt wird.

Description

  • Die Erfindung betrifft ein Verfahren zum Arbitrieren eines Zugriffs auf ein geteiltes Speicherbauelement zwischen einer Anzahl von Mastern und ein System mit einem Master, der einen Zugriff auf ein geteiltes Speicherbauelement zwischen einer Anzahl von Mastern arbitriert, und insbesondere die Verwendung von Befehlen während einer Software-Arbitrierung zur Vermeidung von Befehlskollisionen, Selbstauffrischungsverlusten und/oder einer Auslassung von Vorladevorgängen.
  • 1 zeigt ein Blockdiagramm eines elektronischen Systems 100 mit einer Anzahl von Mastern, die sich einen Zugriff auf ein Speicherbauelement teilen. Gemäß der 1 umfasst eine Anzahl von Mastern einen ersten Master 102, einen zweiten Master 104 und einen dritten Master 106, die sich den Zugriff auf ein Multi-Port-Speicherbauelement (multi-port Memory Device) 108, das ein Multi-Port-SDRAM (Synchronous-Dynamic-Random-Access-Memory – SDRAM) sein kann, teilen. Ein Fachmann ist mit einem SDRAM, das synchron zu einem Taktsignal von einem Master betrieben wird, vertraut. Weiterhin ist ein SDRAM ein befehlsbasiertes Speicherbauelement mit einem Master, der einen Befehl durch Setzen von logischen Zuständen einer Anzahl von Steuersignalen anzeigt.
  • Das SDRAM 108 wird als Multi-Port-SDRAM 108 bezeichnet, da es eine Anzahl von Anschlüssen oder Ports aufweist, umfassend einen ersten Anschluss oder Port 112, einen zweiten Anschluss oder Port 114 und einen dritten Anschluss oder Port 116. Jeder der ersten, zweiten und dritten Anschlüsse 112, 114 und 116 hat eine entsprechend eingerichtete Signalschnittstelle SIF1, SIF2 oder SIF3 zur Kommunikation mit einer zugeordneten Steuereinheit 122, 124 oder 126 der zugeordneten Master 102, 104 bzw. 106. Jede der Signalschnittstellen SIF1, SIF2 und SIF3 wird zur Kommunikation von Steuersignalen und Daten zwischen dem zugeordneten Master 102, 104 bzw. 106 und dem SDRAM 108 benutzt.
  • Zusätzlich weisen die ersten, zweiten und dritten Master 102, 104 und 106 jeweils zugeordnete erste, zweite und dritte Central-Processing-Units (CPUs) 132, 134 und 136 auf. Bei Ablauf der Arbitrierungs-Software arbitrieren die CPUs 132, 134 und 136 den Zugriff auf das geteilte SDRAM 108 unter oder zwischen den Mastern 102, 104 und 106. Die Master 132, 134 und 136 kommunizieren diese Arbitrierung untereinander über Universal-Asynchronous-Receiver/Transmitter(UART)-Schnittstellen 142 und 144. Allgemein wird einem der Master 102, 104 und 106 der Zugriff zum Lesen oder Schreiben aus dem bzw. in das SDRAM 108 zu einem Zeitpunkt gewährt.
  • 2 zeigt ein exemplarisches Zeitverlaufsdiagramm für die Arbitrierung zwischen den ersten und zweiten Mastern 102 und 104. Ein erstes Zugriffsanzeigesignal SGM1, das auf den logischen „high”-Zustand gesetzt wird, zeigt an, dass der erste Master 102 Zugriff auf das SDRAM 108 hat, wobei dem ersten Master 102 der Zugriff verwehrt wird, wenn das Zugriffsanzeigesignal SGM1 auf den logischen „low”-Zustand gesetzt ist.
  • Ein zweites Zugriffsanzeigesignal SGM2, das auf den logischen „high”-Zustand gesetzt wird, zeigt an, dass der zweite Master 104 Zugriff auf das SDRAM 108 hat, wobei dem zweiten Master 104 der Zugriff verwehrt wird, wenn das zweite Zugriffsanzeigesignal SGM2 auf den logischen „low”-Zustand gesetzt ist. In dem Beispiel gemäß 2 hat der erste Master 102 vor dem Zeitpunkt T1 Zugriff (d. h. er hat den Besitz) auf das SDRAM 108 und der zweite Master 104 hat nach dem Zeitpunkt T1 Zugriff auf das SDRAM 108.
  • Gemäß der 2 stellt M1_CMD die Befehle dar, die von dem ersten Master 102 erzeugt wurden, und M2_CMD stellt die Befehle dar, die von dem zweiten Master 104 erzeugt wurden. Allgemein wird jeder Befehl, der von einem Master erzeugt wird, von dem SDRAM 108 ausgeführt, wenn dieser Master Zugriff hat. Andererseits wird ein Befehl, der von einem Master erzeugt wird, der keinen Zugriff hat, nicht von dem SDRAM 108 ausgeführt. Daher führt das SDRAM 108 in dem Beispiel gemäß der 2 vor dem Zeitpunkt T1 die Befehle des ersten Masters 102 und nach dem Zeitpunkt T1 die Befehle des zweiten Masters 104 aus.
  • Demnach führt das SDRAM 108 aktive Befehle Active11 und Active12 aus, die um eine Zeilenzykluszeit tRC versetzt nach periodischen Selbstauffrischungsbefehlen erzeugt werden, wie sie von dem ersten Master 102 vor dem Zeitpunkt T1 ausgesendet werden. Jeder der Master 102 und 104 erzeugt periodisch einen Selbstauffrischungsbefehl (wie durch die Linien, die mit „Auto-Refresh” in 2 bezeichnet sind, dargestellt).
  • Dabei ist festzuhalten, dass der erste Master 102 nach dem Zeitpunkt T1 keinerlei aktive Befehle erzeugt, da dem ersten Master 102 der Zugriff verwehrt ist. Der erste Master 102 erzeugt die periodischen Selbstauffrischungsbefehle nach dem Zeitpunkt T1, aber diese Selbstauffrischungsbefehle werden nach dem Zeitpunkt T1 nicht von dem SDRAM 108 ausgeführt (wie durch die Linien ohne Pfeile für die Selbstauffrischungsbefehle nach dem Zeitpunkt T1 in 2 dargestellt).
  • Wie in der 2 weiterhin dargestellt, führt das SDRAM 108 aktive Befehle Active21 und Active22 aus, die jeweils zwischen den periodischen Selbstauffrischungsbefehlen erzeugt werden, wie sie von dem zweiten Master 104 nach dem Zeitpunkt T1 ausgesendet werden. Üblicherweise wird die Zeilenzykluszeit tRC für das SDRAM 108 benötigt, um die Selbstauffrischungsbefehle auszuführen, bevor das SDRAM 108 mit der Durchführung eines aktiven Befehls beginnen kann.
  • Dennoch wird in 2 ein letzter Selbstauffrischungsbefehl 152 des ersten Masters 102 ausgeführt, wenn der zweite Master 104 den aktiven Befehl Active21 nach dem Besitzerwechsel zum Zeitpunkt T1 sendet. Der aktive Befehl Active21 wird von dem zweiten Master 104 vor dem Ende der Zeilenzykluszeit tRC des letzten Selbstauffrischungsbefehls 152 gesendet, sodass es zu einer Kollision des Active21-Befehls mit dem letzten Selbstauffrischungsbefehl 152 kommt. Als Ergebnis führt das SDRAM 108 nach dem bzw. beim Besitzerwechsel den Active21-Befehl des zweiten Masters 104 nicht durch.
  • 3 zeigt ein weiteres Zeitverlaufsdiagramm von exemplarischen Signalen SGM1, M1_CMD, SGM2 und M2_CMD, die zu einem Selbstauffrischungsverlust (refresh starvation) im SDRAM 108 führen. Die SGM1- und SGM2-Signale der 3 illustrieren einen häufigen Besitzerwechsel zwischen den ersten und zweiten Mastern 102 und 104. Der erste Master 102 erzeugt jeweils zwischen den periodischen Selbstauffrischungsbefehlen eine Folge von aktiven Befehlen Active11, Active12 und Active13, und der zweite Master 104 erzeugt jeweils zwischen den periodischen Selbstauffrischungsbefehlen eine Abfolge von aktiven Befehlen Active21, Active22 und Active23.
  • Somit werden nur die aktiven Befehle in den Zeiten erzeugt, wenn der erste und zweite Master 102 und 104 Zugriff auf das SDRAM 108 haben. Die Selbstauffrischungsbefehle werden erzeugt, wenn der erste und zweite Master 102 und 104 keinen Zugriff auf das SDRAM 108 haben. Somit führt das SDRAM 108 nur die aktiven Befehle Active11, Active21, Active12, Active22, Active13 und Active23 aus und führt keinen der Selbstauffrischungsbefehle aus. Das SDRAM 108 kann gegebenenfalls aufgrund der fehlenden Ausführung von Selbstauffrischungsbefehlen unzureichend funktionieren.
  • 4 zeigt ein weiteres Zeitverlaufsdiagramm exemplarischer Signale SGM1, M1_CMD, SGM2 und M2_CMD, die zu einer Auslassung eines Vorladevorgangs (missing pre-charge Operation) in dem SDRAM 108 führen. Wenn der erste Master 102 mit dem auf den logischen „high”-Zustand gesetzten SGM1-Signal Zugriff hat, überträgt der erste Master 102 einen Burst-Lesevorgang an das SDRAM 108 mittels eines Row-Address-Strobe(RAS)-Befehls, der von acht Lesebefehlen RD1, RD2, RD3, RD4, RD5, RD6, RD7 und RD8 gefolgt wird.
  • Jedenfalls erfolgt gemäß 4 ein erster Besitzerwechsel an den zweiten Master 104 zu dem Zeitpunkt T1, der daraufhin eine Leseoperation mit einem RAS-Befehl durchführt, der von einem Schreibbefehl WR1 gefolgt wird. Ein solcher erster Besitzerwechsel zum Zeitpunkt T1 findet statt, nachdem der erste Master 102 die ersten vier Lesebefehle RD1, RD2, RD3 und RD4 ausgegeben hat. Ein zweiter Besitzerwechsel findet gemäß 4 zum Zeitpunkt T2 zurück zu dem ersten Master 102 statt, der daraufhin die verbleibenden vier Lesebefehle RD5, RD6, RD7 und RD8 ausgibt.
  • Eine Vorladung der Bitleitungen in dem SDRAM 108 ist erwünscht, bevor der WR1-Befehl von dem zweiten Master 104 zwischen den Zeitpunkten T1 und T2 gemäß 4 ausgegeben wird. Jedoch fehlt in der 4 ein gewünschter Vorladevorgang aufgrund des plötzlichen Besitzerwechsels zum Zeitpunkt T1.
  • Die DE 10 2004 024 849 A1 zeigt eine Arbitrierungseinheit, ein zugehöriges System sowie ein Arbitrierungsverfahren.
  • Die DE 43 04 259 A1 zeigt eine Anordnung mit mehreren aktiven und passiven Busteilnehmern.
  • Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Arbitrieren eines Zugriffs auf ein geteiltes Speicherbauelement zwischen einer Anzahl von Mastern und ein System mit einem Master zur Verfügung zu stellen, der den Zugriff auf ein geteiltes Speicherbauelement zwischen einer Anzahl von Mastern arbitriert, wobei unvorteilhafte Befehlskollisionen, wie sie in der 2 dargestellt sind, Selbstauffrischungsverluste, wie sie in der 3 dargestellt sind, und ausgelassene Voraufladevorgänge, wie sie in der 4 dargestellt sind, während der Arbitrierung vermieden werden sollen.
  • Die Erfindung löst diese Aufgabe durch ein Verfahren mit den Merkmalen des Anspruchs 1 und ein System mit den Merkmalen des Anspruchs 17.
  • Vorteilhafte Ausführungsformen der Erfindung sind Gegenstand der Unteransprüche, deren Wortlaut hiermit durch ausdrückliche Bezugsnahme zum Gegenstand der Beschreibung gemacht wird, um unnötige Textwiederholungen zu vermeiden.
  • Gemäß einem allgemeinen Aspekt der vorliegenden Erfindung werden von jedem der Master bei der Zuteilung oder bei dem Verlust des Zugriffs auf ein geteiltes Speicherbauelement zusätzliche vorbestimmte Befehle ausgegeben, um Befehlskollisionen, Selbstauffrischungsverluste und/oder die Auslassung eines Vorladevorgangs zu vermeiden.
  • Zum Arbitrieren eines Zugriffs auf ein Speicherbauelement unter bzw. zwischen einer Anzahl von Mastern gemäß einer Ausführungsform der vorliegenden Erfindung empfängt ein ausgewählter Master eine Zugriffsanzeige, dass dieser ausgewählte Master Zugriff auf das Speicherbauelement hat. Nach dem Erhalten der Zugriffsanzeige und vor dem Erzeugen eines aktiven Befehls erzeugt der ausgewählte Master einen vorbestimmten Einstellbefehl, wie einen Mode-Register-Set(MRS)-Befehl, um eine Kollision zwischen dem aktiven Befehl und einem vorhergehenden Befehl, wie einem Selbstauffrischungsbefehl, zu vermeiden, der von dem Speicherbauelement ausgeführt wird. Eine solche Erzeugung des MRS-Befehls gewährleistet eine Zeitspanne zwischen dem vorhergehenden Befehl und dem aktiven Befehl.
  • Zum Arbitrieren eines Zugriffs auf ein Speicherbauelement unter einer Anzahl von Mastern gemäß einer anderen Ausführungsform der vorliegenden Erfindung entscheidet das Speicherbauelement, ob beim Empfangen des vorbestimmten Einstellbefehls (wie des MRS-Befehls) ein Selbstauffrischungsvorgang durchgeführt wird. Wenn das Speicherbauelement innerhalb einer vorbestimmten Zeitspanne keinen Selbstauffrischungsbefehl durchgeführt hat, entscheidet das Speicherbauelement beim Empfangen des vorbestimmten Einstellbefehls (wie des MRS-Befehls) einen Selbstauffrischungsvorgang durchzuführen, um einen Selbstauffrischungsverlust zu verhindern.
  • Zum Arbitrieren eines Zugriffs auf ein Speicherbauelement unter einer Anzahl von Mastern gemäß einer weiteren Ausführungsform der vorliegenden Erfindung erzeugt ein vorhergehender Master, der Zugriff auf das Speicherbauelement hat, einen Vorladebefehl, der von dem Speicherbauelement ausgeführt wird, bevor der ausgewählte Master nach Erhalt der Zugriffsanzeige irgendeinen Befehl erzeugt. Somit kann das Auslassen eines Vorladevorgangs vor der Erzeugung eines anderen aktiven Befehls durch den ausgewählten Master vermieden werden.
  • Die vorliegende Erfindung kann insbesondere vorteilhaft eingesetzt werden, wenn das Speicherbauelement ein SDRAM ist. Die vorliegende Erfindung kann jedoch auch auf andere Typen von befehlsbasierten Speicherbauelementen, die zwischen einer Anzahl von Mastern geteilt werden, angewendet werden.
  • Vorteilhafte Ausführungsformen der Erfindung, wie nachstehend im Detail beschrieben, sowie die Ausführungsformen gemäß dem Stand der Technik, die obenstehend zur Erleichterung des Verständnisses der Erfindung beschrieben sind, sind in den Zeichnungen dargestellt. Hierbei zeigt bzw. zeigen:
  • 1 ein Blockdiagramm eines elektronischen Systems mit einer Anzahl von Mastern, die sich den Zugriff auf ein Speicherbauelement herkömmlich durch Software-Arbitrierung zwischen den Mastern teilen;
  • 2 ein Zeitverlaufsdiagramm von Signalen während des Betriebs des elektronischen Systems von 1 zur Darstellung von Befehlskollisionen, wie sie beim Stand der Technik auftreten;
  • 3 ein Zeitverlaufsdiagramm von Signalen während des Betriebs des elektronischen Systems von 1 zur Darstellung von Selbstauffrischungsverlusten, wie sie beim Stand der Technik auftreten;
  • 4 ein Zeitverlaufsdiagramm von Signalen während des Betriebs des elektronischen Systems von 1 zur Darstellung von ausgelassenen Vorladevorgängen, wie sie beim Stand der Technik auftreten;
  • 5 und 6 Blockdiagramme eines elektronischen Systems mit einer Anzahl von Mastern, die sich erfindungsgemäß den Zugriff auf ein Multi-Port-Speicherbauelement durch Software-Arbitrierung zwischen den Mastern teilen;
  • 7 ein Blockdiagramm einer Zugriffs-Steuereinheit in dem erfindungsgemäßen elektronischen System von 5;
  • 8 ein Blockdiagramm eines elektronischen Systems mit einer Anzahl von Mastern, die sich erfindungsgemäßen den Zugriff auf ein Single-Port-Speicherbauelement mit Software-Arbitrierung zwischen den Mastern teilen;
  • 9 ein Blockdiagramm einer weiteren Zugriffs-Steuereinheit in dem erfindungsgemäßen elektronischen System von 8;
  • 10 ein Zeitverlaufsdiagramm von Signalen während des Betriebs des elektronischen Systems von 5 oder 8 zur Darstellung der Vermeidung von Befehlskollisionen gemäß einer Ausführungsform der vorliegenden Erfindung;
  • 11 ein Zeitverlaufsdiagramm von Signalen während des Betriebs des elektronischen Systems von 5 oder 8 zur Darstellung der Vermeidung von Selbstauffrischungsverlusten gemäß einer Ausführungsform der vorliegenden Erfindung;
  • 12 ein Zeitverlaufsdiagramm von Signalen während des Betriebs des elektronischen Systems von 5 oder 8 zur Darstellung der Vermeidung des Auslassens von Voraufladevorgängen gemäß einer Ausführungsform der vorliegenden Erfindung; und
  • 13 ein Zeitverlaufsdiagramm von Signalen während des Betriebs des elektronischen Systems von 5 oder 8 zur Darstellung der Vermeidung von Befehlskollisionen, Selbstauffrischungsverlusten und des Auslassens von Vorladevorgängen gemäß einer Ausführungsform der vorliegenden Erfindung.
  • 5 zeigt ein Blockdiagramm eines elektronischen Systems 200 mit einer Anzahl von Mastern, die sich den Zugriff auf ein Speicherbauelement nach einem Arbitrierungsschema gemäß einer Ausführungsform der vorliegenden Erfindung teilen. Gemäß der 5 teilt sich eine Anzahl von Mastern, umfassend einen ersten Master 202, einen zweiten Master 204 und einen dritten Master 206, den Zugriff auf ein Multi-Port-Speicherbauelement 208, das ein Multi-Port-SDRAM sein kann.
  • Ein Fachmann für Speicherbauelemente ist mit einem SDRAM vertraut, das synchron zu einem Taktsignal von einem Master betrieben wird. Zusätzlich ist ein SDRAM üblicherweise ein befehlsbasiertes Speicherbauelement mit einem Master, der einen Befehl durch Setzen der logischen Zustände einer Anzahl von Steuersignalen angibt.
  • Das SDRAM 208 wird als Multi-Port-SDRAM 208 bezeichnet, da es eine Anzahl von Anschlüssen (Ports), umfassend einen ersten Anschluss 212, einen zweiten Anschluss 214 und einen dritten Anschluss 216, aufweist. Jeder der ersten, zweiten und dritten Anschlüsse 212, 214 und 216 weist eine entsprechend eingerichtete Signalschnittstelle SIF1, SIF2 bzw. SIF3 zur Kommunikation mit einer zugeordneten Steuereinheit 222, 224 bzw. 226 der zugehörigen Master 202, 204 bzw. 206 auf. Jede der Signalschnittstellen SIF1, SIF2 und SIF3 wird für die Kommunikation von Steuersignalen und Daten zwischen den zugeordneten Mastern 202, 204 oder 206 und dem SDRAM 208 eingesetzt.
  • Jeder der Master 202, 204 und 206 hat einen zugeordneten Datenprozessor 232, 234 bzw. 236, der mit der zugeordneten Steuereinheit 222, 224 bzw. 226 über einen jeweils zugeordneten internen Bus 242, 244 bzw. 246 kommuniziert, wenn ein Zugriff auf das geteilte SDRAM 208 angefragt wird. Gemäß der 5 und 6 weist jeder der Master 202, 204 und 206 ein zugeordnetes Master-Speicherbauelement 252, 254 bzw. 256 auf, das Abfolgen von Instruktionen (d. h. Software) speichert. Das Ausführen der Abfolgen von Instruktionen durch den jeweils zugeordneten Datenprozessor 232, 234 bzw. 236, der mit den Speicherbauelementen 252, 254 bzw. 256 verbunden ist, bewirkt bei dem zugeordneten Datenprozessor 232, 234 bzw. 236 das Durchführen der darin beschriebenen Schritte.
  • Gemäß den 5 und 6 koordinieren die Datenprozessoren 232, 234 und 236 den Zugriff auf das geteilte SDRAM 208 zwischen den Mastern 202, 204 und 206 durch Ausführung der Software, die in den Speicherbauelementen 252, 254 und 256 gespeichert ist. Die Master 202, 204 und 206 kommunizieren untereinander über Universal-Asynchronous-Receiver/Transmitter(UART)-Schnittstellen 262 und 264 zum Arbitrieren eines solchen Zugriffs auf das SDRAM 208. Das geteilte SDRAM 208 umfasst eine Zugriffs-Steuereinheit 266, die gemäß der Ausführungsform der 5 als Teil des Multi-Port-SDRAM 208 ausgeführt ist. Die Zugriffs-Steuereinheit 266 empfängt Befehle von den Speicher-Steuereinheiten 222, 224 und 226 über die Schnittstellen SIF1, SIF2 und SIF3 und bestimmt, welcher Befehl von einem der Master 202, 204 und 206 von dem SDRAM 208 abhängig davon ausgeführt wird, welcher der Master 202, 204 und 206 Zugriff hat. 7 zeigt ein Blockdiagramm der Zugriffs-Steuereinheit 266 gemäß der 5, die nachfolgend detaillierter beschrieben wird.
  • 8 zeigt ein Blockdiagramm eines elektronischen Systems 300 mit einem Single-Port-SDRAM 308, das zwischen den Mastern 202, 204 und 206 gemäß einer alternativen Ausführungsform der vorliegenden Erfindung geteilt wird. Elemente mit den gleichen Bezugszeichen in den 5 und 8 bezeichnen Elemente, die die gleiche Struktur und/oder Funktion aufweisen. In 8 ist eine Zugriffs-Steuereinheit 310 getrennt oder außerhalb (Off-Chip) von dem SDRAM 308 verwirklicht.
  • Die Zugriffs-Steuereinheit 310 ist mit mehreren Anschlüssen 302, 304 und 306 zum Empfangen von Steuersignalen und Daten von den jeweils zugeordneten Mastern 202, 204 und 206 über die jeweils zugeordneten Schnittstellen SIF1, SIF2 und SIF3 ausgebildet. Die Zugriffs-Steuereinheit 310 empfängt Befehle von den Speicher-Steuereinheiten 222, 224 und 226 über die Schnittstellen SIF1, SIF2 und SIF3 und bestimmt, welcher Befehl von einem der Master 202, 204 und 206 durch das SDRAM 308 in Abhängigkeit davon ausgeführt wird, welcher der Master 202, 204 und 206 Zugriff hat. 9 zeigt ein Blockdiagramm der Zugriffs-Steuereinheit 310 gemäß 8 und wird nachfolgend näher beschrieben.
  • 10 zeigt ein Zeitverlaufsdiagramm von Signalen während des Betriebs des elektronischen Systems 200 gemäß der 5 oder 300 gemäß der 8 zur Vermeidung von Befehlskollisionen gemäß einer Ausführungsform der vorliegenden Erfindung. Entsprechend den 5 und 10 zeigt ein auf einen logischen „high”-Zustand eingestelltes erstes Zugriffsanzeigesignal SGM1 an, dass der erste Master 202 Zugriff auf das SDRAM 208 hat, und dem ersten Master 202 wird der Zugriff verwehrt, wenn das erste Zugriffsanzeigesignal SGM1 auf den logischen „low”-Zustand gesetzt ist.
  • Ein zweites auf den logischen „high”-Zustand gesetztes Zugriffsanzeigesignal SGM2 zeigt an, dass der zweite Master 204 Zugriff auf das SDRAM 208 hat, und dem zweiten Master 204 wird der Zugriff verwehrt, wenn das zweite Zugriffsanzeigesignal SGM2 auf den logischen „low”-Zustand gesetzt ist. In dem Beispiel von 10 hat der erste Master 202 vor dem Zeitpunkt T1 Zugriff (d. h. Besitz) auf das SDRAM 208 und der zweite Master 204 hat nach dem Zeitpunkt T1 Zugriff auf das SDRAM 208.
  • Demnach hat jeder der Master 202, 204 und 206 ein zugeordnetes Zugriffsanzeigesignal, das über die UART-Schnittstellen 262 und 264 übertragen wird, um anzuzeigen, dass ein ausgewählter Master Zugriff auf das SDRAM 208 hat. Allgemein hat zu einer Zeit nur ein ausgewählter Master 202, 204 oder 206 Zugriff auf das SDRAM 208.
  • Gemäß der 10 stellt M1_CMD die Befehle dar, die von dem ersten Master 202 erzeugt werden und M2_CMD stellt die Befehle dar, die von dem zweiten Master 204 erzeugt werden. Allgemein wird jeder Befehl, der von einem Master erzeugt wird, von dem SDRAM 208 ausgeführt, wenn dieser Master Zugriff hat. Andererseits wird ein Befehl, der von einem Master erzeugt wird, der keinen Zugriff hat, nicht von dem SDRAM 208 ausgeführt. Demnach führt das SDRAM 208 in dem Beispiel gemäß 10 vor dem Zeitpunkt T1 die Befehle des ersten Masters 202 und nach dem Zeitpunkt T1 die Befehle des zweiten Masters 204 aus.
  • Folglich führt das SDRAM 208 aktive Befehle Active11 und Active12 aus, die um eine Zeilenzykluszeit tRC versetzt nach periodischen Selbstauffrischungsbefehlen erzeugt werden, wie sie von dem ersten Master 202 vor dem Zeitpunkt T1 gesendet werden. Jeder der Master 202 und 204 erzeugt periodisch einen Selbstauffrischungsbefehl (wie durch die mit „Auto-Refresh” bezeichneten Linien in 10 dargestellt).
  • Dabei ist festzuhalten, dass der erste Master 202 nach dem Zeitpunkt T1 keinerlei aktive Befehle erzeugt, da dem ersten Master 202 der Zugriff verwehrt ist. Der erste Master 202 erzeugt nach dem Zeitpunkt T1 weiterhin die periodischen Selbstauffrischungsbefehle, aber diese Selbstauffrischungsbefehle des ersten Masters 202 werden nach dem Zeitpunkt T1 von dem SDRAM 208 nicht ausgeführt (wie dies durch die Linien ohne Pfeile für die Selbstauffrischungsbefehle nach dem Zeitpunkt T1 in 10 dargestellt ist).
  • Gemäß der 10 führt das SDRAM 208 aktive Befehle Active21 und Active22 aus, die jeweils zwischen den periodischen Selbstauffrischungsbefehlen, wie sie von dem zweiten Master 204 nach dem Zeitpunkt T1 gesendet werden, erzeugt werden. Üblicherweise ist die Zeilenzykluszeit tRC für das SDRAM 208 vorgesehen, um einen Selbstauffrischungsbefehl auszuführen, bevor das SDRAM 208 mit der Ausführung eines nachfolgenden aktiven Befehls beginnt.
  • Wenn ein Master den Besitz des SDRAMs 208 erhält, kann der Master gemäß einem weiteren Aspekt der vorliegenden Erfindung einen vorbestimmten Einstellbefehl wie einen Mode-Register-Set(MRS)-Befehl zur Vermeidung von Befehlskollisionen erzeugen. Wenn der zweite Master 204 über das SGM2-Signal die Zugriffsanzeige zur Umschaltung des Besitzes auf den zweiten Master 204 erhält, kann dessen Datenprozessor 234 entsprechend der 5 und 10 einen MRS-Befehl durch Erzeugen eines MRS2'-Steuersignals an seine SDRAM-Steuereinheit 224 auslösen, die daraufhin den MRS2-Befehl erzeugt.
  • Solch ein MRS2-Befehl wird erzeugt, bevor der erste aktive Befehl Active21 von dem zweiten Master 204 erzeugt wird, um eine Zeitspanne tM zwischen derartigen Befehlen bereitzustellen. Auf den Empfang des MRS2-Befehls führt das SDRAM 208 den MRS2-Befehl vor dem Active21-Befehl aus. Ein MRS-Befehl wird allgemein zum Einstellen eines Modus-Registers innerhalb eines SDRAM eingesetzt und ein derartiger MRS-Befehl ist dem Fachmann für SDRAM-Design hinlänglich bekannt.
  • Da der Active21-Befehl mit einer Zeitverzögerung (Timing Margin) tM nach dem MRS2-Befehl erzeugt wird, führt das SDRAM gemäß der 10 den Active21-Befehl zuverlässig nach Ablauf der Zeilenzykluszeit tRC zur Ausführung des letzten Selbstauffrischungsbefehls 320 aus, der von dem ersten Master 202 empfangen wurde. Somit kann die Kollision des vom ersten Master 202 empfangenen letzten Selbstauffrischungsbefehls 320 und des Active21-Befehls des zweiten Masters 204 durch die Erzeugung des MRS2-Befehls vermieden werden.
  • 11 zeigt ein Zeitverlaufsdiagramm von Signalen während des Betriebs des elektronischen Systems 200 nach 5 oder 300 nach 8 zur Vermeidung von Selbstauffrischungsverlusten gemäß einer Ausführungsform der vorliegenden Erfindung. Mit jeder Änderung des SGM1-Signals in den logischen „high”-Zustand wird der Besitz auf den ersten Master 202 umgeschaltet. Zu diesem Zeitpunkt löst der erste Datenprozessor 232 durch Erzeugen eines Steuersignals MRS1', das der Speicher-Steuereinheit 222 anzeigt, einen Befehl MRS1 zu erzeugen, einen MRS-Befehl aus. Demnach erzeugt der erste Master 202 bei jedem Erlangen des Besitzes des SDRAMs 208 vor jedem der aktiven Befehle Active11, Active12 und Active13 ein zugeordnetes MRS1-Signal.
  • Entsprechend wird gemäß 11 mit jeder Änderung des SGM2-Signals auf den logischen „high”-Zustand der Besitz auf den zweiten Master 204 umgeschaltet. Zu einem solchen Zeitpunkt erzeugt der zweite Master 204 vor jedem der aktiven Befehle Active21, Active22 und Active23 ein zugeordnetes Signal MRS2. Das SDRAM 208 führt zusätzlich zu dem Modusregister-Einstellvorgang einen Selbstauffrischungsvorgang beim Empfangen eines der MRS1- und MRS2-Befehle aus, sodass der Selbstauffrischungsverlust vermieden wird.
  • In einer Ausführungsform der vorliegenden Erfindung entscheidet das SDRAM 208, ob der Selbstauffrischungsvorgang beim Empfangen eines der MRS1- und MRS2-Befehle durchgeführt wird. Beispielsweise führt das SDRAM 208 beim Empfangen eines der MRS1- und MRS2-Befehle lediglich den Modusregister-Einstellvorgang ohne Ausführung eines zusätzlichen Selbstauffrischungsvorgangs aus, wenn das SDRAM 208 bereits einen Selbstauffrischungsvorgang durchführt. Wenn das SDRAM 208 innerhalb einer vorbestimmten Zeitdauer nicht bereits einen Selbstauffrischungsvorgang ausgeführt hat, führt das SDRAM 208 einen Selbstauffrischungsvorgang zusätzlich zu dem Modusregister-Einstellvorgang beim Empfangen eines der beiden MRS1- und MRS2-Befehle durch.
  • 7 zeigt ein exemplarisches Blockdiagramm des SDRAM 208 gemäß der 5 umfassend die Zugriffs-Steuereinheit 266 und einen Speicherkern 350. Die Zugriffs-Steuereinheit 266 umfasst einen ersten Befehlsdetektor 352, einen zweiten Befehlsdetektor 354 und einen dritten Befehlsdetektor 356, die jeweils mit einem zugeordneten ersten Auffrischungszähler 362, einem zweiten Auffrischungszähler 364 bzw. einem dritten Auffrischungszähler 366 verbunden sind.
  • Jeder der Befehlsdetektoren 352, 354 und 356 erhält einen zugeordneten Satz von Takt- und Steuersignalen von der zugeordneten Schnittstelle SIF1, SIF2 bzw. SIF3. Demnach empfängt der erste Befehlsdetektor 352 ein Taktsignal CLK1, ein Takt-Aktivierungssignal CKE1, ein Chipauswahlsignal/CS, ein Schreibaktivierungssignal/WE1, ein Zeilenadressabtastsignal/RAS und ein Spaltenadressabtastsignal/ZAS1 von dem ersten Master 202 über die erste Schnittstelle SIF1. Solche Signale sind dem Fachmann für das SDRAM-Design hinlänglich bekannt.
  • Der zweite Befehlsdetektor 354 empfängt zugeordnete Signale CLK2, CKE2, /CS2, /WE2, /RAS2 und /CAS2 von dem zweiten Master 204 über die zweite Schnittstelle SIF2. Der dritte Befehlsdetektor 356 empfängt zugeordnete Signale CLK3, CKE3, /CS3, /WE3, /RAS3 und /CAS3 von dem dritten Master 206 über die dritte Schnittstelle SIF3.
  • Jeder der Befehlsdetektoren 352, 354 oder 356 nutzt den zugeordneten Satz solcher Signale zur Bestimmung, ob der zugeordnete Master einen MRS-Befehl oder einen Selbstauffrischungsbefehl sendet. Auf den Empfang eines von beiden Befehlen steuert der Befehlsdetektor 352, 354 oder 356 den zugeordneten Auffrischungszähler 362, 364 oder 366, um eine zugeordnete Selbstauffrischungsadresse AREF_ADD1, AREF_ADD2 oder AREF_ADD3 zu erhöhen.
  • Beispielsweise aktiviert der erste Befehlsdetektor 352 ein MRS1-Signal, wenn der erste Befehlsdetektor 352 feststellt, dass der erste Master 202 einen MRS-Befehl sendet. In ähnlicher Weise aktiviert der erste Befehlsdetektor 352 ein AREF1-Signal, wenn der erste Befehlsdetektor 352 feststellt, dass der erste Master 202 einen Selbstauffrischungsbefehl sendet. Der erste Auffrischungszähler 362 erhöht die erste Selbstauffrischungsadresse AREF_ADD1, wenn eines der beiden MRS1- und AREF1-Signale aktiviert ist.
  • Der zweite Befehlsdetektor 354 aktiviert ein MRS2-Signal, wenn der zweite Befehlsdetektor 354 feststellt, dass der zweite Master 204 einen MRS-Befehl sendet. Ebenso aktiviert der zweite Befehlsdetektor 354 ein AREF2-Signal, wenn der zweite Befehlsdetektor 354 feststellt, dass der zweite Master 204 einen Selbstauffrischungsbefehl sendet. Der zweite Auffrischungszähler 364 erhöht die zweite Selbstauffrischungsadresse AREF_ADD2, wenn eines der beiden Signale MRS2- und AREF2 aktiviert ist.
  • Der dritte Befehlsdetektor 356 aktiviert ein MRS3-Signal, wenn der dritte Befehlsdetektor 356 feststellt, dass der dritte Master 206 einen MRS-Befehl sendet. Weiterhin aktiviert der dritte Befehlsdetektor 356 ein AREF3-Signal, wenn der dritte Befehlsdetektor 356 feststellt, dass der dritte Master 206 einen Selbstauffrischungsbefehl sendet. Der dritte Auffrischungszähler 366 erhöht die dritte Selbstauffrischungsadresse AREF_ADD3, wenn eines der beiden Signale MRS3- und AREF3 aktiviert ist.
  • Die Selbstauffrischungsadressen AREF_ADD1, AREF_ADD2 und AREF_ADD3 werden in einen Multiplexer 368 eingegeben, der eine der Selbstauffrischungsadressen AREF_ADD1, AREF_ADD2 oder AREF_ADD3 auswählt, die an den Adressdekoder 370 gesendet werden soll. Der Adressdekoder 370 decodiert eine solche aus den Selbstauffrischungsadressen AREF_ADD1, AREF_ADD2 und AREF_ADD3 ausgewählte Selbstauffrischungsadresse, um eine Zeile des Speicherkerns 350 aufzufrischen, die durch die aus den Selbstauffrischungsadressen AREF_ADD1, AREF_ADD2 und AREF_ADD3 ausgewählte Selbstauffrischungsadresse angegeben ist.
  • Der Multiplexer 368 wählt eine der Selbstauffrischungsadressen AREF_ADD1, AREF_ADD2 oder AREF_ADD3 in Abhängigkeit davon aus, welches der MRS1-, MRS2- und MRS3-Signale der zugeordneten Befehlsdetektoren oder Befehlsdekoder 352, 354 und 356 zur Anzeige des Besitzes aktiviert ist. Wenn das MRS1-Signal aktiviert ist, wählt der Multiplexer 368 die erste Selbstauffrischungsadresse AREF_ADD1 aus. Wenn das MRS2-Signal aktiviert ist, wählt der Multiplexer 368 die zweite Selbstauffrischungsadresse AREF_ADD2 aus. Wenn das MRS3-Signal aktiviert ist, wählt der Multiplexer 368 die dritte Selbstauffrischungsadresse AREF_ADD3 aus.
  • In einer Ausführungsform der vorliegenden Erfindung führt das SDRAM 208 nur dann einen Selbstauffrischungsvorgang beim Empfang eines MRS-Befehls durch, wenn innerhalb einer vorbestimmten Zeitdauer kein Selbstauffrischungsvorgang durchgeführt wurde. Bei einer solchen Ausführungsform umfasst jeder der Auffrischungszähler 362, 364 und 366 einen zugeordneten Timer und erhöht seine zugeordnete Selbstauffrischungsadresse nur dann, wenn das zugeordnete MRS-Signal aktiviert wird, nachdem das zugeordnete AREF-Signal zum letzten Mal vor der vorbestimmten Zeitdauer aktiviert war.
  • 9 zeigt ein Blockdiagramm der Zugriffs-Steuereinheit 310 und des SDRAM 308 von 8. In 7 ist die Zugriffs-Steuereinheit 266 als Teil des SDRAM 208 nach 5 „on-chip” hergestellt. Die Zugriffs-Steuereinheit 310 nach der 9 kann „off-chip”, getrennt von dem SDRAM 308, das als Single-Port-Speicherbauelement in 8 dargestellt ist, ausgeführt sein.
  • Gemäß der 9 umfasst die Zugriffs-Steuereinheit 310 einen ersten Befehlsdetektor 372, einen zweiten Befehlsdetektor 374 und einen dritten Befehlsdetektor 376. Jeder der Befehlsdetektoren 372, 374 und 376 empfängt in ähnlicher Weise wie die Befehlsdetektoren 352, 354 und 356 nach 7 einen zugeordneten Satz von Takt- und Steuersignalen von den jeweils zugeordneten Mastern 202, 204 und 206.
  • Gemäß der 9 aktiviert der erste Befehlsdetektor 372 ein MRS1-Signal, wenn der erste Master 202 einen MRS-Befehl erzeugt. Der zweite Befehlsdetektor 374 aktiviert ein MRS2-Signal, wenn der zweite Master 204 einen MRS-Befehl erzeugt. Der dritte Befehlsdetektor 376 aktiviert ein MRS3-Signal, wenn der dritte Master 206 einen MRS-Befehl erzeugt.
  • Die Takt- und Steuersignale der Master 202, 204 und 206, die über die zugeordneten Schnittstellen SIF1, SIF2 und SIF3 an den zugeordneten Anschlüssen 302, 304 und 306 empfangen werden, sind mit einem Multiplexer 378 verbunden. Der Multiplexer 378 koppelt die zugeordneten Takt- und Steuersignale von einem der Master 202, 204 oder 206 in Abhängigkeit davon, welches der MRS1-, MRS2- oder MRS3-Signale aktiviert ist, um den Besitz des SDRAMs 308 anzuzeigen.
  • Wenn das MRS1-Signal aktiviert ist, wird die erste Schnittstelle SIF1 des ersten Masters 202 mit einem Befehlsdekoder 382 des SDRAM 308 verbunden. Wenn das MRS2-Signal aktiviert ist, wird die zweite Schnittstelle SIF2 des zweiten Masters mit dem Befehlsdekoder 382 des SDRAM 308 verbunden. Wenn das MRS3-Signal aktiviert ist, wird die dritte Schnittstelle SIF3 des dritten Masters 206 mit dem Befehlsdekoder 382 des SDRAM 308 verbunden. Entsprechend führt das SDRAM 308 Befehle von einem der Master 202, 204 oder 206 aus, der den Besitz des SDRAM 308 hat.
  • Die MRS1-, MRS2- und MRS3-Signale werden in eine Logikeinheit 380 eingekoppelt, die in einer Ausführungsform der vorliegenden Erfindung als ODER-Gatter ausgeführt ist. Wenn ein beliebiges der MRS1-, MRS2- oder MRS3-Signale aktiviert ist, aktiviert das ODER-Gatter 380 ein MRS_REF-Signal, das an einen Auffrischungszähler 384 des SDRAM 308 gesendet wird. Der Auffrischungszähler 384 erhöht eine Selbstauffrischungsadresse AREF_ADD, wenn das MRS_REF-Signal aktiviert ist. Zusätzlich erzeugt der Befehlsdekoder 382 ein AREF-Signal, das aktiviert wird, wenn der Befehlsdekoder feststellt, dass von demjenigen der Master 202, 204 oder 206, der im Besitz ist, ein Selbstauffrischungsbefehl gesendet wird. Der Auffrischungszähler 384 erhöht auch die Selbstauffrischungsadresse AREF_ADD, wenn das AREF-Signal aktiviert ist.
  • In einer Ausführungsform der vorliegenden Erfindung führt das SDRAM 308 nur dann einen Selbstauffrischungsvorgang nach Aussendung eines MRS-Befehls von einem beliebigen der Master 202, 204 oder 206 aus, wenn innerhalb einer vorbestimmten Zeitdauer kein Selbstauffrischungsvorgang vorgenommen wurde. Bei einer solchen Ausführungsform umfasst der Auffrischungszähler 384 einen Timer und erhöht die Selbstauffrischungsadresse AREF_ADD nur dann, wenn das MRS_REF-Signal aktiviert wurde, nachdem das AREF-Signal zuletzt vor einer vorbestimmten Zeitdauer aktiviert wurde.
  • 12 zeigt ein Zeitverlaufsdiagramm von Signalen während des Betriebes des elektronischen Systems 200 von 5 oder 300 von 8 zur Vermeidung der Auslassung von Vorladevorgängen gemäß einer Ausführungsform der vorliegenden Erfindung. 12 gleicht der vorstehend beschriebenen 4, 12 weicht jedoch von 4 dahingehend ab, dass jeder der Master 202, 204 und 206 beim Verlust des Besitzes des geteilten SDRAMs 208 einen Pre-Charge-All-Befehl PALL erzeugt.
  • Gemäß der 12 erzeugt der erste Master 202 einen PALL1-Befehl beim Verlust des Besitzes nach dem RD4-Befehl. Gemäß den 5 und 12 löst der Datenprozessor 232 beim Empfangen eines SGM1-Signals, das auf den logischen „low”-Zustand deaktiviert ist, einen PALL-Befehl durch Erzeugen eines Steuersignals PALL1' aus, um der SDRAM-Steuereinheit 222 anzuzeigen, dass diese den PALL1-Befehl zu erzeugen hat. in gleicher Weise erzeugt der zweite Master 204 gemäß der 12 einen PALL2-Befehl beim Verlust des Besitzes nach dem WR1-Befehl.
  • Das SDRAM 208 führt beim Empfangen eines der beiden PALL1- und PALL2-Befehle einen Gesamtvorladevorgang durch. Bitleitungen aller Bänke des SDRAMs 208 werden während eines Gesamtvorladevorgangs vorgeladen. Ein Gesamtvorladevorgang ist dem Fachmann für SDRAM-Design hinlänglich bekannt.
  • Demnach wird eine Vorladung der relevanten Bitleitungen vor dem WR1-Vorgang nicht ausgelassen, wenn der zweite Master 204 den Besitz hat. Die vorliegende Erfindung kann auch verwirklicht werden, wenn die Master 202, 204 und 206 einen beliebigen anderen Typ eines Vorladebefehls, wie einen PRE_SEL-Befehl (Pre-Charge-Select), beim Verlust des Besitzes für das geteilte SDRAM 208 erzeugen. Bitleitungen einer spezifizierten Bank des SDRAM 208 werden während eines Vorlade-Auswahlvorgangs vorgeladen. Ein Vorlade-Auswahlvorgang ist dem Fachmann für SDRAM-Design hinlänglich bekannt.
  • 13 zeigt ein Zeitverlaufsdiagramm von Signalen während des Betriebs des elektronischen Systems von 5 oder 8 zur Darstellung der Vermeidung von Befehlskollisionen, Selbstauffrischungsverlusten und des Auslassen von Vorladevorgängen gemäß einer Ausführungsform der vorliegenden Erfindung. Gemäß der 13 hat der erste Master 202 den Besitz des SDRAM 208 vor dem Zeitpunkt T1 und nach dem Zeitpunkt T2. Der zweite Master 204 hat zwischen den Zeitpunkten T1 und T2 den Besitz des SDRAM 208.
  • Der erste Master 202 erzeugt vor dem Verlust des Besitzes zum Zeitpunkt T1 einen PALL1-Befehl. Mit dem Erlangen des Besitzes zum Zeitpunkt T2 erzeugt der erste Master 202 auch einen MRS1-Befehl mit einer Zeitverzögerung in der Größe der Zeilenzykluszeit tRC vor dem aktiven Befehl Active12.
  • Beim bzw. nach dem Erlangen des Besitzes zum Zeitpunkt T1 erzeugt der zweite Master 204 einen MRS2-Befehl mit einer Zeitverzögerung in der Größe der Zeilenzykluszeit tRC vor dem aktiven Befehl Active21. Der zweite Master 204 erzeugt einen PALL2-Befehl, bevor er den Besitz zum Zeitpunkt T2 verliert.
  • Das SDRAM 208 führt beim Empfangen der PALL1- und PALL2-Befehle einen Gesamtvorladevorgang durch, sodass der Vorladevorgang bei einem Besitzerwechsel nicht ausgelassen wird. Das SDRAM 208 führt bei Erhalt der MRS1- und MRS2-Befehle einen Selbstauffrischungsvorgang durch, um einen Selbstauffrischungsverlust in dem SDRAM 208 zu vermeiden. Zusätzlich werden die MRS1- und MRS2-Befehle mit der Zeitdauer der Zeilenzykluszeit tRC vor den zugeordneten aktiven Befehlen Active12 und Active1 erzeugt, um die Kollision von Selbstauffrischungsbefehlen und aktiven Befehle zu vermeiden.
  • In dieser Weise erzeugen bei Ausführungsformen der Erfindung die Master 202, 204 und 206 zusätzliche Befehle, wie die MRS- und PALL-Befehle, wenn eine Software-Arbitrierung untereinander auftritt. Derartige zusätzliche Befehle werden vorteilhaft für die Vermeidung von Befehlskollisionen, Selbstauffrischungsverlusten und/oder der Vermeidung einer Auslassung von Vorladevorgängen in dem geteilten SDRAM 208 eingesetzt.
  • Die vorliegende Erfindung wurde für das geteilte SDRAM 208 in dem elektronischen System 200 der 5 beschrieben, die vorliegende Erfindung kann jedoch in entsprechender Weise auf das elektronische System 300 von 8 angewendet werden, was für den Fachmann aufgrund der vorliegenden Beschreibung selbstverständlich ist.
  • Weiterhin wurde die vorliegende Erfindung mittels der Zeitverlaufsdiagramme der 10, 11, 12 und 13 zum Arbitrieren eines Zugriffs zwischen den ersten und zweiten Mastern 202 und 204 beschrieben und verdeutlicht. Die vorliegende Erfindung kann in entsprechender Weise für die Arbitrierung eines Zugriffs unter einer beliebigen Anzahl von Mastern, umfassend den dritten Master 206, angewendet werden. Zudem wurde die vorliegende Erfindung für das geteilte SDRAM beschrieben. Die vorliegende Erfindung kann jedoch auch für andere Typen von geteilten Speicherbauelementen eingesetzt werden.

Claims (28)

  1. Verfahren zum Arbitrieren eines Zugriffs auf ein geteiltes Speicherbauelement (208) zwischen einer Anzahl von Mastern (202, 204, 206), mit den Schritten: – Empfangen einer Zugriffsanzeige (SGM2) durch einen ausgewählten Master (204), die anzeigt, dass der ausgewählte Master (204) Zugriff auf das Speicherbauelement (208) hat; und – Erzeugen eines vorbestimmten Einstellbefehls (MRS2) durch den ausgewählten Master (204) beim Empfangen der Zugriffsanzeige (SGM2) und vor dem Erzeugen eines aktiven Befehls (Active21) zur Vermeidung einer Kollision zwischen dem aktiven Befehl (Active21) und einem vorhergehenden Befehl (320), der von dem Speicherbauelement (208) ausgeführt wird.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der vorbestimmte Einstellbefehl (MRS2) durch das Speicherbauelement (208) vor dem Ausführen des aktiven Befehls (Active21) ausgeführt wird, um eine Zeitspanne (tM) zwischen dem vorhergehenden Befehl (320) und dem aktiven Befehl (Active21) zu erzeugen.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der vorbestimmte Einstellbefehl (MRS2) durch einen Datenprozessor (234) des ausgewählten Masters (204) erzeugt wird.
  4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass der vorhergehende Befehl (320) von einem vorhergehenden Master (202) erzeugt wird, der Zugriff auf das Speicherbauelement (208) hat, bevor die Zugriffsanzeige (SGM2) von dem ausgewählten Master (204) empfangen wird.
  5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass der vorhergehende Befehl ein Selbstauffrischungsbefehl (320) ist, der von dem vorhergehenden Master (202) erzeugt wurde.
  6. Verfahren nach Anspruch 4 oder 5, gekennzeichnet durch Erzeugen eines Vorladebefehls (PALL1) durch den vorhergehenden Master (202), der durch das Speicherbauelement (208) auszuführen ist, bevor der ausgewählte Master (204) beim Empfangen der Zugriffsanzeige (SGM2) einen beliebigen Befehl erzeugt.
  7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass das Speicherbauelement (208) beim Empfangen des vorbestimmten Einstellbefehls (MRS2) einen Selbstauffrischungsvorgang durchführt, wenn der vorhergehende Befehl (PALL1) nicht für einen Selbstauffrischungsvorgang vorgesehen ist, der innerhalb einer vorbestimmten Zeitdauer durchgeführt worden ist.
  8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass der vorbestimmte Einstellbefehl ein Modusregister(MRS)-Einstellbefehl ist.
  9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass der vorhergehende Befehl ein Selbstauffrischungsbefehl (320) ist.
  10. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass das Speicherbauelement ein synchroner dynamischer Speicher mit wahlfreiem Zugriff (SDRAM) ist.
  11. Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass der vorbestimmte Einstellbefehl (MRS2) von einer Zugriffs-Steuereinheit (266) dazu eingesetzt wird, eine zugehörige Schnittstelle (SIF2) des ausgewählten Masters (204) auszuwählen, die mit einem Speicherkern (350) des Speicherbauelements (208) zu verbinden ist, während zugehörige Schnittstellen (SIF1, SIF3) beliebiger anderer Master (202, 206) von dem Speicherkern (350) getrennt werden.
  12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass die Zugriffs-Steuereinheit (266) als Teil des Speicherbauelements (208) ausgeführt wird.
  13. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass die Zugriffs-Steuereinheit (266) außerhalb des Speicherbauelements (208) ausgeführt wird.
  14. Verfahren nach Anspruch 1, gekennzeichnet durch die Schritte: – Entscheiden durch das Speicherbauelement (208), ob ein Selbstauffrischungsvorgang beim Empfangenen des vorbestimmten Einstellbefehls (MRS2) durchzuführen ist.
  15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass das Speicherbauelement (208) den Selbstauffrischungsvorgang beim Empfangen des vorbestimmten Einstellbefehls (MRS2) durchführt, wenn ein vorhergehender Selbstauffrischungsvorgang nicht innerhalb einer vorbestimmten Zeitdauer durchgeführt wurde.
  16. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass der Vorladebefehl ein Gesamtvorladebefehl (PALL) oder ein Vorladeauswahlbefehl (PRE_SEL) ist.
  17. Elektronisches System mit einer Mehrzahl von Mastern und einem geteilten Speicherbauelement (208), wobei ein Master (204) einen Zugriff auf das geteilte Speicherbauelement (208) zwischen der Anzahl von Mastern (202, 204, 206) arbitriert, wobei der Master umfasst: – einen Datenprozessor (234); und – ein Master-Speicherbauelement (254), das eine Abfolge von Instruktionen gespeichert hat, wobei eine Ausführung der Abfolge von Instruktionen durch den Datenprozessor (234) den Datenprozessor (234) zur Durchführung der folgenden Schritte veranlasst: – Erzeugen eines vorbestimmten Einstellbefehls (MRS2) beim Empfangen einer Zugriffsanzeige (SGM2) und vor dem Erzeugen eines aktiven Befehls (Active21); und – Senden des vorbestimmten Einstellbefehls (MRS2) an das geteilte Speicherbauelement (208), das den vorbestimmten Einstellbefehl (MRS2) ausführt, um eine Kollision zwischen dem aktiven Befehl (Active21) und einem vorhergehenden Befehl (320), der von dem geteilten Speicherbauelement (208) ausgeführt wird, zu vermeiden.
  18. System nach Anspruch 17, dadurch gekennzeichnet, dass das geteilte Speicherbauelement (208) den vorbestimmten Einstellbefehl (MRS2) vor dem Durchführen des aktiven Befehls (Active21) durchführt, um eine Zeitspanne (tM) zwischen dem vorhergehenden Befehl (320) und dem aktiven Befehl (Active21) zu erzeugen.
  19. System nach Anspruch 17 oder 18, dadurch gekennzeichnet, dass der vorhergehende Befehl ein Selbstauffrischungsbefehl (320) ist.
  20. System nach einem der Ansprüche 17 bis 19, dadurch gekennzeichnet, dass der vorbestimmte Einstellbefehl ein Modusregister(MRS)-Einstellbefehl ist.
  21. System nach einem der Ansprüche 17 bis 20, dadurch gekennzeichnet, dass das geteilte Speicherbauelement ein synchroner dynamischer Speicher mit wahlfreiem Zugriff (SDRAM) ist.
  22. System nach einem der Ansprüche 17 bis 21, gekennzeichnet durch eine Schnittstelle (SIF2), die mit einem Speicherkern (350) des geteilten Speicherbauelements (208) mittels einer Zugriffs-Steuereinheit (266) gekoppelt wird, wenn der vorbestimmte Einstellbefehl (MRS2) von dem Master (204) erzeugt wird.
  23. System nach Anspruch 22, dadurch gekennzeichnet, dass die Zugriffs-Steuereinheit als Teil des geteilten Speicherbauelements (208) ausgeführt ist.
  24. System nach Anspruch 22, dadurch gekennzeichnet, dass die Zugriffs-Steuereinheit (266) getrennt von dem geteilten Speicherbauelement (208) ausgeführt ist.
  25. System nach Anspruch 17, dadurch gekennzeichnet, dass – das geteilte Speicherbauelement (208) entscheidet, ob ein Selbstauffrischungsvorgang beim Empfangen des vorbestimmten Einstellbefehls (MRS2) durchzuführen ist.
  26. System nach Anspruch 25, dadurch gekennzeichnet, dass das geteilte Speicherbauelement (208) den Selbstauffrischungsvorgang beim Empfangen des vorbestimmten Einstellbefehls (MRS2) durchführt, wenn innerhalb einer vorbestimmten Zeitdauer kein Selbstauffrischungsvorgang durchgeführt wurde.
  27. System nach Anspruch 17, dadurch gekennzeichnet, dass – eine Ausführung der Abfolge von Instruktionen durch den Datenprozessor (232) den Datenprozessor (232) zur Durchführung der weiteren Schritte veranlasst: – Erzeugen eines Vorladebefehls (PALL1) beim Empfangen einer Anzeige eines Besitzerwechsels hin zu einem nachfolgenden Master; und – Senden des Vorladebefehls (PALL1) an das geteilte Speicherbauelement (208), das einen Vorladevorgang durchführt, bevor das geteilte Speicherbauelement (208) einen beliebigen Befehl von dem nachfolgenden Master (204) empfängt.
  28. System nach Anspruch 27, dadurch gekennzeichnet, dass der Vorladebefehl ein Gesamtvorladebefehl (PALL) oder ein Vorladeauswahlbefehl (PRE_SEL) ist.
DE102006046441A 2005-09-27 2006-09-25 Verfahren und System zum Arbitrieren eines Zugriffs auf ein geteiltes Speicherbauelement Expired - Fee Related DE102006046441B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050089798A KR101153712B1 (ko) 2005-09-27 2005-09-27 멀티-포트 ｓｄｒａｍ 엑세스 제어장치와 제어방법
KR10-2005-0089798 2005-09-27

Publications (2)

Publication Number Publication Date
DE102006046441A1 DE102006046441A1 (de) 2007-05-03
DE102006046441B4 true DE102006046441B4 (de) 2011-03-17

Family

ID=37893725

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006046441A Expired - Fee Related DE102006046441B4 (de) 2005-09-27 2006-09-25 Verfahren und System zum Arbitrieren eines Zugriffs auf ein geteiltes Speicherbauelement

Country Status (5)

Country Link
US (2) US7697362B2 (de)
JP (1) JP2007095054A (de)
KR (1) KR101153712B1 (de)
DE (1) DE102006046441B4 (de)
TW (1) TWI326031B (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101153712B1 (ko) 2005-09-27 2012-07-03 삼성전자주식회사 멀티-포트 ｓｄｒａｍ 엑세스 제어장치와 제어방법
KR100640722B1 (ko) * 2005-10-05 2006-11-01 삼성전자주식회사 반도체 제어장치, 반도체 장치, 및 이들을 구비하는 시스템
US8180990B2 (en) * 2006-03-10 2012-05-15 Panasonic Corporation Integrated circuit including a plurality of master circuits transmitting access requests to an external device and integrated circuit system including first and second interated circuits each including a plurality of master circuits transmitting access requests
KR100855701B1 (ko) * 2007-01-26 2008-09-04 엠텍비젼 주식회사 복수의 프로세서 코어가 통합된 칩 및 데이터 처리 방법
KR100879463B1 (ko) 2007-05-11 2009-01-20 삼성전자주식회사 억세스 권한 이양 시 프리차아지 스킵을 방지하는 동작을갖는 멀티패쓰 억세스블 반도체 메모리 장치
JP5082727B2 (ja) * 2007-09-28 2012-11-28 ソニー株式会社 記憶制御装置、記憶制御方法およびコンピュータプログラム
US8166238B2 (en) * 2007-10-23 2012-04-24 Samsung Electronics Co., Ltd. Method, device, and system for preventing refresh starvation in shared memory bank
JP2009193107A (ja) * 2008-02-12 2009-08-27 Panasonic Corp メモリアクセス装置
US8495310B2 (en) * 2008-09-22 2013-07-23 Qimonda Ag Method and system including plural memory controllers and a memory access control bus for accessing a memory device
US8914589B2 (en) * 2008-09-22 2014-12-16 Infineon Technologies Ag Multi-port DRAM architecture for accessing different memory partitions
US8769213B2 (en) * 2009-08-24 2014-07-01 Micron Technology, Inc. Multi-port memory and operation
KR20160018229A (ko) 2014-08-08 2016-02-17 에스케이하이닉스 주식회사 반도체 장치
US11169953B2 (en) 2018-02-28 2021-11-09 SK Hynix Inc. Data processing system accessing shared memory by using mailbox
TWI740581B (zh) * 2020-07-20 2021-09-21 華邦電子股份有限公司 虛擬靜態隨機存取記憶體裝置
US11763860B2 (en) 2021-12-16 2023-09-19 Microsoft Technology Licensing, Llc Multi-port SDRAM

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4304259A1 (de) * 1993-02-12 1994-08-18 Siemens Ag Anordnung mit mehreren aktiven und passiven Busteilnehmern
DE102004024849A1 (de) * 2003-05-23 2004-12-23 Samsung Electronics Co., Ltd. Arbitrierungseinheit, zugehöriges System und Arbitrierungsverfahren

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4967398A (en) * 1989-08-09 1990-10-30 Ford Motor Company Read/write random access memory with data prefetch
US5761451A (en) * 1992-11-04 1998-06-02 Siemens Aktiengesellschaft Configuration with several active and passive bus users
DE4237259A1 (de) * 1992-11-04 1994-05-05 Siemens Ag Anordnung zur Datenübertragung mit einem parallelen Bussystem
JP3579461B2 (ja) * 1993-10-15 2004-10-20 株式会社ルネサステクノロジ データ処理システム及びデータ処理装置
JP4071930B2 (ja) * 2000-11-22 2008-04-02 富士通株式会社 シンクロナスｄｒａｍ
US6717834B2 (en) * 2002-03-26 2004-04-06 Intel Corporation Dual bus memory controller
DE10215362A1 (de) * 2002-04-08 2003-10-30 Infineon Technologies Ag Integrierter Speicher mit einem Speicherzellenfeld mit mehreren Speicherbänken und Schaltungsanordnung mit einem integrierten Speicher
KR100626362B1 (ko) 2003-05-23 2006-09-20 삼성전자주식회사 고속 대역폭의 시스템 버스를 중재하기 위한 중재기, 중재기를 포함하는 버스 시스템 및 버스 중재 방법
US6961281B2 (en) * 2003-09-12 2005-11-01 Sun Microsystems, Inc. Single rank memory module for use in a two-rank memory module system
KR101153712B1 (ko) 2005-09-27 2012-07-03 삼성전자주식회사 멀티-포트 ｓｄｒａｍ 엑세스 제어장치와 제어방법
KR100640722B1 (ko) * 2005-10-05 2006-11-01 삼성전자주식회사 반도체 제어장치, 반도체 장치, 및 이들을 구비하는 시스템

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4304259A1 (de) * 1993-02-12 1994-08-18 Siemens Ag Anordnung mit mehreren aktiven und passiven Busteilnehmern
DE102004024849A1 (de) * 2003-05-23 2004-12-23 Samsung Electronics Co., Ltd. Arbitrierungseinheit, zugehöriges System und Arbitrierungsverfahren

Also Published As

Publication number Publication date
US8711652B2 (en) 2014-04-29
US20070070794A1 (en) 2007-03-29
US7697362B2 (en) 2010-04-13
KR101153712B1 (ko) 2012-07-03
US20100153637A1 (en) 2010-06-17
KR20070035209A (ko) 2007-03-30
JP2007095054A (ja) 2007-04-12
DE102006046441A1 (de) 2007-05-03
TWI326031B (en) 2010-06-11
TW200712888A (en) 2007-04-01

Similar Documents

Publication Publication Date Title
DE102006046441B4 (de) Verfahren und System zum Arbitrieren eines Zugriffs auf ein geteiltes Speicherbauelement
DE102005001175B4 (de) Speicher mit automatischer Auffrischung bei bestimmten Bänken
DE19839570B4 (de) Synchrones Halbleiterspeicherbauteil mit programmierbarer Latenzzeit
DE602004002300T2 (de) Selektive bankauffrischung
DE102006054998B4 (de) Latenzsteuerschaltung, Halbleiterspeicherbauelement und Verfahren zum Steuern der Latenz
DE60308150T2 (de) Adressenraum, bussystem, speicherungssteuerung und einrichtungssystem
DE19645437C2 (de) Synchronhalbleiterspeichereinrichtung mit einer internen Schaltungseinrichtung, die nur dann betriebsberechtigt ist, wenn in normaler Reihenfolge Befehle angelegt sind
DE102005003863B4 (de) Speichervorrichtung mit Nicht-Variabler Schreiblatenz
DE102004027121B4 (de) Ein Mehrfachbankchip, der mit einer Steuerung kompatibel ist, die für eine geringere Anzahl von Banken entworfen ist, und ein Verfahren zum Betreiben
DE102011087354A1 (de) Halbleiterspeicherelement, Verfahren zum Verifizieren einer Multizyklusselbstauffrischungsoperationeines Haibleiterspeicherelements undTestsystem
DE102014107661A1 (de) Kontinuierliches Einstellen einer Präambel-Freigabe-Zeitsteuerung in einer Schnittstelle einer Speichereinrichtung mit doppelter Datenrate
DE202007019469U9 (de) Vorrichtung zum Kommunizieren von Befehls- und Adresssignalen
DE19740223C2 (de) Verfahren zum Prüfen einer Speichersteuerung
DE102006048972A1 (de) Gezieltes automatisches Auffrischen für einen dynamischen Direktzugriffsspeicher
DE10215362A1 (de) Integrierter Speicher mit einem Speicherzellenfeld mit mehreren Speicherbänken und Schaltungsanordnung mit einem integrierten Speicher
DE102006048970B4 (de) Gezieltes automatisches Auffrischen für einen dynamischen Direktzugriffsspeicher
DE10102626B4 (de) Halbleiterspeicherbauelement, Puffer und zugehörige Signalübertragungsschaltung
DE112004002181T5 (de) Verfahren und Schaltungskonfiguration zum Auffrischen von Daten in einem Halbleiterspeicher
DE60315190T2 (de) Vorladevorschlag
DE102006034486B4 (de) Master zum Arbitrieren eines Zugriffs auf eine geteilte Speichereinrichtung, System und Verfahren zum Arbitrieren eines Zugriffs auf eine Speichereinrichtung unter einer Anzahl von Mastern
DE102004060579A1 (de) Verfahren und Vorrichtung zum Steuern von Auffrischzyklen eines Mehrzyklusauffrischschemas bei einem dynamischen Speicher
DE69732377T2 (de) Verfahren und gerät zur kontrolle von datentransfer zwischen synchronem dram-typ-speicher und einem systembus
DE102004044984B4 (de) Direktzugriffspeichervorrichtung, Halbleiterspeichervorrichtung und Verfahren zum Verringern eines Stromverbrauchs bei einer dynamischen Speichervorrichtung
DE69922830T2 (de) Selbstsynchronisierendes verfahren und vorrichtung um den niedrigen leistungszustand eines dynamischen rams zu beenden
DE60304999T2 (de) Vorrichtung und verfahren zum kodieren einer selbstvorladefunktion

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: G06F 13/366 AFI20070123BHDE

R020 Patent grant now final

Effective date: 20110703

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee