DE202007019469U9 - Vorrichtung zum Kommunizieren von Befehls- und Adresssignalen - Google Patents

Vorrichtung zum Kommunizieren von Befehls- und Adresssignalen Download PDF

Info

Publication number
DE202007019469U9
DE202007019469U9 DE202007019469U DE202007019469U DE202007019469U9 DE 202007019469 U9 DE202007019469 U9 DE 202007019469U9 DE 202007019469 U DE202007019469 U DE 202007019469U DE 202007019469 U DE202007019469 U DE 202007019469U DE 202007019469 U9 DE202007019469 U9 DE 202007019469U9
Authority
DE
Germany
Prior art keywords
command
address
pins
input signals
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE202007019469U
Other languages
English (en)
Other versions
DE202007019469U1 (de
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=39244603&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=DE202007019469(U9) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Qimonda AG filed Critical Qimonda AG
Publication of DE202007019469U1 publication Critical patent/DE202007019469U1/de
Publication of DE202007019469U9 publication Critical patent/DE202007019469U9/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G06F13/4243—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with synchronous protocol
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4082—Address Buffers; level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits

Abstract

Speichervorrichtung (102) mit einer Mehrzahl von Anschlussstiften (112, 114, 1161, 1162) für einen Befehlsbus (104) und einen Adressbus (106) zum Empfang einer ersten und zweiten vorgegebenen Befehls-/Adresskombination (Command_AA, Command_BB) umfassend Befehlseingangssignale, Adresseingangssignale und unkritische Eingangssignale (don't care, X),
wobei die erste vorgegebene Befehls-/Adresskombination (Command_AA) einer Befehlskategorie zugeordnet ist, die die Befehlselemente Aktivieren-Befehl, RAS-Befehl und CAS-Befehl umfasst,
wobei die zweite vorgegebene Befehls-/Adresskombination (Command_BB) einer Befehlskategorie zugeordnet ist, die die Befehlselemente Vorlade-Befehl, Lese-Befehl und Schreib-Befehl umfasst,
wobei die Mehrzahl von Anschlussstiften (112, 114, 1161, 1162) Befehlsanschlussstifte (112), Adressanschlussstifte (114) und variable Anschlussstifte (1161, 1162) umfasst,
wobei dem Befehlsbus (104) die Befehlsanschlussstifte (112) und eine erste Anzahl variabler Anschlussstifte (1161) zugeordnet sind,
wobei dem Adressbus (106) die Adressanschlussstifte (114) und eine zweite Anzahl variabler Anschlussstifte (1162) zugeordnet sind,
wobei bei einer ersten Zuweisung (402) bei einer ansteigenden Flanke eines ersten Taktzyklus die erste Anzahl variabler Anschlussstifte (1161) ...

Description

  • Moderne Computersysteme umfassen üblicherweise eine Speichervorrichtung, auf die durch eine Steuervorrichtung, z. B. eine Speichersteuerung, zugegriffen werden kann und/oder die durch eine solche gesteuert werden können. Die Speichersteuerung kann über einen oder mehrere Busse mit der Speichervorrichtung kommunizieren. Beispielsweise können die Speichersteuerung und die Speichervorrichtung durch einen Befehlsbus und einen Adressbus gekoppelt sein. Der Befehlsbus ist dahin gehend konfiguriert, ein oder mehr Steuersignale an die Speichervorrichtung zu liefern, während der Adressbus dahin gehend konfiguriert ist, Adresssignale an die Speichervorrichtung zu liefern. Beispielsweise können bei einem gegebenen Taktzyklus Daten dadurch aus der Speichervorrichtung ausgelesen werden, dass eine Mehrzahl von Steuersignalen und Adresssignalen über den Befehlsbus bzw. den Adressbus von der Speichersteuerung an die Speichervorrichtung gesendet werden. Die Eingangssignale werden anschließend durch die Speichervorrichtung decodiert, wonach die angeforderten Daten an die Speichersteuerung zurückgeführt werden.
  • Ein gegebener Befehl oder eine gegebene Adresse ist üblicherweise durch eine Mehrzahl von Eingangssignalen definiert, die über den jeweiligen Befehlsbus (im Fall eines Befehls) oder Adressbus (im Fall einer Adresse) ausgebreitet werden. Jedes Eingangssignal wird an einen entsprechenden Anschlussstift an einer jeweiligen Schnittstelle der Speichervorrichtung geliefert. Somit kann eine gegebene Befehls-/Adresseingangssignalkombination in einem gegebenen Zyklus N Befehlseingangssignale an N Anschlussstifte einer Befehlsbusschnittstelle an der Speichervorrichtung und P Adresseingangssignale an P Anschlussstifte einer Adressbusschnittstelle an der Speichervorrichtung erfordern.
  • Eine der Entwurfsüberlegungen beim Herstellen von Speichervorrichtungen ist die Anzahl von Eingangsanschlussstiften, die erforderlich sind, um die verschiedenen Kombinationen von Befehlen und Adressen zu unterstützen. Je größer die Anzahl von erforderlichen Anschlussstiften, desto größer und teurer ist die resultierende Speichervorrichtung.
  • Deshalb besteht ein Bedarf daran, die Anzahl von Anschlussstiften, die benötigt werden, um eine Schnittstelle zwischen einem Speicher und einer Steuervorrichtung, z. B. einer Speichersteuerung oder einem Prozessor, zu bilden, zu verringern.
  • Die Aufgabe der vorliegenden Erfindung besteht darin, Speichervorrichtungen mit verbesserten Charakteristika zu liefern.
  • Diese Aufgabe wird durch eine Speichervorrichtung gemäß Anspruch 1 und eine Vorrichtung gemäß Anspruch 11 gelöst.
  • Ausführungsbeispiele der Erfindung liefern allgemein Verfahren und Vorrichtungen zum Kommunizieren von Signalen über gemeinsam verwendete Schnittstellen.
  • Ein Ausführungsbeispiel liefert eine Speichervorrichtung, die eine Befehlsbusschnittstelle mit einem oder mehreren Befehlsanschlussstiften, die dafür bestimmt sind, Befehlseingangssignale zu empfangen, und mit einem oder mehreren gemeinsam verwendeten Anschlussstiften zum selektiven Empfangen von Adresseingangssignalen und Befehlseingangssignalen aufweist; und eine Adressbusschnittstelle, die einem oder mehrere Adressanschlussstifte, die dafür bestimmt sind, Adresseingangssignale zu empfangen, und einen oder mehrere gemeinsam verwendete Anschlussstifte zum selektiven Empfangen von Adresseingangssignalen und Befehlseingangssignalen aufweist.
  • Damit die Funktionsweise der oben aufgeführten Merkmale der vorliegenden Erfindung im Detail verständlich wird, kann durch Bezugnahme auf Ausführungsbeispiele, von denen manche in den beigefügten Zeichnungen veranschaulicht sind, eine genauere Beschreibung der Erfindung, die oben kurz zusammengefasst wurde, erhalten werden. Es ist jedoch zu beachten, dass die beigefügten Zeichnungen lediglich typische Ausführungsbeispiele dieser Erfindung veranschaulichen und somit nicht als Einschränkung ihres Schutzumfangs angesehen werden sollen, da bei der Erfindung auch andere, gleichermaßen effektive Ausführungsbeispiele möglich sein können.
  • Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
  • 1 ein Blockdiagramm, das eine Speichervorrichtung und eine Steuerung gemäß einem Ausführungsbeispiel der Erfindung zeigt;
  • 2 ein Blockdiagramm, das Befehls- und Adresseingangssignale gemäß einem Ausführungsbeispiel der Erfindung zeigt;
  • 3 ein Zeitgebungsdiagramm, das Befehls- und Adresseingangssignale gemäß einem Ausführungsbeispiel der Erfindung zeigt;
  • 4 ein Blockdiagramm, das mehrere Zyklusbefehls- und -adresseingangssignale gemäß einem Ausführungsbeispiel der Erfindung zeigt;
  • 5 ein Zeitgebungsdiagramm, das mehrere Zyklusbefehls- und -adresseingangssignale gemäß einem Ausführungsbeispiel der Erfindung zeigt;
  • 6 ein Blockdiagramm, das eine Speichervorrichtung gemäß einem Ausführungsbeispiel der Erfindung zeigt; und
  • 7 ein Blockdiagramm, das eine Befehls- und Adresssignalverarbeitungsschaltungsanordnung einer Speichervorrichtung gemäß einem Ausführungsbeispiel der Erfindung zeigt.
  • Ausführungsbeispiele der Erfindung liefern allgemein Vorrichtungen und Verfahren zum Kommunizieren von Befehls- und Adresseingangssignalen an eine Speichervorrichtung.
  • Im Folgenden wird auf Ausführungsbeispiele der Erfindung Bezug genommen. Jedoch sollte man sich darüber im Klaren sein, dass die Erfindung nicht auf spezifische beschriebene Ausführungsbeispiele beschränkt ist. Stattdessen wird jegliche Kombination der folgenden Merkmale und Elemente, ob sie auf verschiedene Ausführungsbeispiele bezogen sind oder nicht, als Implementierung und Praxis der Erfindung betrachtet. Ferner liefert die Erfindung bei verschiedenen Ausführungsbeispielen zahlreiche Vorteile gegenüber dem Stand der Technik. Obwohl Ausführungsbeispiele der Erfindung Vorteile gegenüber anderen möglichen Lösungen und/oder gegenüber dem Stand der Technik erzielen mögen, stellt es jedoch für die Erfindung keine Einschränkung dar, ob ein bestimmter Vorteil durch ein gegebenes Ausführungsbeispiel erzielt wird oder nicht. Somit sind die folgenden Aspekte, Merkmale, Ausführungsbeispiele und Vorteile lediglich veranschaulichend und sollen nicht als Elemente oder Einschränkungen der beigefügten Patentansprüche angesehen werden, außer wenn sie in einem Anspruch bzw. in Ansprüchen ausdrücklich aufgeführt werden. Desgleichen soll eine Bezugnahme auf „die Erfindung” nicht als Verallgemeinerung eines hierin offenbarten erfindungsgemäßen Gegenstands ausgelegt werden und soll nicht als Element oder Einschränkung der beigefügten Patentansprüche angesehen werden, außer wenn sie in einem Anspruch bzw. in Ansprüchen ausdrücklich aufgeführt werden.
  • Außerdem sind nachstehend verwendete Signalnamen beispielhafte Namen, die Signale angeben, die zum Erfüllen verschiedener Funktionen in einer gegebenen Speichervorrichtung verwendet werden. In manchen Fällen können die relativen Signale von Vorrichtung zu Vorrichtung variieren. Ferner sind die nachstehend beschriebenen und in den Figuren gezeigten Schaltungen und Vorrichtungen lediglich beispielhaft für Ausführungsbeispiele der Erfindung. Wie Fachleuten einleuchten wird, können Ausführungsbeispiele der Erfindung bei jeglicher Speichervorrichtung verwendet werden.
  • 1 ist ein Blockdiagramm, das eine Vorrichtung 100 gemäß einem Ausführungsbeispiel der Erfindung zeigt. In der Veranschaulichung umfasst die Vorrichtung 100 eine Speichersteuerung 101 und eine Speichervorrichtung 102. Die Speichervorrichtung 102 kann eine einer Vielzahl von Speicherarten sein. Beispielsweise ist die Speichervorrichtung 102 bei dem veranschaulichenden Ausführungsbeispiel ein synchroner dynamischer Direktzugriffsspeicher (SDRAM – synchronous dynamic random access memory). Der SDRAM kann ein Einzeldatenraten-SDRAM, ein Doppeldatenraten-(DDR = double data rate)SDRAM oder eine beliebige nachfolgende Generation von Mehrfachdatenraten-SDRAM (z. B. DDR-III-SDRAM) sein. Alternativ dazu kann die Speichervorrichtung 102 ein DDR-Synchrongraphik-RAM (SGRAM, DDR synchronous graphics RAM), DDR-Schnellzyklus-RAM (FCRAM, DDR fast cycle RAM), SRAM oder eine beliebige andere geeignete Speichervorrichtung oder Kombinationen der oben erwähnten Speichervorrichtungen sein.
  • Im Fall eines SDRAM werden Befehls- und Adresseingangssignale in die Speichervorrichtung 102 an einem durch die Steuerung 101 ausgegebenen Taktsignal (CLK) getaktet. Wie nachstehend ausführlicher beschrieben wird, kann die Steuerung 101 eine beliebige Anzahl von vorab definierten Befehls-/Adresskombinationen ausgeben. Zu diesem Zweck kann die Steuerung 101 einen Multiplexer (MUX) 103 umfassen, der dahin gehend konfiguriert ist, eine gewünschte Befehls-/Adresskombination selektiv auszugeben.
  • Bei einem Ausführungsbeispiel ist die Speichervorrichtung 102 durch einen Befehlsbus 104 und einen Adressbus 106 mit der Speichersteuerung 101 gekoppelt. Der Befehlsbus 104 liefert Eingangssignale an eine erste Mehrzahl von Anschlussstiften 108 der Speichervorrichtung 102, während der Adressbus 106 Eingangssignale an eine zweite Mehrzahl von Anschlussstiften 110 der Speichervorrichtung 102 liefert. Bei einem Ausführungsbeispiel ist ein Teil 112 der ersten Mehrzahl von Anschlussstiften 108 dazu bestimmt, Befehlseingangssignale zu empfangen (die hierin als Befehlsanschlussstifte 112 oder Befehlseingangssignalschnittstelle bezeichnet werden können bzw. kann), und ein Teil 114 der zweiten Mehrzahl von Anschlussstiften 110 ist dazu bestimmt, Adresseingangssignale zu empfangen (die hierin als Adressanschlussstifte 114 oder Adresseingangssignalschnittstelle bezeichnet werden können bzw. kann). Ferner bilden ein gemeinsam verwendeter Teil 116 1 der ersten Mehrzahl von Anschlussstiften 108 und ein gemeinsam verwendeter Teil 116 2 der zweiten Mehrzahl von Anschlussstiften 110 kollektiv eine gemeinsam verwendete Schnittstelle 116. Die gemeinsam verwendete Schnittstelle 116 ist dahin gehend konfiguriert, Befehlseingangssignale und Adresseingangssignale auf variable Weise zu empfangen. Das heißt, dass die Anschlussstifte der gemeinsam verwendeten Schnittstelle 116 für einen gegebenen Zyklus Befehlseingangssignale und/oder Adresseingangssignale empfangen.
  • Demgemäß können der Befehlsbus 104 und der Adressbus 106 für einen beliebigen gegebenen Zyklus Adresseingangssignale bzw. Befehlseingangssignale führen. Als solches sollte man sich darüber im Klaren sein, dass eine Bezugnahme auf den Bus 104 als Befehlsbus und den Bus 106 als Adressbus teilweise willkürlich ist und der Zweckmäßigkeit halber erfolgt. Da jedoch in Betracht gezogen wird, dass ein Teil der Breite des Befehlsbusses 104 für Befehlseingangssignale reserviert sein kann (entsprechend den Befehlsanschlussstiften 112), und dass ein Teil der Breite des Adressbusses 106 für Adresseingangssignale reserviert sein kann (entsprechend den Adressanschlussstiften 114), behält eine Bezugnahme auf den „Befehlsbus” und „Adressbus” eine gewisse inhärente Bedeutung bei. Allgemeiner gesagt kann auf einen ersten Bus und einen zweiten Bus Bezug genommen werden, von denen jeder eine gewisse Anzahl von „festen” oder „zweckgebundenen” Anschlussstiften, die für eine bestimmte Art von Eingangssignal (Befehls- oder Adress-) bestimmt sind, und eine gewisse Zahl von „variablen” Anschlussstiften (der gemeinsam verwendeten Schnittstelle 116), die in einem gegebenen Zyklus verschiedenen Arten von Eingangssignalen zugewiesen sein können, aufweist.
  • Bei einem Ausführungsbeispiel entsprechen die Speichersteuerung 101 und die Speichervorrichtung 102 der Vorgabe des Joint Electron Device Engineering Council (JEDEC – US-amerikanisches Komitee für die Standardisierung elektronischer Vorrichtungen) für synchrone dynamische Direktzugriffsspeicher (SDRAM) mit niedriger Leistung und doppelter Datenrate (LPDDR – Low Power Double Data Rate). Demgemäß können die Busse 104 und 106 eine Ausbreitung einer beliebigen Vielzahl von Signalen, z. B. Schreibfreigabe (WE – write enable), Reihenzugriffs-Strobe (RAS – row access strobe), Spaltenzugriffs-Strobe (CAS – column access strobe) und Chipauswahl (CS – chip select), unterstützen. Jedoch ist die hierin verwendete bestimmte Schnittstellennomenklatur lediglich veranschaulichend und stellt keine Einschränkung der Erfindung dar.
  • Unter Bezugnahme auf 2 ist ein erstes Anschlussstiftzuweisungsdiagramm dargestellt, das Befehls- und Adresseingangssignale gemäß einem Ausführungsbeispiel der Erfindung zeigt. 2 entspricht einer Einzeldatenratenumgebung, bei der ein Datenübergang lediglich an der ansteigenden Flanke von CLK erfolgt. Veranschaulichenderweise zeigt 2 repräsentative Anschlussstiftzuweisungen 202–204 für drei verschiedene Befehle: Command_A, Command_B und Command_C. Jeder der Befehle kann einer Kategorie von Befehlen entsprechen, so dass Command_A, Command_B und Command_C jeweils zwei oder mehrere verschiedene Befehlen darstellen. Beispielsweise kann Command_A Aktivieren-, CAS- und RAS-Befehle darstellen, und Command_B kann Vorlade-, Lese- und Schreibbefehle darstellen. Die Befehle der Kategorien Command_A und Command_B können eine Adressdecodierungslogik in der Speichervorrichtung 102 erfordern. Im Gegensatz dazu kann Command_C Befehle darstellen, die erfordern, dass durch die Speichersteuerung 101 ein „gültiges Eingangssignal” gegeben wird. Gemäß der Verwendung in dem vorliegenden Dokument bezieht sich „gültiges Eingangssignal” auf ein Eingangssignal, das kein Adresseingangssignal darstellt und das zum Auswählen eines Speicherplatzes verwendet wird. Beispiele von Steuersignalen vom Command_C-Typ umfassen MRS (mode register set – Mode-Register-Satz), EMRS (extended mode register set – Erweiterter-Mode-Register-Satz), MRR (mode register read – Mode-Register-Ablesung) usw. Die Eingabe für das MRS-Signal kann beispielsweise der Wert sein, der in dem Mode-Register gespeichert werden soll.
  • 2 zeigt die Breite des Befehlsbusses 104 und des Adressbusses 106 oben in der Figur für die drei veranschaulichenden Anschlussstiftzuweisungen 202–204. Ferner ist am unteren Ende der Figur auch der Teil der Busbreiten gezeigt, der den zweckgebundenen Befehlsanschlussstiften 112, den zweckgebundenen Adressanschlussstiften 114 und den gemeinsam verwendeten Anschlussstiften 116 entspricht. Die erste Anschlussstiftzuweisung 202 veranschaulicht ein Szenario, bei dem ein erster Befehl (der Command_A-Kategorie) durch die Breite des Befehlsbusses und zugeordnete Anschlussstifte untergebracht wird. Ferner wird eine entsprechende Address_A durch die Breite des Adressbusses und zugeordnete Anschlussstifte untergebracht. Im Gegensatz dazu veranschaulicht die zweite Anschlussstiftzuweisung 203 ein Szenario, bei dem eine zweite Adresse, Address_B, die einem zweiten Befehl (der Command_B-Kategorie) zugeordnet ist, mehr Adressanschlussstifte erfordert, als für Address_A erforderlich waren. Demgemäß wird ein Teil des Befehlsbusses 104 für ein zusätzliches Adresseingangssignal verwendet („ausgeliehen”). Genauer gesagt wird ein Teil der Anschlussstifte der gemeinsam verwendeten Schnittstelle 116 (insbesondere einer oder mehrere der gemeinsam verwendeten Anschlussstifte 116 1 des Befehlsbusses 104) dazu verwendet, Adresseingangssignale, die einem Teil von Address_B entsprechen, auszubreiten.
  • Die dritte Anschlussstiftzuweisung 204 dagegen veranschaulicht ein Szenario, bei dem ein dritter Befehl (der Command_C-Kategorie) mehr Befehlsanschlussstifte erfordert, als für die erste und die zweite Befehlskategorie erforderlich waren. Demgemäß wird ein Teil des Adressbusses 106 für ein Befehlseingangssignal verwendet. Genauer gesagt wird ein Teil der Anschlussstifte der gemeinsam verwendeten Schnittstelle 116 (insbesondere einer oder mehrere der gemeinsam verwendeten Anschlussstifte 116 2 des Adressbusses 106) dazu verwendet, Befehlseingangssignale, die einem Teil des dritten Befehls entsprechen, auszubreiten. Die verbleibenden Eingangssignale werden als „unkritisch” („don't care”) (X) bezeichnet.
  • Bei einem Ausführungsbeispiel sind die verschiedenen Anschlussstiftzuweisungen (d. h. Kombinationen von Befehls- und Adresseingangssignalen) vorab definiert. Somit ist für jeden Befehl eine vordefinierte Anzahl von Adressanschlussstiften dem Befehl zugeordnet. Auf diese Weise kann für einen gegebenen Befehl ermittelt werden, welche der Anschlussstifte der gemeinsam verwendeten Schnittstelle 116 zur Verwendung als Adresseingangsanschlussstifte zur Verfügung stehen und welche zur Verwendung als Befehlseingangsanschlussstifte zur Verfügung stehen. Bei einem Ausführungsbeispiel kann diese Bestimmung durch die Speichervorrichtung 102 erfolgen, wie nachstehend beschrieben wird.
  • Unter Bezugnahme auf 3 ist ein erstes Zeitgebungsdiagramm veranschaulicht, das Befehls- und Adresseingangssignale gemäß einem Ausführungsbeispiel der Erfindung zeigt. Im Einzelnen entspricht 3 den Anschlussstiftzuweisungsdarstellungen 202–204, die in 2 gezeigt sind. An einer ersten ansteigenden Taktflanke 302 werden Befehls- und Adresseingangssignale, die der ersten Anschlussstiftzuweisung 202 entsprechen, über den Befehlsbus 104 und den Adressbus 106 an die Speichervorrichtung 102 transferiert (in 1 gezeigt). Man erinnere sich, dass der Befehlsbus 104 bei der ersten Anschlussstiftzuweisung 202 eine ausreichende Breite aufweist, um alle zugeordneten Befehlseingangssignale zu führen, während der Adressbus 106 eine ausreichende Breite aufweist, um alle zugeordneten Adresseingangssignale zu führen. Demgemäß werden bei der ersten ansteigenden Taktflanke 302 lediglich ein oder mehrere Befehlseingangssignale auf dem Befehlsbus 104 platziert, und lediglich ein oder mehrere Adresseingangssignale werden auf dem Adressbus 106 platziert.
  • Im Gegensatz dazu erfordert im Fall der zweiten Anschlussstiftzuweisung 203 die Address_B, die dem Command_B zugeordnet ist, mehr Anschlussstifte als auf dem Adressbus 106 zur Verfügung stehen. Demgemäß wird bei einer zweiten Taktflanke 304 eine Kombination von Befehlseingangssignalen und Adresseingangssignalen auf dem Befehlsbus 104 platziert, während die verbleibenden Adresseingangssignale auf dem Adressbus 106 platziert werden. Wiederum wird bzw. werden einer oder mehrere der gemeinsam verwendeten Anschlussstifte 116 1 des Befehlsbusses 104 dazu verwendet, Adresseingangssignale zu verbreiten, die einen Teil der Address_B entsprechen.
  • Die Buszuweisung für den dritten Anschlussstiftzählwert 204 ist an einer dritten ansteigenden Taktflanke 306 veranschaulicht. In diesem Fall werden Befehlseingangssignale auf dem Befehlsbus 104 und dem Adressbus 106 ausgetaktet. Zur Veranschaulichung wird die vollständige Breite des Befehlsbusses 104 verwendet, und ein überschüssiger Teil des Adressbusses 106 wird als „unkritisch” bezeichnet.
  • Bei einem anderen Ausführungsbeispiel werden die Bus-/Anschlussstiftausleihstrategien der vorliegenden Erfindung bei Mehrfachdatenraten-Umgebungen angewendet. Beispielhaft werden unter Bezugnahme auf 4–5 Doppeldatenraten-Ausführungsbeispiele der Erfindung beschrieben.
  • Unter Bezugnahme auf 4 entspricht ein Anschlussstiftzuweisungsdiagramm, das Befehls- und Adresseingangssignale zeigt, einer Doppeldatenraten-Umgebung, bei der ein Datenübergang auf der ansteigenden und der abfallenden Flanke von CLK erfolgt, gemäß einem Ausführungsbeispiel der Erfindung. Veranschaulichenderweise zeigt 4 repräsentative Anschlussstiftzuweisungen 402–404 für drei verschiedene Befehle: Command_AA, Command_BB und Command_CC. Jeder der Befehle kann einer Kategorie von Befehlen entsprechen, so dass Command_AA, Command_BB und Command_CC jeweils zwei oder mehr unterschiedliche Befehle darstellen, wie unter Bezugnahme auf 2 beschrieben wurde. Diese Befehle können dieselben oben beschriebenen Kategorien von Befehlen sein. Im Gegensatz zu den in 2 gezeigten Anschlussstiftzuweisungen veranschaulichen die in 4 gezeigten Anschlussstiftzuweisungen 402–404 Zuweisungen für einen ersten Zyklus und einen zweiten Zyklus, die einer ansteigenden bzw. einer abfallenden Flanke des Taktes (CLK) entsprechen. Die entsprechenden Zeitgebungsdiagramme für die Anschlussstiftzuweisungen 402–404 sind in 5 gezeigt. Die veranschaulichenden Anschlussstiftzuweisungen werden gleichzeitig unter Bezugnahme auf 4 und 5 beschrieben.
  • Die erste Anschlussstiftzuweisung 402 veranschaulicht eine Befehls-/Adresskombination, bei der mehr Adressanschlussstifte erforderlich sind als durch den Adressbus 106 zur Verfügung gestellt werden. Demgemäß wird der Command_AA während eines ersten Zyklus (ansteigende Flanke 502 von CLK) auf dem Befehlsbus 104 ausgetaktet, und ein Teil der Address_AA wird auf dem Adressbus 106 ausgetaktet. Während eines zweiten Zyklus (abfallende Flanke 504 von CLK) werden zumindest ein Teil des Befehlsbusses und entsprechende Anschlussstifte für Adresseingangssignale verwendet, und der Adressbus 106 wird für Adresseingangssignale verwendet. Somit wurde der Command_AA bei dem ersten Zyklus zu der Speichervorrichtung 102 ausgetaktet, und die Address_AA benötigte beide Zyklen, um ausgetaktet zu werden. Obwohl 4 und 5 nahe legen, dass der gesamte Befehlsbus 104 für Adresseingangssignale verwendet wird, versteht es sich, dass gemäß einem Ausführungsbeispiel während des zweiten Zyklus lediglich die gemeinsam verwendeten Anschlussstifte 116 1, die dem Befehlsbus 104 zugeordnet sind, für die Adresseingangssignale verwendet werden, da manche Anschlussstifte (die Befehlsanschlussstifte 112) ausschließlich für Steuersignale bestimmt sind.
  • Die zweite Anschlussstiftzuweisung 403 veranschaulicht eine Befehls-/Adresskombination, bei der mehr Befehlsanschlussstifte erforderlich sind als durch den Befehlsbus 104 zur Verfügung gestellt werden. Demgemäß wird während eines ersten Zyklus (ansteigende Flanke 506 von CLK) ein erster Teil des Command_BB auf dem Befehlsbus 104 ausgetaktet, und ein zweiter Teil des Command_BB wird auf dem Adressbus 106 ausgetaktet. Ein etwaiger verbleibender Teil des Adressbusses 106 während des ersten Zyklus kann für Adresseingangssignale oder alternativ dazu für „unkritische” Eingangssignale verwendet werden. Zu Veranschaulichungszwecken zeigt 5 eine Mehrzahl von separat aufgeführten Adressanschlussstiften und die zugeordneten Informationen (d. h. Befehl, Adresse oder „unkritisch”), die auf denselben ausgebreitet werden. Während eines zweiten Zyklus (abfallende Flanke 508 von CLK) werden „unkritische” Eingangssignale auf dem Befehlsbus aktiviert, und die auf dem Adressbus aktivierten Signale können entweder Adresseingangssignale oder „unkritische” Eingangssignale sein.
  • Die dritte Anschlussstiftzuweisung 404 veranschaulicht eine Befehls-/Adresskombination, bei der ein gültiges Eingangssignal (oben definiert) für einen entsprechenden Befehl (Command_CC) erforderlich ist. Demgemäß wird während eines ersten Zyklus (ansteigende Flanke 510 von CLK) ein Command_BB auf dem Befehlsbus 104 ausgetaktet, und ein gültiges Eingangssignal wird auf dem Adressbus 106 ausgetaktet. Während eines zweiten Zyklus (abfallende Flanke 512 von CLK) werden „unkritische” Eingangssignale auf dem Befehlsbus und dem Adressbus aktiviert.
  • Bei einem Ausführungsbeispiel der Erfindung ist die Speichervorrichtung 102 mit einer entsprechenden Logik konfiguriert, um die ankommenden Befehls- und Adresseingangssignale zu verarbeiten. 6 ist eine Darstellung der Speichervorrichtung 102, die eine Signalverarbeitungslogik 602 aufweist, gemäß einem Ausführungsbeispiel der Erfindung. Die verschiedenen Eingangssignale in die Verarbeitungslogik 602 werden über die erste Mehrzahl von Anschlussstiften 108 (die dem Befehlsbus 104 entsprechen) und die zweite Mehrzahl von Anschlussstiften 110 (die dem Adressbus 106 entsprechen) geliefert. Wie veranschaulicht ist, werden lediglich Befehlseingangssignale an den zweckgebundenen Befehlsanschlussstiften 112 der ersten Mehrzahl von Anschlussstiften 108 empfangen, und lediglich Adresseingangssignale werden an den zweckgebundenen Adressanschlussstiften 114 der zweiten Mehrzahl von Anschlussstiften 110 empfangen. Je nach der bestimmten Befehls-/Adresskombination werden entweder Befehlseingangssignale oder Adresseingangssignale an den ersten Satz von gemeinsam verwendeten Anschlussstiften 116 1 und den zweiten Satz von gemeinsam verwendeten Anschlussstiften 116 2, die die gemeinsam verwendete Schnittstelle 116 bilden, geliefert. Die Verarbeitungslogik 602 kann eine beliebige geeignete Decodierungsschaltungsanordnung und sonstige Schaltungsanordnung umfassen, die zum Decodieren der Eingangssignale und zum Ausgeben entsprechender Signale an andere Komponenten der Speichervorrichtung 102 benötigt wird. Ein Ausführungsbeispiel der Verarbeitungslogik 602 wird nachstehend unter Bezugnahme auf 7 beschrieben.
  • 6 zeigt verschiedene andere Komponenten und Eingangssignale, die ein Teil der Speichervorrichtung 102 sein können. Veranschaulichenderweise können der Takteingang (CLK) und ein externer Datenbus (DQ) durch eine Eingangs-/Ausgangs-Schaltungsanordnung (I/O-Schaltungsanordnung, I/O = input/output) 606 empfangen und dazu verwendet werden, Daten, die Zugriffsbefehlen und -adressen entsprechen, die über die Befehls- und Adresseingänge empfangen werden, einzugeben und auszugeben.
  • Während eines Zugriffs können die Adresseingangssignale durch einen Wortleitungsdecodierer 622 und einen Spaltendecodierer 624 dazu verwendet werden, auf Speicherzellen in einer Speicherbank/einem Speicherarray 620 zuzugreifen. In manchen Fällen kann unter Verwendung eines einzigen Wortleitungsdecodierers 622 und Spaltendecodierers 624 auf mehrere Speicherbänke 620 zugegriffen werden. Beispielsweise kann der Spaltendecodierer 624 unter Verwendung einer empfangenen Adresse Bitleitungen 630 der Speicherbank 620, auf die zugegriffen werden soll, auswählen. Desgleichen kann der Wortleitungsdecodierer 626 Wortleitungen 628 auswählen, auf die unter Verwendung der empfangenen Adresse zugegriffen werden soll. In manchen Fällen kann ein Zugriff auch auf der Basis einer Adresse, die intern erzeugt wird, erfolgen.
  • Während eines Zugriffs können, nachdem eine Adresse dazu verwendet wurde, Wortleitungen und Bitleitungen in der Speicherbank 620 auszuwählen, Daten über eine interne Lese-/Schreibschaltungsanordnung 608, die eine Schaltungsanordnung wie z. B. Erfassungsverstärker, Ausgangspuffer usw. umfassen kann, in die Speicherbank 602 geschrieben und/oder aus derselben ausgelesen werden. Daten für den Zugriff können zwischen der Lese-/Schreibschaltungsanordnung 608 für die Speicherbank 620 und der externen I/O-Schaltungsanordnung 606 über einen oder mehrere interne Datenbusse 612 übertragen werden.
  • Obwohl die Speichervorrichtung 102 bezüglich einer einzigen Speicherbank 620 gezeigt ist, kann sie auch zusätzliche Speicherbänke umfassen, wie Fachleuten bekannt ist. Ferner ist die Kombination von Merkmalen und Elementen, die oben unter Bezugnahme auf 6 beschrieben wurden, lediglich ein Beispiel einer Speichervorrichtungskonfiguration, bei der Ausführungsbeispiele der Erfindung verwendet werden können. Ferner kann die Speichervorrichtung 102 eine beliebige Vielzahl von zusätzlichen Komponenten umfassen, die in 6 nicht gezeigt sind und die Fachleuten hinreichend bekannt sind. Allgemein können Ausführungsbeispiele der Erfindung bei jeglicher Art von Speichervorrichtung verwendet werden.
  • Unter Bezugnahme auf 7 ist nun ein Diagramm der Signalverarbeitungslogik 602 gemäß einem Ausführungsbeispiel der Erfindung gezeigt. Befehlseingangssignale in die Befehlsanschlussstifte 112 werden an einen Befehlsvordecodierer 702 geliefert. Der Befehlsvordecodierer 702 ist dahin gehend wirksam, die Befehlseingangssignale zu decodieren und eine einer Mehrzahl von Befehlsarten auszugeben: Command_X, Command_Y und Command_Z. Die Befehlsarten können Beliebige derjenigen sein, die oben beschrieben wurden, einschließlich Command_A, Command_B und Command_C, die bezüglich der Einzeldatenraten-Umgebung beschrieben wurden, und Command_AA, Command_BB und Command_CC, die bezüglich der Doppeldatenraten-Umgebung beschrieben wurden.
  • Wie oben erwähnt wurde, kann jede der Befehlsarten Kategorien einzelner Befehle entsprechen und kann erfordern, dass ein Teil der gemeinsam verwendeten Schnittstelle 116 vollständig decodiert wird. Bei anderen Ausführungsbeispielen erfordern manche Befehlsarten eventuell keinen Teil der gemeinsam verwendeten Schnittstelle 116. Beispielsweise können bei einem Ausführungsbeispiel Command_Y und Command_Z zumindest einen Teil der gemeinsam verwendeten Schnittstelle 116 erfordern, während Command_X keinen Teil der gemeinsam verwendeten Schnittstelle 116 verwendet. Der oben mit Bezug auf 2 und 3 beschriebene Command_A ist ein Beispiel eines solchen Befehls (d. h. eines Befehls, der keinen Teil der gemeinsam verwendeten Schnittstelle 116 verwendet und stattdessen lediglich die Nur-Befehl-Anschlussstifte 112 verwendet). Demgemäß wird in 7 ein aus dem Vordecodierer 702 ausgegebener Command_X in einen ersten Decodierer 703 eingegeben, der keine zusätzlichen Eingangssignale von der gemeinsam verwendeten Schnittstelle 116 empfängt. Wenn das Command_X-Eingangssignal (von dem Vordecodierer 702) an einem seiner Eingänge vorliegt, löst der erste Befehlsdecodierer 703 die Befehlseingangssignale zu einem einer Mehrzahl bestimmter Befehle (Command_X1,2,...N) auf (d. h. erweitert diese. Im Gegensatz dazu werden Command_Y und Command_Z in einen zweiten Befehlsdecodierer 704 bzw. einen dritten Befehlsdecodierer 706 eingegeben, wobei beide Decodierer 704, 706 weitere Eingangssignale von der gemeinsam verwendeten Schnittstelle 116 empfangen. Im Einzelnen empfängt der zweite Decodierer 704 ein Eingangssignal von dem ersten Satz von gemeinsam verwendeten Anschlussstiften 116 1. Wenn das Command_Y-Eingangssignal (von dem Vordecodierer 702) an einem seiner Eingänge vorliegt, verwendet der zweite Befehlsdecodierer 704 das Command_Y-Eingangssignal und zusätzliche Befehlseingangssignale von dem ersten Satz von gemeinsam verwendeten Anschlussstiften, um die Befehlseingangssignale zu einem einer Mehrzahl bestimmter Befehle (Command_Y1,2,...N) aufzulösen (d. h. zu erweitern). Der Command_Y kann beispielsweise dem Command_BB (oben unter Bezugnahme auf 4 und 5 beschrieben) entsprechen, der zumindest einen Teil des ersten Satzes von gemeinsam verwendeten Anschlussstiften 116 1 für Befehlseingangssignale verwenden kann.
  • Zusätzlich zu dem freigebenden Command_Z-Eingangssignal von dem Vordecodierer 702 empfängt der dritte Decodierer 706 Eingangssignale von dem ersten und dem zweiten Satz von gemeinsam verwendeten Anschlussstiften 116 1-2. Wenn das Command_Z-Eingangssignal (von dem Vordecodierer 702) an einem seiner Eingänge vorliegt, verwendet der dritte Befehlsdecodierer 706 das Command_Z-Eingangssignal und zusätzliche Befehlseingangssignale von dem ersten und dem zweiten Satz von gemeinsam verwendeten Anschlussstiften, um die Befehlseingangssignale zu einem einer Mehrzahl bestimmter Befehle (Command_Z1,2,...N) aufzulösen (d. h. zu erweitern). Der Command_Z kann beispielsweise dem Command_C und dem Command_CC (oben beschrieben) entsprechen, die beide zumindest einen Teil sowohl des ersten als auch des zweiten Satzes von gemeinsam verwendeten Anschlussstiften 116 1-2 verwenden können.
  • Es ist zu beachten, dass die Variable „N” gemäß der Verwendung in dem vorliegenden Dokument willkürlich ist und nicht nahe legen soll, dass die verschiedenen Befehlsarten allesamt auf dieselbe Anzahl bestimmter Befehle beschränkt sind. Mit anderen Worten kann die Variable „N” verschiedene Werte für die verschiedenen Befehlsarten aufweisen. Somit kann die Zahl „N” der jeweiligen Befehle, Command_X1,2,...N, Command_Y1,2,...N und Command_Z1,2,...N, jeweils unterschiedlich sein.
  • Die Anschlussstifte der gemeinsam verwendeten Schnittstelle 116 sind ferner mit einem Adressdecodierer 708 kommunikativ gekoppelt. Im Einzelnen ist der erste Satz von gemeinsam verwendeten Anschlussstiften 116 1 durch eine erste Mehrzahl von Eingangsleitungen 710 mit dem Adressdecodierer 708 gekoppelt, und der zweite Satz von gemeinsam verwendeten Anschlussstiften 116 2 ist durch eine zweite Mehrzahl von Eingangsleitungen 712 mit dem Adressdecodierer 708 gekoppelt. Adresseingangssignale, die auf den Leitungen 710, 712 vorhanden sein können, werden durch jeweilige Treiber 714, 716 zu dem Adressdecodierer 708 getrieben. Ein erster Treiber 714 wird durch das Command_X-Eingangssignal von dem Befehlsvordecodierer 702 freigegeben. Ein zweiter Treiber 716 wird durch das Ausgangssignal von einem ODER-Gatter 717 freigegeben. Das Gatter 717 aktiviert das Ausgangssignal an den zweiten Treiber 716, wenn entweder das Command_X-Signal oder das Command_Y-Signal oder beide an Eingängen zu dem Gatter 717 vorliegen. Auf diese Weise kann die zweite Mehrzahl von Eingangsleitungen 712 dazu verwendet werden, Adresseingangssignale in Kombination mit einem Befehl vom Command_Y-Typ zu führen, und beide der ersten und der zweiten Mehrzahl von Eingangsleitungen 710, 712 können dazu verwendet werden, Adresseingangssignale in Kombination mit einem Befehl vom Command_X-Typ zu führen.
  • Der Adressdecodierer 708 empfängt ferner eine Mehrzahl von Eingangsleitungen, die mit den zweckgebundenen Adressanschlussstiften 114 gekoppelt sind. Wie oben mit Bezug auf ein Ausführungsbeispiel beschrieben wurde, ist eine der Befehlsarten dahin gehend konfiguriert, in Kombination mit einem „gültigen Eingangssignal” in die Speichervorrichtung 102 eingegeben zu werden. Der Command_Z kann ein Beispiel einer derartigen Befehlsart sein. Demgemäß sind die zweckgebundenen Adressanschlussstifte 114 ferner mit einer Mehrzahl von Gültiger-Eingang-Leitungen 722 gekoppelt, die das gültige Eingangssignal an das Mode-Register 604 (oder eine andere Komponente, die nicht die Speicherbank 620 ist) liefern. Das gültige Eingangssignal auf den Leitungen 722 wird durch einen dritten Treiber 720 selektiv zu dem Mode-Register 604 getrieben. Der dritte Treiber 720 wird durch das Command_Z-Signal, das durch den Befehlsvordecodierer 702 geliefert wird, aktiviert. Somit wird bei dem veranschaulichenden Ausführungsbeispiel ein gültiges Eingangssignal (z. B. Adresseingangssignale) für Befehle vom Command_Z-Typ lediglich durch die zweckgebundenen Adressanschlussstifte 114 geliefert, und die Anschlussstifte der gemeinsam verwendeten Schnittstelle 116 sind für die verschiedenen Befehlseingangssignale von Command_Z verfügbar.
  • In diesem Fall werden der erste und der zweite Treiber 714, 716 nicht freigegeben, sondern stattdessen werden der dritte Decodierer 706 und der dritte Treiber 720 freigegeben.
  • Man sollte sich darüber im Klaren sein, dass das in 7 gezeigte Ausführungsbeispiel der Signalverarbeitungslogik 602 lediglich veranschaulichend ist und keine Einschränkung der Erfindung darstellt. Obwohl das in 7 gezeigte Ausführungsbeispiel beispielsweise dahin gehend konfiguriert ist, drei verschiedene Befehlsarten (X, Y und Z) zu empfangen und zu verarbeiten, wird allgemeiner erwogen, dass eine beliebige Anzahl von Befehlsarten gehandhabt werden kann. Demgemäß kann in Abhängigkeit von der Anzahl von zu decodierenden Befehlen eine beliebige Anzahl von Sätzen von gemeinsam verwendeten Anschlussstiften bereitgestellt werden. Ferner wird erwogen, dass zumindest eine Befehlsart, z. B. Command_X, die aus dem Vordecodierer 702 ausgegeben wird, ohne das Erfordernis eines Zwischendecodierers (z. B. des ersten Decodierers 703) direkt an die Steuerschaltung 110 (in 6 gezeigt) geliefert werden kann.
  • Ferner wurden Ausführungsbeispiele mit Bezug auf Kommunikationswege zwischen einer Speichersteuerung und einer Speichervorrichtung beschrieben. Jedoch umfasst die Erfindung allgemeiner Kommunikationswege zwischen beliebigen Komponenten, die Befehls- und Adresseingangssignale austauschen. Somit können die Kommunikationswege bei anderen Ausführungsbeispielen zwischen einer Verarbeitungseinheit und adressierbaren Speicherung wie z. B. Registern liegen. Veranschaulichende Beispiele von Verarbeitungseinheiten umfassen digitale Signalprozessoren, Mischsignalprozessoren, Analog/Digital-Wandler und Digital/Analog-Wandler. Fachleuten werden weitere Ausführungsbeispiele, die in dem Schutzumfang der vorliegenden Erfindung enthalten sind, einleuchten.
  • Somit liefern Ausführungsbeispiele der vorliegenden Erfindung allgemein eine gemeinsam verwendete Schnittstelle, die dahin gehend angepasst ist, Befehlseingangssignale und/oder Adresseingangssignale in einem gegebenen Zyklus zu führen. Demgemäß können Eingangsanschlussstifte an einer Vorrichtung Befehlseingangssignalen oder Adresseingangssignalen zugewiesen werden, je nachdem, was für eine gegebene Befehls-/Adresskombination benötigt wird. Auf diese Weise kann relativ zu einer Konfiguration, bei der lediglich zweckgebundene Befehlsanschlussstifte und zweckgebundene Adressanschlussstifte geliefert werden, ein niedrigerer Anschlussstiftzählwert erzielt werden. Ferner können mehr Kombinationen von Befehlen erzielt werden, ohne die Anzahl von Anschlussstiften zu erhöhen. Bei Mehrfachdatenraten-Umgebungen kann ein vollständiger Befehl in dem ersten Zyklus (ansteigende Flanke) eingegeben und decodiert werden, ohne den Anschlussstiftzählwert zu erhöhen.
  • Obwohl das Vorstehende auf Ausführungsbeispiele der vorliegenden Erfindung gerichtet ist, können andere und weitere Ausführungsbeispiele der Erfindung ersonnen werden, ohne von dem grundlegenden Schutzumfang derselben abzuweichen, und der Schutzumfang derselben wird durch die folgenden Patentansprüche bestimmt.

Claims (11)

  1. Speichervorrichtung (102) mit einer Mehrzahl von Anschlussstiften (112, 114, 116 1, 116 2) für einen Befehlsbus (104) und einen Adressbus (106) zum Empfang einer ersten und zweiten vorgegebenen Befehls-/Adresskombination (Command_AA, Command_BB) umfassend Befehlseingangssignale, Adresseingangssignale und unkritische Eingangssignale (don't care, X), wobei die erste vorgegebene Befehls-/Adresskombination (Command_AA) einer Befehlskategorie zugeordnet ist, die die Befehlselemente Aktivieren-Befehl, RAS-Befehl und CAS-Befehl umfasst, wobei die zweite vorgegebene Befehls-/Adresskombination (Command_BB) einer Befehlskategorie zugeordnet ist, die die Befehlselemente Vorlade-Befehl, Lese-Befehl und Schreib-Befehl umfasst, wobei die Mehrzahl von Anschlussstiften (112, 114, 116 1, 116 2) Befehlsanschlussstifte (112), Adressanschlussstifte (114) und variable Anschlussstifte (116 1, 116 2) umfasst, wobei dem Befehlsbus (104) die Befehlsanschlussstifte (112) und eine erste Anzahl variabler Anschlussstifte (116 1) zugeordnet sind, wobei dem Adressbus (106) die Adressanschlussstifte (114) und eine zweite Anzahl variabler Anschlussstifte (116 2) zugeordnet sind, wobei bei einer ersten Zuweisung (402) bei einer ansteigenden Flanke eines ersten Taktzyklus die erste Anzahl variabler Anschlussstifte (116 1) des Befehlsbusses (104) Befehlseingangssignale aus der ersten vorgegebenen Befehls-/Adresskombination (Command_AA) und die zweite Anzahl variabler Anschlussstifte (116 2) des Adressbusses (106) Adresseingangssignale aus der ersten vorgegebenen Befehls-/Adresskombination (Command_AA) empfangen und bei einer abfallenden Flanke des ersten Taktzyklus die erste Anzahl variabler Anschlussstifte (116 1) des Befehlsbusses (104) und die zweite Anzahl variabler Anschlussstifte (116 2) des Adressbusses (106) Adresseingangssignale aus der ersten vorgegebenen Befehls-/Adresskombination (Command_AA) empfangen, und wobei bei einer zweiten Zuweisung (403) bei einer ansteigenden Flanke eines zweiten Taktzyklus die erste Anzahl variabler Anschlussstifte (116 1) des Befehlsbusses (104) Befehlseingangssignale aus der zweiten vorgegebenen Befehls-/Adresskombination (Command_BB) und die zweite Anzahl variabler Anschlussstifte (116 2) des Adressbusses (106) Befehlseingangssignale und gegebenenfalls zusätzlich Adresseingangssignale oder unkritische Eingangssignale aus der zweiten vorgegebenen Befehls-/Adresskombination (Command_BB) empfangen und bei einer abfallenden Flanke des zweiten Taktzyklus die erste Anzahl variabler Anschlussstifte (116 1) des Befehlsbusses (104) unkritische Eingangssignale aus der zweiten vorgegebenen Befehls-/Adresskombination (Command_BB) und die zweite Anzahl variabler Anschlussstifte (116 2) des Adressbusses (106) Adresseingangssignale oder unkritische Eingangssignale aus der zweiten vorgegebenen Befehls-/Adresskombination (Command_BB) empfangen.
  2. Speichervorrichtung (102) gemäß Anspruch 1, wobei die Mehrzahl von Anschlussstiften (112, 114, 116 1, 116 2) zum Empfang einer dritten vorgegebenen Befehls-/Adresskombination (Command_CC) umfassend Befehlseingangssignale, gültige Eingangssignale und unkritische Eingangssignale ausgelegt ist, wobei die dritte vorgegebene Befehls-/Adresskombination (Command_CC) einer Befehlskategorie zugeordnet ist, die die Befehlselemente Mode-Register-Satz (MRS), erweiterter-Mode-Register-Satz, (EMRS) und Mode-Register-Ablesung (MRR) umfasst, und wobei bei einer dritten Zuweisung (404) bei einer ansteigenden Flanke eines dritten Taktzyklus der Befehlsbus (104) Befehlseingangssignale aus der dritten vorgegebenen Befehls-/Adresskombination (Command_CC) und der Adressbus (106) wenigstens ein gültiges Eingangssignal aus der dritten vorgegebenen Befehls-/Adresskombination (Command_CC) empfangen.
  3. Speichervorrichtung gemäß Anspruch 2, mit einem Mode-Register (604), an welches die gültigen Eingangssignale geliefert werden.
  4. Speichervorrichtung gemäß einem der Ansprüche 1 bis 3, mit einer Verarbeitungslogik (602), die mit der Mehrzahl von Anschlussstiften (112, 114, 116 1, 116 2) für den Befehlsbus (104) und den Adressbus (106) verbunden ist, um über die Anschlussstifte angelegte Eingangssignale zu decodieren.
  5. Speichervorrichtung gemäß Anspruch 4, mit einem Speicherarray (620) und einer Eingangs-/Ausgangs-Schaltungsanordnung (606) für einen Takteingang und einen Datenbus, wobei die von der Verarbeitungslogik (602) decodierten Eingangssignale verwendet werden, um auf Speicherzellen in dem Speicherarray (620) zuzugreifen.
  6. Speichervorrichtung gemäß Anspruch 5, mit einem Wortleitungsdecodierer (622) und einem Spaltendecodierer (624), die die Adresseingangsignale dazu verwendet, um auf Speicherzellen in dem Speicherarray (620) zuzugreifen.
  7. Speichervorrichtung gemäß Anspruch 5 oder 6, wobei das Speicherarray (620) mehrere Speicherbänke umfasst.
  8. Speichervorrichtung gemäß einem der Ansprüche 4 bis 7, wobei die Verarbeitungslogik (602) eine Adressdecodiereinrichtung (708) und eine Befehlsdecodiereinrichtung (704, 706) aufweist, die kommunikativ mit den variablen Anschlussstiften (116 1, 116 2) gekoppelt sind.
  9. Speichervorrichtung gemäß einem der Ansprüche 1 bis 8, die ein SDRAM, insbesondere ein SDRAM mit niedriger Leistung und doppelter Datenrate ist.
  10. Speichervorrichtung gemäß einem der Ansprüche 1 bis 8, die ein DDR-Synchrongraphik-RAM, DDR-Schnellzyklus-RAM oder ein SRAM ist.
  11. Vorrichtung mit einer Speichersteuerung (101), einer Speichervorrichtung (102) gemäß einem der Ansprüche 1 bis 10, und einem Befehlsbus (104) und einem Adressbus (106), die die Speichersteuerung (101) und die Speichervorrichtung (102) koppeln.
DE202007019469U 2006-10-25 2007-10-24 Vorrichtung zum Kommunizieren von Befehls- und Adresssignalen Expired - Lifetime DE202007019469U1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/552,752 2006-10-25
US11/552,752 US7405992B2 (en) 2006-10-25 2006-10-25 Method and apparatus for communicating command and address signals

Publications (2)

Publication Number Publication Date
DE202007019469U1 DE202007019469U1 (de) 2013-03-21
DE202007019469U9 true DE202007019469U9 (de) 2013-07-18

Family

ID=39244603

Family Applications (3)

Application Number Title Priority Date Filing Date
DE102007050864A Active DE102007050864B4 (de) 2006-10-25 2007-10-24 Verfahren und Vorrichtung zum Kommunizieren von Befehls- und Adresssignalen
DE202007019469U Expired - Lifetime DE202007019469U1 (de) 2006-10-25 2007-10-24 Vorrichtung zum Kommunizieren von Befehls- und Adresssignalen
DE102007063812.6A Active DE102007063812B3 (de) 2006-10-25 2007-10-24 Verfahren und Vorrichtung zum Kommunizieren von Befehls- und Adresssignalen

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE102007050864A Active DE102007050864B4 (de) 2006-10-25 2007-10-24 Verfahren und Vorrichtung zum Kommunizieren von Befehls- und Adresssignalen

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE102007063812.6A Active DE102007063812B3 (de) 2006-10-25 2007-10-24 Verfahren und Vorrichtung zum Kommunizieren von Befehls- und Adresssignalen

Country Status (3)

Country Link
US (1) US7405992B2 (de)
CN (1) CN101169772A (de)
DE (3) DE102007050864B4 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100851545B1 (ko) * 2006-12-29 2008-08-11 삼성전자주식회사 커맨드 및 어드레스 핀을 갖는 낸드 플래시 메모리 및그것을 포함한 플래시 메모리 시스템
US8045416B2 (en) 2008-03-05 2011-10-25 Micron Technology, Inc. Method and memory device providing reduced quantity of interconnections
TWI421871B (zh) * 2009-11-27 2014-01-01 Macronix Int Co Ltd 定址一記憶積體電路之方法與裝置
CN101794268B (zh) * 2010-03-16 2011-11-16 中国电子科技集团公司第十四研究所 基于vpx总线、可重构信号处理模块
US9251874B2 (en) * 2010-12-21 2016-02-02 Intel Corporation Memory interface signal reduction
US8738852B2 (en) * 2011-08-31 2014-05-27 Nvidia Corporation Memory controller and a dynamic random access memory interface
CN103129185B (zh) * 2011-12-05 2016-04-06 珠海天威技术开发有限公司 数据存储装置及其数据访问方法、成像设备
KR101879394B1 (ko) * 2012-01-05 2018-07-18 에스케이하이닉스 주식회사 반도체시스템 및 커맨드어드레스 셋업/홀드 타임 조절방법
US9734878B1 (en) 2016-02-15 2017-08-15 Qualcomm Incorporated Systems and methods for individually configuring dynamic random access memories sharing a common command access bus
KR102561095B1 (ko) * 2016-04-14 2023-07-31 에스케이하이닉스 주식회사 반도체 메모리 장치의 동작 방법
US11449249B2 (en) * 2018-11-26 2022-09-20 Micron Technology, Inc. Configuring command/address channel for memory
US20220357889A1 (en) * 2021-05-05 2022-11-10 Micron Technology, Inc. Quality-of-service information for a multi-memory system
US11914863B2 (en) * 2021-07-22 2024-02-27 Rambus Inc. Data buffer for memory devices with unidirectional ports

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3708729B2 (ja) * 1998-11-18 2005-10-19 富士通株式会社 半導体記憶装置
JP4034923B2 (ja) * 1999-05-07 2008-01-16 富士通株式会社 半導体記憶装置の動作制御方法および半導体記憶装置
KR100543906B1 (ko) * 2001-12-29 2006-01-23 주식회사 하이닉스반도체 어드레스 핀의 수를 줄인 동기식 반도체 메모리 소자
US7617356B2 (en) * 2002-12-31 2009-11-10 Intel Corporation Refresh port for a dynamic memory
KR100558492B1 (ko) * 2003-11-14 2006-03-07 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 테스트 패턴 데이터발생방법
KR100642639B1 (ko) * 2004-10-25 2006-11-10 삼성전자주식회사 반도체 메모리 장치

Also Published As

Publication number Publication date
US7405992B2 (en) 2008-07-29
DE102007050864A1 (de) 2008-04-30
DE102007050864B4 (de) 2012-05-10
DE102007063812B3 (de) 2017-04-13
US20080106967A1 (en) 2008-05-08
CN101169772A (zh) 2008-04-30
DE202007019469U1 (de) 2013-03-21

Similar Documents

Publication Publication Date Title
DE102007050864B4 (de) Verfahren und Vorrichtung zum Kommunizieren von Befehls- und Adresssignalen
DE102006062383B4 (de) Halbleiterspeicherelement und System für ein Halbleiterspeicherelement
DE102006054998B4 (de) Latenzsteuerschaltung, Halbleiterspeicherbauelement und Verfahren zum Steuern der Latenz
DE102006043311A1 (de) Speichersystem
EP0908893B1 (de) Speicherarchitektur mit Mehrebenenhierarchie
DE112005002336T5 (de) Befehl, der unterschiedliche Operationen in unterschiedlichen Chips steuert
DE102004027121B4 (de) Ein Mehrfachbankchip, der mit einer Steuerung kompatibel ist, die für eine geringere Anzahl von Banken entworfen ist, und ein Verfahren zum Betreiben
EP1291878B1 (de) Steuereinrichtung zur Steuerung von Burst-Zugriffen
DE102013106154A1 (de) Speichersystem und Ein-Chip-System mit linearer Adress-Remapping-Logik
DE102006062399A1 (de) Halbleiterspeicherbauelement mit mehreren Speicherbereichen, Zugriffsverfahren und Testverfahren
DE102008005865A1 (de) Halbleiterspeicherbauelement, Verfahren zum Steuern eines Zugriffs auf eine Mailbox in einem Halbleiterspeicherbauelement und computerlesbares Speichermedium
DE102007036547A1 (de) Halbleiterspeicherelement, tragbares Kommunikationssystem und Verfahren zum Bereitstellen einer Hostschnittstelle zwischen Prozessoren
DE102009020758A1 (de) Halbleiterspeicherbauelement und zugehöriges Zugriffsverfahren
DE102013018135B4 (de) Adressenbit-Wiederabbildungsschema zur Reduzierung einer Zugriffsauflösung von DRAM-Zugriffen
DE112006003503T5 (de) Mehrfachanschluss-Speicher mit Banksätzen zugeordneten Anschlüssen
DE102006048970B4 (de) Gezieltes automatisches Auffrischen für einen dynamischen Direktzugriffsspeicher
DE102004050037B4 (de) Speicherbauelement, Speichersystem und Betriebsmodussetzverfahren
DE112004000694T5 (de) Ein Verfahren und eine Vorrichtung zur Verbesserung der Multi-CPU-Systemleistung für Speicherzugriffe
DE112004002181T5 (de) Verfahren und Schaltungskonfiguration zum Auffrischen von Daten in einem Halbleiterspeicher
DE102004024634B4 (de) Integrierter Schaltungsbaustein und Speichersystem mit Datenpuffer sowie zugehöriges Steuerverfahren
DE102011081438A1 (de) Modifizierte Leseoperation für einen nichtflüchtigen Speicher
DE10260996B4 (de) Speichersteuerchip,-steuerverfahren und -steuerschaltung
DE102018204341B4 (de) Multi-rank-sdram-steuerverfahren und sdram-controller
DE10306062B3 (de) Speichermodul mit einer Mehrzahl von integrierten Speicherbauelementen und einer Refresh-Steuerschaltung
DE102007034685A1 (de) Speichersystem

Legal Events

Date Code Title Description
R123 Application deemed withdrawn due to non-payment of filing fee
R409 Internal rectification of the legal status completed
R409 Internal rectification of the legal status completed
R207 Utility model specification

Effective date: 20130508

R150 Utility model maintained after payment of first maintenance fee after three years
R150 Utility model maintained after payment of first maintenance fee after three years

Effective date: 20130830

R151 Utility model maintained after payment of second maintenance fee after six years
R151 Utility model maintained after payment of second maintenance fee after six years

Effective date: 20131125

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LIMITED, IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R082 Change of representative
R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LIMITED, IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R152 Utility model maintained after payment of third maintenance fee after eight years
R071 Expiry of right