CN109960465B - 混合存储器系统及其操作方法 - Google Patents

混合存储器系统及其操作方法 Download PDF

Info

Publication number
CN109960465B
CN109960465B CN201810890246.9A CN201810890246A CN109960465B CN 109960465 B CN109960465 B CN 109960465B CN 201810890246 A CN201810890246 A CN 201810890246A CN 109960465 B CN109960465 B CN 109960465B
Authority
CN
China
Prior art keywords
volatile memory
memory
valid data
move
command
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810890246.9A
Other languages
English (en)
Other versions
CN109960465A (zh
Inventor
李忠勋
刘献文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN109960465A publication Critical patent/CN109960465A/zh
Application granted granted Critical
Publication of CN109960465B publication Critical patent/CN109960465B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/068—Hybrid storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell
    • G11C14/0018—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell whereby the nonvolatile element is an EEPROM element, e.g. a floating gate or metal-nitride-oxide-silicon [MNOS] transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4067—Refresh in standby or low power modes

Abstract

本公开提供一种混合存储器系统(hybrid memory system)及其操作方法。该混合存储器系统包括一非易失性存储器(non‑volatile memory)、一易失性存储器(volatile memory)以及一控制器。该易失性存储器存储一数据。该控制器经配置以因应于进入一省电模式的一命令，进行一移动以将该数据从该易失性存储器移到该非易失性存储器。在该移动之后，该控制器防止该易失性存储器在其上执行一自更新操作。

Description

混合存储器系统及其操作方法
技术领域
本公开主张2017/12/22申请的美国临时申请案第62/609,641号及2018/02/20申请的美国正式申请案第15/900,013号的优先权及益处，该美国临时申请案及该美国正式申请案的内容以全文引用的方式并入本文中。
本公开涉及一种混合存储器系统(hybrid memory system)及其操作方法，特别是一种包括一易失性存储器(volatile memory)以及一非易失性存储器(non-volatilememory)的混合存储器系统。
背景技术
动态随机存取存储器(dynamic random access memory，DRAM)是一种随机存取存储器的形态。该种形态的随机存取存储器将每个位元的数据存储在单独的电容器中。最简单的DRAM单元包括单个N型金属氧化物半导体(n-type metal-oxide-semiconductor，NMOS)晶体管和单个电容器。如果电荷存储在电容器中，则根据所使用的惯例，该单元被称为存储逻辑高。如果不存在电荷，则称该单元存储逻辑低。由于电容器中的电荷随时间消耗，因此DRAM系统需要额外的更新电路来周期性地更新存储在电容器中的电荷。由于电容器只能存储非常有限的电荷量，为了快速区分逻辑1和逻辑0之间的差异，通常每个位元使用两个位元线(bit line，BL)，其中位元线对的第一个称为位线真数(bit line true，BLT)，另一个则称为位元线补数(bit line complement，BLC)。单个NMOS晶体管的栅极由字元线(word line，WL)予以控制。
上文的「现有技术」说明仅是提供背景技术，并未承认上文的「现有技术」说明公开本公开的标的，不构成本公开的现有技术，且上文的「现有技术」的任何说明均不应作为本公开的任一部分。
发明内容
本公开提供一混合存储器系统(hybrid memory system)，包括：一非易失性存储器、一易失性存储器以及一控制器。该易失性存储器经配置以存储一数据。该控制器经配置以因应于要求进入一省电模式的一命令，进行一第一移动以将该数据从该易失性存储器移到该非易失性存储器。在该第一移动之后，该控制器经配置以防止该易失性存储器在其上执行一自更新操作。
在一些实施例中，该控制器还经配置以因应于该命令，进行该第一移动以将一有效数据从该易失性存储器移到该非易失性存储器。
在一些实施例中，在该第一移动之后，该控制器还经配置以防止该易失性存储器在其上执行一自更新操作。
在一些实施例中，该控制器还经配置以从该数据中识别出该有效数据。
在一些实施例中，该易失性存储器包括一第一更新区以及一第二更新区。该第一更新区经配置以存储一第一数量的一第一有效数据。该第二更新区经配置以存储一第二数量的一第二有效数据，其中该第二数量小于该第一数量。该控制器还经配置以因应于该命令，进行该第一移动以仅将该第二有效数据移到该非易失性存储器。该控制器还经配置以在该第一移动之后，防止该第二更新区在其上执行一局部自更新操作。
在一些实施例中，该控制器还经配置以在该第一移动之后，准许第一更新区在其上执行该局部自更新操作。
在一些实施例中，该易失性存储器包括一存储列。该非易失性存储器经配置以因应于该命令，存储来自该存储列的一有效数据。该控制器还经配置以因应于离开该省电模式的一命令，进行一第二移动以将该有效数据从该非易失性存储器移回该易失性存储器，该存储列在该第二移动之后，不存储该有效数据。该控制器还经配置以在该第二移动之后，防止该存储列在其上执行一局部自更新操作。
在一些实施例中，该易失性存储器包括一第一存储列及一第二存储列。该非易失性存储器经配置以因应于该命令，存储来自该第一存储列的一第一有效数据及来自该第二存储列的一第二有效数据。该控制器还经配置以因应于离开该省电模式的一命令，进行一该第二移动以将该第一有效数据及该第二有效数据从该非易失性存储器移回该第一存储列。在该第二移动之后，该控制器还经配置以准许该第一存储列在其上执行一局部自更新操作，以及防止该第二存储列在其上执行该局部自更新操作。
在一些实施例中，在该第二移动之后，该控制器还经配置以准许该第一存储列被存取。
本公开另提供一混合存储器系统，包括：一易失性存储器以及一非易失性存储器。该易失性存储器包括一第一存储列及一第二存储列。该非易失性存储器经配置以因应于进入一省电模式的一命令，将来自该第一存储列的一第一有效数据及来自该第二存储列的一第二有效数据存储在该非易失性存储器中。该控制器经配置以因应于离开该省电模式的一命令，将该第一有效数据及该第二有效数据两者移到该第一存储列。该控制器经配置以因应于该命令，防止该第二存储列的该第二有效数据被存取。
在一些实施例中，该控制器还经配置以防止该第二存储列在其上执行一局部自更新操作。
本公开另提供一种操作方法，包括：在一易失性存储器中存储一数据；因应于进入一省电模式的一命令，进行一第一移动以将该数据从该易失性存储器移到一非易失性存储器；以及在该第一移动之后，防止该易失性存储器在其上执行一自更新操作。
在一些实施例中，该操作方法还包括：在该易失性存储器中存储一有效数据；以及因应于该命令，将该有效数据从该易失性存储器移到该非易失性存储器；以及在该第一移动之后，防止该易失性存储器在其上执行一自更新操作。
在一些实施例中，该操作方法还包括：在该第一移动之后，防止该易失性存储器在其上执行一自更新操作。
在一些实施例中，该操作方法还包括：(1)通过一第一更新区存储一第一数量的一第一有效数据；(2)通过一第二更新区存储一第二数量的一第二有效数据，其中该第二数量小于该第一数量；(3)因应于该命令，进行一第一移动以仅将该第二有效数据移到该非易失性存储器；以及(4)在该第一移动之后，防止该第二更新区在其上执行一局部自更新操作。
在一些实施例中，该操作方法还包括：在该该第一移动之后，准许该第一更新区在其上执行该局部自更新操作。
在一些实施例中，该操作方法还包括：因应于该命令，将来自该易失性存储器的一存储列的一有效数据存储到该非易失性存储器；因应于离开该省电模式的一命令，进行一第二移动以将该有效数据从该非易失性存储器移回该易失性存储器；以及在该第二移动之后，防止该存储列在其上执行一局部自更新操作，其中在该第二移动之后，该存储列不存储该有效数据。
在一些实施例中，该操作方法还包括：在该第二移动之后，防止该第二存储列的该第二有效数据被存取。
在一些实施例中，该操作方法，还包括：因应于该命令，存储来自该易失性存储器的一第一存储列的一有效数据到该非易失性存储器；因应于该命令，存储来自该易失性存储器的一第二存储列的一有效数据到该非易失性存储器；因应于离开该省电模式的一命令，进行该第二移动以将该第一有效数据及该第二有效数据从该非易失性存储器移回该第一存储列；以及在该第二移动之后，准许该第一存储列在其上执行一局部自更新操作，以及防止该第二存储列在其上执行该局部自更新操作。
在本公开中，因为易失性存储器在省电模式下禁能(disable)，而数据完整性却仍然维持，因此在该省电模式下，易失性存储器的功率消耗是相对有效率地。相对地，在一些现有的动态随机存取存储器中，于一省电模式下，仍然需要在该动态随机存取存储器上执行一自更新操作以维护数据完整性。因此，动态随机存取存储器的功率消耗是相对无效率地。
上文已相当广泛地概述本公开的技术特征及优点，从而使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属技术领域中技术人员应了解，可相当容易地利用下文公开的概念与特定实施例可作为修改或设计其它结构或工艺而实现与本公开相同的目的。本公开所属技术领域中技术人员亦应了解，这类等效建构无法脱离权利要求所界定的本公开的构思和范围。
附图说明
参阅实施方式与权利要求合并考量附图时，可得以更全面了解本公开的公开内容，附图中相同的元件符号是指相同的元件。
图1是一示意图，例示本公开实施例的混合存储器系统；
图2是一流程图，例示本公开实施例的混合存储器系统的操作方法；
图3是一示意图，例示本公开实施例图1的混合存储器系统在一方案中的操作；
图4是一示意图，例示本公开实施例在图3的方案中，从易失性存储器到非易失性存储器的移动操作；
图5是一示意图，例示本公开实施例在图3的方案中的禁能操作；
图6是一流程图，例示本公开实施例的混合存储器系统的另一操作方法；
图7是一示意图，例示本公开实施例图1的混合存储器系统在另一方案中的操作；
图8是一示意图，例示本公开实施例在图7的方案中，从易失性存储器到非易失性存储器的移动操作；
图9是一示意图，例示本公开实施例在图7的方案中的禁能操作；
图10是一示意图，例示本公开实施例在图7的方案中的局部自更新操作；
图11是一流程图，例示本公开实施例的混合存储器系统的另一操作方法；
图12是一示意图，例示本公开实施例，从非易失性存储器到易失性存储器的另一移动操作；
图13是一示意图，例示本公开实施例的另一更新操作；
图14是一示意图，例示本公开实施例在图1的混合存储器系统的存取操作；以及
图15是一流程图，例示本公开实施例的混合存储器系统的另一操作方法。
附图标记说明：
10 混合存储器系统
12 非易失性存储器
14 易失性存储器
16 更新元件
17 存取元件
18 控制器
20 方法
32 操作
36 操作
40 第一更新区
42 第二更新区
50 方法
52 操作
54 操作
56 操作
58 操作
60 第一存储列
62 第二存储列
64 第三存储列
70 方法
140 有效数据
142 无效数据
400 第一有效数据
402 第一有效数据
404 第一有效数据
420 第二有效数据
422 第二有效数据
600 存储空间
602 存储空间
620 存储空间
622 存储空间
624 存储空间
630 有效数据
632 有效数据
634 有效数据
636 有效数据
638 有效数据
640 存储空间
642 存储空间
644 存储空间
702 操作
704 操作
706 操作
BL1…BLm 位元线
WL1…WLn 字元线
具体实施方式
本公开的以下说明伴随并入且组成说明书的一部分的附图，说明本公开实施例，然而本公开并不受限于该实施例。此外，以下的实施例可适当整合以下实施例以完成另一实施例。
「一实施例」、「实施例」、「例示实施例」、「其他实施例」、「另一实施例」等是指本公开所描述的实施例可包含特定特征、结构或是特性，然而并非每一实施例必须包含该特定特征、结构或是特性。再者，重复使用「在实施例中」一语并非必须指相同实施例，然而可为相同实施例。
为了使得本公开可被完全理解，以下说明提供详细的步骤与结构。显然，本公开的实施不会限制该技艺中的技术人士已知的特定细节。此外，已知的结构与步骤不再详述，以免不必要地限制本公开。本公开的优选实施例详述如下。然而，除了实施方式之外，本公开亦可广泛实施于其他实施例中。本公开的范围不限于实施方式的内容，而是由权利要求定义。
图1是一示意图，例示本公开实施例的混合存储器系统10。参照图1，混合存储器系统10包括非易失性存储器12、易失性存储器14、更新元件16、存取元件17以及控制器18。在本实施例中，混合存储器系统10整合在一元件中，且被封装在一壳体中。但是，本公开不限于此。
非易失性存储器12经配置以存储数据。在一实施例中，非易失性存储器12包括一NAND型快闪存储器。在一些实施例中，非易失性存储器12包括只读存储器(read-onlymemory，ROM)、可程序化只读存储器(programmable read-only memory，PROM)、可抹除可程序化只读存储器(erasable programmable read-only memory，EPROM)或电子抹除式可复写只读存储器(electrically erasable programmable read-only memory，EEPROM)。
易失性存储器14经配置以存储数据。在本实施例中，易失性存储器14包括一动态随机存取存储器(dynamic random access memory，DRAM)。易失性存储器14包括一存储器阵列。该存储器阵列包括多个存储胞140。存储胞140经配置以存储数据。除了存储胞140，该存储器阵列还包括多个字元线(WL至WLn)和多个位元线(BL1至BLm)，其中n和m是正整数。字元线(WL1至WLn)和位元线(BL1至BLm)经配置以控制关联存储胞140的操作。存储胞140在一单个列中，字元线经配置以存取这些存储胞140，这些存储胞140可一起被视为是一个存储列。但是，本公开不限于此。
更新元件16经配置以对易失性存储器14执行一自更新操作。该自更新操作指的是更新元件16执行一更新操作(例如使用一内部更新计数器)。更新元件16不需从混合存储器系统10外的一处理器来得到一更新要求以执行该自更新操作。混合存储器系统10中的更新元件16和/或其他元件可自行产生执行该自更新操作所需的任何信息。此外，更新元件16是以一种方式更新易失性存储器14，例如，从存储胞140读取一电荷，并立即将该电荷写回存储胞140中。但是，本公开不限于此。该更新操作可还包括其他细节的操作。
存取元件17连接到更新元件16及易失性存储器14，经配置以存取易失性存储器14以得到存储在易失性存储器14的数据。
控制器18连接到更新元件16及非易失性存储器12，经配置以控制更新元件16及存取元件17。特别的是，控制器18经配置以控制非易失性存储器12和易失性存储器14之间的数据移动。
在操作期间，控制器18接收进入一省电模式的一命令，因应于该命令进行一移动，将存储在易失性存储器14中的数据从易失性存储器14移到非易失性存储器12。
在一省电模式下，一更新元件通常被要求在一易失性存储器上执行一自更新操作以维护数据完整性。
由于将该数据从易失性存储器14移到非易失性存储器12，因此没有数据存储在易失性存储器14中。因此，不再需要在易失性存储器14上执行该自更新操作以维护数据完整性。因此，在该移动之后，通过禁能易失性存储器14上的该自更新功能，特别是在该省电模式下，控制器18防止易失性存储器14在其上执行该自更新操作。
在本公开中，因为易失性存储器14在省电模式下禁能，因此在该省电模式下，易失性存储器14的功率消耗是相对有效率地。
在一些现有的动态随机存取存储器中，在一省电模式下，仍然需要在该动态随机存取存储器(易失性存储器)上执行一自更新操作以维护数据完整性。因此，动态随机存取存储器的功率消耗是相对无效率地。
图2是一流程图，例示本公开实施例的混合存储器系统的操作方法20。参照图2，操作方法20包括操作22和操作24。
操作方法20从操作22开始，其中因应于进入一省电模式的一命令，进行一移动将存储在一易失性存储器的数据从该易失性存储器移到一非易失性存储器。
操作方法20进行操作24，其中在该移动之后，特别是在该省电模式下，防止该易失性存储器在其上执行一自更新操作。
操作方法20仅是本公开的一个实施例，非意图限制权利要求所定义的本公开的构思与范围。在操作方法20之前、期间和之后可以有额外的操作，并可替换、删除或移动一些操作以用于此方法的另外实施例。
在本公开中，在省电模式下，采用操作方法20的混合存储器系统的功率消耗是相对有效率地。
图3是一示意图，例示本公开实施例图1的混合存储器系统10在一方案中的操作。参照图3，在该方案中，易失性存储器14存储包括有效数据140及无效数据142的一数据。在本实施例中，有效数据140指的是将会被控制器18或电连接到混合存储器系统10的一外部处理器(未示出)使用的数据。相反地，无效数据142指的是将不会被使用的数据。但是，本公开不限于此。在其他实施例中，可以在有另外适当的基础上分类一有效数据及一无效数据。
在操作中，控制器18根据该外部处理器提供的该信息，从该数据中识别出有效数据140。
图4是一示意图，例示本公开实施例在图3的方案中，从易失性存储器14到非易失性存储器12的一移动操作。参照图4，在识别之后，控制器18因应于该命令，将有效数据140从易失性存储器14移到非易失性存储器12。
因为仅有效数据140被移动(亦即，无效数据142没有被移动)，易失性存储器14的功率消耗是相对有效率地。
图5是一示意图，例示本公开实施例在图3该方案中的禁能操作。参照图5，在该移动之后，通过禁能易失性存储器14，特别是在该省电模式下，控制器18防止易失性存储器14在其上执行该自更新操作。
在省电模式下，没有该自更新操作，无效数据142最终将被丢掉。但是，无效数据142将不被使用。因此，数据完整性不受影响。
在本公开中，因为易失性存储器14在省电模式下禁能，因此在该省电模式下，易失性存储器14的功率消耗是相对有效率地。
图6是一流程图，例示本公开实施例的混合存储器系统的另一操作方法30。参照图6，操作方法30包括操作32、操作34和操作36。
操作方法30从操作32开始，其中从存储在一易失性存储器的数据中识别出一有效数据。
操作方法30进行操作34，其中因应于进入一省电模式的一命令，进行一移动以将该有效数据从该易失性存储器移到一非易失性存储器。
操作方法30继续操作36，其中在该移动之后，特别是在该省电模式下，防止没有该有效数据的该易失性存储器在其上执行一自更新操作。
操作方法30仅是本公开的一个实施例，非意图限制权利要求所定义的本公开的构思与范围。在操作方法30之前、期间和之后可以有额外的操作，并可替换、删除或移动一些操作以用于此方法的另外实施例。
在本公开中，在省电模式下，采用操作方法30的混合存储器系统的功率消耗是相对有效率地。
图7是一示意图，例示本公开实施例图1的混合存储器系统在另一方案中的操作。参照图7，易失性存储器14包括一第一更新区40以及一第二更新区42。
第一更新区40存储第一有效数据400、第一有效数据402和第一有效数据404。此数量的该有效数据仅作为一个范例。在一些实施例中，第一更新区40包括多个存储列。但是，本公开不限于此。在一些实施例中，第一更新区40包括单个存储列。此外，在一些实施例中，第一更新区40的该存储列属于单个区域(bank)。但是，本公开不限于此。该存储列可以属于不同的区域。也就是说，第一更新区40可以包括一单个区域、多个区域、一单个存储列，或多个存储列。本公开不限于如前所述的任何特定类型。
第二更新区42存储第二有效数据402和第二有效数据422。也就是说，该第二有效数据的第二数量小于该第一有效数据的第一数量。此数量的有效数据仅作为一个范例。第二更新区42包括多个存储列。但是，本公开不限于此。在一些实施例中，第二更新区42包括一单个存储列。此外，在一些实施例中，第二更新区42的该存储列属于一单个区域。但是，本公开不限于此。该存储列可以属于不同的区域。也就是说，第二更新区42可以包括一单个区域、多个区域、一单个存储列，或多个存储列。本公开不限于如前所述的任何特定类型。
在操作中，控制器18根据一存储数据记录，判断该第二数量小于该第一数量，其中该存储数据记录是由来自该外部处理器的该信息维护。
图8是一示意图，例示本公开实施例在图7的方案中，从易失性存储器14到非易失性存储器12的一移动操作。参照图8，控制器18因应于该命令，仅将第二有效数据420及第二有效数据422(即移动较少的第二数量)移到非易失性存储器12。
图9是一示意图，例示本公开实施例在图7的方案中的禁能操作。参照图9，控制器18禁能第二更新区42，第二更新区42的有效数据420及第二有效数据422被移到非易失性存储器12。
图10是一示意图，例示本公开实施例在图7的方案中的局部自更新操作。参照图10，通过禁能第二更新区42，在移动第二有效数据420及第二有效数据422之后，控制器18防止第二更新区42在其上执行一局部自更新操作。但是，控制器14准许第一更新区40在其上执行该局部自更新操作以维护第一有效数据400、第一有效数据402和第一有效数据404的数据完整性。
在本公开中，在省电模式下，执行一局部自更新操作以取代一自更新操作。因此，在该省电模式下，易失性存储器14的功率消耗是相对有效率地。
在一些现有的动态随机存取存储器中，在一省电模式下，动态随机存取存储器(易失性存储器)中的全部更新区需要被更新以执行一自更新操作。因此，动态随机存取存储器的功率消耗是相对较无效率地。
图11是一流程图，例示本公开实施例的混合存储器系统的另一操作方法50。参照图11，操作方法50包括操作52、操作54、操作56和操作58。
操作方法50从操作52开始，其中从存储在一第一更新区和一第二更新区中的数据中识别出一有效数据。
操作方法50进行操作54，其中判断该第一更新区存储比该第二更新区存储更大量的有效数据。
操作方法50继续操作56，其中因应于进入一省电模式的一命令，进行一移动以将该有效数据从该第二更新区移到一非易失性存储器。
操作方法方法50继续操作58，其中在该移动之后，防止该第二更新区在其上执行一局部自更新操作。
操作方法50仅是本公开的一个实施例，非意图限制权利要求所定义的本公开的构思与范围。在操作方法50之前、期间和之后可以有额外的操作，并可替换、删除或移动一些操作以用于此方法的另外实施例。
在本公开中，在省电模式下，采用操作方法50的混合存储器系统的功率消耗是相对有效率地。
图12是一示意图，例示本公开实施例，从非易失性存储器14到易失性存储器12的另一移动操作。在适当的时候，下列参照图12至图14的描述和说明的操作能够实现在在图1所示的第一实施例、图3至图5所示的第二实施例及图7至图10所示的第三实施例的每一者之后。
参照图12，易失性存储器14包括一第一存储列60、一第二存储列62及一第三存储列64。
第一存储列60包括存储空间600、602和604。
第二存储列62包括存储空间620、622和624。
第三存储列64包括存储空间640、642和644。
非易失性存储器12因应于该命令，存储来自第一存储列60的第一有效数据630及632、来自第二存储列62的第二有效数据634及636以及来自第三存储列64的第三有效数据638。
在操作中，控制器18因应于离开该省电模式的一命令，在第一存储列60没有足够存储空间以存储更多有效数据之前，将有效数据630、634、636及638移回第一存储列60以得到一剩余有效数据。其次，控制器18将该剩余有效数据移到第二存储列62。
图13是一示意图，例示本公开实施例的另一更新操作。参照图13，更详细地说，控制器18因应于离开该省电模式的一命令，进行一移动将第一有效数据630及632及第二有效数据634从非易失性存储器12移回第一存储列60相对的存储空间600、602以及604。
此外，控制器18因应于离开该省电模式的一命令，进行该移动以将第二有效数据636及第三有效数据638从非易失性存储器12移回第二存储列62相对的存储空间620以及622。
第三存储列64因应于离开该省电模式的一命令不存储来自非易失性存储器12的任何有效数据，其中第三存储列64因应于进入一省电模式的一命令提供第三有效数据638。简而言之，有效数据630、632、634、636及638集中到第一存储列60及第二存储列62。
在有效数据630、632,、634、636及638移回到易失性存储器14之后，控制器16准许第一存储列60及第二存储列62在其上执行一局部自更新操作，以维护有效数据630、632,、634、636及638的数据完整性。此外，控制器16防止第三存储列64在其上执行该局部自更新操作。因此，如图10讨论的实施例中，在该省电模式下，易失性存储器14的功率消耗是相对有效率地。
图14是一示意图，例示本公开实施例图1的混合存储器系统10的存取操作。参照图14，在有效数据630、632,、634、636及638移回到易失性存储器14之后，控制器18准许第一存储列60及第二存储列62被存取，且防止第三存储列64被存取。
为了从一存储列存取一数据，通常需要执行许多准备操作，例如一预充电操作、一启动操作，和/或其他操作。
在本实施例中，由第三存储列64提供的第三有效数据638与第二有效数据636一起存储在第二存储列62中。当需要存取第三有效数据638时，不需要执行该准备操作以存取第三存储列64。更详细地说，对于原本三个存储列60、62和64将执行的准备操作，仅对两个存储列60和62来执行。因此，易失性存储器14的存取相对有效率地。
图15是一流程图，例示本公开实施例的混合存储器系统的另一操作方法70。参照图15，操作方法70包括操作700、操作702、操作704、操作706、操作708、操作710和操作712。
操作方法70从操作700开始，其中因应于进入一省电模式的一命令，将来自一第一存储列的一第一有效数据存储在一非易失性存储器。
操作方法70进行操作702，其中因应于该命令，将来自一第二存储列的一第二有效数据存储在该非易失性存储器。
操作方法70继续操作704，其中因应于离开该省电模式的一命令，进行一移动以将该第一有效数据及该第二有效数据从该非易失性存储器移回该第一存储列。
操作方法70进行操作706，其中在该移动之后，准许该第一存储列在其上执行一局部自更新操作。
操作方法70继续操作708，其中在该移动之后，防止该第二存储列在其上执行一局部自更新操作。
操作方法70进行操作710，其中准许该第一存储列被存取。
操作方法70继续操作712，其中防止该第二存储列被存取。
操作方法70仅是本公开的一个实施例，非意图限制权利要求所定义的本公开的构思与范围。在操作方法70之前、期间和之后可以有额外的操作，并可替换、删除或移动一些操作以用于此方法的另外实施例。
在本公开中，在省电模式下，采用操作方法70的混合存储器系统的功率消耗是相对有效率地。
在本公开中，因为易失性存储器14在省电模式下禁能，因此在该省电模式下，易失性存储器14的功率消耗是相对有效率地。
本公开提供一混合存储器系统。该混合存储器系统包括一非易失性存储器、一易失性存储器以及一控制器。该易失性存储器经配置以存储一数据。该控制器经配置以因应于进入一省电模式的一命令，进行一移动以将该数据从该易失性存储器移到一非易失性存储器。在该移动之后，该控制器经配置以防止该易失性存储器在其上执行一自更新操作。
本公开另提供一混合存储器系统。该混合存储器系统包括一易失性存储器以及一非易失性存储器。该易失性存储器包括一第一存储列及一第二存储列。该非易失性存储器经配置以因应于进入一省电模式的一命令，存储来自该第一存储列的一第一有效数据及来自该第二存储列的一第二有效数据。该控制器经配置以因应于离开该省电模式的一命令，将该第一有效数据及该第二有效数据两者移到该第一存储列。该控制器经配置以因应于该命令，防止该第二存储列的该第二有效数据被存取。
本公开另提供一种操作方法。该操作方法，包括：在一易失性存储器中存储一数据；因应于进入一省电模式的一命令，进行一移动以将该数据从该易失性存储器移到一非易失性存储器；以及在该移动之后，防止该易失性存储器在其上执行一自更新操作。
虽然已详述本公开及其优点，然而应理解可进行各种变化、取代与替代而不脱离权利要求所定义的本公开的构思与范围。例如，可用不同的方法实施上述的许多工艺，并且以其他工艺或其组合替代上述的许多工艺。
再者，本公开的范围并不受限于说明书中所述的工艺、机械、制造、物质组成物、手段、方法与步骤的特定实施例。该技艺的技术人士可自本公开的公开内容理解可根据本公开而使用与本文所述的对应实施例具有相同功能或是达到实质相同结果的现存或是未来发展的工艺、机械、制造、物质组成物、手段、方法、或步骤。据此，这些工艺、机械、制造、物质组成物、手段、方法、或步骤是包含于本公开的权利要求内。

Claims (11)

1.一种混合存储器系统，包括：
一非易失性存储器；
一易失性存储器，经配置以存储一数据；以及
一控制器，经配置以因应于进入一省电模式的一命令，进行一第一移动以将该数据从该易失性存储器移到该非易失性存储器，以及在该第一移动之后防止该易失性存储器在其上执行一自更新操作，
其中该控制器还经配置以因应于该命令，进行该第一移动以将一有效数据从该易失性存储器移到该非易失性存储器，
其中该易失性存储器包括：
一第一更新区，经配置以存储一第一数量的一第一有效数据；以及
一第二更新区，经配置以存储一第二数量的一第二有效数据，其中该第二数量小于该第一数量；
其中该控制器还经配置以因应于该命令，进行该第一移动以仅将该第二有效数据移到该非易失性存储器，以及在该第一移动之后，防止该第二更新区在其上执行一局部自更新操作，
其中该控制器还经配置以在该第一移动之后，准许该第一更新区在其上执行该局部自更新操作。
2.如权利要求1所述的混合存储器系统，其中该控制器还经配置以从该数据中识别出该有效数据。
3.如权利要求1所述的混合存储器系统，其中该易失性存储器包括一存储列，
其中该非易失性存储器经配置以因应于该命令，存储来自该存储列的一有效数据，
其中该控制器还经配置以因应于离开该省电模式的一命令，进行一第二移动以将该有效数据从该非易失性存储器移回该易失性存储器，
其中该存储列在该第二移动之后，不存储该有效数据，以及
其中该控制器还经配置以在该第二移动之后，防止该存储列在其上执行一局部自更新操作。
4.如权利要求1所述的混合存储器系统，其中该易失性存储器包括一第一存储列及一第二存储列，
其中该非易失性存储器经配置以因应于该命令，存储来自该第一存储列的一第一有效数据及来自该第二存储列的一第二有效数据，
其中该控制器还经配置以因应于离开该省电模式的一命令，进行一第二移动以将该第一有效数据及该第二有效数据从该非易失性存储器移回该第一存储列，以及
其中在该第二移动之后，该控制器还经配置以准许该第一存储列在其上执行一局部自更新操作，以及防止该第二存储列在其上执行该局部自更新操作。
5.如权利要求4所述的混合存储器系统，其中在该第二移动之后，该控制器还经配置以准许该第一存储列被存取。
6.一种混合存储器系统，包括：
一易失性存储器，包括一第一存储列及一第二存储列；
一非易失性存储器，经配置以因应于进入一省电模式的一命令，存储来自该第一存储列的一第一有效数据及来自该第二存储列的一第二有效数据；以及
一控制器，经配置以因应于离开该省电模式的一命令，将该第一有效数据及该第二有效数据两者移到该第一存储列，以及因应于离开该省电模式的命令，防止该第二存储列的该第二有效数据被存取。
7.如权利要求6所述的混合存储器系统，其中该控制器还经配置以防止该第二存储列在其上执行一局部自更新操作。
8.一种操作方法，包括：
在一易失性存储器中存储一数据；
因应于进入一省电模式的一命令，进行一第一移动以将该数据从该易失性存储器移到一非易失性存储器；以及
在该第一移动之后，防止该易失性存储器在其上执行一自更新操作，
还包括：
在该易失性存储器中存储一有效数据；以及
因应于该命令，将该有效数据从该易失性存储器移到该非易失性存储器，
还包括：
通过一第一更新区存储一第一数量的一第一有效数据；
通过一第二更新区存储一第二数量的一第二有效数据，其中该第二数量小于该第一数量；
因应于该命令，进行该第一移动以仅将该第二有效数据移到该非易失性存储器；以及
在该第一移动之后，防止该第二更新区在其上执行一局部自更新操作在该第一移动之后，准许该第一更新区在其上执行该局部自更新操作。
9.如权利要求8所述的操作方法，还包括：
因应于该命令，将来自该易失性存储器的一存储列的一有效数据存储到该非易失性存储器；
因应于离开该省电模式的一命令，进行一第二移动将该有效数据从该非易失性存储器移回该易失性存储器；以及
在该第二移动之后，防止该存储列在其上执行一局部自更新操作，其中在该第二移动之后，该存储列不存储该有效数据。
10.如权利要求9所述的操作方法，还包括：
在该第二移动之后，防止该存储列的该有效数据被存取。
11.如权利要求8所述的操作方法，还包括：
因应于该命令，将来自该易失性存储器的一第一存储列的一第一有效数据存储在该非易失性存储器；
因应于该命令，将来自该易失性存储器的一第二存储列的一第二有效数据存储在该非易失性存储器；
因应于离开该省电模式的一命令，进行一第二移动以将该第一有效数据及该第二有效数据从该非易失性存储器移回该第一存储列；以及
在该第二移动之后，准许该第一存储列在其上执行一局部自更新操作，以及防止该第二存储列在其上执行该局部自更新操作。
CN201810890246.9A 2017-12-22 2018-08-07 混合存储器系统及其操作方法 Active CN109960465B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762609641P 2017-12-22 2017-12-22
US62/609,641 2017-12-22
US15/900,013 2018-02-20
US15/900,013 US10437499B2 (en) 2017-12-22 2018-02-20 Hybrid memory system and method of operating the same

Publications (2)

Publication Number Publication Date
CN109960465A CN109960465A (zh) 2019-07-02
CN109960465B true CN109960465B (zh) 2022-07-26

Family

ID=66950298

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810890246.9A Active CN109960465B (zh) 2017-12-22 2018-08-07 混合存储器系统及其操作方法

Country Status (3)

Country Link
US (1) US10437499B2 (zh)
CN (1) CN109960465B (zh)
TW (1) TWI687929B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020030875A (ja) * 2018-08-23 2020-02-27 キオクシア株式会社 メモリシステム
KR20210039075A (ko) * 2019-10-01 2021-04-09 삼성전자주식회사 비휘발성 메모리 장치의 초기화 제어 방법 및 비휘발성 메모리 장치를 포함하는 메모리 시스템
US11449346B2 (en) * 2019-12-18 2022-09-20 Advanced Micro Devices, Inc. System and method for providing system level sleep state power savings

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106406492A (zh) * 2015-07-30 2017-02-15 华为技术有限公司 混合存储设备、计算机、控制设备、及降低功耗的方法
CN107203336A (zh) * 2016-03-17 2017-09-26 联发科技股份有限公司 管理存储器功耗的方法及其系统

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9171585B2 (en) * 2005-06-24 2015-10-27 Google Inc. Configurable memory circuit system and method
US7554855B2 (en) * 2006-12-20 2009-06-30 Mosaid Technologies Incorporated Hybrid solid-state memory system having volatile and non-volatile memory
US7590021B2 (en) * 2007-07-26 2009-09-15 Qualcomm Incorporated System and method to reduce dynamic RAM power consumption via the use of valid data indicators
US20100274960A1 (en) * 2009-04-24 2010-10-28 Lee Kun-Bin Memory control method of memory device and memory control system thereof
BR112014013390A2 (pt) * 2011-12-20 2017-06-13 Intel Corp redução de potência parcial dinâmica de cache de lado de memória em hierarquia de memória de 2 níveis

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106406492A (zh) * 2015-07-30 2017-02-15 华为技术有限公司 混合存储设备、计算机、控制设备、及降低功耗的方法
CN107203336A (zh) * 2016-03-17 2017-09-26 联发科技股份有限公司 管理存储器功耗的方法及其系统

Also Published As

Publication number Publication date
CN109960465A (zh) 2019-07-02
US10437499B2 (en) 2019-10-08
TWI687929B (zh) 2020-03-11
TW201928974A (zh) 2019-07-16
US20190196733A1 (en) 2019-06-27

Similar Documents

Publication Publication Date Title
CN109727624B (zh) 具有双单元模式的存储器件及其刷新方法
US20220189539A1 (en) Apparatuses and methods for dynamic targeted refresh steals
US20210158860A1 (en) Apparatuses and methods for analog row access tracking
KR102122892B1 (ko) 메모리 및 이를 포함하는 메모리 시스템
DE602004002300T2 (de) Selektive bankauffrischung
CN109960465B (zh) 混合存储器系统及其操作方法
TWI668692B (zh) 動態隨機存取記憶體
CN109961815B (zh) 动态随机存取存储器及其操作方法
US9325321B2 (en) Background auto-refresh apparatus and method for non-volatile memory array
US7038943B2 (en) Memory array having 2T memory cells
US6097649A (en) Method and structure for refresh operation with a low voltage of logic high in a memory device
CN109961816B (zh) 动态随机存取存储器及其操作方法
CN109872745B (zh) 动态随机存取存储器及其操作方法
US10354713B2 (en) DRAM and method for determining binary logic using a test voltage level
US20190066760A1 (en) Dram and method for operating the same
CN109961814B (zh) 动态随机存取存储器及其操作方法
US10127967B1 (en) DRAM and method for operating the same
US11837276B2 (en) Apparatuses and methods for 1T and 2T memory cell architectures
TWI652674B (zh) 動態隨機存取記憶體
JP2015191676A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant