JP4689087B2 - 情報処理装置及び省電力移行制御方法 - Google Patents
情報処理装置及び省電力移行制御方法 Download PDFInfo
- Publication number
- JP4689087B2 JP4689087B2 JP2001184981A JP2001184981A JP4689087B2 JP 4689087 B2 JP4689087 B2 JP 4689087B2 JP 2001184981 A JP2001184981 A JP 2001184981A JP 2001184981 A JP2001184981 A JP 2001184981A JP 4689087 B2 JP4689087 B2 JP 4689087B2
- Authority
- JP
- Japan
- Prior art keywords
- power saving
- synchronous dram
- saving mode
- sdram
- processing apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
- G06F13/4239—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with asynchronous protocol
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Memory System (AREA)
Description
【発明の属する技術分野】
本発明は、情報処理装置及び省電力移行制御方法に関する。
【0002】
【従来の技術】
従来より、省電力モードを備えた情報処理装置においては、省電力モード移行命令(WAITI命令)を実行することによって省電力モードに移行し、ハードウェア割り込みが入力されると通常動作モードに復帰するような省電力型のCPUが広く利用されている。更に、装置全体の消費電力を低減するために、システムの構成要素それぞれに省電力モードを設けて、装置の動作モードによって使用していない構成要素を省電力モードに設定できるようになっている。
【0003】
特に、CPUのプログラムやデータを格納する主記憶装置は、多くの電力を消費する構成要素であるため、様々な省電力機構が提案されている。例えば、シンクロナスDRAM(SDRAM)を用いた主記憶装置では、SDRAMに対してセルフリフレッシュエントリ命令(SELF命令)を発行することにより、メモリを省電力モードに切り替えることが可能である。
【0004】
通常、上記のような省電力モードの切り替えは、CPUの設定によって行われる。従って、装置全体を省電力モードに移行させるためには、先ずCPUにより主記憶装置を省電力モードに移行するように設定し、その後にCPU自身が省電力モードに遷移する必要がある。しかしながら、CPU自身が省電力モードに遷移するためにはWAITI命令を実行する必要があるが、通常、WAITI命令自体が主記憶装置に存在するため、WAITI命令の命令フェッチ時には、主記憶装置は通常に動作している必要がある。
【0005】
一方、ハードウェア割り込みにより省電力モードから通常動作モードに復帰する場合は、CPUは先ず主記憶装置を通常動作モードに復帰させるように設定する必要があるが、CPUは通常動作モードに復帰した直後に、割り込みハンドラの命令フェッチを主記憶装置から行うため、やはりこの時点で主記憶装置が通常に動作している必要がある。
【0006】
以上のような要求を満たすために、従来は、主記憶装置を分割し、一方はROMやSRAM等のスタティックで消費電力が少ない小容量メモリを備え、もう一方は大容量のSDRAMを備えて、WAITI命令を実行するルーチンと割り込みハンドラは小容量メモリに常駐させるか、省電力モードへ移行する直前に転送するようにしている。
【0007】
通常、情報処理装置では、電源投入直後にCPUがリセットベクターアドレスの命令をフェッチする必要があるため、主記憶装置の一部として安価なROM(ブートROM)を備えている。そこで、このブートROMの一部に上記WAITI命令の実行ルーチン及び割り込みハンドラを予め固定的に書き込んでおくことにより、省電力モードに移行するためだけの専用のメモリを備えることなくシステムを構成している。或いは、命令キャッシュを備えるCPUにおいては、上記WAITI命令の実行ルーチン及び割り込みハンドラを命令キャッシュにロックダウンした後に、省電力モードへ移行するようにしている。即ち、上記の専用のSRAMを備える代わりに、命令キャッシュを同様の目的に流用しているわけである。
【0008】
【発明が解決しようとする課題】
しかしながら、上述した従来技術においては下記のような問題があった。即ち、通常、安価なROMは、RAMと比較してアクセス時間が長いため、ROM上に存在する命令シーケンスの処理は、RAM上に存在する命令シーケンスの処理と比較して遅い。そのため、割り込みハンドラをROM上に固定的に配置する場合、省電力モードからの遷移に関わる割り込み処理のみならず、通常の割り込み処理までもが遅くなるという問題点がある。これは、特にリアルタイム処理を行う情報処理装置にとっては致命的な問題点である。
【0009】
また、専用のSRAMを備える方式においては、高価なSRAMを使用するため、装置のコストが上昇するという問題点がある。
【0010】
また、命令キャッシュを流用する方式においては、省電力モードに移行する度に、特殊なキャッシュ操作命令を用いて必要なルーチンやハンドラをキャッシュ内に格納しロックダウンするために、処理のオーバーヘッドが大きくなり、処理速度の低下を招くという問題点がある。また、キャッシュを操作するソフトウェアは複雑になりがちな上、デバッグが困難である。更に、キャッシュをロックダウンすることは、実質的にその他の命令を格納する領域が減少することを意味するので、キャッシュのヒット率の低下を招き、パフォーマンスが低下するという問題点がある。
【0011】
本発明は、上述した点に鑑みなされたものであり、高価な専用のメモリを装備することなく且つ複雑なソフトウェアの処理を必要とすることなく、安価で高い割り込みパフォーマンスを持つ省電力型の情報処理装置を容易に構築可能とした情報処理装置及び省電力移行制御方法を提供することを目的とする。
【0012】
【課題を解決するための手段】
上記目的を達成するため、本発明は、システムバスと、前記システムバスに接続され省電力モード移行命令の実行により通常動作モードから省電力モードへ移行する中央処理装置と、シンクロナスDRAMコントローラを介して前記システムバスに接続され省電力移行命令を保持しているシンクロナスDRAMと、前記システムバス上の命令を監視して省電力モード移行命令を検出し、検出信号をシンクロナスDRAMコントローラにアサートする検出手段と、を有し、前記シンクロナスDRAMコントローラは、前記検出手段が前記検出信号をアサートした場合に前記シンクロナスDRAMを省電力モードに移行させることを特徴とする。
【0013】
また、本発明は、システムバスと、省電力モード移行命令の実行により通常動作モードから省電力モードへ移行する中央処理装置と、シンクロナスDRAMコントローラを介して前記システムバスに接続され省電力移行命令を保持しているシンクロナスDRAMとを具備してなる情報処理装置に適用される省電力移行制御方法であって、前記システムバス上の命令を監視して前記中央処理装置が前記省電力モード移行命令を検出し、検出信号を前記シンクロナスDRAMコントローラにアサートする検出工程と、前記検出信号がアサートされた場合に、前記シンクロナスDRAMコントローラが前記シンクロナスDRAMを省電力モードに移行させる移行制御工程とを有することを特徴とする。
【0014】
また、本発明は、システムバスと、省電力モード移行命令の実行により通常動作モードから省電力モードへ移行する中央処理装置と、シンクロナスDRAMコントローラを介して前記システムバスに接続され省電力移行命令を保持しているシンクロナスDRAMと、前記中央処理装置の指示に基づいて、所定の時間をカウントした後に前記シンクロナスDRAMを省電力モードに移行させる要求信号をアサートするカウンタと、前記カウンタのアサートする要求信号に基づいて前記シンクロナスDRAMを省電力モードに移行させるシンクロナスDRAMコントローラと、を有し、前記中央処理装置は、前記シンクロナスDRAMコントローラにより前記シンクロナスDRAMが省電力モードに移行される前に前記省電力モード移行命令を実行することを特徴とする。
【0015】
また、本発明は、システムバスと、省電力モード移行命令の実行により通常動作モードから省電力モードへ移行する中央処理装置と、シンクロナスDRAMコントローラを介して前記システムバスに接続され省電力移行命令を保持しているシンクロナスDRAMとを具備してなる情報処理装置に適用される省電力移行制御方法であって、前記中央処理装置の指示に基づいて、所定の時間をカウントした後に前記シンクロナスDRAMを省電力モードに移行させる要求信号をアサートするカウント工程と、前記シンクロナスDRAMコントローラが、前記要求信号に基づいて前記シンクロナスDRAMを省電力モードに移行させる移行制御工程と、前記中央処理装置が、前記シンクロナスDRAMコントローラにより前記シンクロナスDRAMが省電力モードに移行される前に前記省電力モード移行命令を実行する実行工程とを有することを特徴とする。
【0016】
また、本発明は、システムバスと、省電力モード移行命令の実行により通常動作モードから省電力モードへ移行する中央処理装置と、シンクロナスDRAMコントローラを介して前記システムバスに接続され省電力移行命令を保持しているシンクロナスDRAMと、前記中央処理装置が前記シンクロナスDRAMを通常動作モードから省電力モードに切り替えることを許可するための設定を行う設定手段と、前記設定手段により前記シンクロナスDRAMを通常動作モードから省電力モードへ切り替えることが許可された後に前記中央処理装置が省電力モードに移行した場合、前記シンクロナスDRAMを省電力モードに移行するように制御するシンクロナスDRAMコントローラとを有することを特徴とする。
【0017】
また、本発明は、システムバスと、省電力モード移行命令の実行により通常動作モードから省電力モードへ移行する中央処理装置と、シンクロナスDRAMコントローラを介して前記システムバスに接続され省電力移行命令を保持しているシンクロナスDRAMとを具備してなる情報処理装置に適用される省電力移行制御方法であって、前記中央処理装置が前記シンクロナスDRAMを通常動作モードから省電力モードに切り替えることを許可するための設定を行う設定工程と、前記設定工程により前記シンクロナスDRAMを通常動作モードから省電力モードへ切り替えることが許可された後に前記中央処理装置が省電力モードに移行した場合、前記シンクロナスDRAMコントローラが前記シンクロナスDRAMを省電力モードに移行させる移行制御工程とを有することを特徴とする。
【0040】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【0041】
[第1の実施の形態]
図1は本発明の第1の実施の形態に係る情報処理装置の電気的な構成を示すブロック図である。本発明の第1の実施の形態に係る情報処理装置は、CPU1(中央処理装置)、ROM2、SDRAM3、ROMコントローラ4、SDRAMコントローラ5、割り込みコントローラ6、WAITI命令フェッチ検出回路7(検出手段)、システムバス8を具備している。
【0042】
上記構成を詳述すると、CPU1は、省電力モード移行命令(WAITI命令)を実行することによって省電力モードに移行し、ハードウェア割り込みが入力されると通常動作モードに復帰するような省電力型の中央処理装置である。CPU1が実行する命令は、ROM2及びSDRAM3に格納されている。SDRAM3には、CPU1の命令実行に必要なデータも格納されている。CPU1の命令フェッチ転送は、システムバス8上のトランザクションとして発生し、これを検知したROMコントローラ4及びSDRAMコントローラ5により、それぞれのメモリアクセス転送に変換され、ROM2及びSDRAM3よりシステムバス8上へ送られる。CPU1のデータ転送も、同様にシステムバス8を介してSDRAMコントローラ5により行われる。
【0043】
割り込みコントローラ6は、情報処理装置のスイッチ押下等の外部トリガ入力を受けて、CPU1及びWAITI命令フェッチ検出回路7に対してハードウェア割り込み信号をアサートする。WAITI命令フェッチ検出回路7は、システムバス8上の命令フェッチ転送を監視し、システムバス8上の転送が命令フェッチ転送であり且つデータがWAITI命令であることを検知すると、SDRAMコントローラ5に対してWAITI命令検出信号をアサートし、ハードウェア割り込み信号がアサートされると、WAITI命令検出信号をネゲートする。
【0044】
図2は上記図1に示した本発明の第1の実施の形態に係る情報処理装置のSDRAMコントローラ5の省電力モードの設定に関わる部分を示すブロック図である。本発明の第1の実施の形態に係る情報処理装置のSDRAMコントローラ5は、SDRAM設定レジスタ51(設定手段)と、ANDゲート52と、SDRAM制御シーケンサ53とを具備している。
【0045】
上記構成を詳述すると、SDRAM設定レジスタ51は、例えば16ビットのレジスタであり、システムバス8の16ビットデータ線に接続されている。このSDRAM設定レジスタ51は、CPU1から見るとメモリマップされており、例えば0xFF100000番地にアサインされている。SDRAMコントローラ5は、システムバス8のアドレス線をデコード回路(図示略)によりデコードし、CPU1が出力するトランザクションのアドレスが0xFF100000番地であり且つ書き込みトランザクションである場合、システムバス8のデータ線上のデータをSDRAM設定レジスタ51にラッチする。
【0046】
SDRAM設定レジスタ51の最下位ビット(Bit0)の出力は、SELF許可信号として2入力のANDゲート52の一方の入力に接続されている。ANDゲート52のもう一方の入力には、CPU1がWAITI命令をフェッチしたことを示す信号であるWAITI命令検出信号が接続されている。ANDゲート52の出力は、SELF要求信号としてSDRAM制御シーケンサ53に接続されている。
【0047】
SDRAM制御シーケンサ53は、SELF要求信号が“1”にアサートされると、現在実行中のメモリ転送が終了すると直ちにSDRAM3に対してSELFコマンドを発行する。これは、CS信号、RAS信号、CAS信号、CKE信号を全て“0”にドライブし、WE信号を“1”にドライブすることで実行される。SELFコマンドが入力されると、SDRAM3は省電力モードに遷移する。
【0048】
次に、上記の如く構成された本発明の第1の実施の形態に係る情報処理装置の動作を図1及び図2を参照しながら詳細に説明する。下記の制御は、情報処理装置のROM2に格納されたプログラムに基づきCPU1により実行される。
【0049】
最初に、CPU1がCPU自身とSDRAM3の両方を省電力モードに移行させる手順を説明する。先ず、CPU1は、SDRAMコントローラ5のSDRAM設定レジスタ51に書き込み転送を発生し、システムバス8のデータ線Bit0を“1”にドライブすることにより、SELF許可信号を“1”に設定する。この時点では、SDRAMコントローラ5は直ちにはSELFコマンドを発行しない。従って、CPU1は、通常動作モードにおいて最後に実行される命令であるWAITIをSDRAM3よりフェッチすることが可能である。
【0050】
CPU1が、WAITI命令をフェッチするための命令フェッチ転送をシステムバス8上に発行すると、WAITI命令フェッチ検出回路7は、WAITI命令検出信号を“1”にアサートする。その結果、SELF要求信号が“1”となり、SDRAMコントローラ5のSDRAM制御シーケンサ53は、SDRAM3に対してSELFコマンドを発行し、SDRAM3は省電力モードに移行する。
【0051】
次に、省電力モードから通常動作モードに復帰する手順を説明する。情報処理装置のスイッチ等が押下され外部トリガが入力されると、割り込みコントローラ6は、CPU1及びWAITI命令フェッチ検出回路7に対してハードウェア割り込みをアサートする。割り込みが入力されると、CPU1は通常動作モードに復帰し、また、WAITI命令フェッチ検出回路7はWAITI命令検出信号を“0”にネゲートする。
【0052】
その結果、SDRAMコントローラ5のSELF要求信号がネゲートされるので、SDRAMコントローラ5のSDRAM制御シーケンサ53は、直ちにSELF EXITコマンドをSDRAM3に対して発行する。これは、CS信号だけを“0”にドライブし、他の信号(RAS信号、CAS信号、WE信号、CKE信号)を全て“1”にドライブすることによって行われる。これにより、SDRAM3は通常動作モードに復帰する。
【0053】
一方、通常動作モードに復帰したCPU1は、直ちに割り込みハンドラの命令をフェッチするために、割り込みベクターアドレスと共に命令フェッチサイクルをシステムバス8上に出力する。SDRAMコントローラ5は、SDRAM3が既に通常動作モードに復帰しているので、直ちに要求された命令をSDRAM3から読み出してシステムバス8上に出力することが可能である。
【0054】
以上説明したように、本発明の第1の実施の形態によれば、通常動作モードから省電力モードへの移行及び省電力モードから通常動作モードへの復帰が可能なCPU1と、通常動作モードから省電力モードへの移行及び省電力モードから通常動作モードへの復帰が可能なSDRAM3とを具備した情報処理装置において、SDRAMコントローラ5のSDRAM設定レジスタ51がSDRAM3の通常動作モードから省電力モードへの切り替えを許可するSELF許可信号を出力した後、WAITI命令フェッチ検出回路7がWAITI命令検出信号を出力した場合に、SDRAM3を省電力モードに移行させ、SDRAM3が省電力モードにある場合で、CPU1が省電力モードから通常動作モードに復帰するための外部割り込みを検出した場合に、SDRAM3をSDRAM設定レジスタ51の設定に関わらず通常動作モードに復帰させる構成としているため、下記の効果を奏することができる。
【0055】
CPU1が確実に省電力モードに移行した後にSDRAM3を省電力モードへ移行させることで、高価な専用メモリを装備することなく且つ複雑なソフトウェアの処理を必要とすることなく、省電力モードへの遷移時のWAITI命令フェッチ時に、SDRAM3を正常に動作させることが可能となり、また、通常動作モードへの復帰時の割り込みハンドラの命令フェッチをSDRAM3から正しく行わせることが可能となる。また、キャッシュ領域等を無駄にすることなく、割り込みハンドラを高速なRAM上に常駐させることが可能であるため、高いパフォーマンスを保つことが可能であり、また、ソフトウェアによる複雑な操作が不要である。この結果、安価で高い割り込みパフォーマンスを持つ省電力型の情報処理装置を容易に構築することができる。
【0056】
[第2の実施の形態]
図3は本発明の第2の実施の形態に係る情報処理装置の電気的な構成を示すブロック図である。本発明の第2の実施の形態に係る情報処理装置は、CPU61(中央処理装置)、ROM62、SDRAM63、ROMコントローラ64、SDRAMコントローラ65、割り込みコントローラ66、システムバス67を具備している。
【0057】
上記構成を詳述すると、CPU61は、省電力モード移行命令(WAITI命令)を実行することによって省電力モードに移行し、ハードウェア割り込みが入力されると通常動作モードに復帰するような省電力型の中央処理装置である。CPU61が実行する命令は、ROM62及びSDRAM63に格納されている。SDRAM63には、CPU61の命令実行に必要なデータも格納されている。
【0058】
CPU61の命令フェッチ転送は、システムバス67上のトランザクションとして発生し、これを検知したROMコントローラ64及びSDRAMコントローラ65により、それぞれのメモリアクセス転送に変換され、ROM62及びSDRAM63よりシステムバス67上へ送られる。CPU61のデータ転送も、同様にシステムバス67を介してSDRAMコントローラ65により行われる。割り込みコントローラ66は、情報処理装置のスイッチ押下等の外部トリガ入力を受けて、CPU61とSDRAMコントローラ65に対してハードウェア割り込み信号をアサートする。
【0059】
図4は上記図3に示した本発明の第2の実施の形態に係る情報処理装置のSDRAMコントローラ65の省電力モードの設定に関わる部分を示すブロック図である。本発明の第2の実施の形態に係る情報処理装置のSDRAMコントローラ65は、SDRAMコントロールレジスタ711、SDRAMカウンタレジスタ712、SDRAMカウンタワークレジスタ713を備えたSDRAMカウンタ71と、SDRAM制御シーケンサ72とを具備している。
【0060】
上記構成を詳述すると、SDRAMコントロールレジスタ711、SDRAMカウンタレジスタ712、SDRAMカウンタワークレジスタ713は、例えば16ビットのレジスタである。これらのうちSDRAMコントロールレジスタ711及びSDRAMカウンタレジスタ712は、システムバス67の16ビットデータ線に接続されており、CPU61から見るとメモリマップされている。例えばSDRAMコントロールレジスタ711が0xFF100000番地、SDRAMカウンタレジスタ712が0xFF100004番地にアサインされている。
【0061】
CPU61が出力するトランザクションが書き込みである場合、SDRAMコントローラ65は、システムバス67のアドレス線をデコード回路(図示略)によりデコードし、アドレスが0xFF100000番地であればSDRAMコントロールレジスタ711にラッチし、アドレスが0xFF100004番地であればSDRAMカウンタレジスタ712にラッチする。
【0062】
SDRAMカウンタ71は、SDRAMコントロールレジスタ711の最下位ビット(Bit0)に“1”が書き込まれると、SDRAMカウンタレジスタ712の内容をSDRAMカウンタワークレジスタ713に転送し、クロック信号(図示略)によりSDRAMカウンタワークレジスタ713の内容を、全ビットが“0”になるまでカウントダウンする。更に、SDRAMカウンタワークレジスタ713の全ビットが“0”且つSDRAMコントロールレジスタ711の最下位ビット(Bit0)が“1”の場合にのみ、SDRAM制御シーケンサ72へ接続されているSELF要求信号を“1”にする。また、ハードウェア割り込み信号がアサートされた場合は、SDRAMコントロールレジスタ711の最下位ビット(Bit0)を“0”にリセットする。
【0063】
SDRAM制御シーケンサ72は、SELF要求信号が“1”にアサートされた場合、現在実行中のメモリ転送が終了後、直ちにSDRAM63に対してSELFコマンドを発行する。これは、CS信号、RAS信号、CAS信号、CKE信号を全て“0”にドライブし、WE信号を“1”にドライブすることで実行される。SELFコマンドが入力されると、SDRAM63は省電力モードに移行する。
【0064】
SELF要求信号が“0”にネゲートされた場合には、SDRAM制御シーケンサ72は、直ちにSELF EXITコマンドをSDRAM63に対して発行する。これは、CS信号だけを“0”にドライブし、他の信号(RAS信号、CAS信号、WE信号、CKE信号)を全て“1”にドライブすることによって行われる。これにより、SDRAM63は通常動作モードに復帰する。
【0065】
次に、上記の如く構成された本発明の第2の実施の形態に係る情報処理装置の動作を図3及び図4を参照しながら詳細に説明する。下記の制御は、情報処理装置のROM62に格納されたプログラムに基づきCPU61により実行される。
【0066】
最初に、CPU61がCPU自身とSDRAM63の両方を省電力モードに移行させる手順を説明する。先ず、CPU61は、SDRAMコントローラ65のSDRAMカウンタレジスタ712にアサインされたアドレスに対して書き込み転送を発生することにより、SDRAMカウンタレジスタ712にカウントダウン開始から省電力モード移行までの時間を設定する。次に、CPU61は、SDRAMコントロールレジスタ711にアサインされたアドレスに対して書き込み転送を発生することにより、SDRAMコントロールレジスタ711の最下位ビット(Bit0)を“1”に設定する。これにより、SDRAMカウンタ71は、SDRAMカウンタレジスタ712の内容をSDRAMカウンタワークレジスタ713に転送し、そのカウントダウンを開始する。
【0067】
SDRAMカウンタワークレジスタ713の全ビットが“0”になるまで、SELF要求信号は“1”にアサートされないので、この時点ではまだSDRAM63は通常モードで動作している。この間にCPU61は、CPU自身を省電力モードへ移行するためのWAITI命令を実行し、省電力モードへ移行する。その後、SDRAMカウンタワークレジスタ713の全ビットが“0”になり次第、SELF要求信号を“1”にアサートし、SDRAM制御シーケンサ72は、SDRAM63に対してSELFコマンドを発行し、SDRAM63は、省電力モードへ移行する。
【0068】
次に、省電力モードから通常動作モードに復帰する手順を説明する。情報処理装置のスイッチ等が押下され外部トリガが入力されると、割り込みコントローラ66は、ハードウェア割り込みをアサートする。これにより、CPU1は、直ちに通常動作モードに復帰し、SDRAMカウンタ71は、SDRAMコントロールレジスタ711の最下位ビット(Bit0)を“0”にリセットし、SELF要求信号を“0”にネゲートする。SDRAM制御シーケンサ72は、直ちにSELF EXITコマンドをSDRAM63に対して発行し、SDRAM3は通常動作モードに復帰する。
【0069】
一方、通常動作モードに復帰したCPU61は、直ちに割り込みハンドラの命令をフェッチするために、割り込みベクターアドレスと共に命令フェッチサイクルをシステムバス67上に出力する。SDRAMコントローラ65は、SDRAM63が既に通常動作モードに復帰しているので、直ちに要求された命令をSDRAM63から読み出してシステムバス67上に出力することが可能である。
【0070】
以上説明したように、本発明の第2の実施の形態によれば、通常動作モードから省電力モードへの移行及び省電力モードから通常動作モードへの復帰が可能なCPU61と、通常動作モードから省電力モードへの移行及び省電力モードから通常動作モードへの復帰が可能なSDRAM63とを具備した情報処理装置において、CPU61よりSDRAM63に対して、通常動作モードから省電力モードへ移行するまでの時間を設定し、CPU61よりSDRAM63に対して、設定時間後の省電力モードへの移行を指示し、SDRAM63が前記指示を受けた場合、SDRAM63を前記設定時間後に省電力モードに移行するように制御するため、下記の効果を奏することができる。
【0071】
高価な専用メモリを装備することなく、省電力モードへの移行時のWAITI命令フェッチ時に、SDRAM63を正常に動作させることが可能となり、また、通常動作モードへの復帰時の割り込みハンドラの命令フェッチをSDRAM63から正しく行わせることが可能となる。また、ブート後に、ROM62上にある割り込みハンドラ等をより高速なRAMであるSDRAM63に転送し、キャッシュ領域等を無駄にすることなく、割り込みハンドラを高速に実行することが可能であり、また、ソフトウェアによる複雑な操作が不要である。この結果、安価で高い割り込みパフォーマンスを持つ省電力型の情報処理装置を容易に構築することができる。
【0072】
[第3の実施の形態]
図5は本発明の第3の実施の形態に係る情報処理装置の電気的な構成を示すブロック図である。本発明の第3の実施の形態に係る情報処理装置は、CPU81(中央処理装置、設定手段)、ROM82、SDRAM83、ROMコントローラ84、SDRAMコントローラ85、割り込みコントローラ86、システムバス87を具備している。
【0073】
上記構成を詳述すると、CPU81は、省電力モード移行命令(WAITI命令)を実行することによって省電力モードに移行し、ハードウェア割り込みが入力されると通常動作モードに復帰するような省電力型の中央処理装置である。CPU81が実行する命令は、ROM82及びSDRAM83に格納されている。SDRAM83には、CPU81の命令実行に必要なデータも格納されている。
【0074】
CPU81の命令フェッチ転送は、システムバス87上のトランザクションとして発生し、これを検知したROMコントローラ84及びSDRAMコントローラ85により、それぞれのメモリアクセス転送に変換され、ROM82及びSDRAM83よりシステムバス87上へ送られる。CPU81のデータ転送も、同様にシステムバス87を介してSDRAMコントローラ85により行われる。割り込みコントローラ86は、情報処理装置のスイッチ押下等の外部トリガ入力を受けて、CPU81に対してハードウェア割り込み信号をアサートする。
【0075】
図6は上記図5に示した本発明の第3の実施の形態に係る情報処理装置のSDRAMコントローラ85の省電力モードの設定に関わる部分を示すブロック図である。本発明の第3の実施の形態に係る情報処理装置のSDRAMコントローラ85は、SDRAM設定レジスタ91と、ANDゲート92と、SDRAM制御シーケンサ93とを具備している。
【0076】
上記構成を詳述すると、SDRAM設定レジスタ91は、例えば16ビットのレジスタであり、システムバス87の16ビットデータ線に接続されている。このSDRAM設定レジスタ91は、CPU81から見るとメモリマップされており、例えば0xFF100000番地にアサインされている。SDRAMコントローラ85は、システムバス87のアドレス線をデコード回路(図示略)によりデコードし、CPU81が出力するトランザクションのアドレスが0xFF100000番地であり且つ書き込みトランザクションである場合、システムバス87のデータ線上のデータをSDRAM設定レジスタ91にラッチする。
【0077】
SDRAM設定レジスタ91の最下位ビット(Bit0)の出力は、SELF許可信号として2入力のANDゲート92の一方の入力に接続されている。ANDゲート92のもう一方の入力には、CPU81が省電力モードに遷移した後であることを示す信号であるWAITI信号が接続されている。ANDゲート92の出力は、SELF要求信号としてSDRAM制御シーケンサ93に接続されている。
【0078】
SDRAM制御シーケンサ93は、SELF要求信号が“1”にアサートされると、現在実行中のメモリ転送が終了すると直ちにSDRAM83に対してSELFコマンドを発行する。これは、CS信号、RAS信号、CAS信号、CKE信号を全て“0”にドライブし、WE信号を“1”にドライブすることで実行される。SELFコマンドが入力されると、SDRAM83は省電力モードに遷移する。
【0079】
次に、上記の如く構成された本発明の第3の実施の形態に係る情報処理装置の動作を図5及び図6を参照しながら詳細に説明する。下記の制御は、情報処理装置のROM82に格納されたプログラムに基づきCPU81により実行される。
【0080】
最初に、CPU81がCPU自身とSDRAM83の両方を省電力モードに移行させる手順を説明する。先ず、CPU81は、SDRAMコントローラ85のSDRAM設定レジスタ91に書き込み転送を発生し、システムバス87のデータ線Bit0を“1”にドライブすることにより、SELF許可信号を“1”に設定する。この時点では、SDRAMコントローラ85は直ちにはSELFコマンドを発行しない。従って、CPU81は、通常動作モードにおいて最後に実行される命令であるWAITIをSDRAM83よりフェッチすることが可能である。
【0081】
CPU81がWAITI命令を実行して省電力モードへの遷移が終了すると、省電力モード通知信号であるWAITI信号が“1”にアサートされる。その結果、SELF要求信号が“1”となり、SDRAM制御シーケンサ93は、SDRAM83に対してSELFコマンドを発行し、SDRAM83は省電力モードに移行する。
【0082】
次に、省電力モードから通常動作モードに復帰する手順を説明する。情報処理装置のスイッチ等が押下され外部トリガが入力されると、割り込みコントローラ86は、CPU81に対してハードウェア割り込みをアサートする。割り込みが入力されると、CPU81は直ちに通常動作モードに復帰して、省電力モード通知信号(WAITI信号)を“0”にネゲートする。
【0083】
その結果、SDRAMコントローラ85のSELF要求信号がネゲートされるので、SDRAMコントローラ85のSDRAM制御シーケンサ93は、直ちにSELF EXITコマンドをSDRAM83に対して発行する。これは、CS信号だけを“0”にドライブし、他の信号(RAS信号、CAS信号、WE信号、CKE信号)を全て“1”にドライブすることによって行われる。これにより、SDRAM83は通常動作モードに復帰する。
【0084】
一方、通常動作モードに復帰したCPU81は、直ちに割り込みハンドラの命令をフェッチするために、割り込みベクターアドレスと共に命令フェッチサイクルをシステムバス87上に出力する。SDRAMコントローラ85は、SDRAM83が既に通常動作モードに復帰しているので、直ちに要求された命令をSDRAM83から読み出してシステムバス87上に出力することが可能である。
【0085】
以上説明したように、本発明の第3の実施の形態によれば、通常動作モードから省電力モードへの移行及び省電力モードから通常動作モードへの復帰が可能なCPU81と、通常動作モードから省電力モードへの移行及び省電力モードから通常動作モードへの復帰が可能なSDRAM83とを具備した情報処理装置において、CPU81が省電力モードに移行したことを通知し、CPU81がSDRAM83を通常動作モードから省電力モードに切り替えることを許可するための設定を行い、SDRAM83の省電力モードへの切り替えが許可された後に前記通知手段からの通知を検知した場合、SDRAM83を省電力モードに移行するように制御するため、下記の効果を奏することができる。
【0086】
高価な専用メモリを装備することなく、省電力モードへの遷移時のWAITI命令フェッチ時に、SDRAM83を正常に動作させることが可能となり、また、通常動作モードへの復帰時の割り込みハンドラの命令フェッチをSDRAM83から正しく行わせることが可能となる。また、キャッシュ領域等を無駄にすることなく、割り込みハンドラを高速なRAM上に常駐させることが可能であるため、高いパフォーマンスを保つことが可能であり、また、ソフトウェアによる複雑な操作が不要である。この結果、安価で高い割り込みパフォーマンスを持つ省電力型の情報処理装置を容易に構築することができる。
【0087】
[他の実施の形態]
本発明の上記第1〜第3の実施の形態では、本発明が適用される情報処理装置の種類については特に言及しなかったが、本発明は、デスクトップ型パーソナルコンピュータ、ノート型パーソナルコンピュータ、携帯情報端末、ワークステーション等、種々の情報処理装置に適用可能である。
【0088】
また、本発明の上記第1〜第3の実施の形態では、情報処理装置単体の場合を例に上げたが、本発明は、本発明が適用される情報処理装置と、複写機やプリンタ等の画像形成装置、スキャナ等の画像読取装置等をネットワーク等の通信媒体を介して接続したシステムにも適用可能である。
【0089】
図8は本発明の省電力移行制御方法を実行するプログラム及び関連データが記憶媒体から装置に供給される概念例を示す説明図である。本発明の省電力移行制御方法を実行するプログラム及び関連データは、フロッピー(登録商標)ディスクやCD−ROM等の記憶媒体111をコンピュータ等の装置112に装備された記憶媒体ドライブ挿入口113に挿入することで供給される。その後、プログラム及び関連データを記憶媒体111から一旦ハードディスクにインストールしハードディスクからRAMにロードするか、或いはハードディスクにインストールせずに直接RAMにロードすることで、プログラム及び関連データを実行することが可能となる。
【0090】
この場合、本発明の第1〜第3の実施の形態に係る情報処理装置において、本発明の省電力移行制御方法を実行するプログラムを実行させる場合は、例えば上記図8を参照して説明したような手順で情報処理装置に当該プログラム及び関連データを供給するか、或いは情報処理装置に予め当該プログラム及び関連データを格納しておくことで、プログラム実行が可能となる。
【0091】
図7は本発明の省電力移行制御方法を実行するプログラム及び関連データを記憶した記憶媒体の記憶内容の構成例を示す説明図である。記憶媒体は、例えばボリューム情報101、ディレクトリ情報102、プログラム実行ファイル103、プログラム関連データファイル104等の記憶内容で構成される。本発明の省電力移行制御方法を実行するプログラムは、本発明の第1〜第3の実施の形態の上述した制御手順に基づきプログラムコード化されたものである。
【0092】
尚、本発明は、複数の機器から構成されるシステムに適用しても、1つの機器からなる装置に適用してもよい。上述した実施形態の機能を実現するソフトウェアのプログラムコードを記憶した記憶媒体を、システム或いは装置に供給し、そのシステム或いは装置のコンピュータ(またはCPUやMPU)が記憶媒体等の媒体に格納されたプログラムコードを読み出し実行することによっても、達成されることは言うまでもない。
【0093】
この場合、記憶媒体等の媒体から読み出されたプログラムコード自体が上述した実施形態の機能を実現することになり、そのプログラムコードを記憶した記憶媒体等の媒体は本発明を構成することになる。プログラムコードを供給するための記憶媒体等の媒体としては、例えば、フロッピー(登録商標)ディスク、ハードディスク、光ディスク、光磁気ディスク、CD−ROM、CD−R、磁気テープ、不揮発性のメモリカード、ROM、或いはネットワークを介したダウンロードなどを用いることができる。
【0094】
また、コンピュータが読み出したプログラムコードを実行することにより、上述した実施形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、コンピュータ上で稼働しているOSなどが実際の処理の一部または全部を行い、その処理によって上述した実施形態の機能が実現される場合も含まれることは言うまでもない。
【0095】
更に、記憶媒体等の媒体から読出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書込まれた後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるCPUなどが実際の処理の一部または全部を行い、その処理によって上述した実施形態の機能が実現される場合も含まれることは言うまでもない。
【0096】
【発明の効果】
以上説明したように、本発明によれば、高価な専用メモリを装備することなく且つ複雑なソフトウェアの処理を必要とすることなく、省電力移行命令を保持しているシンクロナスDRAMを中央処理装置の省電力移行に伴って効率良く省電力モードへ移行させることができる。
【0097】
また、所定の時間をカウントした後にシンクロナスDRAMを省電力モードに移行させる要求に基づいて、シンクロナスDRAMコントローラによりシンクロナスDRAMが省電力モードに移行される前に省電力モード移行命令を実行することで、高価な専用メモリを装備することなく、省電力モードへの移行時の省電力モード移行の命令時に、シンクロナスDRAMを正常に動作させることが可能となる。また、ソフトウェアによる複雑な操作が不要である。
【0098】
また、高価な専用メモリを装備することなく、中央処理装置を省電力モードへ移行する時に、シンクロナスDRAMを正常に動作させることが可能となる。また、ソフトウェアによる複雑な操作が不要である。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係る情報処理装置の電気的な構成を示すブロック図である。
【図2】本発明の第1の実施の形態に係る情報処理装置のSDRAMコントローラの内部構造を示すブロック図である。
【図3】本発明の第2の実施の形態に係る情報処理装置の電気的な構成を示すブロック図である。
【図4】本発明の第2の実施の形態に係る情報処理装置のSDRAMコントローラの内部構造を示すブロック図である。
【図5】本発明の第3の実施の形態に係る情報処理装置の電気的な構成を示すブロック図である。
【図6】本発明の第3の実施の形態に係る情報処理装置のSDRAMコントローラの内部構造を示すブロック図である。
【図7】本発明の省電力モード移行制御方法を実行するプログラム及び関連データを記憶した記憶媒体の記憶内容の構成例を示す説明図である。
【図8】本発明の省電力モード移行制御方法を実行するプログラム及び関連データが記憶媒体から装置に供給される概念例を示す説明図である。
【符号の説明】
1、61、81 CPU
2、62、82 ROM
3、63、83 SDRAM
4、64、84 ROMコントローラ
5、65、85 SDRAMコントローラ
6、66、86 割り込みコントローラ
7 WAITI命令フェッチ検出回路
51、91 SDRAM設定レジスタ
52、92 ANDゲート
53、93 SDRAM制御シーケンサ
71 SDRAMカウンタ
72 SDRAM制御シーケンサ
711 SDRAMコントロールレジスタ
712 SDRAMカウンタレジスタ
713 SDRAMカウンタワークレジスタ
Claims (13)
- システムバスと、
前記システムバスに接続され省電力モード移行命令の実行により通常動作モードから省電力モードへ移行する中央処理装置と、
シンクロナスDRAMコントローラを介して前記システムバスに接続され省電力移行命令を保持しているシンクロナスDRAMと、
前記システムバス上の命令を監視して省電力モード移行命令を検出し、検出信号をシンクロナスDRAMコントローラにアサートする検出手段と、を有し、
前記シンクロナスDRAMコントローラは、前記検出手段が前記検出信号をアサートした場合に前記シンクロナスDRAMを省電力モードに移行させることを特徴とする情報処理装置。 - 前記シンクロナスDRAMコントローラは、前記シンクロナスDRAMが省電力モードで動作中に前記検出手段が割り込みを検出し前記検出信号をネゲートした場合に前記シンクロナスDRAMを前記省電力モードから前記通常動作モードへ移行させることを特徴とする請求項1に記載の情報処理装置。
- 前記シンクロナスDRAMコントローラは、実行中のメモリ転送が終了すると、前記シンクロナスDRAMを省電力モードに移行させることを特徴とする請求項1又は2に記載の情報処理装置。
- システムバスと、省電力モード移行命令の実行により通常動作モードから省電力モードへ移行する中央処理装置と、シンクロナスDRAMコントローラを介して前記システムバスに接続され省電力移行命令を保持しているシンクロナスDRAMとを具備してなる情報処理装置に適用される省電力移行制御方法であって、
前記システムバス上の命令を監視して前記中央処理装置が前記省電力モード移行命令を検出し、検出信号を前記シンクロナスDRAMコントローラにアサートする検出工程と、
前記検出信号がアサートされた場合に、前記シンクロナスDRAMコントローラが前記シンクロナスDRAMを省電力モードに移行させる移行制御工程とを有することを特徴とする省電力移行制御方法。 - システムバスと、
省電力モード移行命令の実行により通常動作モードから省電力モードへ移行する中央処理装置と、
シンクロナスDRAMコントローラを介して前記システムバスに接続され省電力移行命令を保持しているシンクロナスDRAMと、
前記中央処理装置の指示に基づいて、所定の時間をカウントした後に前記シンクロナスDRAMを省電力モードに移行させる要求信号をアサートするカウンタと、
前記カウンタのアサートする要求信号に基づいて前記シンクロナスDRAMを省電力モードに移行させるシンクロナスDRAMコントローラと、を有し、
前記中央処理装置は、前記シンクロナスDRAMコントローラにより前記シンクロナスDRAMが省電力モードに移行される前に前記省電力モード移行命令を実行することを特徴とする情報処理装置。 - 外部トリガに応じて前記中央処理装置と前記カウンタとに割り込みをアサートする割り込み制御手段を更に有し、前記カウンタは前記割り込み制御手段からの割り込みに応じて前記要求信号をネゲートし、前記シンクロナスDRAMコントローラは前記要求信号のネゲートに応じて前記シンクロナスDRAMを省電力モードから復帰させる制御をすることを特徴とする請求項5に記載の情報処理装置。
- 前記カウンタは、前記シンクロナスDRAMを省電力モードへ移行するまでの所定の時間を示すカウント値を保持する第1レジスタと、前記第1レジスタの保持するカウント値に基づいてカウントする第2レジスタと、カウントダウンの開始を制御する第1の情報と割り込みの有無を示す第2の情報とを保持する第3レジスタとを備え、前記カウント値に基づいて前記所定の時間をカウントした後に前記要求信号をアサートすることを特徴とする請求項5又は6に記載の情報処理装置。
- 前記第1レジスタと前記第2レジスタとは前記中央処理装置によってメモリマップされていることを特徴とする請求項7に記載の情報処理装置。
- 前記シンクロナスDRAMコントローラは、前記シンクロナスDRAMに対して出力する信号について、CS信号、RAS信号、CAS信号、およびCKE信号を“0”にドライブし、WE信号を“1”にドライブすることで前記シンクロナスDRAMを省電力モードに移行させることを特徴とする請求項5乃至8のいずれか1項に記載の情報処理装置。
- 前記シンクロナスDRAMコントローラは、実行中のメモリ転送が終了すると、前記シンクロナスDRAMを省電力モードに移行させることを特徴とする請求項5乃至9のいずれか1項に記載の情報処理装置。
- システムバスと、省電力モード移行命令の実行により通常動作モードから省電力モードへ移行する中央処理装置と、シンクロナスDRAMコントローラを介して前記システムバスに接続され省電力移行命令を保持しているシンクロナスDRAMとを具備してなる情報処理装置に適用される省電力移行制御方法であって、
前記中央処理装置の指示に基づいて、所定の時間をカウントした後に前記シンクロナスDRAMを省電力モードに移行させる要求信号をアサートするカウント工程と、
前記シンクロナスDRAMコントローラが、前記要求信号に基づいて前記シンクロナスDRAMを省電力モードに移行させる移行制御工程と、
前記中央処理装置が、前記シンクロナスDRAMコントローラにより前記シンクロナスDRAMが省電力モードに移行される前に前記省電力モード移行命令を実行する実行工程とを有することを特徴とする省電力移行制御方法。 - システムバスと、
省電力モード移行命令の実行により通常動作モードから省電力モードへ移行する中央処理装置と、
シンクロナスDRAMコントローラを介して前記システムバスに接続され省電力移行命令を保持しているシンクロナスDRAMと、
前記中央処理装置が前記シンクロナスDRAMを通常動作モードから省電力モードに切り替えることを許可するための設定を行う設定手段と、
前記設定手段により前記シンクロナスDRAMを通常動作モードから省電力モードへ切り替えることが許可された後に前記中央処理装置が省電力モードに移行した場合、前記シンクロナスDRAMを省電力モードに移行するように制御するシンクロナスDRAMコントローラとを有することを特徴とする情報処理装置。 - システムバスと、省電力モード移行命令の実行により通常動作モードから省電力モードへ移行する中央処理装置と、シンクロナスDRAMコントローラを介して前記システムバスに接続され省電力移行命令を保持しているシンクロナスDRAMとを具備してなる情報処理装置に適用される省電力移行制御方法であって、
前記中央処理装置が前記シンクロナスDRAMを通常動作モードから省電力モードに切り替えることを許可するための設定を行う設定工程と、
前記設定工程により前記シンクロナスDRAMを通常動作モードから省電力モードへ切り替えることが許可された後に前記中央処理装置が省電力モードに移行した場合、前記シンクロナスDRAMコントローラが前記シンクロナスDRAMを省電力モードに移行させる移行制御工程とを有することを特徴とする省電力移行制御方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001184981A JP4689087B2 (ja) | 2000-08-22 | 2001-06-19 | 情報処理装置及び省電力移行制御方法 |
US09/931,887 US7139919B2 (en) | 2000-08-22 | 2001-08-20 | Information processing apparatus with central processing unit and main memory having power saving mode, and power saving controlling method |
US11/514,923 US7356717B2 (en) | 2000-08-22 | 2006-09-05 | Information processing apparatus with central processing unit and main memory having power saving mode, and power saving controlling method |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000-251221 | 2000-08-22 | ||
JP2000251221 | 2000-08-22 | ||
JP2000251221 | 2000-08-22 | ||
JP2001184981A JP4689087B2 (ja) | 2000-08-22 | 2001-06-19 | 情報処理装置及び省電力移行制御方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2002140138A JP2002140138A (ja) | 2002-05-17 |
JP2002140138A5 JP2002140138A5 (ja) | 2008-07-31 |
JP4689087B2 true JP4689087B2 (ja) | 2011-05-25 |
Family
ID=26598248
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001184981A Expired - Fee Related JP4689087B2 (ja) | 2000-08-22 | 2001-06-19 | 情報処理装置及び省電力移行制御方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7139919B2 (ja) |
JP (1) | JP4689087B2 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7028200B2 (en) * | 2002-05-15 | 2006-04-11 | Broadcom Corporation | Method and apparatus for adaptive power management of memory subsystem |
JP2005011336A (ja) * | 2003-05-29 | 2005-01-13 | Matsushita Electric Ind Co Ltd | オペレーティングシステム切り替え可能な情報処理装置 |
CN1300660C (zh) * | 2003-12-05 | 2007-02-14 | 宏碁股份有限公司 | 动态管理装置电源的系统及其方法 |
US7356665B2 (en) * | 2003-12-17 | 2008-04-08 | International Business Machines Corporation | Method and system for machine memory power and availability management in a processing system supporting multiple virtual machines |
TWI234110B (en) * | 2004-02-05 | 2005-06-11 | Mediatek Inc | Method for managing a circuit system during mode-switching procedures |
JP2006021407A (ja) * | 2004-07-07 | 2006-01-26 | Konica Minolta Business Technologies Inc | 画像形成装置および画像形成装置の制御方法 |
US7450527B2 (en) | 2004-11-23 | 2008-11-11 | Nortel Networks Limited | Method and apparatus for implementing multiple portals into an Rbridge network |
EP1742143B1 (en) * | 2005-07-06 | 2018-11-21 | STMicroelectronics Srl | Method and system for power consumption management, and corresponding computer program product |
US7885133B2 (en) | 2005-10-20 | 2011-02-08 | Panasonic Corporation | Memory control device |
US7529956B2 (en) * | 2006-07-17 | 2009-05-05 | Microsoft Corporation | Granular reduction in power consumption |
US8042022B2 (en) | 2007-03-08 | 2011-10-18 | Micron Technology, Inc. | Method, system, and apparatus for distributed decoding during prolonged refresh |
US8689026B2 (en) * | 2008-05-20 | 2014-04-01 | Intel Corporation | Enhancing power efficiency in a wireless internet card |
CN101819459B (zh) * | 2010-03-31 | 2011-08-03 | 中国人民解放军国防科学技术大学 | 一种基于异构对象存储系统的功耗控制方法 |
JP2014016782A (ja) * | 2012-07-09 | 2014-01-30 | Toshiba Corp | 情報処理装置およびプログラム |
TWI779444B (zh) * | 2020-12-28 | 2022-10-01 | 瑞昱半導體股份有限公司 | 用於同步動態隨機存取記憶體之控制模組及其控制方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62145598A (ja) * | 1985-12-20 | 1987-06-29 | Nec Corp | 記憶装置 |
JPH07154515A (ja) * | 1993-11-29 | 1995-06-16 | Tec Corp | ファクシミリ装置 |
JPH07219885A (ja) * | 1994-02-04 | 1995-08-18 | Canon Inc | 情報処理システム及び電子機器及び制御方法 |
JP3382337B2 (ja) * | 1994-02-04 | 2003-03-04 | キヤノン株式会社 | 情報処理システム及び電子機器及び制御方法 |
JP3798476B2 (ja) * | 1996-08-30 | 2006-07-19 | 株式会社東芝 | コンピュータシステムおよびそのシステムにおけるキャッシュメモリのパワーダウン制御方法 |
US5754557A (en) * | 1996-10-10 | 1998-05-19 | Hewlett-Packard Co. | Method for refreshing a memory, controlled by a memory controller in a computer system, in a self-refresh mode while scanning the memory controller |
EP0855718A1 (en) * | 1997-01-28 | 1998-07-29 | Hewlett-Packard Company | Memory low power mode control |
US6334167B1 (en) * | 1998-08-31 | 2001-12-25 | International Business Machines Corporation | System and method for memory self-timed refresh for reduced power consumption |
US6292869B1 (en) * | 1998-08-31 | 2001-09-18 | International Business Machines Corporation | System and method for memory scrub during self timed refresh |
US6151262A (en) * | 1998-10-28 | 2000-11-21 | Texas Instruments Incorporated | Apparatus, system and method for control of speed of operation and power consumption of a memory |
-
2001
- 2001-06-19 JP JP2001184981A patent/JP4689087B2/ja not_active Expired - Fee Related
- 2001-08-20 US US09/931,887 patent/US7139919B2/en not_active Expired - Fee Related
-
2006
- 2006-09-05 US US11/514,923 patent/US7356717B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20070006002A1 (en) | 2007-01-04 |
US7139919B2 (en) | 2006-11-21 |
US7356717B2 (en) | 2008-04-08 |
JP2002140138A (ja) | 2002-05-17 |
US20020026601A1 (en) | 2002-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7356717B2 (en) | Information processing apparatus with central processing unit and main memory having power saving mode, and power saving controlling method | |
US8015391B2 (en) | Simultaneous multiple thread processor increasing number of instructions issued for thread detected to be processing loop | |
JP3798476B2 (ja) | コンピュータシステムおよびそのシステムにおけるキャッシュメモリのパワーダウン制御方法 | |
US5630143A (en) | Microprocessor with externally controllable power management | |
US7000132B2 (en) | Signal-initiated power management method for a pipelined data processor | |
JP4916617B2 (ja) | 実時間プロセッサ用デバッグシステム | |
US5632037A (en) | Microprocessor having power management circuitry with coprocessor support | |
US5603037A (en) | Clock disable circuit for translation buffer | |
EP1237066B1 (en) | Microprocessor with hardware controlled power management and selectable input/output control pins and method therfor | |
JP3590282B2 (ja) | スーパースカラーマイクロプロセッサーの停止点インターラプト発生装置 | |
JPH10301657A (ja) | コンピュータシステムの周辺デバイス | |
JP4311087B2 (ja) | プロセッサおよび例外処理方法 | |
JPH0876876A (ja) | マイクロプロセッサのクロック供給制御回路 | |
JPH06348592A (ja) | ライトバッファ制御方式 | |
JPH07168734A (ja) | マイクロプロセッサの試験方式 | |
KR20040047399A (ko) | 메모리 영역 억세스 제어 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060414 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20070626 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080616 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080616 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100707 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100720 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100914 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110209 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110216 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140225 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |