JP2002140138A - 省電力移行制御装置、情報処理装置、省電力移行制御方法及び記憶媒体 - Google Patents

省電力移行制御装置、情報処理装置、省電力移行制御方法及び記憶媒体

Info

Publication number
JP2002140138A
JP2002140138A JP2001184981A JP2001184981A JP2002140138A JP 2002140138 A JP2002140138 A JP 2002140138A JP 2001184981 A JP2001184981 A JP 2001184981A JP 2001184981 A JP2001184981 A JP 2001184981A JP 2002140138 A JP2002140138 A JP 2002140138A
Authority
JP
Japan
Prior art keywords
power saving
saving mode
normal operation
storage device
main storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001184981A
Other languages
English (en)
Other versions
JP2002140138A5 (ja
JP4689087B2 (ja
Inventor
Hisaki Mibe
央希 美辺
Shinji Shiragami
愼二 白神
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2001184981A priority Critical patent/JP4689087B2/ja
Priority to US09/931,887 priority patent/US7139919B2/en
Publication of JP2002140138A publication Critical patent/JP2002140138A/ja
Priority to US11/514,923 priority patent/US7356717B2/en
Publication of JP2002140138A5 publication Critical patent/JP2002140138A5/ja
Application granted granted Critical
Publication of JP4689087B2 publication Critical patent/JP4689087B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G06F13/4239—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with asynchronous protocol
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Memory System (AREA)

Abstract

(57)【要約】 【課題】 高価な専用のメモリを装備することなく且つ
複雑なソフトウェアの処理を必要とすることなく、安価
で高い割り込みパフォーマンスを持つ省電力型の情報処
理装置を容易に構築可能とした省電力移行制御装置、情
報処理装置、省電力移行制御方法及び記憶媒体を提供す
る。 【解決手段】 ＳＤＲＡＭコントローラ５のＳＤＲＡＭ
設定レジスタ５１がＳＤＲＡＭ３の通常動作モードから
省電力モードへの切り替えを許可するＳＥＬＦ許可信号
を出力した後、ＷＡＩＴＩ命令フェッチ検出回路７がＷ
ＡＩＴＩ命令検出信号を出力した場合、ＳＤＲＡＭ３を
省電力モードに移行させ、ＳＤＲＡＭ３が省電力モード
にある場合でＣＰＵ１が外部割り込みを検出した場合、
ＳＤＲＡＭ３をＳＤＲＡＭ設定レジスタ５１の設定に関
わらず通常動作モードに復帰させる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、省電力移行制御装
置、情報処理装置、省電力移行制御方法及び記憶媒体に
関し、特に、省電力モードを備えた情報処理装置に搭載
される省電力移行制御装置、省電力移行制御装置を搭載
した情報処理装置、情報処理装置に適用される省電力移
行制御方法、及び情報処理装置に適用される省電力移行
制御方法を実行するプログラムを記憶したコンピュータ
により読み出し可能な記憶媒体に関する。
【０００２】
【従来の技術】従来より、省電力モードを備えた情報処
理装置においては、省電力モード移行命令（ＷＡＩＴＩ
命令）を実行することによって省電力モードに移行し、
ハードウェア割り込みが入力されると通常動作モードに
復帰するような省電力型のＣＰＵが広く利用されてい
る。更に、装置全体の消費電力を低減するために、シス
テムの構成要素それぞれに省電力モードを設けて、装置
の動作モードによって使用していない構成要素を省電力
モードに設定できるようになっている。
【０００３】特に、ＣＰＵのプログラムやデータを格納
する主記憶装置は、多くの電力を消費する構成要素であ
るため、様々な省電力機構が提案されている。例えば、
シンクロナスＤＲＡＭ（ＳＤＲＡＭ）を用いた主記憶装
置では、ＳＤＲＡＭに対してセルフリフレッシュエント
リ命令（ＳＥＬＦ命令）を発行することにより、メモリ
を省電力モードに切り替えることが可能である。
【０００４】通常、上記のような省電力モードの切り替
えは、ＣＰＵの設定によって行われる。従って、装置全
体を省電力モードに移行させるためには、先ずＣＰＵに
より主記憶装置を省電力モードに移行するように設定
し、その後にＣＰＵ自身が省電力モードに遷移する必要
がある。しかしながら、ＣＰＵ自身が省電力モードに遷
移するためにはＷＡＩＴＩ命令を実行する必要がある
が、通常、ＷＡＩＴＩ命令自体が主記憶装置に存在する
ため、ＷＡＩＴＩ命令の命令フェッチ時には、主記憶装
置は通常に動作している必要がある。
【０００５】一方、ハードウェア割り込みにより省電力
モードから通常動作モードに復帰する場合は、ＣＰＵは
先ず主記憶装置を通常動作モードに復帰させるように設
定する必要があるが、ＣＰＵは通常動作モードに復帰し
た直後に、割り込みハンドラの命令フェッチを主記憶装
置から行うため、やはりこの時点で主記憶装置が通常に
動作している必要がある。
【０００６】以上のような要求を満たすために、従来
は、主記憶装置を分割し、一方はＲＯＭやＳＲＡＭ等の
スタティックで消費電力が少ない小容量メモリを備え、
もう一方は大容量のＳＤＲＡＭを備えて、ＷＡＩＴＩ命
令を実行するルーチンと割り込みハンドラは小容量メモ
リに常駐させるか、省電力モードへ移行する直前に転送
するようにしている。
【０００７】通常、情報処理装置では、電源投入直後に
ＣＰＵがリセットベクターアドレスの命令をフェッチす
る必要があるため、主記憶装置の一部として安価なＲＯ
Ｍ（ブートＲＯＭ）を備えている。そこで、このブート
ＲＯＭの一部に上記ＷＡＩＴＩ命令の実行ルーチン及び
割り込みハンドラを予め固定的に書き込んでおくことに
より、省電力モードに移行するためだけの専用のメモリ
を備えることなくシステムを構成している。或いは、命
令キャッシュを備えるＣＰＵにおいては、上記ＷＡＩＴ
Ｉ命令の実行ルーチン及び割り込みハンドラを命令キャ
ッシュにロックダウンした後に、省電力モードへ移行す
るようにしている。即ち、上記の専用のＳＲＡＭを備え
る代わりに、命令キャッシュを同様の目的に流用してい
るわけである。
【０００８】
【発明が解決しようとする課題】しかしながら、上述し
た従来技術においては下記のような問題があった。即
ち、通常、安価なＲＯＭは、ＲＡＭと比較してアクセス
時間が長いため、ＲＯＭ上に存在する命令シーケンスの
処理は、ＲＡＭ上に存在する命令シーケンスの処理と比
較して遅い。そのため、割り込みハンドラをＲＯＭ上に
固定的に配置する場合、省電力モードからの遷移に関わ
る割り込み処理のみならず、通常の割り込み処理までも
が遅くなるという問題点がある。これは、特にリアルタ
イム処理を行う情報処理装置にとっては致命的な問題点
である。
【０００９】また、専用のＳＲＡＭを備える方式におい
ては、高価なＳＲＡＭを使用するため、装置のコストが
上昇するという問題点がある。
【００１０】また、命令キャッシュを流用する方式にお
いては、省電力モードに移行する度に、特殊なキャッシ
ュ操作命令を用いて必要なルーチンやハンドラをキャッ
シュ内に格納しロックダウンするために、処理のオーバ
ーヘッドが大きくなり、処理速度の低下を招くという問
題点がある。また、キャッシュを操作するソフトウェア
は複雑になりがちな上、デバッグが困難である。更に、
キャッシュをロックダウンすることは、実質的にその他
の命令を格納する領域が減少することを意味するので、
キャッシュのヒット率の低下を招き、パフォーマンスが
低下するという問題点がある。
【００１１】本発明は、上述した点に鑑みなされたもの
であり、高価な専用のメモリを装備することなく且つ複
雑なソフトウェアの処理を必要とすることなく、安価で
高い割り込みパフォーマンスを持つ省電力型の情報処理
装置を容易に構築可能とした省電力移行制御装置、情報
処理装置、省電力移行制御方法及び記憶媒体を提供する
ことを目的とする。
【００１２】
【課題を解決するための手段】上記目的を達成するた
め、請求項１記載の発明は、通常動作モードから省電力
モードへの移行及び前記省電力モードから前記通常動作
モードへの復帰が可能な中央処理装置と、前記通常動作
モードから前記省電力モードへの切り替えが可能な主記
憶装置とを具備してなる情報処理装置に適用される省電
力移行制御装置であって、前記主記憶装置の前記通常動
作モードから前記省電力モードへの切り替えが許可され
た後、前記中央処理装置が省電力モード移行命令をフェ
ッチした場合に、前記主記憶装置を前記省電力モードに
移行させることを特徴とする。
【００１３】上記目的を達成するため、請求項２記載の
発明は、省電力モード移行命令の実行により通常動作モ
ードから省電力モードへの移行、外部割り込みにより前
記省電力モードから前記通常動作モードへの復帰が可能
な中央処理装置と、該中央処理装置が実行するプログラ
ム及びデータを格納すると共に、前記通常動作モードか
ら前記省電力モードへの切り替えが可能な主記憶装置と
を具備してなる情報処理装置に適用される省電力移行制
御装置であって、前記中央処理装置が前記省電力モード
移行命令をフェッチしたことを検出する検出手段と、前
記中央処理装置が前記主記憶装置を前記通常動作モード
から前記省電力モードに切り替えることを許可する設定
を行う設定手段と、該設定手段により前記主記憶装置の
前記通常動作モードから前記省電力モードへの切り替え
が許可された後、前記検出手段により前記中央処理装置
の前記省電力モード移行命令のフェッチを検出した場合
に、前記主記憶装置を前記省電力モードに移行させる移
行制御手段とを有することを特徴とする。
【００１４】上記目的を達成するため、請求項３記載の
発明は、前記主記憶装置が前記省電力モードにある場合
で、前記中央処理装置が前記省電力モードから前記通常
動作モードに復帰するための前記外部割り込みを検出し
た場合に、前記主記憶装置を前記設定手段の設定に関わ
らず前記通常動作モードに復帰させることを特徴とす
る。
【００１５】上記目的を達成するため、請求項４記載の
発明は、通常動作モードから省電力モードへの移行及び
前記省電力モードから前記通常動作モードへの復帰が可
能な中央処理装置と、前記通常動作モードから前記省電
力モードへの切り替えが可能な主記憶装置とを具備して
なる情報処理装置であって、前記主記憶装置の前記通常
動作モードから前記省電力モードへの切り替えが許可さ
れた後、前記中央処理装置が省電力モード移行命令をフ
ェッチした場合に、前記主記憶装置を前記省電力モード
に移行させるように構成されていることを特徴とする。
【００１６】上記目的を達成するため、請求項５記載の
発明は、省電力モード移行命令の実行により通常動作モ
ードから省電力モードへの移行、外部割り込みにより前
記省電力モードから前記通常動作モードへの復帰が可能
な中央処理装置と、該中央処理装置が実行するプログラ
ム及びデータを格納すると共に、前記通常動作モードか
ら前記省電力モードへの切り替えが可能な主記憶装置と
を具備してなる情報処理装置であって、前記中央処理装
置が前記省電力モード移行命令をフェッチしたことを検
出する検出手段と、前記中央処理装置が前記主記憶装置
を前記通常動作モードから前記省電力モードに切り替え
ることを許可する設定を行う設定手段と、該設定手段に
より前記主記憶装置の前記通常動作モードから前記省電
力モードへの切り替えが許可された後、前記検出手段に
より前記中央処理装置の前記省電力モード移行命令のフ
ェッチを検出した場合に、前記主記憶装置を前記省電力
モードに移行させる移行制御手段とを有することを特徴
とする。
【００１７】上記目的を達成するため、請求項６記載の
発明は、前記主記憶装置が前記省電力モードにある場合
で、前記中央処理装置が前記省電力モードから前記通常
動作モードに復帰するための前記外部割り込みを検出し
た場合に、前記主記憶装置を前記設定手段の設定に関わ
らず前記通常動作モードに復帰させるように構成されて
いることを特徴とする。
【００１８】上記目的を達成するため、請求項７記載の
発明は、通常動作モードから省電力モードへの移行及び
前記省電力モードから前記通常動作モードへの復帰が可
能な中央処理装置と、前記通常動作モードから前記省電
力モードへの切り替えが可能な主記憶装置とを具備して
なる情報処理装置に適用される省電力移行制御方法であ
って、前記主記憶装置の前記通常動作モードから前記省
電力モードへの切り替えが許可された後、前記中央処理
装置が省電力モード移行命令をフェッチした場合に、前
記主記憶装置を前記省電力モードに移行させることを特
徴とする。
【００１９】上記目的を達成するため、請求項８記載の
発明は、省電力モード移行命令の実行により通常動作モ
ードから省電力モードへの移行、外部割り込みにより前
記省電力モードから前記通常動作モードへの復帰が可能
な中央処理装置と、該中央処理装置が実行するプログラ
ム及びデータを格納すると共に、前記通常動作モードか
ら前記省電力モードへの切り替えが可能な主記憶装置と
を具備してなる情報処理装置に適用される省電力移行制
御方法であって、前記中央処理装置が前記省電力モード
移行命令をフェッチしたことを検出する検出工程と、前
記中央処理装置が前記主記憶装置を前記通常動作モード
から前記省電力モードに切り替えることを許可する設定
を行う設定工程と、該設定工程により前記主記憶装置の
前記通常動作モードから前記省電力モードへの切り替え
が許可された後、前記検出工程により前記中央処理装置
の前記省電力モード移行命令のフェッチを検出した場合
に、前記主記憶装置を前記省電力モードに移行させる移
行制御工程とを有することを特徴とする。
【００２０】上記目的を達成するため、請求項９記載の
発明は、前記主記憶装置が前記省電力モードにある場合
で、前記中央処理装置が前記省電力モードから前記通常
動作モードに復帰するための前記外部割り込みを検出し
た場合に、前記主記憶装置を前記設定工程の設定に関わ
らず前記通常動作モードに復帰させることを特徴とす
る。
【００２１】上記目的を達成するため、請求項１０記載
の発明は、通常動作モードから省電力モードへの移行及
び前記省電力モードから前記通常動作モードへの復帰が
可能な中央処理装置と、前記通常動作モードから前記省
電力モードへの切り替えが可能な主記憶装置とを具備し
てなる情報処理装置に適用される省電力移行制御方法を
実行するプログラムを記憶したコンピュータにより読み
出し可能な記憶媒体であって、前記省電力移行制御方法
は、前記主記憶装置の前記通常動作モードから前記省電
力モードへの切り替えが許可された後、前記中央処理装
置が省電力モード移行命令をフェッチした場合に、前記
主記憶装置を前記省電力モードに移行させるように制御
するステップを有することを特徴とする。
【００２２】上記目的を達成するため、請求項１１記載
の発明は、省電力モード移行命令の実行により通常動作
モードから省電力モードへの移行、外部割り込みにより
前記省電力モードから前記通常動作モードへの復帰が可
能な中央処理装置と、該中央処理装置が実行するプログ
ラム及びデータを格納すると共に、前記通常動作モード
から前記省電力モードへの切り替えが可能な主記憶装置
とを具備してなる情報処理装置に適用される省電力移行
制御方法を実行するプログラムを記憶したコンピュータ
により読み出し可能な記憶媒体であって、前記省電力移
行制御方法は、前記中央処理装置が前記省電力モード移
行命令をフェッチしたことを検出するように制御する検
出ステップと、前記中央処理装置が前記主記憶装置を前
記通常動作モードから前記省電力モードに切り替えるこ
とを許可する設定を行うように制御する設定ステップ
と、該設定ステップにより前記主記憶装置の前記通常動
作モードから前記省電力モードへの切り替えが許可され
た後、前記検出ステップにより前記中央処理装置の前記
省電力モード移行命令のフェッチを検出した場合に、前
記主記憶装置を前記省電力モードに移行させるように制
御する移行制御ステップとを有することを特徴とする。
【００２３】上記目的を達成するため、請求項１２記載
の発明は、前記省電力移行制御方法は、前記主記憶装置
が前記省電力モードにある場合で、前記中央処理装置が
前記省電力モードから前記通常動作モードに復帰するた
めの前記外部割り込みを検出した場合に、前記主記憶装
置を前記設定ステップの設定に関わらず前記通常動作モ
ードに復帰させるように制御するステップを有すること
を特徴とする。
【００２４】上記目的を達成するため、請求項１３記載
の発明は、省電力モード移行命令の実行により通常動作
モードから省電力モードへの移行及び外部割込みにより
前記省電力モードから前記通常動作モードへの復帰が可
能な中央処理装置と、前記通常動作モードから前記省電
力モードへの切り替えが可能な主記憶装置とを具備して
なる情報処理装置に適用される省電力移行制御装置であ
って、前記中央処理装置より前記主記憶装置に対して、
前記通常動作モードから前記省電力モードへ移行するま
での時間を設定する時間設定手段と、前記中央処理装置
より前記主記憶装置に対して、前記設定時間後の前記省
電力モードへの移行を指示する移行指示手段と、前記主
記憶装置が前記指示を受けた場合、前記主記憶装置を前
記設定時間後に前記省電力モードに移行するように制御
する移行制御手段とを有することを特徴とする。
【００２５】上記目的を達成するため、請求項１４記載
の発明は、前記移行制御手段は、前記主記憶装置が前記
省電力モードにある場合、前記時間設定手段の設定に関
わらず、前記主記憶装置を前記中央処理装置と共に、前
記外部割込みにより前記省電力モードから前記通常動作
モードに復帰するように制御することを特徴とする。
【００２６】上記目的を達成するため、請求項１５記載
の発明は、省電力モード移行命令の実行により通常動作
モードから省電力モードへの移行及び外部割込みにより
前記省電力モードから前記通常動作モードへの復帰が可
能な中央処理装置と、前記通常動作モードから前記省電
力モードへの切り替えが可能な主記憶装置とを具備して
なる情報処理装置であって、前記中央処理装置より前記
主記憶装置に対して、前記通常動作モードから前記省電
力モードへ移行するまでの時間を設定する時間設定手段
と、前記中央処理装置より前記主記憶装置に対して、前
記設定時間後の前記省電力モードへの移行を指示する移
行指示手段と、前記主記憶装置が前記指示を受けた場
合、前記主記憶装置を前記設定時間後に前記省電力モー
ドに移行するように制御する移行制御手段とを有するこ
とを特徴とする。
【００２７】上記目的を達成するため、請求項１６記載
の発明は、前記移行制御手段は、前記主記憶装置が前記
省電力モードにある場合、前記時間設定手段の設定に関
わらず、前記主記憶装置を前記中央処理装置と共に、前
記外部割込みにより前記省電力モードから前記通常動作
モードに復帰するように制御することを特徴とする。
【００２８】上記目的を達成するため、請求項１７記載
の発明は、省電力モード移行命令の実行により通常動作
モードから省電力モードへの移行及び外部割込みにより
前記省電力モードから前記通常動作モードへの復帰が可
能な中央処理装置と、前記通常動作モードから前記省電
力モードへの切り替えが可能な主記憶装置とを具備して
なる情報処理装置に適用される省電力移行制御方法であ
って、前記中央処理装置より前記主記憶装置に対して、
前記通常動作モードから前記省電力モードへ移行するま
での時間を設定する時間設定工程と、前記中央処理装置
より前記主記憶装置に対して、前記設定時間後の前記省
電力モードへの移行を指示する移行指示工程と、前記主
記憶装置が前記指示を受けた場合、前記主記憶装置を前
記設定時間後に前記省電力モードに移行するように制御
する移行制御工程とを有することを特徴とする。
【００２９】上記目的を達成するため、請求項１８記載
の発明は、前記移行制御工程では、前記主記憶装置が前
記省電力モードにある場合、前記時間設定工程での設定
に関わらず、前記主記憶装置を前記中央処理装置と共
に、前記外部割込みにより前記省電力モードから前記通
常動作モードに復帰するように制御することを特徴とす
る。
【００３０】上記目的を達成するため、請求項１９記載
の発明は、省電力モード移行命令の実行により通常動作
モードから省電力モードへの移行及び外部割込みにより
前記省電力モードから前記通常動作モードへの復帰が可
能な中央処理装置と、前記通常動作モードから前記省電
力モードへの切り替えが可能な主記憶装置とを具備して
なる情報処理装置に適用される省電力移行制御方法を実
行するプログラムを記憶したコンピュータにより読み出
し可能な記憶媒体であって、前記省電力移行制御方法
は、前記中央処理装置より前記主記憶装置に対して、前
記通常動作モードから前記省電力モードへ移行するまで
の時間を設定する時間設定ステップと、前記中央処理装
置より前記主記憶装置に対して、前記設定時間後の前記
省電力モードへの移行を指示する移行指示ステップと、
前記主記憶装置が前記指示を受けた場合、前記主記憶装
置を前記設定時間後に前記省電力モードに移行するよう
に制御する移行制御ステップとを有することを特徴とす
る。
【００３１】上記目的を達成するため、請求項２０記載
の発明は、前記移行制御ステップでは、前記主記憶装置
が前記省電力モードにある場合、前記時間設定ステップ
での設定に関わらず、前記主記憶装置を前記中央処理装
置と共に、前記外部割込みにより前記省電力モードから
前記通常動作モードに復帰するように制御することを特
徴とする。
【００３２】上記目的を達成するため、請求項２１記載
の発明は、省電力モード移行命令の実行により通常動作
モードから省電力モードへの移行及び外部割込みにより
前記省電力モードから前記通常動作モードへの復帰が可
能な中央処理装置と、前記通常動作モードから前記省電
力モードへの切り替えが可能な主記憶装置とを具備して
なる情報処理装置に適用される省電力移行制御装置であ
って、前記中央処理装置が前記省電力モードに移行した
ことを通知する通知手段と、前記中央処理装置が前記主
記憶装置を前記通常動作モードから前記省電力モードに
切り替えることを許可するための設定を行う設定手段
と、前記設定手段により前記主記憶装置の前記省電力モ
ードへの切り替えが許可された後に前記通知手段からの
通知を検知した場合、前記主記憶装置を前記省電力モー
ドに移行するように制御する移行制御手段とを有するこ
とを特徴とする。
【００３３】上記目的を達成するため、請求項２２記載
の発明は、前記移行制御手段は、前記主記憶装置が前記
省電力モードにある場合、前記通知手段により前記中央
処理装置が前記省電力モードから前記通常動作モードに
復帰したことを通知されたとき、前記設定手段の設定に
関わらず、前記主記憶装置を前記通常動作モードに復帰
するように制御することを特徴とする。
【００３４】上記目的を達成するため、請求項２３記載
の発明は、省電力モード移行命令の実行により通常動作
モードから省電力モードへの移行及び外部割込みにより
前記省電力モードから前記通常動作モードへの復帰が可
能な中央処理装置と、前記通常動作モードから前記省電
力モードへの切り替えが可能な主記憶装置とを具備して
なる情報処理装置であって、前記中央処理装置が前記省
電力モードに移行したことを通知する通知手段と、前記
中央処理装置が前記主記憶装置を前記通常動作モードか
ら前記省電力モードに切り替えることを許可するための
設定を行う設定手段と、前記設定手段により前記主記憶
装置の前記省電力モードへの切り替えが許可された後に
前記通知手段からの通知を検知した場合、前記主記憶装
置を前記省電力モードに移行するように制御する移行制
御手段とを有することを特徴とする。
【００３５】上記目的を達成するため、請求項２４記載
の発明は、前記移行制御手段は、前記主記憶装置が前記
省電力モードにある場合、前記通知手段により前記中央
処理装置が前記省電力モードから前記通常動作モードに
復帰したことを通知されたとき、前記設定手段の設定に
関わらず、前記主記憶装置を前記通常動作モードに復帰
するように制御することを特徴とする。
【００３６】上記目的を達成するため、請求項２５記載
の発明は、省電力モード移行命令の実行により通常動作
モードから省電力モードへの移行及び外部割込みにより
前記省電力モードから前記通常動作モードへの復帰が可
能な中央処理装置と、前記通常動作モードから前記省電
力モードへの切り替えが可能な主記憶装置とを具備して
なる情報処理装置に適用される省電力移行制御方法であ
って、前記中央処理装置が前記省電力モードに移行した
ことを通知する通知工程と、前記中央処理装置が前記主
記憶装置を前記通常動作モードから前記省電力モードに
切り替えることを許可するための設定を行う設定工程
と、前記設定工程により前記主記憶装置の前記省電力モ
ードへの切り替えが許可された後に前記通知工程からの
通知を検知した場合、前記主記憶装置を前記省電力モー
ドに移行するように制御する移行制御工程とを有するこ
とを特徴とする。
【００３７】上記目的を達成するため、請求項２６記載
の発明は、前記移行制御手段は、前記主記憶装置が前記
省電力モードにある場合、前記通知工程により前記中央
処理装置が前記省電力モードから前記通常動作モードに
復帰したことを通知されたとき、前記設定工程での設定
に関わらず、前記主記憶装置を前記通常動作モードに復
帰するように制御することを特徴とする。
【００３８】上記目的を達成するため、請求項２７記載
の発明は、省電力モード移行命令の実行により通常動作
モードから省電力モードへの移行及び外部割込みにより
前記省電力モードから前記通常動作モードへの復帰が可
能な中央処理装置と、前記通常動作モードから前記省電
力モードへの切り替えが可能な主記憶装置とを具備して
なる情報処理装置に適用される省電力移行制御方法を実
行するプログラムを記憶したコンピュータにより読み出
し可能な記憶媒体であって、前記省電力移行制御方法
は、前記中央処理装置が前記省電力モードに移行したこ
とを通知する通知ステップと、前記中央処理装置が前記
主記憶装置を前記通常動作モードから前記省電力モード
に切り替えることを許可するための設定を行う設定ステ
ップと、前記設定ステップにより前記主記憶装置の前記
省電力モードへの切り替えが許可された後に前記通知ス
テップからの通知を検知した場合、前記主記憶装置を前
記省電力モードに移行するように制御する移行制御ステ
ップとを有することを特徴とする。
【００３９】上記目的を達成するため、請求項２８記載
の発明は、前記移行制御手段は、前記主記憶装置が前記
省電力モードにある場合、前記通知ステップにより前記
中央処理装置が前記省電力モードから前記通常動作モー
ドに復帰したことを通知されたとき、前記設定ステップ
での設定に関わらず、前記主記憶装置を前記通常動作モ
ードに復帰するように制御することを特徴とする。
【００４０】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
【００４１】［第１の実施の形態］図１は本発明の第１
の実施の形態に係る情報処理装置の電気的な構成を示す
ブロック図である。本発明の第１の実施の形態に係る情
報処理装置は、ＣＰＵ１（中央処理装置、移行制御手
段）、ＲＯＭ２、ＳＤＲＡＭ３（主記憶装置）、ＲＯＭ
コントローラ４、ＳＤＲＡＭコントローラ５（移行制御
手段）、割り込みコントローラ６、ＷＡＩＴＩ命令フェ
ッチ検出回路７（検出手段）、システムバス８を具備し
ている。
【００４２】上記構成を詳述すると、ＣＰＵ１は、省電
力モード移行命令（ＷＡＩＴＩ命令）を実行することに
よって省電力モードに移行し、ハードウェア割り込みが
入力されると通常動作モードに復帰するような省電力型
の中央処理装置である。ＣＰＵ１が実行する命令は、Ｒ
ＯＭ２及びＳＤＲＡＭ３に格納されている。ＳＤＲＡＭ
３には、ＣＰＵ１の命令実行に必要なデータも格納され
ている。ＣＰＵ１の命令フェッチ転送は、システムバス
８上のトランザクションとして発生し、これを検知した
ＲＯＭコントローラ４及びＳＤＲＡＭコントローラ５に
より、それぞれのメモリアクセス転送に変換され、ＲＯ
Ｍ２及びＳＤＲＡＭ３よりシステムバス８上へ送られ
る。ＣＰＵ１のデータ転送も、同様にシステムバス８を
介してＳＤＲＡＭコントローラ５により行われる。
【００４３】割り込みコントローラ６は、情報処理装置
のスイッチ押下等の外部トリガ入力を受けて、ＣＰＵ１
及びＷＡＩＴＩ命令フェッチ検出回路７に対してハード
ウェア割り込み信号をアサートする。ＷＡＩＴＩ命令フ
ェッチ検出回路７は、システムバス８上の命令フェッチ
転送を監視し、システムバス８上の転送が命令フェッチ
転送であり且つデータがＷＡＩＴＩ命令であることを検
知すると、ＳＤＲＡＭコントローラ５に対してＷＡＩＴ
Ｉ命令検出信号をアサートし、ハードウェア割り込み信
号がアサートされると、ＷＡＩＴＩ命令検出信号をネゲ
ートする。
【００４４】図２は上記図１に示した本発明の第１の実
施の形態に係る情報処理装置のＳＤＲＡＭコントローラ
５の省電力モードの設定に関わる部分を示すブロック図
である。本発明の第１の実施の形態に係る情報処理装置
のＳＤＲＡＭコントローラ５は、ＳＤＲＡＭ設定レジス
タ５１（設定手段）と、ＡＮＤゲート５２と、ＳＤＲＡ
Ｍ制御シーケンサ５３とを具備している。
【００４５】上記構成を詳述すると、ＳＤＲＡＭ設定レ
ジスタ５１は、例えば１６ビットのレジスタであり、シ
ステムバス８の１６ビットデータ線に接続されている。
このＳＤＲＡＭ設定レジスタ５１は、ＣＰＵ１から見る
とメモリマップされており、例えば０ｘＦＦ１００００
０番地にアサインされている。ＳＤＲＡＭコントローラ
５は、システムバス８のアドレス線をデコード回路（図
示略）によりデコードし、ＣＰＵ１が出力するトランザ
クションのアドレスが０ｘＦＦ１０００００番地であり
且つ書き込みトランザクションである場合、システムバ
ス８のデータ線上のデータをＳＤＲＡＭ設定レジスタ５
１にラッチする。
【００４６】ＳＤＲＡＭ設定レジスタ５１の最下位ビッ
ト（Ｂｉｔ０）の出力は、ＳＥＬＦ許可信号として２入
力のＡＮＤゲート５２の一方の入力に接続されている。
ＡＮＤゲート５２のもう一方の入力には、ＣＰＵ１がＷ
ＡＩＴＩ命令をフェッチしたことを示す信号であるＷＡ
ＩＴＩ命令検出信号が接続されている。ＡＮＤゲート５
２の出力は、ＳＥＬＦ要求信号としてＳＤＲＡＭ制御シ
ーケンサ５３に接続されている。
【００４７】ＳＤＲＡＭ制御シーケンサ５３は、ＳＥＬ
Ｆ要求信号が“１”にアサートされると、現在実行中の
メモリ転送が終了すると直ちにＳＤＲＡＭ３に対してＳ
ＥＬＦコマンドを発行する。これは、ＣＳ信号、ＲＡＳ
信号、ＣＡＳ信号、ＣＫＥ信号を全て“０”にドライブ
し、ＷＥ信号を“１”にドライブすることで実行され
る。ＳＥＬＦコマンドが入力されると、ＳＤＲＡＭ３は
省電力モードに遷移する。
【００４８】次に、上記の如く構成された本発明の第１
の実施の形態に係る情報処理装置の動作を図１及び図２
を参照しながら詳細に説明する。下記の制御は、情報処
理装置のＲＯＭ２に格納されたプログラムに基づきＣＰ
Ｕ１により実行される。
【００４９】最初に、ＣＰＵ１がＣＰＵ自身とＳＤＲＡ
Ｍ３の両方を省電力モードに移行させる手順を説明す
る。先ず、ＣＰＵ１は、ＳＤＲＡＭコントローラ５のＳ
ＤＲＡＭ設定レジスタ５１に書き込み転送を発生し、シ
ステムバス８のデータ線Ｂｉｔ０を“１”にドライブす
ることにより、ＳＥＬＦ許可信号を“１”に設定する。
この時点では、ＳＤＲＡＭコントローラ５は直ちにはＳ
ＥＬＦコマンドを発行しない。従って、ＣＰＵ１は、通
常動作モードにおいて最後に実行される命令であるＷＡ
ＩＴＩをＳＤＲＡＭ３よりフェッチすることが可能であ
る。
【００５０】ＣＰＵ１が、ＷＡＩＴＩ命令をフェッチす
るための命令フェッチ転送をシステムバス８上に発行す
ると、ＷＡＩＴＩ命令フェッチ検出回路７は、ＷＡＩＴ
Ｉ命令検出信号を“１”にアサートする。その結果、Ｓ
ＥＬＦ要求信号が“１”となり、ＳＤＲＡＭコントロー
ラ５のＳＤＲＡＭ制御シーケンサ５３は、ＳＤＲＡＭ３
に対してＳＥＬＦコマンドを発行し、ＳＤＲＡＭ３は省
電力モードに移行する。
【００５１】次に、省電力モードから通常動作モードに
復帰する手順を説明する。情報処理装置のスイッチ等が
押下され外部トリガが入力されると、割り込みコントロ
ーラ６は、ＣＰＵ１及びＷＡＩＴＩ命令フェッチ検出回
路７に対してハードウェア割り込みをアサートする。割
り込みが入力されると、ＣＰＵ１は通常動作モードに復
帰し、また、ＷＡＩＴＩ命令フェッチ検出回路７はＷＡ
ＩＴＩ命令検出信号を“０”にネゲートする。
【００５２】その結果、ＳＤＲＡＭコントローラ５のＳ
ＥＬＦ要求信号がネゲートされるので、ＳＤＲＡＭコン
トローラ５のＳＤＲＡＭ制御シーケンサ５３は、直ちに
ＳＥＬＦ ＥＸＩＴコマンドをＳＤＲＡＭ３に対して発
行する。これは、ＣＳ信号だけを“０”にドライブし、
他の信号（ＲＡＳ信号、ＣＡＳ信号、ＷＥ信号、ＣＫＥ
信号）を全て“１”にドライブすることによって行われ
る。これにより、ＳＤＲＡＭ３は通常動作モードに復帰
する。
【００５３】一方、通常動作モードに復帰したＣＰＵ１
は、直ちに割り込みハンドラの命令をフェッチするため
に、割り込みベクターアドレスと共に命令フェッチサイ
クルをシステムバス８上に出力する。ＳＤＲＡＭコント
ローラ５は、ＳＤＲＡＭ３が既に通常動作モードに復帰
しているので、直ちに要求された命令をＳＤＲＡＭ３か
ら読み出してシステムバス８上に出力することが可能で
ある。
【００５４】以上説明したように、本発明の第１の実施
の形態によれば、通常動作モードから省電力モードへの
移行及び省電力モードから通常動作モードへの復帰が可
能なＣＰＵ１と、通常動作モードから省電力モードへの
移行及び省電力モードから通常動作モードへの復帰が可
能なＳＤＲＡＭ３とを具備した情報処理装置において、
ＳＤＲＡＭコントローラ５のＳＤＲＡＭ設定レジスタ５
１がＳＤＲＡＭ３の通常動作モードから省電力モードへ
の切り替えを許可するＳＥＬＦ許可信号を出力した後、
ＷＡＩＴＩ命令フェッチ検出回路７がＷＡＩＴＩ命令検
出信号を出力した場合に、ＳＤＲＡＭ３を省電力モード
に移行させ、ＳＤＲＡＭ３が省電力モードにある場合
で、ＣＰＵ１が省電力モードから通常動作モードに復帰
するための外部割り込みを検出した場合に、ＳＤＲＡＭ
３をＳＤＲＡＭ設定レジスタ５１の設定に関わらず通常
動作モードに復帰させる構成としているため、下記の効
果を奏することができる。
【００５５】ＣＰＵ１が確実に省電力モードに移行した
後にＳＤＲＡＭ３を省電力モードへ移行させることで、
高価な専用メモリを装備することなく且つ複雑なソフト
ウェアの処理を必要とすることなく、省電力モードへの
遷移時のＷＡＩＴＩ命令フェッチ時に、ＳＤＲＡＭ３を
正常に動作させることが可能となり、また、通常動作モ
ードへの復帰時の割り込みハンドラの命令フェッチをＳ
ＤＲＡＭ３から正しく行わせることが可能となる。ま
た、キャッシュ領域等を無駄にすることなく、割り込み
ハンドラを高速なＲＡＭ上に常駐させることが可能であ
るため、高いパフォーマンスを保つことが可能であり、
また、ソフトウェアによる複雑な操作が不要である。こ
の結果、安価で高い割り込みパフォーマンスを持つ省電
力型の情報処理装置を容易に構築することができる。
【００５６】［第２の実施の形態］図３は本発明の第２
の実施の形態に係る情報処理装置の電気的な構成を示す
ブロック図である。本発明の第２の実施の形態に係る情
報処理装置は、ＣＰＵ６１（中央処理装置、移行制御手
段）、ＲＯＭ６２、ＳＤＲＡＭ６３（主記憶装置）、Ｒ
ＯＭコントローラ６４、ＳＤＲＡＭコントローラ６５
（移行指示手段、移行制御手段）、割り込みコントロー
ラ６６、システムバス６７を具備している。
【００５７】上記構成を詳述すると、ＣＰＵ６１は、省
電力モード移行命令（ＷＡＩＴＩ命令）を実行すること
によって省電力モードに移行し、ハードウェア割り込み
が入力されると通常動作モードに復帰するような省電力
型の中央処理装置である。ＣＰＵ６１が実行する命令
は、ＲＯＭ６２及びＳＤＲＡＭ６３に格納されている。
ＳＤＲＡＭ６３には、ＣＰＵ６１の命令実行に必要なデ
ータも格納されている。
【００５８】ＣＰＵ６１の命令フェッチ転送は、システ
ムバス６７上のトランザクションとして発生し、これを
検知したＲＯＭコントローラ６４及びＳＤＲＡＭコント
ローラ６５により、それぞれのメモリアクセス転送に変
換され、ＲＯＭ６２及びＳＤＲＡＭ６３よりシステムバ
ス６７上へ送られる。ＣＰＵ６１のデータ転送も、同様
にシステムバス６７を介してＳＤＲＡＭコントローラ６
５により行われる。割り込みコントローラ６６は、情報
処理装置のスイッチ押下等の外部トリガ入力を受けて、
ＣＰＵ６１とＳＤＲＡＭコントローラ６５に対してハー
ドウェア割り込み信号をアサートする。
【００５９】図４は上記図３に示した本発明の第２の実
施の形態に係る情報処理装置のＳＤＲＡＭコントローラ
６５の省電力モードの設定に関わる部分を示すブロック
図である。本発明の第２の実施の形態に係る情報処理装
置のＳＤＲＡＭコントローラ６５は、ＳＤＲＡＭコント
ロールレジスタ７１１、ＳＤＲＡＭカウンタレジスタ７
１２（時間設定手段）、ＳＤＲＡＭカウンタワークレジ
スタ７１３を備えたＳＤＲＡＭカウンタ７１と、ＳＤＲ
ＡＭ制御シーケンサ７２とを具備している。
【００６０】上記構成を詳述すると、ＳＤＲＡＭコント
ロールレジスタ７１１、ＳＤＲＡＭカウンタレジスタ７
１２、ＳＤＲＡＭカウンタワークレジスタ７１３は、例
えば１６ビットのレジスタである。これらのうちＳＤＲ
ＡＭコントロールレジスタ７１１及びＳＤＲＡＭカウン
タレジスタ７１２は、システムバス６７の１６ビットデ
ータ線に接続されており、ＣＰＵ６１から見るとメモリ
マップされている。例えばＳＤＲＡＭコントロールレジ
スタ７１１が０ｘＦＦ１０００００番地、ＳＤＲＡＭカ
ウンタレジスタ７１２が０ｘＦＦ１００００４番地にア
サインされている。
【００６１】ＣＰＵ６１が出力するトランザクションが
書き込みである場合、ＳＤＲＡＭコントローラ６５は、
システムバス６７のアドレス線をデコード回路（図示
略）によりデコードし、アドレスが０ｘＦＦ１００００
０番地であればＳＤＲＡＭコントロールレジスタ７１１
にラッチし、アドレスが０ｘＦＦ１００００４番地であ
ればＳＤＲＡＭカウンタレジスタ７１２にラッチする。
【００６２】ＳＤＲＡＭカウンタ７１は、ＳＤＲＡＭコ
ントロールレジスタ７１１の最下位ビット（Ｂｉｔ０）
に“１”が書き込まれると、ＳＤＲＡＭカウンタレジス
タ７１２の内容をＳＤＲＡＭカウンタワークレジスタ７
１３に転送し、クロック信号（図示略）によりＳＤＲＡ
Ｍカウンタワークレジスタ７１３の内容を、全ビットが
“０”になるまでカウントダウンする。更に、ＳＤＲＡ
Ｍカウンタワークレジスタ７１３の全ビットが“０”且
つＳＤＲＡＭコントロールレジスタ７１１の最下位ビッ
ト（Ｂｉｔ０）が“１”の場合にのみ、ＳＤＲＡＭ制御
シーケンサ７２へ接続されているＳＥＬＦ要求信号を
“１”にする。また、ハードウェア割り込み信号がアサ
ートされた場合は、ＳＤＲＡＭコントロールレジスタ７
１１の最下位ビット（Ｂｉｔ０）を“０”にリセットす
る。
【００６３】ＳＤＲＡＭ制御シーケンサ７２は、ＳＥＬ
Ｆ要求信号が“１”にアサートされた場合、現在実行中
のメモリ転送が終了後、直ちにＳＤＲＡＭ６３に対して
ＳＥＬＦコマンドを発行する。これは、ＣＳ信号、ＲＡ
Ｓ信号、ＣＡＳ信号、ＣＫＥ信号を全て“０”にドライ
ブし、ＷＥ信号を“１”にドライブすることで実行され
る。ＳＥＬＦコマンドが入力されると、ＳＤＲＡＭ６３
は省電力モードに移行する。
【００６４】ＳＥＬＦ要求信号が“０”にネゲートされ
た場合には、ＳＤＲＡＭ制御シーケンサ７２は、直ちに
ＳＥＬＦ ＥＸＩＴコマンドをＳＤＲＡＭ６３に対して
発行する。これは、ＣＳ信号だけを“０”にドライブ
し、他の信号（ＲＡＳ信号、ＣＡＳ信号、ＷＥ信号、Ｃ
ＫＥ信号）を全て“１”にドライブすることによって行
われる。これにより、ＳＤＲＡＭ６３は通常動作モード
に復帰する。
【００６５】次に、上記の如く構成された本発明の第２
の実施の形態に係る情報処理装置の動作を図３及び図４
を参照しながら詳細に説明する。下記の制御は、情報処
理装置のＲＯＭ６２に格納されたプログラムに基づきＣ
ＰＵ６１により実行される。
【００６６】最初に、ＣＰＵ６１がＣＰＵ自身とＳＤＲ
ＡＭ６３の両方を省電力モードに移行させる手順を説明
する。先ず、ＣＰＵ６１は、ＳＤＲＡＭコントローラ６
５のＳＤＲＡＭカウンタレジスタ７１２にアサインされ
たアドレスに対して書き込み転送を発生することによ
り、ＳＤＲＡＭカウンタレジスタ７１２にカウントダウ
ン開始から省電力モード移行までの時間を設定する。次
に、ＣＰＵ６１は、ＳＤＲＡＭコントロールレジスタ７
１１にアサインされたアドレスに対して書き込み転送を
発生することにより、ＳＤＲＡＭコントロールレジスタ
７１１の最下位ビット（Ｂｉｔ０）を“１”に設定す
る。これにより、ＳＤＲＡＭカウンタ７１は、ＳＤＲＡ
Ｍカウンタレジスタ７１２の内容をＳＤＲＡＭワークレ
ジスタ７１３に転送し、そのカウントダウンを開始す
る。
【００６７】ＳＤＲＡＭカウンタワークレジスタ７１３
の全ビットが“０”になるまで、ＳＥＬＦ要求信号は
“１”にアサートされないので、この時点ではまだＳＤ
ＲＡＭ６３は通常モードで動作している。この間にＣＰ
Ｕ６１は、ＣＰＵ自身を省電力モードへ移行するための
ＷＡＩＴＩ命令を実行し、省電力モードへ移行する。そ
の後、ＳＤＲＡＭカウンタワークレジスタ７１３の全ビ
ットが“０”になり次第、ＳＥＬＦ要求信号を“１”に
アサートし、ＳＤＲＡＭ制御シーケンサ７２は、ＳＤＲ
ＡＭ６３に対してＳＥＬＦコマンドを発行し、ＳＤＲＡ
Ｍ６３は、省電力モードへ移行する。
【００６８】次に、省電力モードから通常動作モードに
復帰する手順を説明する。情報処理装置のスイッチ等が
押下され外部トリガが入力されると、割り込みコントロ
ーラ６６は、ハードウェア割り込みをアサートする。こ
れにより、ＣＰＵ１は、直ちに通常動作モードに復帰
し、ＳＤＲＡＭカウンタ７１は、ＳＤＲＡＭコントロー
ルレジスタ７１１の最下位ビット（Ｂｉｔ０）を“０”
にリセットし、ＳＥＬＦ要求信号を“０”にネゲートす
る。のＳＤＲＡＭ制御シーケンサ７２は、直ちにＳＥＬ
Ｆ ＥＸＩＴコマンドをＳＤＲＡＭ６３に対して発行
し、ＳＤＲＡＭ３は通常動作モードに復帰する。
【００６９】一方、通常動作モードに復帰したＣＰＵ６
１は、直ちに割り込みハンドラの命令をフェッチするた
めに、割り込みベクターアドレスと共に命令フェッチサ
イクルをシステムバス６７上に出力する。ＳＤＲＡＭコ
ントローラ６５は、ＳＤＲＡＭ６３が既に通常動作モー
ドに復帰しているので、直ちに要求された命令をＳＤＲ
ＡＭ６３から読み出してシステムバス６７上に出力する
ことが可能である。
【００７０】以上説明したように、本発明の第２の実施
の形態によれば、通常動作モードから省電力モードへの
移行及び省電力モードから通常動作モードへの復帰が可
能なＣＰＵ６１と、通常動作モードから省電力モードへ
の移行及び省電力モードから通常動作モードへの復帰が
可能なＳＤＲＡＭ６３とを具備した情報処理装置におい
て、ＣＰＵ６１よりＳＤＲＡＭ６３に対して、通常動作
モードから省電力モードへ移行するまでの時間を設定
し、ＣＰＵ６１よりＳＤＲＡＭ６３に対して、設定時間
後の省電力モードへの移行を指示し、ＳＤＲＡＭ６３が
前記指示を受けた場合、ＳＤＲＡＭ６３を前記設定時間
後に省電力モードに移行するように制御するため、下記
の効果を奏することができる。
【００７１】高価な専用メモリを装備することなく、省
電力モードへの移行時のＷＡＩＴＩ命令フェッチ時に、
ＳＤＲＡＭ６３を正常に動作させることが可能となり、
また、通常動作モードへの復帰時の割り込みハンドラの
命令フェッチをＳＤＲＡＭ６３から正しく行わせること
が可能となる。また、ブート後に、ＲＯＭ６２上にある
割り込みハンドラ等をより高速なＲＡＭであるＳＤＲＡ
Ｍ６３に転送し、キャッシュ領域等を無駄にすることな
く、割り込みハンドラを高速に実行することが可能であ
り、また、ソフトウェアによる複雑な操作が不要であ
る。この結果、安価で高い割り込みパフォーマンスを持
つ省電力型の情報処理装置を容易に構築することができ
る。
【００７２】［第３の実施の形態］図５は本発明の第３
の実施の形態に係る情報処理装置の電気的な構成を示す
ブロック図である。本発明の第３の実施の形態に係る情
報処理装置は、ＣＰＵ８１（中央処理装置、通知手段、
設定手段、移行制御手段）、ＲＯＭ８２、ＳＤＲＡＭ８
３（主記憶装置）、ＲＯＭコントローラ８４、ＳＤＲＡ
Ｍコントローラ８５（移行制御手段）、割り込みコント
ローラ８６、システムバス８７を具備している。
【００７３】上記構成を詳述すると、ＣＰＵ８１は、省
電力モード移行命令（ＷＡＩＴＩ命令）を実行すること
によって省電力モードに移行し、ハードウェア割り込み
が入力されると通常動作モードに復帰するような省電力
型の中央処理装置である。ＣＰＵ８１が実行する命令
は、ＲＯＭ８２及びＳＤＲＡＭ８３に格納されている。
ＳＤＲＡＭ８３には、ＣＰＵ８１の命令実行に必要なデ
ータも格納されている。
【００７４】ＣＰＵ８１の命令フェッチ転送は、システ
ムバス８７上のトランザクションとして発生し、これを
検知したＲＯＭコントローラ８４及びＳＤＲＡＭコント
ローラ８５により、それぞれのメモリアクセス転送に変
換され、ＲＯＭ８２及びＳＤＲＡＭ８３よりシステムバ
ス８７上へ送られる。ＣＰＵ８１のデータ転送も、同様
にシステムバス８７を介してＳＤＲＡＭコントローラ８
５により行われる。割り込みコントローラ８６は、情報
処理装置のスイッチ押下等の外部トリガ入力を受けて、
ＣＰＵ８１に対してハードウェア割り込み信号をアサー
トする。
【００７５】図６は上記図５に示した本発明の第３の実
施の形態に係る情報処理装置のＳＤＲＡＭコントローラ
８５の省電力モードの設定に関わる部分を示すブロック
図である。本発明の第３の実施の形態に係る情報処理装
置のＳＤＲＡＭコントローラ８５は、ＳＤＲＡＭ設定レ
ジスタ９１と、ＡＮＤゲート９２と、ＳＤＲＡＭ制御シ
ーケンサ９３とを具備している。
【００７６】上記構成を詳述すると、ＳＤＲＡＭ設定レ
ジスタ９１は、例えば１６ビットのレジスタであり、シ
ステムバス８７の１６ビットデータ線に接続されてい
る。このＳＤＲＡＭ設定レジスタ９１は、ＣＰＵ８１か
ら見るとメモリマップされており、例えば０ｘＦＦ１０
００００番地にアサインされている。ＳＤＲＡＭコント
ローラ８５は、システムバス８７のアドレス線をデコー
ド回路（図示略）によりデコードし、ＣＰＵ８１が出力
するトランザクションのアドレスが０ｘＦＦ１００００
０番地であり且つ書き込みトランザクションである場
合、システムバス８７のデータ線上のデータをＳＤＲＡ
Ｍ設定レジスタ９１にラッチする。
【００７７】ＳＤＲＡＭ設定レジスタ９１の最下位ビッ
ト（Ｂｉｔ０）の出力は、ＳＥＬＦ許可信号として２入
力のＡＮＤゲート９２の一方の入力に接続されている。
ＡＮＤゲート９２のもう一方の入力には、ＣＰＵ８１が
省電力モードに遷移した後であることを示す信号である
ＷＡＩＴＩ信号が接続されている。ＡＮＤゲート９２の
出力は、ＳＥＬＦ要求信号としてＳＤＲＡＭ制御シーケ
ンサ９３に接続されている。
【００７８】ＳＤＲＡＭ制御シーケンサ９３は、ＳＥＬ
Ｆ要求信号が“１”にアサートされると、現在実行中の
メモリ転送が終了すると直ちにＳＤＲＡＭ８３に対して
ＳＥＬＦコマンドを発行する。これは、ＣＳ信号、ＲＡ
Ｓ信号、ＣＡＳ信号、ＣＫＥ信号を全て“０”にドライ
ブし、ＷＥ信号を“１”にドライブすることで実行され
る。ＳＥＬＦコマンドが入力されると、ＳＤＲＡＭ８３
は省電力モードに遷移する。
【００７９】次に、上記の如く構成された本発明の第３
の実施の形態に係る情報処理装置の動作を図５及び図６
を参照しながら詳細に説明する。下記の制御は、情報処
理装置のＲＯＭ８２に格納されたプログラムに基づきＣ
ＰＵ８１により実行される。
【００８０】最初に、ＣＰＵ８１がＣＰＵ自身とＳＤＲ
ＡＭ８３の両方を省電力モードに移行させる手順を説明
する。先ず、ＣＰＵ８１は、ＳＤＲＡＭコントローラ８
５のＳＤＲＡＭ設定レジスタ９１に書き込み転送を発生
し、システムバス８７のデータ線Ｂｉｔ０を“１”にド
ライブすることにより、ＳＥＬＦ許可信号を“１”に設
定する。この時点では、ＳＤＲＡＭコントローラ８５は
直ちにはＳＥＬＦコマンドを発行しない。従って、ＣＰ
Ｕ８１は、通常動作モードにおいて最後に実行される命
令であるＷＡＩＴＩをＳＤＲＡＭ８３よりフェッチする
ことが可能である。
【００８１】ＣＰＵ８１がＷＡＩＴＩ命令を実行して省
電力モードへの遷移が終了すると、省電力モード通知信
号であるＷＡＩＴＩ信号が“１”にアサートされる。そ
の結果、ＳＥＬＦ要求信号が“１”となり、ＳＤＲＡＭ
制御シーケンサ９３は、ＳＤＲＡＭ８３に対してＳＥＬ
Ｆコマンドを発行し、ＳＤＲＡＭ８３は省電力モードに
移行する。
【００８２】次に、省電力モードから通常動作モードに
復帰する手順を説明する。情報処理装置のスイッチ等が
押下され外部トリガが入力されると、割り込みコントロ
ーラ８６は、ＣＰＵ８１に対してハードウェア割り込み
をアサートする。割り込みが入力されると、ＣＰＵ８１
は直ちに通常動作モードに復帰して、省電力モード通知
信号（ＷＡＩＴＩ信号）を“０”にネゲートする。
【００８３】その結果、ＳＤＲＡＭコントローラ８５の
ＳＥＬＦ要求信号がネゲートされるので、ＳＤＲＡＭコ
ントローラ８５のＳＤＲＡＭ制御シーケンサ９３は、直
ちにＳＥＬＦ ＥＸＩＴコマンドをＳＤＲＡＭ８３に対
して発行する。これは、ＣＳ信号だけを“０”にドライ
ブし、他の信号（ＲＡＳ信号、ＣＡＳ信号、ＷＥ信号、
ＣＫＥ信号）を全て“１”にドライブすることによって
行われる。これにより、ＳＤＲＡＭ８３は通常動作モー
ドに復帰する。
【００８４】一方、通常動作モードに復帰したＣＰＵ８
１は、直ちに割り込みハンドラの命令をフェッチするた
めに、割り込みベクターアドレスと共に命令フェッチサ
イクルをシステムバス８７上に出力する。ＳＤＲＡＭコ
ントローラ８５は、ＳＤＲＡＭ８３が既に通常動作モー
ドに復帰しているので、直ちに要求された命令をＳＤＲ
ＡＭ８３から読み出してシステムバス８７上に出力する
ことが可能である。
【００８５】以上説明したように、本発明の第３の実施
の形態によれば、通常動作モードから省電力モードへの
移行及び省電力モードから通常動作モードへの復帰が可
能なＣＰＵ８１と、通常動作モードから省電力モードへ
の移行及び省電力モードから通常動作モードへの復帰が
可能なＳＤＲＡＭ８３とを具備した情報処理装置におい
て、ＣＰＵ８１が省電力モードに移行したことを通知
し、ＣＰＵ８１がＳＤＲＡＭ８３を通常動作モードから
省電力モードに切り替えることを許可するための設定を
行い、ＳＤＲＡＭ８３の省電力モードへの切り替えが許
可された後に前記通知手段からの通知を検知した場合、
ＳＤＲＡＭ８３を省電力モードに移行するように制御す
るため、下記の効果を奏することができる。
【００８６】高価な専用メモリを装備することなく、省
電力モードへの遷移時のＷＡＩＴＩ命令フェッチ時に、
ＳＤＲＡＭ８３を正常に動作させることが可能となり、
また、通常動作モードへの復帰時の割り込みハンドラの
命令フェッチをＳＤＲＡＭ８３から正しく行わせること
が可能となる。また、キャッシュ領域等を無駄にするこ
となく、割り込みハンドラを高速なＲＡＭ上に常駐させ
ることが可能であるため、高いパフォーマンスを保つこ
とが可能であり、また、ソフトウェアによる複雑な操作
が不要である。この結果、安価で高い割り込みパフォー
マンスを持つ省電力型の情報処理装置を容易に構築する
ことができる。
【００８７】［他の実施の形態］本発明の上記第１〜第
３の実施の形態では、本発明が適用される情報処理装置
の種類については特に言及しなかったが、本発明は、デ
スクトップ型パーソナルコンピュータ、ノート型パーソ
ナルコンピュータ、携帯情報端末、ワークステーション
等、種々の情報処理装置に適用可能である。
【００８８】また、本発明の上記第１〜第３の実施の形
態では、情報処理装置単体の場合を例に上げたが、本発
明は、本発明が適用される情報処理装置と、複写機やプ
リンタ等の画像形成装置、スキャナ等の画像読取装置等
をネットワーク等の通信媒体を介して接続したシステム
にも適用可能である。
【００８９】図８は本発明の省電力移行制御方法を実行
するプログラム及び関連データが記憶媒体から装置に供
給される概念例を示す説明図である。本発明の省電力移
行制御方法を実行するプログラム及び関連データは、フ
ロッピー（登録商標）ディスクやＣＤ−ＲＯＭ等の記憶
媒体１１１をコンピュータ等の装置１１２に装備された
記憶媒体ドライブ挿入口１１３に挿入することで供給さ
れる。その後、プログラム及び関連データを記憶媒体１
１１から一旦ハードディスクにインストールしハードデ
ィスクからＲＡＭにロードするか、或いはハードディス
クにインストールせずに直接ＲＡＭにロードすること
で、プログラム及び関連データを実行することが可能と
なる。
【００９０】この場合、本発明の第１〜第３の実施の形
態に係る情報処理装置において、本発明の省電力移行制
御方法を実行するプログラムを実行させる場合は、例え
ば上記図８を参照して説明したような手順で情報処理装
置に当該プログラム及び関連データを供給するか、或い
は情報処理装置に予め当該プログラム及び関連データを
格納しておくことで、プログラム実行が可能となる。
【００９１】図７は本発明の省電力移行制御方法を実行
するプログラム及び関連データを記憶した記憶媒体の記
憶内容の構成例を示す説明図である。記憶媒体は、例え
ばボリューム情報１０１、ディレクトリ情報１０２、プ
ログラム実行ファイル１０３、プログラム関連データフ
ァイル１０４等の記憶内容で構成される。本発明の省電
力移行制御方法を実行するプログラムは、本発明の第１
〜第３の実施の形態の上述した制御手順に基づきプログ
ラムコード化されたものである。
【００９２】尚、本発明は、複数の機器から構成される
システムに適用しても、１つの機器からなる装置に適用
してもよい。上述した実施形態の機能を実現するソフト
ウェアのプログラムコードを記憶した記憶媒体を、シス
テム或いは装置に供給し、そのシステム或いは装置のコ
ンピュータ（またはＣＰＵやＭＰＵ）が記憶媒体等の媒
体に格納されたプログラムコードを読み出し実行するこ
とによっても、達成されることは言うまでもない。
【００９３】この場合、記憶媒体等の媒体から読み出さ
れたプログラムコード自体が上述した実施形態の機能を
実現することになり、そのプログラムコードを記憶した
記憶媒体等の媒体は本発明を構成することになる。プロ
グラムコードを供給するための記憶媒体等の媒体として
は、例えば、フロッピー（登録商標）ディスク、ハード
ディスク、光ディスク、光磁気ディスク、ＣＤ−ＲＯ
Ｍ、ＣＤ−Ｒ、磁気テープ、不揮発性のメモリカード、
ＲＯＭ、或いはネットワークを介したダウンロードなど
を用いることができる。
【００９４】また、コンピュータが読み出したプログラ
ムコードを実行することにより、上述した実施形態の機
能が実現されるだけでなく、そのプログラムコードの指
示に基づき、コンピュータ上で稼働しているＯＳなどが
実際の処理の一部または全部を行い、その処理によって
上述した実施形態の機能が実現される場合も含まれるこ
とは言うまでもない。
【００９５】更に、記憶媒体等の媒体から読出されたプ
ログラムコードが、コンピュータに挿入された機能拡張
ボードやコンピュータに接続された機能拡張ユニットに
備わるメモリに書込まれた後、そのプログラムコードの
指示に基づき、その機能拡張ボードや機能拡張ユニット
に備わるＣＰＵなどが実際の処理の一部または全部を行
い、その処理によって上述した実施形態の機能が実現さ
れる場合も含まれることは言うまでもない。
【００９６】
【発明の効果】以上説明したように、請求項１〜３記載
の省電力移行制御装置、請求項４〜６記載の情報処理装
置、請求項７〜９記載の省電力移行制御方法、請求項１
０〜１２記載の記憶媒体によれば、通常動作モードから
省電力モードへの移行及び省電力モードから通常動作モ
ードへの復帰が可能な中央処理装置と、通常動作モード
から省電力モードへの切り替えが可能な主記憶装置とを
具備した情報処理装置において、中央処理装置が確実に
省電力モードに移行した後に主記憶装置を省電力モード
へ移行させることで、高価な専用メモリを装備すること
なく且つ複雑なソフトウェアの処理を必要とすることな
く、省電力モードへの遷移時の省電力モード移行命令の
フェッチ時に、主記憶装置を正常に動作させることが可
能となり、また、通常動作モードへの復帰時の割り込み
ハンドラの命令フェッチを主記憶装置から正しく行わせ
ることが可能となる。また、キャッシュ領域等を無駄に
することなく、割り込みハンドラを高速なＲＡＭ上に常
駐させることが可能であるため、高いパフォーマンスを
保つことが可能であり、また、ソフトウェアによる複雑
な操作が不要である。この結果、安価で高い割り込みパ
フォーマンスを持つ省電力型の情報処理装置を容易に構
築することができる。
【００９７】また、請求項１３、１４記載の省電力移行
制御装置、請求項１５、１６記載の情報処理装置、請求
項１７、１８記載の省電力移行制御方法、請求項１９、
２０記載の記憶媒体によれば、主記憶装置が通常動作モ
ードから省電力モードへ移行するまでの設定時間後の省
電力モードへの移行指示を受けた場合、主記憶装置を前
記設定時間後に省電力モードに移行するように制御する
ことで、高価な専用メモリを装備することなく、省電力
モードへの移行時のＷＡＩＴＩ命令フェッチ時に、主記
憶装置を正常に動作させることが可能となり、また、通
常動作モードへの復帰時の割り込みハンドラの命令フェ
ッチを主記憶装置から正しく行わせることが可能とな
る。また、ブート後に、ＲＯＭ上にある割り込みハンド
ラ等をより高速なＲＡＭである主記憶装置に転送し、キ
ャッシュ領域等を無駄にすることなく、割り込みハンド
ラを高速に実行することが可能であり、また、ソフトウ
ェアによる複雑な操作が不要である。この結果、安価で
高い割り込みパフォーマンスを持つ省電力型の情報処理
装置を容易に構築することができる。
【００９８】また、請求項２１、２２記載の省電力移行
制御装置、請求項２３、２４記載の情報処理装置、請求
項２５、２６記載の省電力移行制御方法、請求項２７、
２８記載の記憶媒体によれば、主記憶装置の省電力モー
ドへの切り替えが許可された後に、中央処理装置が省電
力モードに移行したことを通知する通知手段からの通知
を検知した場合、主記憶装置を省電力モードに移行する
ように制御することで、高価な専用メモリを装備するこ
となく、省電力モードへの遷移時の省電力モード移行命
令のフェッチ時に、主記憶装置を正常に動作させること
が可能となり、また、通常動作モードへの復帰時の割り
込みハンドラの命令フェッチを主記憶装置から正しく行
わせることが可能となる。また、キャッシュ領域等を無
駄にすることなく、割り込みハンドラを高速なＲＡＭ上
に常駐させることが可能であるため、高いパフォーマン
スを保つことが可能であり、また、ソフトウェアによる
複雑な操作が不要である。この結果、安価で高い割り込
みパフォーマンスを持つ省電力型の情報処理装置を容易
に構築することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る情報処理装置
の電気的な構成を示すブロック図である。
【図２】本発明の第１の実施の形態に係る情報処理装置
のＳＤＲＡＭコントローラの内部構造を示すブロック図
である。
【図３】本発明の第２の実施の形態に係る情報処理装置
の電気的な構成を示すブロック図である。
【図４】本発明の第２の実施の形態に係る情報処理装置
のＳＤＲＡＭコントローラの内部構造を示すブロック図
である。
【図５】本発明の第３の実施の形態に係る情報処理装置
の電気的な構成を示すブロック図である。
【図６】本発明の第３の実施の形態に係る情報処理装置
のＳＤＲＡＭコントローラの内部構造を示すブロック図
である。
【図７】本発明の省電力モード移行制御方法を実行する
プログラム及び関連データを記憶した記憶媒体の記憶内
容の構成例を示す説明図である。
【図８】本発明の省電力モード移行制御方法を実行する
プログラム及び関連データが記憶媒体から装置に供給さ
れる概念例を示す説明図である。
【符号の説明】
１、６１、８１ ＣＰＵ ２、６２、８２ ＲＯＭ ３、６３、８３ ＳＤＲＡＭ ４、６４、８４ ＲＯＭコントローラ ５、６５、８５ ＳＤＲＡＭコントローラ ６、６６、８６ 割り込みコントローラ ７ ＷＡＩＴＩ命令フェッチ検出回路 ５１、９１ ＳＤＲＡＭ設定レジスタ ５２、９２ ＡＮＤゲート ５３、９３ ＳＤＲＡＭ制御シーケンサ ７１ ＳＤＲＡＭカウンタ ７２ ＳＤＲＡＭ制御シーケンサ ７１１ ＳＤＲＡＭコントロールレジスタ ７１２ ＳＤＲＡＭカウンタレジスタ ７１３ ＳＤＲＡＭカウンタワークレジスタ

Claims (28)

    【特許請求の範囲】
  1. 【請求項１】 通常動作モードから省電力モードへの移
    行及び前記省電力モードから前記通常動作モードへの復
    帰が可能な中央処理装置と、前記通常動作モードから前
    記省電力モードへの切り替えが可能な主記憶装置とを具
    備してなる情報処理装置に適用される省電力移行制御装
    置であって、 前記主記憶装置の前記通常動作モードから前記省電力モ
    ードへの切り替えが許可された後、前記中央処理装置が
    省電力モード移行命令をフェッチした場合に、前記主記
    憶装置を前記省電力モードに移行させることを特徴とす
    る省電力移行制御装置。
  2. 【請求項２】 省電力モード移行命令の実行により通常
    動作モードから省電力モードへの移行、外部割り込みに
    より前記省電力モードから前記通常動作モードへの復帰
    が可能な中央処理装置と、該中央処理装置が実行するプ
    ログラム及びデータを格納すると共に、前記通常動作モ
    ードから前記省電力モードへの切り替えが可能な主記憶
    装置とを具備してなる情報処理装置に適用される省電力
    移行制御装置であって、 前記中央処理装置が前記省電力モード移行命令をフェッ
    チしたことを検出する検出手段と、前記中央処理装置が
    前記主記憶装置を前記通常動作モードから前記省電力モ
    ードに切り替えることを許可する設定を行う設定手段
    と、該設定手段により前記主記憶装置の前記通常動作モ
    ードから前記省電力モードへの切り替えが許可された
    後、前記検出手段により前記中央処理装置の前記省電力
    モード移行命令のフェッチを検出した場合に、前記主記
    憶装置を前記省電力モードに移行させる移行制御手段と
    を有することを特徴とする省電力移行制御装置。
  3. 【請求項３】 前記主記憶装置が前記省電力モードにあ
    る場合で、前記中央処理装置が前記省電力モードから前
    記通常動作モードに復帰するための前記外部割り込みを
    検出した場合に、前記主記憶装置を前記設定手段の設定
    に関わらず前記通常動作モードに復帰させることを特徴
    とする請求項１又は２記載の省電力移行制御装置。
  4. 【請求項４】 通常動作モードから省電力モードへの移
    行及び前記省電力モードから前記通常動作モードへの復
    帰が可能な中央処理装置と、前記通常動作モードから前
    記省電力モードへの切り替えが可能な主記憶装置とを具
    備してなる情報処理装置であって、 前記主記憶装置の前記通常動作モードから前記省電力モ
    ードへの切り替えが許可された後、前記中央処理装置が
    省電力モード移行命令をフェッチした場合に、前記主記
    憶装置を前記省電力モードに移行させるように構成され
    ていることを特徴とする情報処理装置。
  5. 【請求項５】 省電力モード移行命令の実行により通常
    動作モードから省電力モードへの移行、外部割り込みに
    より前記省電力モードから前記通常動作モードへの復帰
    が可能な中央処理装置と、該中央処理装置が実行するプ
    ログラム及びデータを格納すると共に、前記通常動作モ
    ードから前記省電力モードへの切り替えが可能な主記憶
    装置とを具備してなる情報処理装置であって、 前記中央処理装置が前記省電力モード移行命令をフェッ
    チしたことを検出する検出手段と、前記中央処理装置が
    前記主記憶装置を前記通常動作モードから前記省電力モ
    ードに切り替えることを許可する設定を行う設定手段
    と、該設定手段により前記主記憶装置の前記通常動作モ
    ードから前記省電力モードへの切り替えが許可された
    後、前記検出手段により前記中央処理装置の前記省電力
    モード移行命令のフェッチを検出した場合に、前記主記
    憶装置を前記省電力モードに移行させる移行制御手段と
    を有することを特徴とする情報処理装置。
  6. 【請求項６】 前記主記憶装置が前記省電力モードにあ
    る場合で、前記中央処理装置が前記省電力モードから前
    記通常動作モードに復帰するための前記外部割り込みを
    検出した場合に、前記主記憶装置を前記設定手段の設定
    に関わらず前記通常動作モードに復帰させるように構成
    されていることを特徴とする請求項４又は５記載の情報
    処理装置。
  7. 【請求項７】 通常動作モードから省電力モードへの移
    行及び前記省電力モードから前記通常動作モードへの復
    帰が可能な中央処理装置と、前記通常動作モードから前
    記省電力モードへの切り替えが可能な主記憶装置とを具
    備してなる情報処理装置に適用される省電力移行制御方
    法であって、 前記主記憶装置の前記通常動作モードから前記省電力モ
    ードへの切り替えが許可された後、前記中央処理装置が
    省電力モード移行命令をフェッチした場合に、前記主記
    憶装置を前記省電力モードに移行させることを特徴とす
    る省電力移行制御方法。
  8. 【請求項８】 省電力モード移行命令の実行により通常
    動作モードから省電力モードへの移行、外部割り込みに
    より前記省電力モードから前記通常動作モードへの復帰
    が可能な中央処理装置と、該中央処理装置が実行するプ
    ログラム及びデータを格納すると共に、前記通常動作モ
    ードから前記省電力モードへの切り替えが可能な主記憶
    装置とを具備してなる情報処理装置に適用される省電力
    移行制御方法であって、 前記中央処理装置が前記省電力モード移行命令をフェッ
    チしたことを検出する検出工程と、前記中央処理装置が
    前記主記憶装置を前記通常動作モードから前記省電力モ
    ードに切り替えることを許可する設定を行う設定工程
    と、該設定工程により前記主記憶装置の前記通常動作モ
    ードから前記省電力モードへの切り替えが許可された
    後、前記検出工程により前記中央処理装置の前記省電力
    モード移行命令のフェッチを検出した場合に、前記主記
    憶装置を前記省電力モードに移行させる移行制御工程と
    を有することを特徴とする省電力移行制御方法。
  9. 【請求項９】 前記主記憶装置が前記省電力モードにあ
    る場合で、前記中央処理装置が前記省電力モードから前
    記通常動作モードに復帰するための前記外部割り込みを
    検出した場合に、前記主記憶装置を前記設定工程の設定
    に関わらず前記通常動作モードに復帰させることを特徴
    とする請求項７又は８記載の省電力移行制御方法。
  10. 【請求項１０】 通常動作モードから省電力モードへの
    移行及び前記省電力モードから前記通常動作モードへの
    復帰が可能な中央処理装置と、前記通常動作モードから
    前記省電力モードへの切り替えが可能な主記憶装置とを
    具備してなる情報処理装置に適用される省電力移行制御
    方法を実行するプログラムを記憶したコンピュータによ
    り読み出し可能な記憶媒体であって、 前記省電力移行制御方法は、前記主記憶装置の前記通常
    動作モードから前記省電力モードへの切り替えが許可さ
    れた後、前記中央処理装置が省電力モード移行命令をフ
    ェッチした場合に、前記主記憶装置を前記省電力モード
    に移行させるように制御するステップを有することを特
    徴とする記憶媒体。
  11. 【請求項１１】 省電力モード移行命令の実行により通
    常動作モードから省電力モードへの移行、外部割り込み
    により前記省電力モードから前記通常動作モードへの復
    帰が可能な中央処理装置と、該中央処理装置が実行する
    プログラム及びデータを格納すると共に、前記通常動作
    モードから前記省電力モードへの切り替えが可能な主記
    憶装置とを具備してなる情報処理装置に適用される省電
    力移行制御方法を実行するプログラムを記憶したコンピ
    ュータにより読み出し可能な記憶媒体であって、 前記省電力移行制御方法は、前記中央処理装置が前記省
    電力モード移行命令をフェッチしたことを検出するよう
    に制御する検出ステップと、前記中央処理装置が前記主
    記憶装置を前記通常動作モードから前記省電力モードに
    切り替えることを許可する設定を行うように制御する設
    定ステップと、該設定ステップにより前記主記憶装置の
    前記通常動作モードから前記省電力モードへの切り替え
    が許可された後、前記検出ステップにより前記中央処理
    装置の前記省電力モード移行命令のフェッチを検出した
    場合に、前記主記憶装置を前記省電力モードに移行させ
    るように制御する移行制御ステップとを有することを特
    徴とする記憶媒体。
  12. 【請求項１２】 前記省電力移行制御方法は、前記主記
    憶装置が前記省電力モードにある場合で、前記中央処理
    装置が前記省電力モードから前記通常動作モードに復帰
    するための前記外部割り込みを検出した場合に、前記主
    記憶装置を前記設定ステップの設定に関わらず前記通常
    動作モードに復帰させるように制御するステップを有す
    ることを特徴とする請求項１０又は１１記載の記憶媒
    体。
  13. 【請求項１３】 省電力モード移行命令の実行により通
    常動作モードから省電力モードへの移行及び外部割込み
    により前記省電力モードから前記通常動作モードへの復
    帰が可能な中央処理装置と、前記通常動作モードから前
    記省電力モードへの切り替えが可能な主記憶装置とを具
    備してなる情報処理装置に適用される省電力移行制御装
    置であって、 前記中央処理装置より前記主記憶装置に対して、前記通
    常動作モードから前記省電力モードへ移行するまでの時
    間を設定する時間設定手段と、前記中央処理装置より前
    記主記憶装置に対して、前記設定時間後の前記省電力モ
    ードへの移行を指示する移行指示手段と、前記主記憶装
    置が前記指示を受けた場合、前記主記憶装置を前記設定
    時間後に前記省電力モードに移行するように制御する移
    行制御手段とを有することを特徴とする省電力移行制御
    装置。
  14. 【請求項１４】 前記移行制御手段は、前記主記憶装置
    が前記省電力モードにある場合、前記時間設定手段の設
    定に関わらず、前記主記憶装置を前記中央処理装置と共
    に、前記外部割込みにより前記省電力モードから前記通
    常動作モードに復帰するように制御することを特徴とす
    る請求項１３記載の省電力移行制御装置。
  15. 【請求項１５】 省電力モード移行命令の実行により通
    常動作モードから省電力モードへの移行及び外部割込み
    により前記省電力モードから前記通常動作モードへの復
    帰が可能な中央処理装置と、前記通常動作モードから前
    記省電力モードへの切り替えが可能な主記憶装置とを具
    備してなる情報処理装置であって、 前記中央処理装置より前記主記憶装置に対して、前記通
    常動作モードから前記省電力モードへ移行するまでの時
    間を設定する時間設定手段と、前記中央処理装置より前
    記主記憶装置に対して、前記設定時間後の前記省電力モ
    ードへの移行を指示する移行指示手段と、前記主記憶装
    置が前記指示を受けた場合、前記主記憶装置を前記設定
    時間後に前記省電力モードに移行するように制御する移
    行制御手段とを有することを特徴とする情報処理装置。
  16. 【請求項１６】 前記移行制御手段は、前記主記憶装置
    が前記省電力モードにある場合、前記時間設定手段の設
    定に関わらず、前記主記憶装置を前記中央処理装置と共
    に、前記外部割込みにより前記省電力モードから前記通
    常動作モードに復帰するように制御することを特徴とす
    る請求項１５記載の情報処理装置。
  17. 【請求項１７】 省電力モード移行命令の実行により通
    常動作モードから省電力モードへの移行及び外部割込み
    により前記省電力モードから前記通常動作モードへの復
    帰が可能な中央処理装置と、前記通常動作モードから前
    記省電力モードへの切り替えが可能な主記憶装置とを具
    備してなる情報処理装置に適用される省電力移行制御方
    法であって、 前記中央処理装置より前記主記憶装置に対して、前記通
    常動作モードから前記省電力モードへ移行するまでの時
    間を設定する時間設定工程と、前記中央処理装置より前
    記主記憶装置に対して、前記設定時間後の前記省電力モ
    ードへの移行を指示する移行指示工程と、前記主記憶装
    置が前記指示を受けた場合、前記主記憶装置を前記設定
    時間後に前記省電力モードに移行するように制御する移
    行制御工程とを有することを特徴とする省電力移行制御
    方法。
  18. 【請求項１８】 前記移行制御工程では、前記主記憶装
    置が前記省電力モードにある場合、前記時間設定工程で
    の設定に関わらず、前記主記憶装置を前記中央処理装置
    と共に、前記外部割込みにより前記省電力モードから前
    記通常動作モードに復帰するように制御することを特徴
    とする請求項１７記載の省電力移行制御方法。
  19. 【請求項１９】 省電力モード移行命令の実行により通
    常動作モードから省電力モードへの移行及び外部割込み
    により前記省電力モードから前記通常動作モードへの復
    帰が可能な中央処理装置と、前記通常動作モードから前
    記省電力モードへの切り替えが可能な主記憶装置とを具
    備してなる情報処理装置に適用される省電力移行制御方
    法を実行するプログラムを記憶したコンピュータにより
    読み出し可能な記憶媒体であって、 前記省電力移行制御方法は、前記中央処理装置より前記
    主記憶装置に対して、前記通常動作モードから前記省電
    力モードへ移行するまでの時間を設定する時間設定ステ
    ップと、前記中央処理装置より前記主記憶装置に対し
    て、前記設定時間後の前記省電力モードへの移行を指示
    する移行指示ステップと、前記主記憶装置が前記指示を
    受けた場合、前記主記憶装置を前記設定時間後に前記省
    電力モードに移行するように制御する移行制御ステップ
    とを有することを特徴とする記憶媒体。
  20. 【請求項２０】 前記移行制御ステップでは、前記主記
    憶装置が前記省電力モードにある場合、前記時間設定ス
    テップでの設定に関わらず、前記主記憶装置を前記中央
    処理装置と共に、前記外部割込みにより前記省電力モー
    ドから前記通常動作モードに復帰するように制御するこ
    とを特徴とする請求項１９記載の記憶媒体。
  21. 【請求項２１】 省電力モード移行命令の実行により通
    常動作モードから省電力モードへの移行及び外部割込み
    により前記省電力モードから前記通常動作モードへの復
    帰が可能な中央処理装置と、前記通常動作モードから前
    記省電力モードへの切り替えが可能な主記憶装置とを具
    備してなる情報処理装置に適用される省電力移行制御装
    置であって、 前記中央処理装置が前記省電力モードに移行したことを
    通知する通知手段と、前記中央処理装置が前記主記憶装
    置を前記通常動作モードから前記省電力モードに切り替
    えることを許可するための設定を行う設定手段と、前記
    設定手段により前記主記憶装置の前記省電力モードへの
    切り替えが許可された後に前記通知手段からの通知を検
    知した場合、前記主記憶装置を前記省電力モードに移行
    するように制御する移行制御手段とを有することを特徴
    とする省電力移行制御装置。
  22. 【請求項２２】 前記移行制御手段は、前記主記憶装置
    が前記省電力モードにある場合、前記通知手段により前
    記中央処理装置が前記省電力モードから前記通常動作モ
    ードに復帰したことを通知されたとき、前記設定手段の
    設定に関わらず、前記主記憶装置を前記通常動作モード
    に復帰するように制御することを特徴とする請求項２１
    記載の省電力移行制御装置。
  23. 【請求項２３】 省電力モード移行命令の実行により通
    常動作モードから省電力モードへの移行及び外部割込み
    により前記省電力モードから前記通常動作モードへの復
    帰が可能な中央処理装置と、前記通常動作モードから前
    記省電力モードへの切り替えが可能な主記憶装置とを具
    備してなる情報処理装置であって、 前記中央処理装置が前記省電力モードに移行したことを
    通知する通知手段と、前記中央処理装置が前記主記憶装
    置を前記通常動作モードから前記省電力モードに切り替
    えることを許可するための設定を行う設定手段と、前記
    設定手段により前記主記憶装置の前記省電力モードへの
    切り替えが許可された後に前記通知手段からの通知を検
    知した場合、前記主記憶装置を前記省電力モードに移行
    するように制御する移行制御手段とを有することを特徴
    とする情報処理装置。
  24. 【請求項２４】 前記移行制御手段は、前記主記憶装置
    が前記省電力モードにある場合、前記通知手段により前
    記中央処理装置が前記省電力モードから前記通常動作モ
    ードに復帰したことを通知されたとき、前記設定手段の
    設定に関わらず、前記主記憶装置を前記通常動作モード
    に復帰するように制御することを特徴とする請求項２３
    記載の情報処理装置。
  25. 【請求項２５】 省電力モード移行命令の実行により通
    常動作モードから省電力モードへの移行及び外部割込み
    により前記省電力モードから前記通常動作モードへの復
    帰が可能な中央処理装置と、前記通常動作モードから前
    記省電力モードへの切り替えが可能な主記憶装置とを具
    備してなる情報処理装置に適用される省電力移行制御方
    法であって、 前記中央処理装置が前記省電力モードに移行したことを
    通知する通知工程と、前記中央処理装置が前記主記憶装
    置を前記通常動作モードから前記省電力モードに切り替
    えることを許可するための設定を行う設定工程と、前記
    設定工程により前記主記憶装置の前記省電力モードへの
    切り替えが許可された後に前記通知工程からの通知を検
    知した場合、前記主記憶装置を前記省電力モードに移行
    するように制御する移行制御工程とを有することを特徴
    とする省電力移行制御方法。
  26. 【請求項２６】 前記移行制御手段は、前記主記憶装置
    が前記省電力モードにある場合、前記通知工程により前
    記中央処理装置が前記省電力モードから前記通常動作モ
    ードに復帰したことを通知されたとき、前記設定工程で
    の設定に関わらず、前記主記憶装置を前記通常動作モー
    ドに復帰するように制御することを特徴とする請求項２
    ５記載の省電力移行制御方法。
  27. 【請求項２７】 省電力モード移行命令の実行により通
    常動作モードから省電力モードへの移行及び外部割込み
    により前記省電力モードから前記通常動作モードへの復
    帰が可能な中央処理装置と、前記通常動作モードから前
    記省電力モードへの切り替えが可能な主記憶装置とを具
    備してなる情報処理装置に適用される省電力移行制御方
    法を実行するプログラムを記憶したコンピュータにより
    読み出し可能な記憶媒体であって、 前記省電力移行制御方法は、前記中央処理装置が前記省
    電力モードに移行したことを通知する通知ステップと、
    前記中央処理装置が前記主記憶装置を前記通常動作モー
    ドから前記省電力モードに切り替えることを許可するた
    めの設定を行う設定ステップと、前記設定ステップによ
    り前記主記憶装置の前記省電力モードへの切り替えが許
    可された後に前記通知ステップからの通知を検知した場
    合、前記主記憶装置を前記省電力モードに移行するよう
    に制御する移行制御ステップとを有することを特徴とす
    る記憶媒体。
  28. 【請求項２８】 前記移行制御手段は、前記主記憶装置
    が前記省電力モードにある場合、前記通知ステップによ
    り前記中央処理装置が前記省電力モードから前記通常動
    作モードに復帰したことを通知されたとき、前記設定ス
    テップでの設定に関わらず、前記主記憶装置を前記通常
    動作モードに復帰するように制御することを特徴とする
    請求項２７記載の記憶媒体。
JP2001184981A 2000-08-22 2001-06-19 情報処理装置及び省電力移行制御方法 Expired - Fee Related JP4689087B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001184981A JP4689087B2 (ja) 2000-08-22 2001-06-19 情報処理装置及び省電力移行制御方法
US09/931,887 US7139919B2 (en) 2000-08-22 2001-08-20 Information processing apparatus with central processing unit and main memory having power saving mode, and power saving controlling method
US11/514,923 US7356717B2 (en) 2000-08-22 2006-09-05 Information processing apparatus with central processing unit and main memory having power saving mode, and power saving controlling method

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000-251221 2000-08-22
JP2000251221 2000-08-22
JP2000251221 2000-08-22
JP2001184981A JP4689087B2 (ja) 2000-08-22 2001-06-19 情報処理装置及び省電力移行制御方法

Publications (3)

Publication Number Publication Date
JP2002140138A true JP2002140138A (ja) 2002-05-17
JP2002140138A5 JP2002140138A5 (ja) 2008-07-31
JP4689087B2 JP4689087B2 (ja) 2011-05-25

Family

ID=26598248

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001184981A Expired - Fee Related JP4689087B2 (ja) 2000-08-22 2001-06-19 情報処理装置及び省電力移行制御方法

Country Status (2)

Country Link
US (2) US7139919B2 (ja)
JP (1) JP4689087B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005011336A (ja) * 2003-05-29 2005-01-13 Matsushita Electric Ind Co Ltd オペレーティングシステム切り替え可能な情報処理装置
CN1300660C (zh) * 2003-12-05 2007-02-14 宏碁股份有限公司 动态管理装置电源的系统及其方法
WO2007046481A1 (ja) * 2005-10-20 2007-04-26 Matsushita Electric Industrial Co., Ltd. メモリ制御装置
JP2014016782A (ja) * 2012-07-09 2014-01-30 Toshiba Corp 情報処理装置およびプログラム

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7028200B2 (en) * 2002-05-15 2006-04-11 Broadcom Corporation Method and apparatus for adaptive power management of memory subsystem
US7356665B2 (en) * 2003-12-17 2008-04-08 International Business Machines Corporation Method and system for machine memory power and availability management in a processing system supporting multiple virtual machines
TWI234110B (en) * 2004-02-05 2005-06-11 Mediatek Inc Method for managing a circuit system during mode-switching procedures
JP2006021407A (ja) * 2004-07-07 2006-01-26 Konica Minolta Business Technologies Inc 画像形成装置および画像形成装置の制御方法
US7450527B2 (en) 2004-11-23 2008-11-11 Nortel Networks Limited Method and apparatus for implementing multiple portals into an Rbridge network
EP1742143B1 (en) * 2005-07-06 2018-11-21 STMicroelectronics Srl Method and system for power consumption management, and corresponding computer program product
US7529956B2 (en) * 2006-07-17 2009-05-05 Microsoft Corporation Granular reduction in power consumption
US8042022B2 (en) 2007-03-08 2011-10-18 Micron Technology, Inc. Method, system, and apparatus for distributed decoding during prolonged refresh
US8689026B2 (en) * 2008-05-20 2014-04-01 Intel Corporation Enhancing power efficiency in a wireless internet card
CN101819459B (zh) * 2010-03-31 2011-08-03 中国人民解放军国防科学技术大学 一种基于异构对象存储系统的功耗控制方法
TWI779444B (zh) * 2020-12-28 2022-10-01 瑞昱半導體股份有限公司 用於同步動態隨機存取記憶體之控制模組及其控制方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62145598A (ja) * 1985-12-20 1987-06-29 Nec Corp 記憶装置
JPH07154515A (ja) * 1993-11-29 1995-06-16 Tec Corp ファクシミリ装置
JP3382337B2 (ja) 1994-02-04 2003-03-04 キヤノン株式会社 情報処理システム及び電子機器及び制御方法
JPH07219885A (ja) 1994-02-04 1995-08-18 Canon Inc 情報処理システム及び電子機器及び制御方法
JP3798476B2 (ja) * 1996-08-30 2006-07-19 株式会社東芝 コンピュータシステムおよびそのシステムにおけるキャッシュメモリのパワーダウン制御方法
US5754557A (en) * 1996-10-10 1998-05-19 Hewlett-Packard Co. Method for refreshing a memory, controlled by a memory controller in a computer system, in a self-refresh mode while scanning the memory controller
EP0855718A1 (en) * 1997-01-28 1998-07-29 Hewlett-Packard Company Memory low power mode control
US6334167B1 (en) * 1998-08-31 2001-12-25 International Business Machines Corporation System and method for memory self-timed refresh for reduced power consumption
US6292869B1 (en) * 1998-08-31 2001-09-18 International Business Machines Corporation System and method for memory scrub during self timed refresh
US6151262A (en) * 1998-10-28 2000-11-21 Texas Instruments Incorporated Apparatus, system and method for control of speed of operation and power consumption of a memory

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005011336A (ja) * 2003-05-29 2005-01-13 Matsushita Electric Ind Co Ltd オペレーティングシステム切り替え可能な情報処理装置
CN1300660C (zh) * 2003-12-05 2007-02-14 宏碁股份有限公司 动态管理装置电源的系统及其方法
WO2007046481A1 (ja) * 2005-10-20 2007-04-26 Matsushita Electric Industrial Co., Ltd. メモリ制御装置
US7885133B2 (en) 2005-10-20 2011-02-08 Panasonic Corporation Memory control device
JP2014016782A (ja) * 2012-07-09 2014-01-30 Toshiba Corp 情報処理装置およびプログラム

Also Published As

Publication number Publication date
US7356717B2 (en) 2008-04-08
US20020026601A1 (en) 2002-02-28
US20070006002A1 (en) 2007-01-04
US7139919B2 (en) 2006-11-21
JP4689087B2 (ja) 2011-05-25

Similar Documents

Publication Publication Date Title
US7356717B2 (en) Information processing apparatus with central processing unit and main memory having power saving mode, and power saving controlling method
US5392437A (en) Method and apparatus for independently stopping and restarting functional units
US7000132B2 (en) Signal-initiated power management method for a pipelined data processor
JP3798476B2 (ja) コンピュータシステムおよびそのシステムにおけるキャッシュメモリのパワーダウン制御方法
US6088807A (en) Computer system with low power mode invoked by halt instruction
US5632037A (en) Microprocessor having power management circuitry with coprocessor support
US5537656A (en) Method and apparatus for a microprocessor to enter and exit a reduced power consumption state
JP2007249986A (ja) ハードウェア制御のパワー管理機能を備えたコンピュータ・システム
JPH11316695A (ja) ス―パ―スカラ―マイクロプロセッサ―の停止点インタ―ラプト発生装置
JP2701752B2 (ja) マイクロプロセッサのクロック供給制御回路
JP4311087B2 (ja) プロセッサおよび例外処理方法
US5970237A (en) Device to assist software emulation of hardware functions
JP3097602B2 (ja) データ処理装置
JP3425888B2 (ja) 省電力回路
JP2000357023A (ja) クロック制御システム
JPH07168734A (ja) マイクロプロセッサの試験方式

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20060414

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20070626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080616

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080616

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100720

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100914

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110209

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110216

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140225

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees