JP3425888B2 - 省電力回路 - Google Patents
省電力回路Info
- Publication number
- JP3425888B2 JP3425888B2 JP08111599A JP8111599A JP3425888B2 JP 3425888 B2 JP3425888 B2 JP 3425888B2 JP 08111599 A JP08111599 A JP 08111599A JP 8111599 A JP8111599 A JP 8111599A JP 3425888 B2 JP3425888 B2 JP 3425888B2
- Authority
- JP
- Japan
- Prior art keywords
- power saving
- cycle
- pci
- bus
- special
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Power Sources (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、各デバイスがＣＰ
Ｕのスペシャルサイクルを認識して各デバイス自身を一
斉に省電力状態に移行させる省電力回路に関する。
Ｕのスペシャルサイクルを認識して各デバイス自身を一
斉に省電力状態に移行させる省電力回路に関する。
【０００２】
【従来の技術】従来のスペシャルサイクルによる省電力
回路の一例が、特開平８−２９７６０７号公報に記載さ
れている。この公報に記載された特殊バスサイクルに応
答してキャッシュメモリを定電力モードに移行させる回
路は、マイクロプロセッサ，メインメモリ，キャッシュ
メモリデバイスがバスで接続されるコンピュータシステ
ムで、バス特殊サイクルを検出する検知手段と、検知手
段でバス特殊サイクルを検知したとき第１の信号をアサ
ートする手段と、第１の信号に応答しキャッシュメモリ
デバイスを低電力モードにおく手段とを備える。
回路の一例が、特開平８−２９７６０７号公報に記載さ
れている。この公報に記載された特殊バスサイクルに応
答してキャッシュメモリを定電力モードに移行させる回
路は、マイクロプロセッサ，メインメモリ，キャッシュ
メモリデバイスがバスで接続されるコンピュータシステ
ムで、バス特殊サイクルを検出する検知手段と、検知手
段でバス特殊サイクルを検知したとき第１の信号をアサ
ートする手段と、第１の信号に応答しキャッシュメモリ
デバイスを低電力モードにおく手段とを備える。
【０００３】クロックを遅くするためマクロプロセッサ
は、システム要求に応答して停止許可アクノリッジ特殊
サイクルを実行する。システムが時間の予め決定された
期間がアイドルであるとき、このシステム要求は、コン
ピュータシステムによりアサートされる。ホルト命令が
実行されるとき、ホルト特殊サイクルは、マイクロプロ
セッサにより発生される。停止許可アクノリッジおよび
ホルト特殊サイクルは、マイクロプロセッサを停電力状
態におく。チップ選択入力がデアサートされる間、同期
ＳＲＡＭを低電力モードにおくために、そのアドレスス
トローブ入力は、アサートされる。非同期のＳＲＡＭ用
には、そのチップ選択入力のデアサートがＳＲＡＭを低
電力モードに移行させる。
は、システム要求に応答して停止許可アクノリッジ特殊
サイクルを実行する。システムが時間の予め決定された
期間がアイドルであるとき、このシステム要求は、コン
ピュータシステムによりアサートされる。ホルト命令が
実行されるとき、ホルト特殊サイクルは、マイクロプロ
セッサにより発生される。停止許可アクノリッジおよび
ホルト特殊サイクルは、マイクロプロセッサを停電力状
態におく。チップ選択入力がデアサートされる間、同期
ＳＲＡＭを低電力モードにおくために、そのアドレスス
トローブ入力は、アサートされる。非同期のＳＲＡＭ用
には、そのチップ選択入力のデアサートがＳＲＡＭを低
電力モードに移行させる。
【０００４】これはＣＰＵと密接して動作するＬ２の省
電力のみに着目したもので、基本的には、スペシャルサ
イクルが発行されたときにＬ２キャッシュの省電力化を
はかるものである。
電力のみに着目したもので、基本的には、スペシャルサ
イクルが発行されたときにＬ２キャッシュの省電力化を
はかるものである。
【０００５】
【発明が解決しようとする課題】しかしながら、特開平
８−２９７６０７号公報に記載の特殊バスサイクルに応
答してキャッシュメモリを定電力モードに移行させる回
路は、スペシャルサイクルで省電力状態に移行させるの
をＬ２キャッシュのみに制限しているという点で制限が
あった。これはＰＣＩなど他のデバイスは、従来型のア
イドル状態検出による省電力への移行によるものだけで
まかなうという視点でとらえられており、スペシャルサ
イクルが汎用バスにも通知されているという視点での発
明では無いためである。
８−２９７６０７号公報に記載の特殊バスサイクルに応
答してキャッシュメモリを定電力モードに移行させる回
路は、スペシャルサイクルで省電力状態に移行させるの
をＬ２キャッシュのみに制限しているという点で制限が
あった。これはＰＣＩなど他のデバイスは、従来型のア
イドル状態検出による省電力への移行によるものだけで
まかなうという視点でとらえられており、スペシャルサ
イクルが汎用バスにも通知されているという視点での発
明では無いためである。
【０００６】さらにまた、省電力回路として、その時点
で使用していないデバイスをＩ／Ｏレジスタなどを用い
て個別に省電力状態に移行させるという技術があった。
この従来技術は、デバイスの個別制御をおこなうため、
例えばサスペンド／レジュームのように全デバイスを省
電力状態に移行させる場合でも個別に設定をおこなう必
要があり、ＡＰＭ ＢＩＯＳなどソフトウェアの助けを
借りなければＯＳが実行することはできなかった。
で使用していないデバイスをＩ／Ｏレジスタなどを用い
て個別に省電力状態に移行させるという技術があった。
この従来技術は、デバイスの個別制御をおこなうため、
例えばサスペンド／レジュームのように全デバイスを省
電力状態に移行させる場合でも個別に設定をおこなう必
要があり、ＡＰＭ ＢＩＯＳなどソフトウェアの助けを
借りなければＯＳが実行することはできなかった。
【０００７】本発明の目的は、ＣＰＵのスペシャルサイ
クルが汎用バスにも通知されることを利用して各デバイ
スがそのスペシャルサイクルを認識してそのデバイス自
身を一斉に省電力状態に移行させる省電力回路を提供す
ることにある。
クルが汎用バスにも通知されることを利用して各デバイ
スがそのスペシャルサイクルを認識してそのデバイス自
身を一斉に省電力状態に移行させる省電力回路を提供す
ることにある。
【０００８】
【課題を解決するための手段】本発明の省電力回路は、
ホルト状態に移行したことを各デバイスに通知するため
の第１のスペシャルサイクルを生成しホストバスへ出力
するＣＰＵと、前記ホストバスを介して前記第１のスペ
シャルサイクルを取得し、前記第１のスペシャルサイク
ルをＰＣＩバスプロトコルに基づいた第２のスペシャル
サイクルに変換しＰＣＩバスへ出力するバスブリッジ手
段と、前記ＰＣＩバスを介して前記第２のスペシャルサ
イクルを取得し、前記第２のスペシャルバスサイクルに
より省電力状態に移行する動作を決定し、同時に前記省
電力状態にできる複数個のＰＣＩデバイスを備える省電
力回路であって、前記ＰＣＩデバイスは、前記ＰＣＩバ
スから前記第２のスペシャルサイクルを取得し、前記第
２のスペシャルサイクルをインターフェースするＰＣＩ
インターフェース回路と、前記ＰＣＩインターフェース
回路から送られてきた前記第２のスペシャルサイクルを
取得し、取得した前記第２のスペシャルサイクルが省電
力状態にするものであるか否かを判断し、前記省電力状
態であるとき指示するサイクルデコーダと、予めどこを
どのように前記省電力状態にするかの情報を複数種類格
納するレジスタと、前記指示を取得すると前記レジスタ
から前記省電力状態の情報を取得し、ＰＣＩデバイスに
内蔵されているデバイスおよび接続されているデバイス
を前記情報にもとづき前記省電力状態にするＰＭ制御回
路とを備えることを特徴とする。
ホルト状態に移行したことを各デバイスに通知するため
の第１のスペシャルサイクルを生成しホストバスへ出力
するＣＰＵと、前記ホストバスを介して前記第１のスペ
シャルサイクルを取得し、前記第１のスペシャルサイク
ルをＰＣＩバスプロトコルに基づいた第２のスペシャル
サイクルに変換しＰＣＩバスへ出力するバスブリッジ手
段と、前記ＰＣＩバスを介して前記第２のスペシャルサ
イクルを取得し、前記第２のスペシャルバスサイクルに
より省電力状態に移行する動作を決定し、同時に前記省
電力状態にできる複数個のＰＣＩデバイスを備える省電
力回路であって、前記ＰＣＩデバイスは、前記ＰＣＩバ
スから前記第２のスペシャルサイクルを取得し、前記第
２のスペシャルサイクルをインターフェースするＰＣＩ
インターフェース回路と、前記ＰＣＩインターフェース
回路から送られてきた前記第２のスペシャルサイクルを
取得し、取得した前記第２のスペシャルサイクルが省電
力状態にするものであるか否かを判断し、前記省電力状
態であるとき指示するサイクルデコーダと、予めどこを
どのように前記省電力状態にするかの情報を複数種類格
納するレジスタと、前記指示を取得すると前記レジスタ
から前記省電力状態の情報を取得し、ＰＣＩデバイスに
内蔵されているデバイスおよび接続されているデバイス
を前記情報にもとづき前記省電力状態にするＰＭ制御回
路とを備えることを特徴とする。
【０００９】
【発明の実施の形態】本発明による省電力回路は、パー
ソナルコンピュータ全体の消費電力を低減するために各
デバイスを別々に省電力状態に移行させていたものをそ
のデバイスが同じバスに接続されていることを用いて一
斉にその省電力状態に移行させることで効率化をはかる
ものである。
ソナルコンピュータ全体の消費電力を低減するために各
デバイスを別々に省電力状態に移行させていたものをそ
のデバイスが同じバスに接続されていることを用いて一
斉にその省電力状態に移行させることで効率化をはかる
ものである。
【００１０】本発明の実施例の構成を図１を参照して詳
細に説明する。図１は、本発明の省電力回路の構成を表
すブロック図である。省電力回路は、図１に示すように
自分がホルト状態に移行したことをインターフェースす
るデバイスに通知するためのスペシャルサイクルを生成
するＣＰＵ１０と、Ｈｏｓｔバスを介してＣＰＵ１０の
生成するバスサイクルが立ち上がる汎用的なバスであ
り、スペシャルサイクルをＰＣＩバスプロトコルに基づ
いたスペシャルサイクルに変換する機能をもつバスブリ
ッジと呼ばれるデバイスであるＨｏｓｔ−ｔｏ−ＰＣＩ
Ｂｒｉｄｇｅ１２と、ＰＣＩバスを介してＰＣＩのバ
スサイクルまたはスペシャルサイクルを取得し、ＰＣＩ
バスサイクルに反応して自身を省電力状態に移行させる
など、その動作を決定する通常のＰＣＩデバイスに相当
するＰＣＩデバイス１４を備える。またＣＰＵがその実
行する命令を記憶したり、データの読み出し／書き込み
といった処理をおこなうことのできる部分を主記憶（Ｍ
ａｉｎ Ｍｅｍｏｒｙ）というが、それ以外の各デバイ
スが同等の機能を実現するためのメモリである例えば表
示メモリなどに相当するメモリでＰＣＩデバイス１４に
接続するローカルメモリ１６とを備える。
細に説明する。図１は、本発明の省電力回路の構成を表
すブロック図である。省電力回路は、図１に示すように
自分がホルト状態に移行したことをインターフェースす
るデバイスに通知するためのスペシャルサイクルを生成
するＣＰＵ１０と、Ｈｏｓｔバスを介してＣＰＵ１０の
生成するバスサイクルが立ち上がる汎用的なバスであ
り、スペシャルサイクルをＰＣＩバスプロトコルに基づ
いたスペシャルサイクルに変換する機能をもつバスブリ
ッジと呼ばれるデバイスであるＨｏｓｔ−ｔｏ−ＰＣＩ
Ｂｒｉｄｇｅ１２と、ＰＣＩバスを介してＰＣＩのバ
スサイクルまたはスペシャルサイクルを取得し、ＰＣＩ
バスサイクルに反応して自身を省電力状態に移行させる
など、その動作を決定する通常のＰＣＩデバイスに相当
するＰＣＩデバイス１４を備える。またＣＰＵがその実
行する命令を記憶したり、データの読み出し／書き込み
といった処理をおこなうことのできる部分を主記憶（Ｍ
ａｉｎ Ｍｅｍｏｒｙ）というが、それ以外の各デバイ
スが同等の機能を実現するためのメモリである例えば表
示メモリなどに相当するメモリでＰＣＩデバイス１４に
接続するローカルメモリ１６とを備える。
【００１１】ＰＣＩデバイス１４は、ＰＣＩバスを介し
てＰＣＩバスサイクルをやり取りし、ＰＣＩバスのタイ
ミング信号などを生成するＰＣＩインターフェース１８
と、ＰＣＩインターフェース１８から渡されたＰＣＩバ
スサイクルの情報をデコードし、ＰＣＩバスサイクルが
自回路に対するアクセスであるかどうかを判断し、そう
であれば内部の各制御回路に適当な処理をおこなうよう
通知するサイクルデコーダ２０と、ＰＣＩデバイス１４
が制御下に置いているメモリ（ここでは表示メモリで通
常はＤＲＡＭが使用される）であるローカルメモリ１６
の制御部であり、サイクルデコーダ２０からの指示を取
得し、メモリ制御に必要な各種信号を生成し、データの
授受をおこなうローカルメモリ制御回路２２と、何段階
かの省電力状態を格納するレジスタ２４と、ＰＣＩデバ
イス１４全体の省電力機能を管理する部分であり、何段
階か用意された省電力状態のなかからレジスタ２４に設
定される値によりどの状態に移行するかを決定し、その
状態に移行するために必要な処理をおこなうよう各制御
部に通知する処理をおこなうＰＭ制御回路２６とを有す
る。
てＰＣＩバスサイクルをやり取りし、ＰＣＩバスのタイ
ミング信号などを生成するＰＣＩインターフェース１８
と、ＰＣＩインターフェース１８から渡されたＰＣＩバ
スサイクルの情報をデコードし、ＰＣＩバスサイクルが
自回路に対するアクセスであるかどうかを判断し、そう
であれば内部の各制御回路に適当な処理をおこなうよう
通知するサイクルデコーダ２０と、ＰＣＩデバイス１４
が制御下に置いているメモリ（ここでは表示メモリで通
常はＤＲＡＭが使用される）であるローカルメモリ１６
の制御部であり、サイクルデコーダ２０からの指示を取
得し、メモリ制御に必要な各種信号を生成し、データの
授受をおこなうローカルメモリ制御回路２２と、何段階
かの省電力状態を格納するレジスタ２４と、ＰＣＩデバ
イス１４全体の省電力機能を管理する部分であり、何段
階か用意された省電力状態のなかからレジスタ２４に設
定される値によりどの状態に移行するかを決定し、その
状態に移行するために必要な処理をおこなうよう各制御
部に通知する処理をおこなうＰＭ制御回路２６とを有す
る。
【００１２】次に、本発明の実施例の動作を説明する。
ＣＰＵ１０は、命令を実行した演算などの結果を外部デ
バイスなどに通知するためバスサイクルを発生する。Ｃ
ＰＵ１０によって生成されたバスサイクルは、ＨＯＳＴ
−ｔｏ−ＰＣＩ Ｂｒｉｄｇｅ１２によってＰＣＩのバ
スサイクルに変換されＰＣＩバス上に起動される。ＰＣ
Ｉデバイス１４は、ＰＣＩバス上に起動されたバスサイ
クルが自分に対するものであるかどうかを判断する必要
があるのでＰＣＩインターフェース回路１８でそのバス
サイクルを受け取る。ＰＣＩデバイス１４は、ＰＣＩイ
ンターフェース回路１８からサイクルデコーダ２０へバ
スサイクルを渡す。
ＣＰＵ１０は、命令を実行した演算などの結果を外部デ
バイスなどに通知するためバスサイクルを発生する。Ｃ
ＰＵ１０によって生成されたバスサイクルは、ＨＯＳＴ
−ｔｏ−ＰＣＩ Ｂｒｉｄｇｅ１２によってＰＣＩのバ
スサイクルに変換されＰＣＩバス上に起動される。ＰＣ
Ｉデバイス１４は、ＰＣＩバス上に起動されたバスサイ
クルが自分に対するものであるかどうかを判断する必要
があるのでＰＣＩインターフェース回路１８でそのバス
サイクルを受け取る。ＰＣＩデバイス１４は、ＰＣＩイ
ンターフェース回路１８からサイクルデコーダ２０へバ
スサイクルを渡す。
【００１３】サイクルデコーダ２０は、ＰＣＩバス上で
起動されているサイクルが自分自身に対するものである
かどうか判断する。自分に対するもので無い場合、サイ
クルデコーダ２０はＰＣＩインターフェース回路１８に
通知せずそのサイクルには反応しない。自分自身に対す
るサイクルである場合、サイクルデコーダ２０はＰＣＩ
インターフェース回路１６に自身へのアクセスであるこ
とを伝える。ＰＣＩインターフェース回路１６は、ＰＣ
Ｉバスに必要な信号を生成する。サイクルデコーダ２０
は、さらにどの部分へのアクセスであるのかを判断す
る。例えばローカルメモリへのアクセスであればローカ
ルメモリ制御回路２２へ、レジスタ２４へのアクセスで
あればレジスタ２４に通知する。
起動されているサイクルが自分自身に対するものである
かどうか判断する。自分に対するもので無い場合、サイ
クルデコーダ２０はＰＣＩインターフェース回路１８に
通知せずそのサイクルには反応しない。自分自身に対す
るサイクルである場合、サイクルデコーダ２０はＰＣＩ
インターフェース回路１６に自身へのアクセスであるこ
とを伝える。ＰＣＩインターフェース回路１６は、ＰＣ
Ｉバスに必要な信号を生成する。サイクルデコーダ２０
は、さらにどの部分へのアクセスであるのかを判断す
る。例えばローカルメモリへのアクセスであればローカ
ルメモリ制御回路２２へ、レジスタ２４へのアクセスで
あればレジスタ２４に通知する。
【００１４】ＰＭ制御回路２６は、ＰＣＩデバイス１４
に設けられている何段階かの省電力状態への移行を管理
する。実際にどの状態に移行するかまたは移行するのは
いつかなどは、レジスタ２４に設定された値によって制
御する。またＰＭ制御回路２６は、省電力状態に移行し
たときにローカルメモリ１６の消費電力を少なくするた
め、ローカルメモリ制御回路２２に省電力状態へ移行す
ることを通知する。さらに現在のシステムは、ローカル
メモリ１６としてＳＤＲＡＭなどが使用されているの
で、ローカルメモリ制御回路２２が省電力状態への移行
を通知されたときにおこなわれる処理としてはＳＤＲＡ
Ｍにセルフリフレシュコマンドを発行しローカルメモリ
制御回路２２自身の動作は停止するなどが想定される。
に設けられている何段階かの省電力状態への移行を管理
する。実際にどの状態に移行するかまたは移行するのは
いつかなどは、レジスタ２４に設定された値によって制
御する。またＰＭ制御回路２６は、省電力状態に移行し
たときにローカルメモリ１６の消費電力を少なくするた
め、ローカルメモリ制御回路２２に省電力状態へ移行す
ることを通知する。さらに現在のシステムは、ローカル
メモリ１６としてＳＤＲＡＭなどが使用されているの
で、ローカルメモリ制御回路２２が省電力状態への移行
を通知されたときにおこなわれる処理としてはＳＤＲＡ
Ｍにセルフリフレシュコマンドを発行しローカルメモリ
制御回路２２自身の動作は停止するなどが想定される。
【００１５】さて、ここでパーソナルコンピュータが省
電力状態に移行する場面を考える。現在パーソナルコン
ピュータで多く使用されているオペレーティングシステ
ム（以下ＯＳ）は、装置がアイドル状態であると判断す
るとＣＰＵ１０にホルト命令（動作を停止するといった
意味の命令）を実行させる。ここで特に現在使用されて
いるメジャーなＣＰＵであるＩｎｔｅｌ社のＣＰＵは、
ホルト命令実行時に消費電力を大幅に低減する機能を備
えている。このＣＰＵと本願発明の省電力回路とを組み
合わせることは、非常に有効な省電力の手段となる。
電力状態に移行する場面を考える。現在パーソナルコン
ピュータで多く使用されているオペレーティングシステ
ム（以下ＯＳ）は、装置がアイドル状態であると判断す
るとＣＰＵ１０にホルト命令（動作を停止するといった
意味の命令）を実行させる。ここで特に現在使用されて
いるメジャーなＣＰＵであるＩｎｔｅｌ社のＣＰＵは、
ホルト命令実行時に消費電力を大幅に低減する機能を備
えている。このＣＰＵと本願発明の省電力回路とを組み
合わせることは、非常に有効な省電力の手段となる。
【００１６】ホルト命令を実行するとＣＰＵ１０は、ス
ペシャルサイクルを生成してＣＰＵ１０がホルト状態に
入ったことを外部デバイスに通知する。ＣＰＵ１０が生
成したスペシャルサイクルは、Ｈｏｓｔ−ｔｏ−ＰＣＩ
Ｂｒｉｄｇｅ１４によってＰＣＩバスプロトコルに基
づいたＰＣＩのスペシャルサイクルに変換されＰＣＩバ
ス上に通知される。ＰＣＩデバイス１４は、上述のよう
な手続きに基づいてそのサイクルを受け、サイクルデコ
ーダ２０でそのサイクルをデコードする。サイクルデコ
ーダ２０は、そのサイクルが、スペシャルサイクルであ
ることを認識するとＰＭ制御回路２６に通知する。ＰＭ
制御回路２６は、レジスタ２４から設定されている移行
すべき電力状態への移行を開始する。
ペシャルサイクルを生成してＣＰＵ１０がホルト状態に
入ったことを外部デバイスに通知する。ＣＰＵ１０が生
成したスペシャルサイクルは、Ｈｏｓｔ−ｔｏ−ＰＣＩ
Ｂｒｉｄｇｅ１４によってＰＣＩバスプロトコルに基
づいたＰＣＩのスペシャルサイクルに変換されＰＣＩバ
ス上に通知される。ＰＣＩデバイス１４は、上述のよう
な手続きに基づいてそのサイクルを受け、サイクルデコ
ーダ２０でそのサイクルをデコードする。サイクルデコ
ーダ２０は、そのサイクルが、スペシャルサイクルであ
ることを認識するとＰＭ制御回路２６に通知する。ＰＭ
制御回路２６は、レジスタ２４から設定されている移行
すべき電力状態への移行を開始する。
【００１７】本実施例では、ローカルメモリ制御回路２
２に対して、セルフリフレッシュコマンドを発行するよ
う要求し、ローカルメモリ制御回路２２の処理終了を待
ち、その後省電力状態に移行する。また本実施例は、Ｐ
ＣＩデバイス１４のみを解説しているが、実際のパーソ
ナルコンピュータでは最低でも数個のＰＣＩデバイスを
持ち、これらが同時に省電力に移行することが可能であ
る。これにより、複数のデバイスの消費電力を同時に抑
えることができる。
２に対して、セルフリフレッシュコマンドを発行するよ
う要求し、ローカルメモリ制御回路２２の処理終了を待
ち、その後省電力状態に移行する。また本実施例は、Ｐ
ＣＩデバイス１４のみを解説しているが、実際のパーソ
ナルコンピュータでは最低でも数個のＰＣＩデバイスを
持ち、これらが同時に省電力に移行することが可能であ
る。これにより、複数のデバイスの消費電力を同時に抑
えることができる。
【００１８】次に、本発明の他の実施例の構成を図２を
参照し詳細に説明する。図２は、本発明の省電力回路の
他の実施例の構成を表すブロック図である。ＰＣＩデバ
イス１４は、ローカルメモリ制御回路２２とレジスタ２
４の間に演算回路２８を入れる。グラフィックデバイス
などの場合、レジスタ２４に演算に必要なデータを書き
込みスタートさせることで処理を内蔵の演算回路２８に
させてＣＰＵ１０はホルト命令で待つという状態が想定
できる。このような場合にＰＣＩデバイスが省電力状態
に落ちるのは好ましくない。これを防ぐために演算回路
２８から動作中であることを表す信号を取り出し、サイ
クルデコーダ２０からの通知される省電力状態への移行
を示す信号をマスクすることによって強制的な移行を制
限することができる。
参照し詳細に説明する。図２は、本発明の省電力回路の
他の実施例の構成を表すブロック図である。ＰＣＩデバ
イス１４は、ローカルメモリ制御回路２２とレジスタ２
４の間に演算回路２８を入れる。グラフィックデバイス
などの場合、レジスタ２４に演算に必要なデータを書き
込みスタートさせることで処理を内蔵の演算回路２８に
させてＣＰＵ１０はホルト命令で待つという状態が想定
できる。このような場合にＰＣＩデバイスが省電力状態
に落ちるのは好ましくない。これを防ぐために演算回路
２８から動作中であることを表す信号を取り出し、サイ
クルデコーダ２０からの通知される省電力状態への移行
を示す信号をマスクすることによって強制的な移行を制
限することができる。
【００１９】
【発明の効果】本発明の省電力回路は、基本的にＣＰＵ
が停止するので特に他の信号の監視をおこなわなくとも
良いという効果がある。また、他のデバイスの監視をし
てより高度なシステムを作製することも可能である。さ
らに省電力回路は、ＰＣＩデバイス全体といった機能的
に全く共通点のない各デバイスを同時に省電力状態に移
行できる。さらに省電力回路は、全てのデバイスについ
て同時に省電力化がおこなえるため、システム全体の消
費電力の低減が顕著となる。
が停止するので特に他の信号の監視をおこなわなくとも
良いという効果がある。また、他のデバイスの監視をし
てより高度なシステムを作製することも可能である。さ
らに省電力回路は、ＰＣＩデバイス全体といった機能的
に全く共通点のない各デバイスを同時に省電力状態に移
行できる。さらに省電力回路は、全てのデバイスについ
て同時に省電力化がおこなえるため、システム全体の消
費電力の低減が顕著となる。
【図１】本発明の省電力回路の構成を表すブロック図で
ある。
ある。
【図２】本発明の省電力回路の他の実施例の構成を表す
ブロック図である。
ブロック図である。
１０ ＣＰＵ
１２ Ｈｏｓｔ−ｔｏ−ＰＣＩ Ｂｒｉｄｇｅ
１４ ＰＣＩデバイス
１６ ローカルメモリ
１８ ＰＣＩインターフェース
２０ サイクルデコード
２２ ローカルメモリ制御回路
２４ レジスタ
２６ ＰＭ制御回路
２８ 演算回路
Claims (3)
- 【請求項１】ホルト状態に移行したことを各デバイスに
通知するための第１のスペシャルサイクルを生成しホス
トバスへ出力するＣＰＵと、 前記ホストバスを介して前記第１のスペシャルサイクル
を取得し、前記第１のスペシャルサイクルをＰＣＩバス
プロトコルに基づいた第２のスペシャルサイクルに変換
しＰＣＩバスへ出力するバスブリッジ手段と、 前記ＰＣＩバスを介して前記第２のスペシャルサイクル
を取得し、前記第２のスペシャルバスサイクルにより省
電力状態に移行する動作を決定し、同時に前記省電力状
態にできる複数個のＰＣＩデバイスを備える省電力回路
であって、 前記ＰＣＩデバイスは、 前記ＰＣＩバスから前記第２のスペシャルサイクルを取
得し、前記第２のスペシャルサイクルをインターフェー
スするＰＣＩインターフェース回路と、前記ＰＣＩイン
ターフェース回路から送られてきた前記第２のスペシャ
ルサイクルを取得し、取得した前記第２のスペシャルサ
イクルが省電力状態にするものであるか否かを判断し、
前記省電力状態であるとき指示するサイクルデコーダ
と、 予めどこをどのように前記省電力状態にするかの情報を
複数種類格納するレジスタと、 前記指示を取得すると前記レジスタから前記省電力状態
の情報を取得し、ＰＣＩデバイスに内蔵されているデバ
イスおよび接続されているデバイスを前記情報にもとづ
き前記省電力状態にするＰＭ制御回路と、を備えること
を特徴とする省電力回路。 - 【請求項２】前記ＣＰＵから前記ホルト状態に移行した
ときに出力される前記第１のスペシャルサイクルは、前
記ＣＰＵ上で動作しているオペレーティングシステムに
より出力されることを特徴とする請求項１に記載の省電
力回路。 - 【請求項３】省電力機能が付加された前記ＣＰＵと、前
記省電力回路とを組み合わせることが可能であることを
特徴とする請求項２に記載の省電力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08111599A JP3425888B2 (ja) | 1999-03-25 | 1999-03-25 | 省電力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08111599A JP3425888B2 (ja) | 1999-03-25 | 1999-03-25 | 省電力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000276265A JP2000276265A (ja) | 2000-10-06 |
| JP3425888B2 true JP3425888B2 (ja) | 2003-07-14 |
Family
ID=13737390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08111599A Expired - Fee Related JP3425888B2 (ja) | 1999-03-25 | 1999-03-25 | 省電力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3425888B2 (ja) |
-
1999
- 1999-03-25 JP JP08111599A patent/JP3425888B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000276265A (ja) | 2000-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3798476B2 (ja) | コンピュータシステムおよびそのシステムにおけるキャッシュメモリのパワーダウン制御方法 | |
| US5634131A (en) | Method and apparatus for independently stopping and restarting functional units | |
| US5721935A (en) | Apparatus and method for entering low power mode in a computer system | |
| US5740454A (en) | Circuit for setting computer system bus signals to predetermined states in low power mode | |
| US7506192B2 (en) | Method and apparatus for adaptive power management of memory subsystem | |
| US5586332A (en) | Power management for low power processors through the use of auto clock-throttling | |
| JP3105223B2 (ja) | マイクロコンピュータ，マイクロプロセッサおよびコア・プロセッサ集積回路用デバッグ周辺装置 | |
| JP3701910B2 (ja) | スリープ状態への移行 | |
| EP1653331B1 (en) | An apparatus and method for entering and exiting low power mode | |
| US7000132B2 (en) | Signal-initiated power management method for a pipelined data processor | |
| US7093153B1 (en) | Method and apparatus for lowering bus clock frequency in a complex integrated data processing system | |
| US6405320B1 (en) | Computer system performing machine specific tasks before going to a low power state | |
| JP2007520769A (ja) | モニタメモリ待機を用いたキューされたロック | |
| US5796992A (en) | Circuit for switching between synchronous and asynchronous memory refresh cycles in low power mode | |
| US20130073765A1 (en) | Semiconductor device and data processor | |
| JPH0543151B2 (ja) | ||
| JP4689087B2 (ja) | 情報処理装置及び省電力移行制御方法 | |
| JP3880331B2 (ja) | セルリフレッシュ可能なメモリ・デバイスの内容を保存する方法およびリフレッシュ制御回路 | |
| EP1237066B1 (en) | Microprocessor with hardware controlled power management and selectable input/output control pins and method therfor | |
| JP3425888B2 (ja) | 省電力回路 | |
| JP2001092661A (ja) | データ処理装置 | |
| US20070234098A1 (en) | Self-timed clock-controlled wait states | |
| JP2636074B2 (ja) | マイクロプロセッサ | |
| JPS6258348A (ja) | メモリコントロ−ル集積回路 | |
| JP2003029966A (ja) | データ処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090509 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100509 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110509 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110509 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120509 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120509 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120509 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120509 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120509 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120509 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120509 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |