JPH0543151B2 - - Google Patents
Info
- Publication number
- JPH0543151B2 JPH0543151B2 JP60184723A JP18472385A JPH0543151B2 JP H0543151 B2 JPH0543151 B2 JP H0543151B2 JP 60184723 A JP60184723 A JP 60184723A JP 18472385 A JP18472385 A JP 18472385A JP H0543151 B2 JPH0543151 B2 JP H0543151B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- access
- output device
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000011084 recovery Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 238000006731 degradation reaction Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 101150052012 PPP1R14B gene Proteins 0.000 description 1
- 101100013829 Zea mays PHI1 gene Proteins 0.000 description 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Information Transfer Systems (AREA)
- Microcomputers (AREA)
Description
〔産業上の利用分野〕
本発明はマイクロプロセツサに関し、特にマイ
クロプロセツサによる入出力制御ICのアクセス
制御に関する。 〔従来の技術〕 従来、マイクロプロセツサが通信制御用ICや
磁気デイスク制御用ICといつた入出力制御ICを
アクセスする場合には、入出力命令を用いて行な
つており、命令で連続して同一の入出力制御IC
をアクセスする場合にもプロセツサの動作周波数
が低く、かつ命令のフエツチ動作が必ず入出力ア
クセスの間に入るため、入出力制御ICのリカバ
リー時間、つまり次のアクセスが開始されるまで
に空けなければならない時間が問題になることは
なかつた。 第7図は従来のマイクロプロセツサが入出力命
令を連続して実行した場合の外部アクセスに関す
るタイミング・チヤートである。ストローブ信号
DSは、データをリードあるいはライトするため
の信号であり、アクテイブの間はアクセス時間を
表わし、インアクテイブになつてからふたたびそ
の入出力制御ICをアクセスするためにアクテイ
ブたなるまでがリカバリー時間となる。 〔発明が解決しようとする問題点〕 現在、LSIの集積度が向上する中で、マイクロ
プロセツサの性能、機能もミニ・コンピユータや
中型汎用コンピユータにせまるものがある。特
に、素子技術の面では動作周波数の向上、アーキ
テクチヤの面ではパイプライン構造の導入などが
あげられる。 アーキテクチヤ面での性能向上に伴い、外部を
アクセスする比率、いわゆるバス・アクセス率が
非常に高くなる。つまり、パイプライン構造のた
め、逐次的に処理されていた命令フエツチ、命令
デコード、オペランドアクセス、命令実行といつ
た処理が並行して実行されることになる。従つて
オペランドのアクセスも、命令実行レベルにある
命令以降の命令に必要なオペランドの読出しが行
なわれたり、命令実行レベルで終了した命令に含
まれていたオペランドの書込みが行なわれること
になる。 このため、同一入出力制御ICに対して入出力
命令が連続して実行される場合には、入出力制御
ICに対するアクセスのためのバス・サイクルが
連続して発生する場合がありうることになり、リ
カバリー時間を保障できないという問題が出てく
る。 これを解決する手段として、入出力命令を連続
して実行しないようにソフトウエアを作成する方
式があげられる。ところが、この方式ではそのマ
イクロプロセツサのパイプライン構造、命令の並
行実行の程度、クロツク周波数や入出力制御IC
のリカバリー時間といつたハードウエア上の要素
も考慮しなければならない。従つて、ソフトウエ
ア開発者に対する負担が大きくなり、さらに上記
のハードウエア上の要素の異なつた別のシステム
では同一プログラムが動作しないということが考
えられる。種々のシステムで動作させるために、
入出力命令間に十分な時間をとるようなソフトウ
エアを作成したとしても、リカバリー時間を多く
必要としないシステムではその性能を十分に発揮
できないことになる。 以上述べたようにソフトウエアでリカバリー時
間を確保する方式には欠点が多くある。 もう一つの解決手段としては、ハードウエアで
入出力のためのアクセスの際に常にリカバリー時
間確保の時間を挿入する方法がある。この方式で
は、入出力のためのアクセスが連続しない場合に
は不必要な時間を要することになり、性能低下の
原因となつてしまうという欠点がある。 〔問題点を解決するための手段〕 本発明のバス・ステート制御回路は、アクセス
を要求する信号が主記憶装置に対するものか入出
力装置に対するものかを示す信号を入力し、アク
セスが主記憶装置に対するものであつたか、入出
力装置に対するものであつたかを一定時間の間記
憶しておく記憶手段と、入出力装置に対するアク
セス要求が来た時点で、前記記憶手段が、以前の
アクセスが入出力装置に対するものであつたこと
を保持している場合には所定の時間間隔を経てか
らアクセスを開始し、前記記憶手段が以前のアク
セスが主記憶装置に対するものであつたかあるい
は入出力装置に対するものであつたが前記の一定
時間を経過してしまつたことを保持している場合
には直ちにアクセスを開始する手段を備えたこと
を特徴とする。 このように、入出力のためのバス・サイクルが
連続した場合のみ後のバス・サイクルの開始を遅
延するだけでマイクロプロセツサの性能低下を必
要最小限にとどめるだけで入出力制御ICのリカ
バリー時間を確保できる。 〔実施例〕 次に、本発明の実施例について図面を参照して
説明する。 第1図は本発明のバス・ステート制御回路の一
実施例(2相クロツク方式)の構成図、第2図は
その状態遷移図、第3図〜第6図はタイムチヤー
トである。 Dフリツプフロツプ102〜107は第1のク
ロツク信号PHI1をクロツク信号とするDフリツ
プフロツプで、各出力TI,T1,T2,T3,
TRが現在のバスステートを表わしている。ここ
で、各出力TI,T1,T2,T3,TRはそれぞ
れアイドルの状態、第1の状態、第2の状態、第
3の状態、リカバリータイム確保のための状態を
示している。Dフリツプフロツプ108〜113
は第2のクロツク信号PHI2をクロツク信号と
し、現在の状態TI,T1,T2,T3,TRを遅
延させるためのDフリツプフロツプである。Dフ
リツプフロツプ114,115はI/Oアクセス
信号IOACを1クロツク分だけ遅延させた信号
PIOACを出力する。組合せ論理回路101は、
現在のバスステートの状態TI,T1,T2,T
3,TRを遅延させた信号と、アクセス要求を示
すアクセス要求信号ACREQと、アクセス要求信
号ACREQがアクテイブの際にそれが入出力に関
するものであることを示すI/Oアクセス信号
IOACと、I/Oアクセス信号IOACを1クロツ
ク分遅延させた信号PIOACと、アクセスサイク
ルのひき延ばしを要求するウエート信号WAIT
を入力して次のバスステートを決定する。次表1
は組合せ論理回路101の真理値表である。
クロプロセツサによる入出力制御ICのアクセス
制御に関する。 〔従来の技術〕 従来、マイクロプロセツサが通信制御用ICや
磁気デイスク制御用ICといつた入出力制御ICを
アクセスする場合には、入出力命令を用いて行な
つており、命令で連続して同一の入出力制御IC
をアクセスする場合にもプロセツサの動作周波数
が低く、かつ命令のフエツチ動作が必ず入出力ア
クセスの間に入るため、入出力制御ICのリカバ
リー時間、つまり次のアクセスが開始されるまで
に空けなければならない時間が問題になることは
なかつた。 第7図は従来のマイクロプロセツサが入出力命
令を連続して実行した場合の外部アクセスに関す
るタイミング・チヤートである。ストローブ信号
DSは、データをリードあるいはライトするため
の信号であり、アクテイブの間はアクセス時間を
表わし、インアクテイブになつてからふたたびそ
の入出力制御ICをアクセスするためにアクテイ
ブたなるまでがリカバリー時間となる。 〔発明が解決しようとする問題点〕 現在、LSIの集積度が向上する中で、マイクロ
プロセツサの性能、機能もミニ・コンピユータや
中型汎用コンピユータにせまるものがある。特
に、素子技術の面では動作周波数の向上、アーキ
テクチヤの面ではパイプライン構造の導入などが
あげられる。 アーキテクチヤ面での性能向上に伴い、外部を
アクセスする比率、いわゆるバス・アクセス率が
非常に高くなる。つまり、パイプライン構造のた
め、逐次的に処理されていた命令フエツチ、命令
デコード、オペランドアクセス、命令実行といつ
た処理が並行して実行されることになる。従つて
オペランドのアクセスも、命令実行レベルにある
命令以降の命令に必要なオペランドの読出しが行
なわれたり、命令実行レベルで終了した命令に含
まれていたオペランドの書込みが行なわれること
になる。 このため、同一入出力制御ICに対して入出力
命令が連続して実行される場合には、入出力制御
ICに対するアクセスのためのバス・サイクルが
連続して発生する場合がありうることになり、リ
カバリー時間を保障できないという問題が出てく
る。 これを解決する手段として、入出力命令を連続
して実行しないようにソフトウエアを作成する方
式があげられる。ところが、この方式ではそのマ
イクロプロセツサのパイプライン構造、命令の並
行実行の程度、クロツク周波数や入出力制御IC
のリカバリー時間といつたハードウエア上の要素
も考慮しなければならない。従つて、ソフトウエ
ア開発者に対する負担が大きくなり、さらに上記
のハードウエア上の要素の異なつた別のシステム
では同一プログラムが動作しないということが考
えられる。種々のシステムで動作させるために、
入出力命令間に十分な時間をとるようなソフトウ
エアを作成したとしても、リカバリー時間を多く
必要としないシステムではその性能を十分に発揮
できないことになる。 以上述べたようにソフトウエアでリカバリー時
間を確保する方式には欠点が多くある。 もう一つの解決手段としては、ハードウエアで
入出力のためのアクセスの際に常にリカバリー時
間確保の時間を挿入する方法がある。この方式で
は、入出力のためのアクセスが連続しない場合に
は不必要な時間を要することになり、性能低下の
原因となつてしまうという欠点がある。 〔問題点を解決するための手段〕 本発明のバス・ステート制御回路は、アクセス
を要求する信号が主記憶装置に対するものか入出
力装置に対するものかを示す信号を入力し、アク
セスが主記憶装置に対するものであつたか、入出
力装置に対するものであつたかを一定時間の間記
憶しておく記憶手段と、入出力装置に対するアク
セス要求が来た時点で、前記記憶手段が、以前の
アクセスが入出力装置に対するものであつたこと
を保持している場合には所定の時間間隔を経てか
らアクセスを開始し、前記記憶手段が以前のアク
セスが主記憶装置に対するものであつたかあるい
は入出力装置に対するものであつたが前記の一定
時間を経過してしまつたことを保持している場合
には直ちにアクセスを開始する手段を備えたこと
を特徴とする。 このように、入出力のためのバス・サイクルが
連続した場合のみ後のバス・サイクルの開始を遅
延するだけでマイクロプロセツサの性能低下を必
要最小限にとどめるだけで入出力制御ICのリカ
バリー時間を確保できる。 〔実施例〕 次に、本発明の実施例について図面を参照して
説明する。 第1図は本発明のバス・ステート制御回路の一
実施例(2相クロツク方式)の構成図、第2図は
その状態遷移図、第3図〜第6図はタイムチヤー
トである。 Dフリツプフロツプ102〜107は第1のク
ロツク信号PHI1をクロツク信号とするDフリツ
プフロツプで、各出力TI,T1,T2,T3,
TRが現在のバスステートを表わしている。ここ
で、各出力TI,T1,T2,T3,TRはそれぞ
れアイドルの状態、第1の状態、第2の状態、第
3の状態、リカバリータイム確保のための状態を
示している。Dフリツプフロツプ108〜113
は第2のクロツク信号PHI2をクロツク信号と
し、現在の状態TI,T1,T2,T3,TRを遅
延させるためのDフリツプフロツプである。Dフ
リツプフロツプ114,115はI/Oアクセス
信号IOACを1クロツク分だけ遅延させた信号
PIOACを出力する。組合せ論理回路101は、
現在のバスステートの状態TI,T1,T2,T
3,TRを遅延させた信号と、アクセス要求を示
すアクセス要求信号ACREQと、アクセス要求信
号ACREQがアクテイブの際にそれが入出力に関
するものであることを示すI/Oアクセス信号
IOACと、I/Oアクセス信号IOACを1クロツ
ク分遅延させた信号PIOACと、アクセスサイク
ルのひき延ばしを要求するウエート信号WAIT
を入力して次のバスステートを決定する。次表1
は組合せ論理回路101の真理値表である。
以上説明したように本発明は、バス・ステー
ト・シーケンサにアクセス要求信号が入出力装置
のためのものであることを示す信号と、直前のア
クセスが入出力装置のためのものであつたことを
示す信号を入力し、直前のアクセスが入出力装置
のためのものであり、かつ連続して入出力装置の
ためのアクセスが発生した場合にのみリカバリー
時間確保のためのステートを挿入することによ
り、入出力のためのバス・サイクルが連続した場
合のみ後のバス・サイクルの開始を遅延するだけ
でマイクロプロセツサの性能低下を必要最小限に
とどめるだけで入出力制御ICのリカバリー時間
を確保できる効果がある。
ト・シーケンサにアクセス要求信号が入出力装置
のためのものであることを示す信号と、直前のア
クセスが入出力装置のためのものであつたことを
示す信号を入力し、直前のアクセスが入出力装置
のためのものであり、かつ連続して入出力装置の
ためのアクセスが発生した場合にのみリカバリー
時間確保のためのステートを挿入することによ
り、入出力のためのバス・サイクルが連続した場
合のみ後のバス・サイクルの開始を遅延するだけ
でマイクロプロセツサの性能低下を必要最小限に
とどめるだけで入出力制御ICのリカバリー時間
を確保できる効果がある。
第1図は本発明のバス・ステート制御回路の一
実施例の回路図、第2図は第1図の実施例の状態
遷移図、第3図から第6図は第1図の実施例のタ
イムチヤート、第7図は逐次処理型のマイクロプ
ロセツサが入出力命令を連続した場合のバスのタ
イムチヤートである。 101……組合せ論理回路、102〜115…
…Dフリツプフロツプ。
実施例の回路図、第2図は第1図の実施例の状態
遷移図、第3図から第6図は第1図の実施例のタ
イムチヤート、第7図は逐次処理型のマイクロプ
ロセツサが入出力命令を連続した場合のバスのタ
イムチヤートである。 101……組合せ論理回路、102〜115…
…Dフリツプフロツプ。
Claims (1)
- 1 バス・ステート制御回路において、アクセス
を要求する信号が主記憶装置に対するものか入出
力装置に対するものかを示す信号を入力し、アク
セスが主記憶装置に対するものであつたか、入出
力装置に対するものであつたかを一定時間の間記
憶しておく記憶手段と、入出力装置に対するアク
セス要求が来た時点で、前記記憶手段が、以前の
アクセスが入出力装置に対するものであつたこと
を保持している場合には所定の時間間隔を経てか
らアクセスを開始し、前記記憶手段が以前のアク
セスが主記憶装置に対するものであつたかあるい
は入出力装置に対するものであつたが前記の一定
時間を経過してしまつたことを保持している場合
には直ちにアクセスを開始する手段を備えたこと
を特徴とするバス・ステート制御回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60184723A JPS6243764A (ja) | 1985-08-21 | 1985-08-21 | バス・ステ−ト制御回路 |
DE3650165T DE3650165T2 (de) | 1985-08-21 | 1986-08-21 | Buszustandssteuerungsschaltung. |
US06/898,667 US4772888A (en) | 1985-08-21 | 1986-08-21 | Bus state control circuit |
EP86111566A EP0212636B1 (en) | 1985-08-21 | 1986-08-21 | Bus state control circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60184723A JPS6243764A (ja) | 1985-08-21 | 1985-08-21 | バス・ステ−ト制御回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6243764A JPS6243764A (ja) | 1987-02-25 |
JPH0543151B2 true JPH0543151B2 (ja) | 1993-06-30 |
Family
ID=16158237
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60184723A Granted JPS6243764A (ja) | 1985-08-21 | 1985-08-21 | バス・ステ−ト制御回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4772888A (ja) |
EP (1) | EP0212636B1 (ja) |
JP (1) | JPS6243764A (ja) |
DE (1) | DE3650165T2 (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2608863B1 (fr) * | 1986-12-19 | 1994-04-29 | Nec Corp | Circuit integre logique comportant des bascules electroniques d'entree et de sortie pour stabiliser les durees des impulsions |
JPS63228206A (ja) * | 1987-03-17 | 1988-09-22 | Nec Corp | クロツク分配方式 |
US5155812A (en) * | 1989-05-04 | 1992-10-13 | Texas Instruments Incorporated | Devices and method for generating and using systems, software waitstates on address boundaries in data processing |
EP0309989A3 (en) * | 1987-09-28 | 1989-07-26 | Compaq Computer Corporation | High speed microprocessor with one-shot timer for 8-bit i/o accesses |
US4835414A (en) * | 1988-03-14 | 1989-05-30 | Advanced Micro Devices, Inc. | Flexible, reconfigurable terminal pin |
JPH0276057A (ja) * | 1988-09-13 | 1990-03-15 | Toshiba Corp | I/oリカバリ方式 |
US4992678A (en) * | 1988-12-15 | 1991-02-12 | Ncr Corporation | High speed computer data transfer system |
JP2570847B2 (ja) * | 1989-02-08 | 1997-01-16 | 日本電気株式会社 | データ転送方式 |
US5065313A (en) * | 1989-03-30 | 1991-11-12 | Dell Usa Corporation | Digital computer system having circuit for regulation of I/O command recovery time |
US5617574A (en) | 1989-05-04 | 1997-04-01 | Texas Instruments Incorporated | Devices, systems and methods for conditional instructions |
US5440749A (en) * | 1989-08-03 | 1995-08-08 | Nanotronics Corporation | High performance, low cost microprocessor architecture |
US5220659A (en) * | 1989-09-18 | 1993-06-15 | Micral, Inc. | System for matching data recovery time between different devices by extending a cycle upon detecting end of cycle |
CA2027819A1 (en) * | 1989-11-03 | 1991-05-04 | Maria L. Melo | Programmable input/output delay between accesses |
CA2023998A1 (en) * | 1989-11-13 | 1991-05-14 | Thomas F. Lewis | Apparatus and method for guaranteeing strobe separation timing |
JP3018404B2 (ja) * | 1990-06-21 | 2000-03-13 | 日本電気株式会社 | マイクロプロセッサ |
US7088335B2 (en) * | 1999-04-28 | 2006-08-08 | Novus Partners Llc | Methods and apparatus for ultra-violet stimulated displays |
US7493607B2 (en) | 2002-07-09 | 2009-02-17 | Bluerisc Inc. | Statically speculative compilation and execution |
US20050114850A1 (en) | 2003-10-29 | 2005-05-26 | Saurabh Chheda | Energy-focused re-compilation of executables and hardware mechanisms based on compiler-architecture interaction and compiler-inserted control |
US7996671B2 (en) | 2003-11-17 | 2011-08-09 | Bluerisc Inc. | Security of program executables and microprocessors based on compiler-architecture interaction |
US8607209B2 (en) | 2004-02-04 | 2013-12-10 | Bluerisc Inc. | Energy-focused compiler-assisted branch prediction |
US20080126766A1 (en) | 2006-11-03 | 2008-05-29 | Saurabh Chheda | Securing microprocessors against information leakage and physical tampering |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1561961A (en) * | 1977-04-20 | 1980-03-05 | Int Computers Ltd | Data processing units |
JPS5483341A (en) * | 1977-12-15 | 1979-07-03 | Nec Corp | Digital integrated circuit |
US4575794A (en) * | 1982-02-22 | 1986-03-11 | International Business Machines Corp. | Clocking mechanism for multiple overlapped dynamic programmable logic arrays used in a digital control unit |
US4562427A (en) * | 1983-01-28 | 1985-12-31 | Ncr Corporation | System and method for stabilizing asynchronous state machines |
US4580137A (en) * | 1983-08-29 | 1986-04-01 | International Business Machines Corporation | LSSD-testable D-type edge-trigger-operable latch with overriding set/reset asynchronous control |
-
1985
- 1985-08-21 JP JP60184723A patent/JPS6243764A/ja active Granted
-
1986
- 1986-08-21 DE DE3650165T patent/DE3650165T2/de not_active Expired - Fee Related
- 1986-08-21 US US06/898,667 patent/US4772888A/en not_active Expired - Fee Related
- 1986-08-21 EP EP86111566A patent/EP0212636B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0212636A3 (en) | 1989-07-19 |
DE3650165D1 (de) | 1995-01-19 |
US4772888A (en) | 1988-09-20 |
EP0212636B1 (en) | 1994-12-07 |
DE3650165T2 (de) | 1995-07-06 |
EP0212636A2 (en) | 1987-03-04 |
JPS6243764A (ja) | 1987-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0543151B2 (ja) | ||
US4949241A (en) | Microcomputer system including a master processor and a slave processor synchronized by three control lines | |
KR100588790B1 (ko) | 데이터처리기에서의후속명령처리에작용하는방법및장치 | |
JPS648387B2 (ja) | ||
JPH11296389A (ja) | プロセッサでマルチタスキングを管理するコンテキスト・コントロ―ラ | |
EP0242879A2 (en) | Data processor with wait control allowing high speed access | |
US5742842A (en) | Data processing apparatus for executing a vector operation under control of a master processor | |
US6618790B1 (en) | Burst suspend and resume with computer memory | |
JPH11296385A (ja) | プロセッサでマルチタスキングを管理するコンテキスト・コントロ―ラ | |
JPH01321545A (ja) | バス・ステート制御回路 | |
JPH03271829A (ja) | 情報処理装置 | |
JPH0552977B2 (ja) | ||
US20070234098A1 (en) | Self-timed clock-controlled wait states | |
JPS63118969A (ja) | 情報処理装置 | |
JP2636074B2 (ja) | マイクロプロセッサ | |
JP2004185060A (ja) | マイクロコンピュータ | |
JP3425888B2 (ja) | 省電力回路 | |
JPH0210626B2 (ja) | ||
JPS60159958A (ja) | デ−タ転送制御回路 | |
JPS5840216B2 (ja) | テストアンドセツト方式 | |
JPH0551931B2 (ja) | ||
JPH11296387A (ja) | プロセッサでマルチタスキングを管理するコンテキスト・コントロ―ラ | |
JPS62290934A (ja) | 情報処理装置 | |
JPH11327922A (ja) | プロセッサでマルチタスキングを管理するコンテキスト・コントロ―ラ | |
JPS61141064A (ja) | 電子回路 |