DE10214707B4

DE10214707B4 - Auffrisch-Mechanismus in dynamischen Speichern

Info

Publication number: DE10214707B4
Application number: DE10214707A
Authority: DE
Inventors: Joo-Sun Ichon Choi
Original assignee: Hynix Semiconductor Inc
Current assignee: SK Hynix Inc
Priority date: 2001-04-03
Filing date: 2002-04-03
Publication date: 2009-12-31
Anticipated expiration: 2022-04-04
Also published as: TWI271736B; JP2002358780A; US20020141267A1; KR100805359B1; KR20020079322A; DE10214707A1; US6529433B2

Abstract

Halbleiterspeicher mit einer ersten und zweiten Speicherzellenbank, die so konfiguriert sind, dass in einem Auffrisch-Zyklus kein Vorgang in einer der ersten und zweiten Bank durchgeführt wird, während ein Inhalt jeder einer vorbestimmten Zahl von Zellen in der anderen der ersten und zweiten Bank aufgefrischt wird;
einem Auffrisch-Adreßgenerator, welcher zum Bereitstellen einer Adresse an der anderen der ersten und zweiten Bank zum Auswählen einer vorbestimmten Zahl von Zellen angekoppelt ist; und
einem Bankzugangsblock, welcher zum Bereitstellen eines ersten und zweiten Zugangssignals an der ersten und zweiten Bank angekoppelt ist, und eines des ersten und zweiten Zugangssignals den Zugang zu einer der ersten und zweiten Bank verhindert, so dass kein Vorgang in dieser einen der ersten und zweiten Bank während des Auffrisch-Zyklusses durchgeführt wird und das andere des ersten und zweiten Zugangssignals den Zugang zu der anderen der ersten und zweiten Bank zum Auffrischen eines Inhalts jeder der vorbestimmten Zahl...

Description

HINTERGRUND DER ERFINDUNG
Dynamische random access Speicher (DRAMs) benötigen periodische Auffrisch-Vorgänge, um den Verlust von Speicherzellendaten aufgrund von einer Zellenleckage zu verhindern. In einigen herkömmlichen DRAMs wird ein Auto-Auffrisch-Vorgang auf Empfang eines Auffrisch-Befehls hin gestartet, wie durch eine bestimmte Kombination von Logikpegeln definiert, welche extern an jedem der DRAM-Steuergins vorgesehen sind, wie dem CS, RAS, CAS, und WE-Pins bzw. -Anschlußeinrichtungen. In Abhängigkeit von dem Auffrisch-Befehl wird eine Auffrisch-Adresse durch einen interen Auffrisch-Adressenzähler erzeugt, um eine Wortleitung in der Speicheranordnung auszuwählen. Die Daten in jeder Speicherzelle entlang der ausgewählten Zeile werden an eine entsprechende Bitleitung übertragen. Die Daten auf jeder Bitleitung werden durch einen entsprechenden Abtastverstärker verstärkt und in dieselbe Speicherzelle zurückgeschrieben. Die Bitleitungen und Abtastverstärker werden dann automatisch vorgeladen. Der Auffrisch-Adressenausgang des internen Auffrisch-Adressenzählers wird dann aktualisiert, um nachfolgende Zeilenadressen erfolgreich aufzufrischen, bis alle Zeilen der Zellen aufgefrischt sind.
Für einige herkömmliche DRAMs wird ein Auffrisch-Vorgang, wie er durch den JEDEC-Standard definiert ist, in 4096 (4 K) Auffrisch-Zyklen über einer 64 mS-Periode durchgeführt. Die 64 mS-Periode spiegelt die Datenbeibehaltungsfähigkeit der DRAM-Zellentechnologie wieder (d. h. die Zellendaten müssen mindestens jede 64 mS-Periode aufgefrischt werden, um einen Datenverlust zu verhindern). Die 4 K-Auffrisch-Zyklen über 64 mS entsprechen 15,6 μS pro Auffrisch-Zyklus.
Während jedem Auffrisch-Zyklus wird ein RAS-Vorgang durchgeführt, welcher von einem nachfolgenden Vorladevorgang, wie oben beschrieben, begleitet wird. In Multi-Bank-DRAMs wird die RAS-Vorladesequenz gleichzeitig in allen Bänken ausgeführt. Alternativ kann in einem Auffrisch-Zyklus eine RAS-Vorladesequenz in einigen der Bänke ausgeführt werden, während ein anderer Typ von Vorgang (wie Lesen oder Schreiben) gleichzeitig in den verbleibenden Bänken ausgeführt wird. In beiden Ansätzen ist der Leistungsverbrauch hoch, da alle Bänke gleichzeitig während eines Auffrisch-Zyklus aktiv sind. Darüber hinaus, da die Speicherdichte ansteigt, wird für dieselben 4 K-Zyklen und 64 mS-Anforderungen eine größere Anzahl von Wortleitungen gleichzeitig in jedem Auffrisch-Zyklus aufgefrischt werden, um alle Zeilen während der 64 mS-Periode aufzufrischen. Dies erschwert das Leistungsverbrauchs-Problem weiter.
Aus der EP 0,669,621 A1 ist ein Speichersystem mit mehreren Speicherbänken bekannt. Eine Speichersteuerung adressiert die einzelnen Speicherbänke unter Verwendung von Spalten- und Zeilenadresssignalen (CAS, RAS). Die Leitungen für RAS- und CAS-Signale zu einer Speicherbank sind deaktiviert, wenn RAS- und CAS-Signale zu einer anderen Speicherbank über eine andere entsprechende Leitung übermittelt werden.
Bei den gegebenen bindenden Batterie-Anforderungen tragbarer Einrichtungen und der steigenden Nachfrage nach DRAMs höherer Dichte zum Einsatz in solchen tragbaren Einrichtungen, ist es wünschenswert, den Leistungsverbrauch während des Auffrisch-Betriebs bzw. -Vorgangs zu minimieren.
KURZE ZUSAMMENFASSUNG DER ERFINDUNG
Gemäß einer Ausführungsform der vorliegenden Erfindung weist ein Halbleiterspeicher eine erste und zweite Bank von Speicherzellen auf, welche so konfiguriert sind, dass in einem Auffrisch-Zyklus kein Vorgang in einer der ersten und zweiten Bank durchgeführt wird, während ein Inhalt jeder einer vorbestimmten Zahl von Zellen in der anderen der ersten und zweiten Bank aufgefrischt wird. Der Speicher weist einen Auffrisch-Adressengenerator auf, welcher zum Bereitstellen einer Adresse an der anderen der ersten und zweiten Bank zum Auswählen der vorbestimmten Zahl von Zellen angekoppelt ist, und einen Bankzugangsblock auf, welcher zum Bereitstellen eines ersten und zweiten Zugangssignals angekoppelt ist. Eines des ersten und zweiten Zugangssignals verhindert den Zugang zu einer der ersten und zweiten Bank, so dass kein Vorgang in der einen der ersten und zweiten Bank während des Auffrisch-Zyklusses durchgeführt wird, und das andere des ersten und zweiten Zugangssignals ermöglicht den Zugang zu der anderen der ersten und zweiten Bank zum Auffrischen eines Inhalts jeder der vorbestimmten Zahl von Zellen in dem Auffrisch-Zyklus.
In einer weiteren Ausführungsform werden in zwei aufeinanderfolgenden Auffrisch-Zyklen ein Inhalt jeder einer gleichen Zahl von Zellen in jeder der ersten und zweiten Bank aufgefrischt, und während einem der zwei Auffrisch-Zyklen wird kein Vorgang in der ersten Bank durchgeführt, während in dem anderen der zwei Auffrisch-Zyklen kein Vorgang in der zweiten Bank durchgeführt wird.
In einer weiteren Ausführungsform wird in einer vorbestimmten Anzahl von Auffrisch-Zyklen, wobei jeder eine vorbestimmte Zeitperiode aufweist, ein Inhalt jeder Zelle entlang aller Zeilen der Zellen in jeder der ersten und zweiten Bank aufgefrischt, wobei kein Vorgang in einer der ersten und zweiten Bank in jeder der vorbestimmten Anzahl von Auffrisch-Zyklen durchgeführt wird.
In einer weiteren Ausführungsform weist der Speicher eine Bankauswahllogik auf, welche zum Empfangen eines Auffrisch-Nachfragesignals an einem Eingangsanschluß konfigu riert ist und als Antwort ein Bankauswahlsignal erzeugt, wobei der Auffrisch-Adressengenerator zum Empfangen des Bankauswahlsignals konfiguriert ist und als Antwort die Adresse zum Auswählen der vorbestimmten Zahl von Zellen erzeugt, und wobei der Bankzugangsblock zum Empfangen des Bankauswahlsignals konfiguriert ist und als Antwort das erste und zweite Bankzugangssignal erzeugt.
In einer weiteren Ausführungsform weist das Bankauswahlsignal ein erstes Auswahlsignal, welches in einem ersten Zustand ist, wenn die erste Bank in einem Auffrisch-Zyklus nicht betrieben werden soll, und ein zweites Auswahlsignal auf, welches in einem ersten Zustand ist, wenn die zweite Bank in einem Auffrisch-Zyklus nicht betrieben werden soll.
In einer weiteren Ausführungsform weist die Bankauswahllogik eine Zählerschaltung auf, welche zum Empfangen der Auffrisch-Nachfragesignale konfiguriert ist und als Antwort das erste und zweite Auswahlsignal erzeugt.
In einer weiteren Ausführungsform weist der Auffrisch-Adressengenerator einen Banksteuerblock, welcher zum Empfangen des ersten und zweiten Auswahlsignals konfiguriert ist, und als Antwort das erste und zweite Banksteuersignal erzeugt, und einen Auffrisch-Zeilenadreßgenerator auf, welcher zum Empfangen des ersten Banksteuersignals konfiguriert ist und als Antwort eine erste Adresse erzeugt, welche an die erste Bank zum Auswählen einer vorbestimmten Zahl von Zellen in der ersten Bank gekoppelt ist, und zum Empfangen des zweiten Banksteuersignals und als Antwort eine zweite Adresse erzeugt, welche an die zweite Bank zum Auswählen einer vorbestimmten Zahl von Zellen in der zweiten Bank gekoppelt ist.
In einer weiteren Ausführungsform weist der Auffrisch-Zeilenadreßgenerator eine erste Zählerschaltung, welche zum Empfangen des ersten Banksteuersignals konfiguriert ist und als Antwort die erste Adresse an seinem Ausgang erzeugt, und eine zweite Zählerschaltung auf, welche zum Empfangen des zweiten Blocksteuersignals konfiguriert ist und als Antwort die zweite Adresse an seinem Ausgang erzeugt, wobei in einem Auffrisch-Zyklus nur eine der ersten und zweiten Zählerschaltungen ihren Adreßausgang als Antwort auf das erste und zweite Banksteuersignal aktualisiert.
Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung weist ein Verfahren zum Betreiben eines Halbleiterspeichers, welcher eine erste und zweite Bank von Speicherzellen aufweist, folgende Schritte auf: Auffrischen eines Inhalts jeder einer vorbestimmten Zahl von Zellen in einer der ersten und zweiten Bank in einem Auffrisch-Zyklus, während kein Vorgang in der anderen der ersten und zweiten Bank durchgeführt wird.
In einer weiteren Ausführungsform weist das Verfahren zusätzlich folgendes auf: In zwei aufeinanderfolgenden Auffrisch-Zyklen wird ein Inhalt jeder einer gleichen Zahl von Zellen in jeder der ersten und zweiten Bank aufgefrischt, wobei während einem der zwei Auffrisch-Zyklen kein Vorgang in der ersten Bank durchgeführt wird, und während dem anderen der zwei Auffrisch-Zyklen kein Vorgang in der zweiten Bank durchgeführt wird.
In einer weiteren Ausführungsform weist das Verfahren zusätzlich auf: Durchführen einer vorbestimmten Anzahl von Auffrisch-Zyklen, wobei jeder eine vorbestimmte Zeitperiode aufweist, so daß ein Inhalt jeder Zelle entlang aller Zeilen von Zellen in jeder der ersten und zweiten Bank aufgefrischt wird, wobei kein Vorgang in einer der ersten und zweiten Bank in jeder der vorbestimmten Zahl von Auffrisch-Zyklen durchgeführt wird.
In einer weiteren Ausführungsform, wobei der Speicher einen Auffrisch-Adressengenerator und einen Bankzugangsblock aufweist, weist das Verfahren zusätzlich auf: Bereitstellen einer Adresse durch den Auffrisch-Adressengenerator an die eine der ersten und zweiten Bank zum Auswählen der vorbestimmten Zahl von Zellen in dem Auffrisch-Zyklus, und Bereitstellen eines ersten und zweiten Zugangssignals an der ersten und zweiten Bank durch den Bankzugangsblock, wobei eines des ersten und zweiten Zugangssignals den Zugang zu der anderen der ersten und zweiten Bank verhindert, so daß kein Vorgang in der anderen der ersten und zweiten Bank während des Auffrisch-Zyklusses durchgeführt wird und das andere des ersten und zweiten Zugangssignals den Zugang zu dem einen der ersten und zweiten Bank zum Auffrischen eines Inhalts jeder der vorbestimmten Zahl von Zellen in dem Auffrisch-Zyklus gestattet.
In einer weiteren Ausführungsform, wobei der Speicher zusätzlich eine Bankauswahllogik aufweist, weist das Verfahren zusätzlich auf: Erzeugen eines Bankauswahlsignals durch die Bankauswahllogik in Abhängigkeit von einem Auffrisch-Nachfragesignal, Erzeugen der Adresse zum Auswählen der vorbestimmten Zahl von Zellen durch den Auffrisch-Adreßgenerator in Abhängigkeit von dem Bankauswahlsignal, und Erzeugen des ersten und zweiten Bankzugangssignals durch den Bankzugangsblock in Abhängigkeit von dem Bankauswahlsignal.
In einer weiteren Ausführungsform weist das Bankauswahlsignal ein erstes Auswahlsignal, welches in einem ersten Zustand ist, wenn die erste Bank in einem Auffrisch-Zyklus nicht betrieben werden soll, und ein zweites Auswahlsignal auf, welches in einem ersten Zustand ist, wenn die zweite Bank in einem Auffrisch-Zyklus nicht betrieben werden soll.
In einer weiteren Ausführungsform weist das Verfahren zusätzlich auf: Erzeugen einer ersten Adresse durch den Auffrisch-Adreßgenerator in Abhängigkeit von dem ersten Auswahlsignal und einer zweiten Adresse in Abhängigkeit von dem zweiten Auswahlsignal, wobei die erste Adresse an die erste Bank angekoppelt ist und die zweite Adresse an die zweite Bank angekoppelt ist.
In einer weiteren Ausführungsform, wobei die Bankauswahllogik eine Zählerschaltung und eine Decodierschaltung aufweist, weist das Verfahren zusätzlich auf: Erzeugen eines Zählersignals durch die Zählerschaltung in Abhängigkeit von dem Auffrisch-Nachfragesignal, und Erzeugen des ersten und zweiten Auswahlsignals durch die Decodierschaltung in Abhängigkeit von dem Zählersignal.
In einer weiteren Ausführungsform, wobei der Auffrisch-Adreßgenerator einen Banksteuerblock und einen Auffrisch-Zeilenadreßgenerator aufweist, weist das Verfahren zusätzlich auf: Erzeugen des ersten und zweiten Banksteuersignals durch den Banksteuerblock in Abhängigkeit von dem ersten und zweiten Auswahlsignal, und Erzeugen einer ersten Adresse durch den Auffrisch-Zeilenadreßgenerator in Abhängigkeit von dem ersten Banksteuersignal zum Auswählen einer vorbestimmten Zahl von Zellen in der ersten Bank und einer zweiten Adresse in Abhängigkeit von dem zweiten Banksteuersignal zum Auswählen einer vorbestimmten Zahl von Zellen in der zweiten Bank.
In einer weiteren Ausführungsform, wobei der Auffrisch-Zeilenadreßgenerator eine erste und zweite Zählerschaltung aufweist, weist das Verfahren zusätzlich auf: Erzeugen der ersten Adresse in Abhängigkeit von dem ersten Blocksteuersignal, Erzeugen der zweiten Adresse in Abhängigkeit von dem zweiten Blocksteuersignal, und in einem Auffrisch-Zyklus Aktualisieren nur einer der ersten und zweiten Adresse in Abhängigkeit von dem ersten und zweiten Auswahlsignal.
Die nachfolgende detaillierte Beschreibung und die begleitenden Zeichnungen stellen ein verbessertes Verständnis der Natur und Vorteile der vorliegenden Erfindung bereit.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
1 zeigt ein DRAM-Bankauswahlschema gemäß einer exemplarischen Ausführungsform der vorliegenden Erfindung;
2a zeigt ein Blockdiagramm eines Abschnitts einer Auffrisch-Schaltung zum Ausführen eines Auffrisch-Vorgangs gemäß einer Ausführungsform der vorliegenden Erfindung;
2b zeigt eine detailliertere Ausführung des Blockdiagramms nach 2a gemäß einer Ausführungsform der vorliegenden Erfindung;
3 zeigt ein Zeitablaufdiagramm, welches zum Verdeutlichen des Betriebs des Blockdiagramms gemäß 2 eingesetzt ist; und
4 weist ein Blockdiagramm und eine Tabelle auf, welche das Bank- und Wortleitungsauswahlschema gemäß einer Ausführungsform der Erfindung verdeutlichen.
DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
Da die DRAM-Technologie fortschreitet, verbessert sich die Ladungsbeibehaltungsfähigkeit von DRAM-Zellen. Gemäß einer Ausführungsform der vorliegenden Erfindung wird der Leistungsverbrauch während eines Auffrisch-Zyklusses durch eine Methode reduziert, welche einen Vorteil aus der verbesserten Ladungsbeibehaltungsfähigkeit von DRAM-Zellen zieht. In einer Multi-Bank-DRAM-Architektur wird ein niedriger Leistungsverbrauch durch im Leerlauf (d. h. inaktiv) Behalten zumindest einer der Bänke während eines Auffrisch-Zyklusses erzielt. Zum Beispiel in einem DRAM, welcher vier Speicherbänke aufweist, durch Behalten einer der vier Bänke im Leerlauf während eines Auffrisch-Zyklus wird der Leistungsverbrauch in jedem Auffrisch-Zyklus um ein Viertel im Vergleich zu herkömmlichen DRAMs reduziert. Dies erfordert natürlich, daß die Gesamtanzahl von Auffrisch-Zyklen und die Gesamt-Auffrisch-Zeit gesteigert wird, z. B. 6 K-Zyklen über einer 96 mS-Zeitperiode, um jede Zelle aufzufrischen.
1 zeigt ein DRAM-Bankauswahlschema für eine DRAM-Architektur (nicht dargestellt) mit vier Bänken gemäß einer exemplarischen Ausführungsform der vorliegenden Erfindung. Der Buchstaben ”X” bezeichnet eine Leerlaufbank und der Buchstabe ”O” bezeichnet eine aktivierte Bank. 1 zeigt eine Auffrisch-Nachfrage, welche alle 15,6 μS geltend gemacht wird. In Abhängigkeit von jeder Auffrisch-Nachfrage wird zumindest eine Zeile von Zellen in jeder der drei der vier Bänke aufgefrischt. Wie in 1 bezeichnet werden in Abhängigkeit von der ersten Auffrisch-Nachfrage eine oder mehrere Zeilen von Zellen in jeder der Bänke B1, B2, B3 gleichzeitig aufgefrischt, während Bank 0 im Leerlauf bzw. stilliegend verbleibt; und in Abhängigkeit von der zweiten Auffrisch-Nachfrage werden eine oder mehr Zeilen von Zellen in jeder der Bänke B0, B2, B3 aufgefrischt, während Bank 1 im Leerlauf bzw. stilliegend verbleibt; und so weiter. Die Auffrisch-Nachfragen werden fortgesetzt, bis alle Zeilen von Zellen in allen Bänken aufgefrischt sind. Die Reihenfolge, in welcher Bänke im Leerlauf verbleiben, ist illustrativ und andere nicht-sequentielle Reihenfolgen, z. B. verschachtelte, können ebenso ausgeführt werden.
Eine exemplarische Ausführungsform der vorliegenden Erfindung, welche die obige Auffrisch-Methode für eine Vier-Bank-DRAM-Architektur ausführt, ist in 2a dargestellt. Der Vorgang von 2a wird mit Hilfe des in 3 dargestellten Zeitablaufdiagramms beschrieben. Ein Bankauswahllogikblock 201 empfängt ein Auffrisch-Nachfragesignal (ref_req) an einem Eingangsanschluß 231. In Abhängigkeit von dem ref_req-Signal erzeugt der Logikblock 201 ein Pulssignal ref_Bi an einem seiner vier Ausgangsanschlüsse 243, 245, 247, 249. Wie in 3 dargestellt, werden vier Pulse in allen vier aufeinanderfolgenden Auffrisch-Zyklen durch den Logikblock 201 einer an jedem seiner vier Ausgangsanschlüsse erzeugt. Der Logikblock 201 erzeugt ein ref_B0-Pulssignal am Anschluß 243 in dem ersten Auffrisch-Zyklus, ein ref_B1-Pulssignal am Anschluß 245 in dem zweiten Auffrisch-Zyklus, ein ref_B2-Pulssignal am Anschluß 247 in dem dritten Auffrisch-Zyklus, und ein ref_B3-Pulssignal am Anschluß 249 in dem vierten Auffrisch-Zyklus.
Die vier Signale ref_B0 bis ref_B3 sind jeweils an einen der vier Eingangsanschlüsse eines jeden eines Auffrisch-Zeilenadreßgeneratorblocks 203 und eines RAS-Pulsgeneratorblocks 205 angekoppelt. Der Block 203 empfängt ebenfalls das ref_req-Signal, welches zum Aktivieren des Blocks 203 während Auffrisch-Vorgängen und Deaktivieren von Block 203 bei allen anderen Typen von Vorgängen funktioniert. In Abhängigkeit von den ref_B0 bis ref_B3-Signalen erzeugt der Block 203 Zeilenadreßsignale RA_B0, RA_B1, RA_B2, RA_B3 an jeweiligen Ausgangsanschlüssen 261, 263, 265, 267. Diese Auffrisch-Zeilenadreßsignale sind an entsprechende Zeilendecoder (nicht dargestellt) zum Auswählen von Zeilen in den entsprechenden Bänken B0, B1, B2, B3 angekoppelt.
In Abhängigkeit von den ref_B0- bis ref_B3-Signalen erzeugt der RAS-Pulsgeneratorblock 205 die RAS<0>- bis RAS<3>-Signale an den jeweiligen Ausgangsanschlüssen 217, 219, 221, 223. Die RAS<0>- bis RAS<3>-Signale sind jeweils an die entsprechenden Bänke B0 bis B3 zum Ausführen von Zeilenzugangsvorgängen in diesen Bänken angekoppelt. In einer Ausführungsform empfängt Block 205 ebenfalls das ref_req-Signal zum Aktivieren von Block 205, um auf Signale ref_B0 bis ref_B3 während den Auffrisch-Vorgängen zu antworten.
In 3 zum Zeitpunkt t₀ wird ein erster Auffrisch-Zyklus T1 durch das ref_req-Signal ausgelöst. In Abhängigkeit von dem ref_req-Signal erzeugt der Bankauswahllogikblock 201 einen ref_B0-Puls, während die Signale ref_B1, ref_B2 und ref_B3 niedrig behalten werden. Das ref_B0-Pulssignal hindert den RAS-Pulsgeneratorblock 205 am Erzeugen eines RAS<0>-Pulses und behält somit die Bank B0 im Leerlauf. Der niedrige Pegel der ref_B1-, ref_B2-, ref_B3-Signale erlaubt dem RAS-Pulsgeneratorblock 205 die RAS<1>-, RAS<2>-, und RAS<3>-Pulse zu erzeugen und somit ein Auslösen eines Zeilenzugangsvorgangs in jeder der Bänke B1, B2, B3.
Der Auffrisch-Zeilenadreßgeneratorblock 203 stellt in Abhängigkeit von dem ref_req-Signal, dem ref_B0-Pulssignal und dem low-Zustand der ref_B1-, ref_B2-, ref_B3-Signale neue Auffrisch-Zeilenadressen RA_B1, RA_B2, RA_B3 jeweils an den Bänken B1, B2, B3 bereit, während die Auffrisch-Zeilenadresse RA_B0 von dem vorherigen Auffrisch-Zyklus unverändert bleibt. Entsprechend wird eine neue Zeile in jeder der Bänke B1, B2, B3 ausgewählt, während in der Bank B0 die vorherig ausgewählte Zeile unverändert bleibt. Somit, während des Auffrisch-Zyklusses T1, weil ein RAS-Puls nur für die Bänke B1, B2, B3 erzeugt ist, werden die Zellen entlang der neuerlich ausgewählten Zeile in jeder dieser Bänke aufgefrischt, während die Bank B0 im Leerlauf bzw. unbeeinflußt verbleibt.
In dem zweiten Auffrisch-Zyklus T2 erzeugt der Bankauswahllogikblock 201 in Abhängigkeit eines neuen ref_req-Signals ein ref_B1-Pulssignal, während die ref_B0-, ref_B2- und ref_B3-Signale niedrig gehalten werden. Dies verhindert die Erzeugung eines RAS<1>-Pulses und somit Behalten der Bank B1 im Leerlauf, während ein RAS<0>-Signal, ein RAS<2>-Puls und ein RAS<3>-Puls erzeugt werden und somit ein Auslösen eines Zeilenzugangsvorgangs in jeder entsprechenden Bank B0, B2, B3. Der Auffrisch-Zeilenadreßgeneratorblock 203 stellt ebenfalls neue Auffrisch-Zeilenadressen RA_B0, RA_B2, RA_B3 jeweils an den Bänken B0, B, B3 bereit, während die Auffrisch-Zeilenadresse RA_B1 unverändert bleibt. Folglich während des Auffrisch-Zyklusses T2, weil ein RAS-Puls nur für die Bänke B0, B2, B3 erzeugt ist, werden die Zellen entlang der neu gewählten Zeile in jeder der Bänke B0, B2, B3 aufgefrischt, während die Bank B0 im Leerlauf verbleibt.
Zusätzliche Auffrisch-Zyklen werden gleichzeitig durchgeführt, bis alle Zeilen aller vier Bänke durchgelaufen und aufgefrischt sind. In einer Ausführungsform ist jeder Auffrisch-Zyklus 16 μS und eine Gesamtzahl von 6.144 (6 K) Auffrisch-Zyklen werden zum vollständigen Auffrischen jeder Zelle in dem Speicher ausgeführt. Somit werden in einer 96 mS- Periode alle vier Bänke vollständig aufgefrischt. Dies wird teilweise durch die Tatsache möglich, daß die Speicherbeibehaltung in gegenwärtigen DRAM-Technologien sich verbessert hat. In derzeitigen DRAM-Technologien ist die Speicherbeibehaltungszeit im Bereich von 200–250 ms.
4 weist ein Blockdiagramm und eine Tabelle auf und ist zum besseren Verdeutlichen des Bankauswahlschemas gemäß einer Ausführungsform der Erfindung bereitgestellt. In 4 ist ein einfacher Speicher, welcher vier Bänke B0 (410), B1 (412), B2 (414), B3 (416) aufweist, dargestellt. Jede der Bänke hat 4.096 (4 K) Zeilen, und jede Zeile ist als Wortleitung WLi beschriftet. Entsprechend ist jede Bank dargestellt, als weist sie WL0 bis WL4.095 Wortleitungen auf. Die Banken B0, B1, B2, B3 empfangen jeweils die RAS<B0>-, RAS<B1>-, RAS<B2>-, und RAS<B3>-Pulssignale von dem RAS-Pulsgeneratorblock 205 (2a) an den entsprechenden Anschlüssen 418, 422, 426 und 430. Die Bänke B0, B1, B2, B3 empfangen jeweils ebenfalls die RA_B0-, RA_B1-, RA_B2- und RA_B3-Signale von dem Auffrisch-Zeilenadreßgeneratorblock 203 (2a) an den entsprechenden Anschlüssen 420, 424, 428 und 432.
Entlang der ganz linken Spalte der Tabelle direkt unter den vier Bänken sind 5 K-Auffrisch-Zyklen symbolisch aufgelistet, welche mit dem Zyklus T1 starten und mit dem Zyklus T5.120 enden. In jeder Reihe der Tabelle sind die gewählte Wortleitung WLi und der Zustand des RAS<Bi>-Pulses für jede der vier Speicherbänke bezeichnet. Die Einträge entsprechen in jeder Spalte dem Signal, unter welchem sie erscheinen. Der Buchstabe ”X” bezeichnet, daß das RAS<Bi>-Pulssignal, zu welchem es gehört, nicht erzeugt wird und somit die Bank, zu welcher sie gehört, während dem Auffrisch-Zyklus, zu welchem sie gehört, im Leerlauf verbleibt. Der Buchstabe ”O” bezeichnet, daß das RAS<Bi>-Pulssignal, zu welchem es gehört, erzeugt wird und somit ein Zeilenzugangszyklus in der Bank ausgelöst wird, zu welcher sie gehört während des Auffrisch-Zyklusses, zu welchem sie gehört.
Jeder WLi-Eintrag in der Tabelle bezeichnet die Wortleitung, welche in der entsprechenden Bank während des Auffrisch-Zyklusses, zu welchem sie gehört, ausgewählt ist. Jeder WLi-Eintrag entspricht ebenfalls dem Auffrisch-Zeilenadreßsignal RA_Bi, unter welchem es erscheint (z. B. im Zyklus T3, wird WL1 in Bank B0 in Abhängigkeit von dem Auffrisch-Zeilensignal RA_B0 ausgewählt).
Wie im Auffrisch-Zyklus T1 gezeigt, wird das RAS<Bi>-Pulssignal für die Bänke B1, B2, B3, aber nicht für die Bank B0 erzeugt. Folglich verbleibt die Bank B0 während des Zyklusses T1 im Leerlauf, während ein Zeilenzugangsvorgang in jeder der Bänke B1, B2, B3 ausgelöst wird. Während des Zyklusses T1 werden ebenfalls alle Auffrisch-Adreßsignale RA_Bi zum Auswählen einer neuen Zeile in jeder Bank außer dem RA_B0-Signal für die Bank B0 aktualisiert. Folglich verbleibt in Bank B0 die zuletzt gewählte Wortleitung (z. B. WL4.095) unverändert, während in jeder der Bänke B1, B2, B3 eine neue Wortleitung (z. B. WL0) ausgewählt wird. Deshalb werden im Zyklus T1 die Zellen entlang der Wortleitung WL0 jeder der Bänke B1, B2, B3 aufgefrischt, während die Bank B0 im Leerlauf bzw. unverändert verbleibt.
Im Auffrisch-Zyklus T2 werden RAS<Bi>-Pulssignale für die Bänke B0, B2, B3, aber nicht für die Bank B1 erzeugt. Folglich verbleibt die Bank B1 im Leerlauf bzw. unverändert während dem Zyklus T1, während ein Zeilenzugangsvorgang in den Bänken B0, B2, B3 ausgelöst wird. Während des Zyklusses T2 werden ebenfalls alle Auffrisch-Adreßsignale RA_Bi zum Auswählen einer neuen Zeile in jeder Bank außer dem RA-B1-Signal für die Bank B1 aktualisiert. Folglich verbleibt in Bank B1 die zuletzt gewählte Wortleitung (z. B. WL0) unverändert, während in jeder der Bänke B0, B2, B3 eine neue Wortleitung ausgewählt wird. Deshalb werden im Zyklus T2 die Zellen entlang der Wortleitung WL0 in der Bank B0 und Wortleitung WL1 in jeder der Bänke B2 und B3 aufgefrischt, während die Bank B1 im Leerlauf bzw. unverändert verbleibt.
In dieser Weise am Ende des vierten Zyklusses T4 sind die Zellen entlang dreier Wortleitungen (WL0, WL1, WL2) in jeder der vier Speicherbänke aufgefrischt, während eine der vier Bänke in jedem Auffrisch-Zyklus im Leerlauf bzw. unverändert verbleibt. Entsprechend wie in der Tabelle bezeichnet, werden insgesamt 5 K-Auffrisch-Zyklen zum Auffrischen der 4 K-Zeilen von Zellen in jeder der Speicherbänke benötigt.
Die Reihenfolge, in welcher die Bänke im Leerlauf behalten werden, und die Reihenfolge, in welcher die Wortleitungen ausgewählt werden, sind beide sequentiell dargestellt, jedoch ist die Erfindung nicht darauf beschränkt. Andere Reihenfolgen, wie verschachtelte, können ebenfalls durch geeignetes Modifizieren der Zählerschaltungen, wie es auf dem Gebiet bekannt ist, ausgeführt werden.
2b zeigt eine detailliertere Ausgestaltung eines Abschnitts des Blockdiagramms nach 2a gemäß einer Ausführungsform der vorliegenden Erfindung. Der Bankauswahllogikblock 201 gemäß 2a ist in 2b dargestellt und weist hier einen Zähleraktivierungsblock 202, einen 2-Bit-Zähler, welcher die Blöcke 204 und 206 aufweist, und einen Decoderblock 208 auf. Der Auffrisch-Zeilenadreßgeneratorblock 203 gemäß 2a ist in 2b dargestellt und weist hier die Banksteuerblöcke 210, 212, 214, 216 und die Auffrisch-Adreßzählerblöcke 218, 220, 222, 224 auf. Eine detaillierte Ausgestaltung des RAS-Pulsgeneratorblocks 205 gemäß 2a ist in 2b nicht bereitgestellt, da eine solche Ausgestaltung für den Fachmann im Licht der oben bereitgestellten Vorgangsbeschreibung offensichtlich wäre.
Wie in 2b dargestellt, empfängt der Zähleraktivierungsblock 202 ein ref_req-Signal an einem Eingangsanschluß 231. Das Signal ref_req wird durch einen Befehlsdecoderblock (nicht dargestellt) in Abhängigkeit von einem extern bereitgestellten Auto-Auffrisch-Befehl erzeugt. Ein Ausgangsanschluß des Zähleraktivierungsblocks 202 ist an einen Eingangsanschluß eines Zählerblocks 204 über den Anschluß 233 angekoppelt.
Zwei Blöcke 204 und 206 sind zum Bilden eines 2-Bit-Bankzählers zusammengekoppelt. Jeder der Blöcke 204, 206 stellt ein Paar entgegengesetzter Ausgangssignale Q und Q bereit. Der Block 204 erzeugt die Q1- und Q1-Signale jeweils an den Anschlüssen 235 und 237, und der Block 206 erzeugt die Q2- und Q2-Signale jeweils an den Anschlüssen 239 und 241. Der Ausgangsanschluß 237, welcher das Q1-Signal trägt, ist an einen Ausgang von Block 206 angekoppelt. Die Blöcke 204, 206 arbeiten zum Inkrementieren einer Ausgangszählung Q1, Q2 in Abhängigkeit von dem CAP-Signal am Anschluß 233. Herkömmliche Zählerschaltungen können zum Ausführen der Zählerfunktion, welche durch die Blöcke 204, 206 durchgeführt wird, eingesetzt werden.
Der Decoderblock 208 empfängt und decodiert die Q1-, Q1-, Q2- und Q2-Signale und erzeugt ein Pulssignal an einem sei ner vier Ausgangsanschlüsse 243, 245, 247, 249. Der Decoderblock 208 erzeugt einen Puls ref_B0 (siehe 3) an dem Anschluß 243, wenn Q1, Q2 in dem 0,0-Binärzustand ist; erzeugt einen Puls ref_B1 am Anschluß 245, wenn Q1, Q2 in dem 0,1-Binärzustand ist; erzeugt einen Puls ref_B2 am Anschluß 247, wenn Q1, Q2 in dem 1,0-Binärzustand ist; und erzeugt einen Puls ref_B3 am Anschluß 249, wenn Q1, Q2 in dem 1,1-Binärzustand ist. Herkömmliche Decodierschaltungen können zum Ausführen dieser Decodierfunktion eingesetzt werden. Das oben beschriebene spezielle Decodieren von Q1 und Q2 ist bloß illustrativ und andere Decodierschemata bekannt auf dem Gebiet sind ebenfalls möglich.
Die ref_B0- bis ref_B3-Signale sind jeweils an einen Eingangsanschluß des Banksteuerblocks 210, 212, 214, 216 angekoppelt. Jeder der vier Banksteuerblöcke weist einen zweiten Eingangsanschluß zum Empfangen des ref_req-Signals am Anschluß 231 angekoppelt auf. Das ref_req-Signal aktiviert die Banksteuerblöcke während den Auffrisch-Vorgängen und deaktiviert sie während den Nicht-Auffrisch-Vorgängen. Jeder der Banksteuerblöcke 210, 212, 214, 216 hat einen entsprechenden Ausgangsanschluß 251, 253, 255, 257, welcher an einen Eingangsanschluß eines jeweiligen Auffrisch-Adreßzählers 218, 220, 222, 224 angekoppelt ist. Die Auffrisch-Adreßzählerblöcke erzeugen wiederum Zeilenadreßsignale RA_B0, RA_B1, RA_B2, RA_B3 jeweils an den Ausgangsanschlüssen 261, 263, 265, 267. Die Auffrisch-Zeilenadreßsignale sind an entsprechende Zeilendecodierer (nicht dargestellt) zum Auswählen von Zeilen in den entsprechenden Bänken B0, B1, B2, B3 angeschlossen.
Wie in Verbindung mit 2a beschrieben, sind die ref_B0- bis ref_B3-Signale, welche durch den Decoder 208 erzeugt werden, ebenfalls an einen RAS-Pulsgeneratorblock 205 (in 2b nicht dargestellt) angekoppelt, welcher RAS-Pulse zum Auslösen eines Zeilenzugangsvorgangs in einer oder mehrerer der Bänke entsprechend dem Zustand der ref_B0- bis ref_B3-Signale erzeugt.
In 3 wird zum Zeitpunkt t0 ein erster Auffrisch-Zyklus T1 durch das ref_req-Signal ausgelöst. In Abhängigkeit von dem ref_req-Signal erzeugt der Zähleraktivierungsblock 202 einen Zähleraktivierungspuls CAP am Anschluß 233. In Abhängigkeit von dem CAP-Signal aktualisiert der 2-Bit-Zähler (Blöcke 204, 206) den Q1-, Q2-Zählerstand zu 0,0. Dies veranlaßt den Decoder 208 zum Erzeugen eines ref_B0-Pulses und Beibehalten der ref_B1-, ref_B2- und ref_B3-Signale auf niedrigem Pegel. Der ref-B0-Puls verhindert das Erzeugen eines RAS-Pulses für die Bank B0 und behält folglich die Bank B0 im Leerlauf bzw. unverändert während dem T1-Auffrisch-Zyklus. Der niedrige Pegel von ref_B1-, ref_B2-, ref_B3-Signalen gestattet es einem RAS-Puls für jede der Bänke B1, B2, B3 erzeugt zu werden und somit ein Auslösen eines Zeilenzugangsvorgangs in jeder dieser Bänke während dem Auffrisch-Zyklus T1.
Der Banksteuerblock 210 hindert in Abhängigkeit von dem ref_B0-Pulssignal den Auffrisch-Adreßzählerblock 218 am Aktualisieren der Auffrisch-Zeilenadresse RA_B0. Zur gleichen Zeit veranlassen die Banksteuerblöcke 212, 214, 216 in Abhängigkeit von den ref_B1-, ref_B2-, ref_B3-Signalen die Auffrisch-Adreßzählerblöcke 220, 222, 224 zum Aktualisieren ihrer Auffrisch-Zeilenadressen RA_B1, RA_B2, RA_B3. Entsprechend wird eine neue Zeile in jeder der Bänke B1, B2, B3 gewählt, während in Bank B0 die zuletzt gewählte Zeile unverändert bleibt. Folglich während des Auffrisch-Zyklusses T1, weil ein RAS-Puls nur für die Bänke B1, B2, B3 erzeugt wird, werden die Zellen entlang der neu ausgewählten Zeile in jeder der Bänke B1, B2, B3 aufgefrischt, während Bank B0 im Leerlauf bzw. unverändert bleibt.
In dem zweiten Auffrisch-Zyklus T2 aktualisiert der 2-Bit-Zähler (Blöcke 204, 206) den Zählerstand Q1, Q2 an seinem Ausgang zu 0,1 in Abhängigkeit von einem neuen ref_req-Signal. Dies veranlaßt den Decoder 208 zum Erzeugen eines ref_B1-Pulssignals, während die ref_B0-, ref_B2- und ref_B3-Signale niedrig gehalten werden. Dies verhindert die Erzeugung eines RAS-Pulses für Bank B1 und behält Bank B1 somit im Leerlauf bzw. unverändert, während ein RAS-Puls für jede der Bänke B0, B2, B3 erzeugt wird und somit ein Zeilenzugangsvorgang in jeder dieser Bänke ausgelöst wird. Entsprechend aktualisieren die Auffrisch-Adreßzählerblöcke 218, 222, 224 ihre Auffrisch-Zeilenadressen RA_B0, RA_B2, RA_B3, während der Auffrisch-Adreßzählerblock 220 die Auffrisch-Zeilenadresse RA_B1 unverändert beibehält. Folglich während des Auffrisch-Zyklusses T2, weil ein RAS-Puls nur für die Bänke B0, B2, B3 erzeugt wird, werden die Zellen entlang der neu gewählten Zeile in jeder der Bänke B0, B2, B3 aufgefrischt, während die Bank B0 im Leerlauf bzw. unverändert verbleibt.
Die vorliegende Erfindung ist nicht beschränkt auf Abschließen eines Auffrisch-Vorgangs innerhalb eines 6 K-Auffrisch-Zyklusses bei 16 μS pro Zyklus. Die Erfindung kann zum Anpassen anderer Bestimmungen der Zahl der Zyklen und Zykluszeiten modifiziert werden. Speziell abhängend von der Speicherdichte und der bestimmten Anzahl von Auffrisch-Zyklen, innerhalb welcher der Auffrisch-Vorgang abgeschlossen sein muß, kann das Diagramm gemäß 2 im Licht der obigen Beschreibung zum Sicherstellen modifiziert werden, daß alle Zeilen am Ende der vorbestimmten Anzahl von Auffrisch-Zyklen aufgefrischt sind, obwohl zumindest eine Bank unverändert bzw. im Leerlauf während jedes Auffrisch-Zyklusses gehalten wird.
Obwohl in einigen der obigen Beispiele eine Zeile von Zellen in jedem Auffrisch-Zyklus aufgefrischt wird, ist die Erfindung nicht darauf beschränkt. Abhängig von der Gesamtzahl der Zeilen in jeder Bank und der vorbestimmten Gesamtzahl von Auffrisch-Zyklen muß eventuell mehr als eine Zeile von Zellen in jedem Auffrisch-Zyklus aufgefrischt werden, um sicherzustellen, daß alle Zeilen von Zellen innerhalb der bestimmten Gesamtzahl von Auffrisch-Zyklen aufgefrischt werden.
Wie aus den obigen Beispielen gesehen werden kann, ist der Leistungsverbrauch während jedem Auffrisch-Vorgang um ein Viertel durch im Leerlauf bzw. unverändert Behalten einer der vier Bänke während jedem Auffrisch-Zyklus reduziert. Der Leistungsverbrauch kann weiter durch im Leerlauf bzw. unverändert Behalten von zwei oder mehr der Bänke während jedem Auffrisch-Zyklus reduziert werden. Die maximale Anzahl von Bänken, welche im Leerlauf bzw. unverändert in jedem Auffrisch-Zyklus behalten werden kann, ist jedoch begrenzt durch die Zellenbeibehaltungsfähigkeit und die vorbestimmte Gesamtzahl der Auffrisch-Zyklen.
In einer weiteren Ausführungsform der Vier-Bank-Anordnung, während ein Auffrisch-Vorgang in der ersten und zweiten Bank ausgeführt wird, wird eine dritte Bank im Leerlauf bzw. unverändert belassen und einer eines Lese-, Schreib- oder Vorlade-Vorgangs wird in der vierten Bank ausgeführt. Auf diese Weise werden die Leistungsvorteile daraus, daß eine Bank unverändert bzw. im Leerlauf ist, aufrechterhalten, während zwei bestimmte Vorgänge parallel während jedes Auffrisch-Zyklusses durchgeführt werden.
Obwohl eine Vier-Bank-DRAM-Anordnung zum Verdeutlichen der verschiedenen vorteilhaften Merkmale der vorliegenden Erfindung eingesetzt ist, können andere Bankanordnungen durch den Fachmann im Licht der obigen Beschreibung ausgeführt werden. Zum Beispiel können in einer Acht-Bank-Anordnung die 2-Bit-Zählerblöcke 204, 206 in 6 durch 3-Bit-Zählerblöcke ersetzt werden, wobei der Decoderblock 208 acht ref_Bi-Signale, eines für jede der acht Bänke, bereitstellt. Andere Blöcke in 2 können in ähnlicher Weise modifiziert werden, um die Funktion des im Leerlauf bzw. Unverändertlassens einer oder mehrerer der acht Bänke während jedes Auffrisch-Zyklusses auszuführen.

Claims

Halbleiterspeicher mit einer ersten und zweiten Speicherzellenbank, die so konfiguriert sind, dass in einem Auffrisch-Zyklus kein Vorgang in einer der ersten und zweiten Bank durchgeführt wird, während ein Inhalt jeder einer vorbestimmten Zahl von Zellen in der anderen der ersten und zweiten Bank aufgefrischt wird; einem Auffrisch-Adreßgenerator, welcher zum Bereitstellen einer Adresse an der anderen der ersten und zweiten Bank zum Auswählen einer vorbestimmten Zahl von Zellen angekoppelt ist; und einem Bankzugangsblock, welcher zum Bereitstellen eines ersten und zweiten Zugangssignals an der ersten und zweiten Bank angekoppelt ist, und eines des ersten und zweiten Zugangssignals den Zugang zu einer der ersten und zweiten Bank verhindert, so dass kein Vorgang in dieser einen der ersten und zweiten Bank während des Auffrisch-Zyklusses durchgeführt wird und das andere des ersten und zweiten Zugangssignals den Zugang zu der anderen der ersten und zweiten Bank zum Auffrischen eines Inhalts jeder der vorbestimmten Zahl von Zellen in dem Auffrisch-Zyklus aktiviert.
Speicher nach Anspruch 1, wobei in zwei aufeinanderfolgenden Auffrisch-Zyklen ein Inhalt jeder einer gleichen Zahl von Zellen in jeder der ersten und zweiten Bank aufgefrischt wird und während einem der zwei Auffrisch-Zyklen kein Vorgang in der ersten Bank durchgeführt wird und während des zweiten der zwei Auffrisch-Zyklen kein Vorgang in der zweiten Bank durchgeführt wird.
Speicher nach Anspruch 2, wobei am Ende der zwei Auffrisch-Zyklen ein Inhalt jeder einer gleichen Zahl von Zeilen von Zellen in jeder der ersten und zweiten Bank aufgefrischt sind.
Speicher nach Anspruch 1, wobei eine vorbestimmte Zahl von Auffrisch-Zyklen, von denen jeder eine vorbestimmte Zeitperiode aufweist, ein Inhalt jeder Zelle entlang aller Zeilen von Zellen in jeder der ersten und zweiten Bank aufgefrischt wird, wobei kein Vorgang in einer der ersten und zweiten Bank in jeder der vorbestimmten Zahl von Auffrisch-Zyklen durchgeführt wird.
Speicher nach Anspruch 1, wobei die vorbestimmte Anzahl von Zellen eine oder mehr Zeilen von Zellen ist und die Adresse eine Zeilenadresse ist.
Speicher nach Anspruch 5, zusätzlich mit einer Bankauswahllogik, welche zum Empfangen eines Auffrisch-Nachfragesignals an einem Eingangsanschluß konfiguriert ist und als Antwort ein Bankauswahlsignal erzeugt, wobei der Auffrisch-Adreßgenerator zum Empfangen des Bankauswahlsignals konfiguriert ist und als Antwort die Adresse zum Auswählen der vorbestimmten Zahl von Zellen erzeugt, und der Bankzugangsblock zum Empfangen des Bankauswahlsignals konfiguriert ist und als Antwort das erste und zweite Bankzugangssignal erzeugt.
Speicher nach Anspruch 6, wobei der Auffrisch-Adreßgenerator das Auffrisch-Nachfragesignal zum Aktivieren des Auffrisch-Adreßgenerators in einem Auffrisch-Vorgang empfängt.
Speicher nach Anspruch 6, wobei das Bankauswahlsignal ein erstes Auswahlsignal, welches in einem ersten Zustand ist, wenn die erste Bank in einem Auffrisch-Zyklus nicht betrieben werden soll, und ein zweites Auswahlsignal aufweist, welches in einem ersten Zustand ist, wenn die zweite Bank in einem Auffrisch-Zyklus nicht betrieben werden soll.
Speicher nach Anspruch 8, wobei der Auffrisch-Adreßgenerator das erste und zweite Auswahlsignal empfängt und eine erste Adresse in Abhängigkeit von dem ersten Auswahlsignal und eine zweite Adressse in Abhängigkeit von dem zweiten Auswahlsignal erzeugt, wobei die erste Adresse an der ersten Bank angekoppelt ist und die zweite Adresse an die zweite Bank angekoppelt ist.
Speicher nach Anspruch 9, wobei in einem Auffrisch-Zyklus die erste Adresse unverändert verbleibt, wenn das erste Auswahlsignal in dem ersten Zustand ist, aber aktualisiert wird, wenn das erste Auswahlsignal in einem zweiten Zustand ist, und die zweite Adresse unverändert verbleibt, wenn das zweite Auswahlsignal in dem ersten Zustand ist, aber aktualisiert wird, wenn das zweite Auswahlsignal in einem zweiten Zustand ist.
Speicher nach Spruch 8, wobei der Bankzugangsblock das erste und zweite Auswahlsignal empfängt und das erste Zugangssignal in Abhängigkeit von dem ersten Auswahlsignal erzeugt, und das zweite Zugangssignal in Abhängigkeit von dem zweiten Auswahlsignal erzeugt, wobei das erste Zugangssignal an die erste Bank angekoppelt ist und das zweite Zugangssignal an die zweite Bank angekoppelt ist.
Speicher nach Anspruch 11, wobei das erste Zugangssignal den Zugang zu der ersten Bank verhindert, wenn das erste Auswahlsignal in dem ersten Zustand ist, aber einen Zeilenzugangsvorgang in der ersten Bank zum Auffrischen eines Inhalts jeder einer vorbestimmten Zahl von Zellen auslöst, wenn das erste Auswahlsignal in einem zweiten Zustand ist, und das zweite Zugangssignal den Zugang zu der zweiten Bank verhindert, wenn das zweite Auswahlsignal in einem ersten Zustand ist, aber einen Zeilenzugangsvorgang in der zweiten Bank zum Auffrischen eines Inhalts jeder einer vorbestimmten Zahl von Zellen auslöst, wenn das zweite Auswahlsignal in einem zweiten Zustand ist.
Speicher nach Anspruch 8, wobei die Bankauswahllogik aufweist: eine Zählerschaltung, welche zum Empfangen des Auffrisch-Nachfragesignals konfiguriert ist und als Antwort ein Zählersignal erzeugt; und eine Decodierschaltung, welche zum Empfangen des Zählersignals konfiguriert ist und als Antwort das erste und zweite Auswahlsignal erzeugt.
Speicher nach Anspruch 13, wobei in Abhängigkeit von jedem Auffrisch-Nachfragesignal die Zählerschaltung den Zählerstand in einen neuen Binärzustand aktualisiert und in Abhängigkeit von dem Zählersignal, welches in einem ersten Binärzustand ist, die Decodierschaltung das erste Auswahlsignal, welches in einem ersten Zustand ist, erzeugt, und in Abhängigkeit von dem Zählersignal, welches in einem zweiten Binärzustand ist, die Decodierschaltung das zweite Auswahlsignal, welches in einem ersten Zustand ist, erzeugt.
Speicher nach Anspruch 8, wobei der Auffrisch-Adreßgenerator aufweist: einen Banksteuerblock, welcher zum Empfangen des ersten und zweiten Auswahlsignals konfiguriert ist und als Antwort das erste und zweite Banksteuersignal erzeugt; und einen Auffrisch-Zeilenadreßgenerator, welcher zum Empfangen des ersten Banksteuersignals konfiguriert ist und als Antwort ein erstes Adreßsignal erzeugt, welches an die erste Bank zum Auswählen einer vorbestimmten Zahl von Zellen in der ersten Bank angekoppelt ist, und zum Empfangen des zweiten Banksteuersignals und als Antwort eine zweite Adresse erzeugt, welche an die zweite Bank zum Auswählen einer vorbestimmten Zahl von Zellen in der zweiten Bank angekoppelt ist.
Speicher nach Anspruch 15, wobei in einem Auffrisch-Zyklus der Auffrisch-Zeilenadreßgenerator nur eine der ersten und zweiten Adressen in Abhängigkeit von dem ersten und zweiten Auswahlsignal aktualisiert.
Speicher nach Anspruch 15, wobei der Banksteuerblock zum Empfangen des Auffrisch-Nachfragesignals zum Aktivieren des Auffrisch-Adreßgenerators in einem Auffrisch-Vorgang angekoppelt ist.
Speicher nach Anspruch 15, wobei der Auffrisch-Zeilenadreßgenerator aufweist: eine erste Zählerschaltung, welche zum Empfangen des ersten Blocksteuersignals konfiguriert ist und als Antwort die erste Adresse an ihrem Ausgang erzeugt; und eine zweite Zählerschaltung, welche zum Empfangen des zweiten Blocksteuersignals konfiguriert ist und als Antwort die zweite Adresse an ihrem Ausgang erzeugt, wobei in einem Auffrisch-Zyklus nur eine der ersten und zweiten Zählerschaltung ihre Adresse, welche in Abhängigkeit von dem ersten und zweiten Banksteuersignal ausgegeben wird, aktualisiert.
Speicher nach Anspruch 1, zusätzlich mit einer dritten Bank von Speicherzellen, wobei während eines Auffrisch-Zyklusses einer eines Lese-Vorgangs, Schreib-Vorgangs und Vorlade-Vorgangs in der dritten Bank ausgeführt wird.
Speicher nach Anspruch 1, zusätzlich mit einer dritten Bank von Speicherzellen, wobei in drei aufeinanderfolgenden Auffrisch-Zyklen ein Inhalt jeder einer gleichen Zahl von Zellen in jeder der ersten, zweiten und dritten Bank aufgefrischt wird und während jeder der drei Auffrisch-Zyklen kein Vorgang in zumindest einer der ersten, zweiten und dritten Bank durchgeführt wird.
Speicher nach Anspruch 1, wobei der Speicher ein DRAM-Speicher ist.
Speicher nach Anspruch 6, wobei das Auffrisch-Nachfragesignal ein Auto-Auffrisch-Signal ist, welches in Abhängigkeit von einem Auffrisch-Befehl erzeugt wird, der extern an dem Speicher zum Auslösen eines Auffrisch-Zyklus vorgesehen ist.
Speicher nach Anspruch 9, wobei in einem Auffrisch-Zyklus der Auffrisch-Adreßgenerator eine der ersten und zweiten Adresse aktualisiert und die andere der ersten und zweiten Adresse wie in einem vorherigen Auffrisch-Zyklus beläßt.
Halbleiterspeicher mit: einer ersten und zweiten Bank von Speicherzellen, wobei in einem Auffrisch-Zyklus kein Vorgang in einer der ersten und zweiten Bank durchgeführt wird, während ein Inhalt jeder einer vorbestimmten Zahl von Zellen in der anderen der ersten und zweiten Bank aufgefrischt wird; einer Bankauswahllogik, welche zum Empfangen eines Auffrisch-Nachfragesignals an einen Eingangsanschluß angekoppelt ist und als Antwort ein Bankauswahlsignal erzeugt; einem Auffrisch-Adreßgenerator, welcher zum Empfangen des Bankauswahlsignals angeschlossen ist und als Antwort eine erste Adresse an die erste Bank und eine zweite Adresse an die zweite Bank bereitstellt, wobei eine der ersten und zweiten Adresse die Adresse der vorbestimmten Zahl von Zellen ist; und ein Bankzugangsblock, welcher zum Empfangen des Bankauswahlsignals angekoppelt ist und als Antwort ein erstes Zugangssignal an der ersten Bank und ein zweites Zugangssignal an der zweiten Bank bereitstellt, wobei eines des ersten und zweiten Zugangssignals den Zugang zu einer der ersten und zweiten Bank verhindert, so dass kein Vorgang in einer der ersten und zweiten Bank während des Auffrisch-Zyklusses durchgeführt wird und das andere des ersten und zweiten Zugangssignals den Zugang zu der anderen der ersten und zweiten Bank zum Auffrischen eines Inhalts jeder der vorbestimmten Zahl von Zellen in dem Auffrisch-Zyklus aktiviert.
Speicher nach Anspruch 24, wobei in einem Auffrisch-Zyklus der Auffrisch-Adreßgenerator eine der ersten und zweiten Adresse aktualisiert und die andere der ersten und zweiten Adresse gleich beibehält wie in einem vorherigen Auffrisch-Zyklus.
Speicher nach Anspruch 24, wobei die vorbestimmte Zahl von Zellen eine oder mehr Zeilen von Zellen ist und die erste und zweite Adresse Zeilenadressen sind.
Speicher nach Anspruch 24, wobei in zwei aufeinanderfolgenden Auffrisch-Zyklen ein Inhalt jeder einer gleichen Zahl von Zellen in jeder der ersten und zweiten Bank aufgefrischt werden und während einem der beiden Auffrisch-Zyklen kein Vorgang in der ersten Bank durchgeführt wird, und während dem anderen der beiden Auffrisch-Zyklen kein Vorgang in der zweiten Bank durchgeführt wird.
Speicher nach Anspruch 27, wobei am Ende der beiden Auffrisch-Zyklen ein Inhalt jeder einer gleichen Zahl von Zeilen von Zellen in jeder der ersten und zweiten Bank aufgefrischt sind.
Speicher nach Anspruch 27, wobei in einer vorbestimmten Zahl von Auffrisch-Zyklen, welcher jeder eine vorbestimmte Zeitperiode aufweist, ein Inhalt jeder Zelle entlang aller Reihen von Zellen in jeder der ersten und zweiten Bank aufgefrischt wird, wobei kein Vorgang in einer der ersten und zweiten Bank in jeder der vorbestimmten Zahl von Auffrisch-Zyklen durchgeführt wird.
Speicher nach Anspruch 24, wobei der Auffrisch-Adreßgenerator zum Empfangen des Auffrisch-Nachfragesignals angekoppelt ist und jede der ersten Adresse und der zweiten Adresse in Abhängigkeit von beidem dem Auffrisch-Nachfragesignal und dem Bankauswahlsignal erzeugt.
Speicher nach Anspruch 24, wobei das Bankauswahlsignal ein erstes Auswahlsignal, welches in einem ersten Zustand ist, wenn die erste Bank in einem Auffrisch-Zyklus nicht betrieben werden soll und ein zweites Auswahlsignal aufweist, welches in einem ersten Zustand ist, wenn die zweite Bank in einem Auffrisch-Zyklus nicht betrieben werden soll.
Speicher nach Anspruch 31, wobei der Auffrisch-Adreßgenerator das erste und zweite Auswahlsignal empfängt und die erste Adresse in Abhängigkeit von dem ersten Auswahlsignal erzeugt und die zweite Adresse in Abhängigkeit von dem zweiten Auswahlsignal erzeugt, wobei in einem Auffrisch-Zyklus die erste Adresse unverändert bleibt, wenn das erste Auswahlsignal in dem ersten Zustand ist, aber aktualisiert wird, wenn das erste Auswahlsignal in einem zweiten Zustand ist, und die zweite Adresse unverändert bleibt, wenn das zweite Auswahlsignal in dem ersten Zustand ist, aber aktualisiert wird, wenn das zweite Auswahlsignal in dem zweiten Zustand ist.
Speicher nach Anspruch 31, wobei der Bankzugangsblock das erste und zweite Auswahlsignal empfängt und das erste Zugangssignal in Abhängigkeit von dem ersten Auswahlsignal erzeugt und das zweite Zugangssignal in Abhängigkeit von dem zweiten Auswahlsignal erzeugt, wobei das erste Zugangssignal den Zugang zur ersten Bank verhindert, wenn das erste Auswahlsignal in dem ersten Zustand ist, aber einen Zeilenzugangsvorgang in der ersten Bank zum Auffrischen eines Inhalts jeder einer vorbestimmten Zahl von Zellen auslöst, wenn das erste Auswahlsignal in einem zweiten Zustand ist, und das zweite Zugangssignal den Zugang zu der zweiten Bank verhindert, wenn das zweite Auswahlsignal in dem ersten Zustand ist, aber einen Zeilenzugangsvorgang in der zweiten Bank zum Auffrischen eines Inhalts jeder einer vorbestimmten Zahl von Zellen auslöst, wenn das zweite Auswahlsignal in einem zweiten Zustand ist.
Speicher nach Anspruch 31, wobei die Bankauswahllogik aufweist: eine Zählerschaltung, welche zum Empfangen des Auffrisch-Nachfragesignals konfiguriert ist und als Antwort ein Zählsignal erzeugt; und eine Decodierschaltung, welche zum Empfangen des Zählsignals konfiguriert ist und als Antwort das erste und zweite Auswahlsignal erzeugt.
Speicher nach Anspruch 34, wobei in Abhängigkeit von jedem Auffrisch-Nachfragesignal die Zählerschaltung das Zählsignal in einen neuen Binärzustand aktualisiert und in Abhän gigkeit von dem Zählsignal, welches in einem ersten Binärzustand ist, die Decodierschaltung das erste Auswahlsignal, welches in einem ersten Zustand ist, erzeugt, und in Abhängigkeit von dem Zählsignal, welches in einem zweiten Binärzustand ist, die Decodierschaltung das zweite Auswahlsignal, welches in einem ersten Zustand ist, erzeugt.
Speicher nach Anspruch 34, wobei der Auffrisch-Adreßgenerator aufweist: einen Banksteuerblock, welcher zum Empfangen des ersten und zweiten Auswahlsignals und des Auffrisch-Nachfragesignals konfiguriert ist, und ein erstes Banksteuersignal in Abhängigkeit von beidem, dem ersten Auswahlsignal und dem Auffrisch-Nachfragesignal bereitstellt, und ein zweites Banksteuersignal in Abhängigkeit von beidem, dem zweiten Auswahlsignal und der Auffrisch-Nachfrage bereitstellt; und einen Auffrisch-Zeilenadreßgenerator, welcher zum Empfangen des ersten Banksteuersignals konfiguriert ist, und als Antwort die erste Adresse, welche an die erste Bank angekoppelt ist, erzeugt, und zum Empfangen des zweiten Banksteuersignals konfiguriert ist und als Antwort die zweite Adresse, welche an die zweite Bank gekoppelt ist, erzeugt.
Speicher nach Anspruch 36, wobei in einem Auffrisch-Zyklus der Auffrisch-Zeilenadreßgenerator nur eine der ersten und zweiten Adresse in Abhängigkeit von dem ersten und zweiten Auswahlsignal aktualisiert.
Speicher nach Anspruch 36, wobei der Auffrisch-Zeilenadreßgenerator aufweist: eine erste Zählerschaltung, welche zum Empfangen des ersten Banksteuersignals konfiguriert ist, und als Antwort die erste Adresse erzeugt; und eine zweite Zählerschaltung, welche zum Empfangen des zweiten Banksteuersignals konfiguriert ist, und als Antwort die zweite Adresse erzeugt, wobei in einem Auffrisch-Zyklus nur eine der ersten und zweiten Zählerschaltung ihre Adresse aktualisiert, welche in Abhängigkeit von dem ersten und zweiten Banksteuersignal ausgegeben wird.
Speicher nach Anspruch 24, zusätzlich mit einer dritten Bank von Speicherzellen, wobei während des Auffrisch-Zyklusses einer eines Lese-Betriebs, eines Schreib-Betries und eines Vorlade-Vorgangs in der dritten Bank ausgeführt wird.
Speicher nach Anspruch 24, zusätzlich mit einer dritten Bank, wobei in drei aufeinanderfolgenden Auffrisch-Zyklen ein Inhalt jeder einer gleichen Zahl von Zellen in jeder der ersten, zweiten und dritten Bank aufgefrischt werden, und während jedem der drei Auffrisch-Zyklen kein Vorgang in zumindest einer der ersten, zweiten und dritten Bank durchgeführt wird.
Speicher nach Anspruch 24, wobei der Speicher ein DRAM ist.
Speicher nach Anspruch 24, wobei das Auffrisch-Nachfragesignal ein Auto-Auffrisch-Signal ist, welches in Abhängigkeit von einem Auffrisch-Befehl erzeugt wird, welcher extern an dem Speicher zum Auslösen eines Auffrisch-Zyklus vorgesehen ist.
Verfahren zum Betreiben eines Halbleiterspeichers, welcher eine erste und zweite Bank von Speicherzellen, einen Auffrisch-Adreßgenerator und einen Bankzugangsblock aufweist, mit den Schritten: Auffrischen eines Inhalts jeder einer vorbestimmten Zahl von Zellen in einer der ersten und zweiten Bank in einem Auffrisch-Zyklus, wobei kein Vorgang in der anderen der ersten und zweiten Bank durchgeführt wird; Bereitstellen einer Adresse an der anderen der ersten und zweiten Bank durch den Auffrisch-Adreßgenerator zum Auswählen einer vorbestimmten Zahl von Zellen angekoppelt ist; und Bereitstellen eines ersten und zweiten Zugangssignals an der ersten und zweiten Bank durch den Bankzugangsblock, wobei eines des ersten und zweiten Zugangssignals den Zugang zu einer der ersten und zweiten Bank verhindert, so dass kein Vorgang in dieser einen der ersten und zweiten Bank während des Auffrisch-Zyklusses durchgeführt wird und das andere des ersten und zweiten Zugangssignals den Zugang zu der anderen der ersten und zweiten Bank zum Auffrischen eines Inhalts jeder der vorbestimmten Zahl von Zellen in dem Auffrisch-Zyklus aktiviert.
Verfahren nach Anspruch 43, zusätzlich mit den Schritten: Auffrischen eines Inhalts jeder einer gleichen Zahl von Zellen in jeder der ersten und zweiten Bank in zwei aufeinanderfolgenden Auffrisch-Zyklen, wobei während einem der zwei Auffrisch-Zyklen kein Vorgang in der ersten Bank durchgeführt wird und während dem anderen der zwei Auffrisch-Zyklen kein Vorgang in der zweiten Bank durchgeführt wird.
Verfahren nach Anspruch 44, wobei am Ende der zwei Auffrisch-Zyklen ein Inhalt jeder einer gleichen Zahl von Zeilen von Zellen in jeder der ersten und zweiten Bank aufgefrischt sind.
Verfahren nach Anspruch 43, zusätzlich mit den Schritten: Durchführen einer vorbestimmten Zahl von Auffrisch-Zyklen, welche jeweils eine vorbestimmte Zeitperiode aufweisen, so dass ein Inhalt jeder Zelle entlang aller Zeilen von Zellen in jeder der ersten und zweiten Bank aufgefrischt wird, wobei kein Vorgang in einer der ersten und zweiten Bank in jeder der vorbestimmten Zahl von Auffrisch-Zyklen durchgeführt wird.
Verfahren nach Anspruch 43, wobei die vorbestimmte Zahl von Zellen eine oder mehrere Zeilen von Zellen ist.
Verfahren nach Anspruch 43, wobei der Speicher zusätzlich eine Bankauswahliogik aufweist, zusätzlich mit den Schritten: Erzeugen eines Bankauswahlsignals in Abhängigkeit von einem Auffrisch-Nachfragesignal durch die Bankauswahliogik; Erzeugen der Adresse zum Auswählen der vorbestimmten Zahl von Zellen in Abhängigkeit von dem Bankauswahlsignal durch den Auffrisch-Adreßgenerator; und Erzeugen des ersten und zweiten Bankzugangssignals in Abhängigkeit von dem Bankauswahlsignal durch den Bankzugangsblock.
Verfahren nach Anspruch 48, wobei der Auffrisch-Adreßgenerator in Abhängigkeit von dem Auffrisch-Nachfragesignal aktiviert wird.
Verfahren nach Anspruch 48, wobei das Bankauswahlsignal ein erstes Auswahlsignal, welches in einem ersten Zustand ist, wenn die erste Bank in einem Auffrisch-Zyklus nicht betrieben werden soll, und ein zweites Auswahlsignal aufweist, welches in einem ersten Zustand ist, wenn die zwei te Bank in einem Auffrisch-Zyklus nicht betrieben werden soll.
Verfahren nach Anspruch 50, zusätzlich mit dem Schritt: Erzeugen einer ersten Adresse in Abhängigkeit von dem ersten Auswahlsignal und einer zweiten Adresse in Abhängigkeit von dem zweiten Auswahlsignal durch den Auffrisch-Adreßgenerator, wobei die erste Adresse an die erste Bank angekoppelt ist und die zweite Adresse an die zweite Bank angekoppelt ist.
Verfahren nach Anspruch 51, wobei in einem Auffrisch-Zyklus die erste Adresse unverändert verbleibt, wenn das erste Auswahlsignal in dem ersten Zustand ist, aber aktualisiert wird, wenn das erste Auswahlsignal in einem zweiten Zustand ist, und die zweite Adresse unverändert verbleibt, wenn das zweite Auswahlsignal in dem ersten Zustand ist, aber aktualisiert wird, wenn das zweite Auswahlsignal in einem zweiten Zustand ist.
Verfahren nach Anspruch 50, zusätzlich mit dem Schritt: Erzeugen des ersten Zugangssignals in Abhängigkeit von dem ersten Auswahlsignal und des zweiten Zugangssignals in Abhängigkeit von dem zweiten Auswahlsignal durch den Bankzugangsblock, wobei das erste Zugangssignal an die erste Bank gekoppelt ist und das zweite Zugangssignal an die zweite Bank gekoppelt ist.
Verfahren nach Anspruch 53, zusätzlich mit den Schritten: Verhindern des Zugangs zur ersten Bank durch das erste Zugangssignal, wenn das erste Zugangssignal in dem ersten Zu stand ist und Auslösen eines Zeilenzugangsvorgangs in der ersten Bank zum Auffrischen eines Inhalts einer vorbestimmten Zahl von Zellen, wenn das erste Auswahlsignal in einem zweiten Zustand ist; und Verhindern des Zugangs zur zweiten Bank durch das zweite Zugangssignal, wenn das zweite Auswahlsignal in dem ersten Zustand ist, und Auslösen eines Zeilenzugangsvorgangs in der zweiten Bank zum Auffrischen eines Inhalts jeder einer vorbestimmten Zahl von Zellen, wenn das zweite Auswahlsignal in einem zweiten Zustand ist.
Verfahren nach Anspruch 50, wobei die Bankauswahllogik eine Zählerschaltung und eine Decodierschaltung aufweist, zusätzlich mit den Schritten: Erzeugen eines Zählsignals in Abhängigkeit von dem Auffrisch-Nachfragesignal durch die Zählerschaltung; und Erzeugen des ersten und zweiten Auswahlsignals in Abhängigkeit von dem Zählsignal durch die Decoderschaltung.
Verfahren nach Anspruch 55, zusätzlich mit den Schritten: Aktualisieren des Zählsignals in einen neuen Binärzustand in Abhängigkeit von jedem Auffrisch-Nachfragesignal durch die Zählerschaltung; und Erzeugen des ersten Auswahlsignals, welches in einem ersten Zustand ist, in Abhängigkeit von dem Zählsignal, welches in einem ersten Binärzustand ist, und Erzeugen des zweiten Auswahlsignals, welches in einem ersten Zustand ist, in Abhängigkeit von dem Zählsignal, welches in einem zweiten Binärzustand ist, durch die Decodierschaltung.
Verfahren nach Anspruch 50, wobei der Auffrisch-Adreßgenerator einen Banksteuerblock und einen Auffrisch-Zeilenadreßgenerator aufweist, zusätzlich mit den Schritten: Erzeugen eines ersten und zweiten Banksteuersignals in Abhängigkeit von dem ersten und zweiten Auswahlsignal durch den Banksteuerblock; und Erzeugen einer ersten Adresse in Abhängigkeit von dem ersten Banksteuersignal zum Auswählen einer vorbestimmten Zahl von Zellen in der ersten Bank und einer zweiten Adresse in Abhängigkeit von dem zweiten Banksteuersignal zum Auswählen einer vorbestimmten Zahl von Zellen in der zweiten Bank durch den Auffrisch-Zeilenadreßgenerator.
Verfahren nach Anspruch 57, zusätzlich mit dem Schritt: Aktualisieren nur einer der ersten und zweiten Adresse in Abhängigkeit von dem ersten und zweiten Auswahlsignal in einem Auffrisch-Zyklus.
Verfahren nach Anspruch 57, zusätzlich mit dem Schritt: Aktivieren des Auffrisch-Zeilenadreßgenerators in Abhängigkeit von dem Auffrisch-Nachfragesignal, welches in einem Auffrisch-Zyklus empfangen wird.
Verfahren nach Anspruch 57, wobei der Auffrisch-Zeilenadreßgenerator eine erste und zweite Zählerschaltung aufweist, zusätzlich mit den Schritten: Erzeugen der ersten Adresse in Abhängigkeit von dem ersten Banksteuersignal; Erzeugen der zweiten Adresse in Abhängigkeit von dem zweiten Banksteuersignal; und Aktualisieren nur einer der ersten und zweiten Adresse in Abhängigkeit von dem ersten und zweiten Auswahlsignal in einem Auffrisch-Zyklus.
Verfahren nach Anspruch 43, wobei der Speicher zusätzlich eine dritte Bank von Speicherzellen aufweist, zusätzlich mit dem Schritt: Durchführen eines Lese-Vorgangs, eines Schreib-Vorgangs und eines Vorlade-Vorgangs in der dritten Bank.
Verfahren nach Anspruch 43, wobei der Speicher zusätzlich eine dritte Bank von Speicherzellen aufweist, zusätzlich mit dem Schritt: Auffrischen eines Inhalts jeder einer gleichen Zahl von Zellen in jeder der ersten, zweiten und dritten Bank in drei aufeinanderfolgenden Auffrisch-Zyklen, wobei während jedem der drei Auffrisch-Zyklen kein Vorgang in zumindest einer der ersten, zweiten und dritten Bank durchgeführt wird.
Verfahren nach Anspruch 43, wobei der Speicher ein DRAM ist.
Verfahren nach Anspruch 43, wobei die Adresse eine Zeilenadresse ist.
Verfahren nach Anspruch 48, wobei das Auffrisch-Nachfragesignal ein Auto-Auffrisch-Signal ist, zusätzlich mit dem Schritt: Erzeugen des Auffrisch-Nachfragesignals in Abhängigkeit von einem Auffrisch-Befehl, welcher extern an dem Speicher zum Auslösen eines Auffrisch-Zyklusses bereitgestellt wird.
Verfahren nach Anspruch 51, zusätzlich mit dem Schritt: Aktualisieren einer der ersten und zweiten Adresse und Beibehalten der anderen der ersten und zweiten Adresse gleich wie in einem vorherigen Auffrisch-Zyklus in einem Auffrisch-Zyklus.