DE4309364A1

DE4309364A1 - Halbleiterspeichervorrichtung und Betriebsverfahren dafür

Info

Publication number: DE4309364A1
Application number: DE4309364A
Authority: DE
Inventors: Tsukasa Hagura
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1992-03-30
Filing date: 1993-03-23
Publication date: 1993-10-14
Anticipated expiration: 2013-03-24
Also published as: JPH05274876A; DE4309364C2; US5341340A

Description

Die vorliegende Erfindung betrifft eine Halbleiterspeichervor richtung und ein Betriebsverfahren dafür. Insbesondere betrifft die Erfindung Substratvorspannungsgeneratorschaltungen von Halbleiterspeichervorrichtungen.

Fig. 12 ist ein Blockschaltbild mit einer herkömmlichen Halb leiterspeichervorrichtung vom dynamischen Typ mit einer internen Spannungsabsenkungskonverterschaltung (Spannungsabsenkungs konverter).

Die Halbleiterspeichervorrichtung umfaßt einen dynamischen Speicher mit wahlfreiem Zugriff (nachfolgend als DRAM bezeich net) 100, eine interne Spannungsabsenkungskonverterschaltung 200 sowie eine Substratvorspannungsgeneratorschaltung 300. Der DRAM 100, die interne Spannungsabsenkungskonverterschaltung 200 und die Substratvorspannungsgeneratorschaltung 300 sind auf einem Halbleitersubstrat CH gebildet.

An die Halbleiterspeichervorrichtung wird eine externe Versor gungsspannung Vcc und Masse Vss angelegt. Die interne Span nungsabsenkungskonverterschaltung 200 konvertiert die externe Versorgungsspannung Vcc herab zu einer vorbestimmten internen Versorgungsspannung Ivcc, um diese an den DRAM 100 anzulegen. Die interne Spannungsabsenkungskonverterschaltung 200 ist vor gesehen, um die Zuverlässigkeit zu erhöhen, durch Vermindern von elektrischen Feldern, die an die Gateoxidfilme von Transistoren angelegt werden, und zum Vermindern des Stromverbrauches.

Um immer das Halbleitersubstrat CH auf einem vorbestimmten Po tential zu halten, erzeugt die Substratvorspannungsgenerator schaltung 300 eine Substratvorspannung V_BB des vorbestimmten Potentiales. Die Substratvorspannungsgeneratorschaltung 300 ist zu den folgenden Zwecken vorgesehen.

Innerhalb einer integrierten CMOS-Schaltung ist ein parasitärer bipolarer Transistor gebildet. Wenn Elektronen von einem Einga beanschluß in beispielsweise ein P-Typ Halbleitersubstrat durch einen Unterschwung eines Eingabeimpulses injiziert werden, arbeitet der parasitäre bipolare Transistor, und ein Latch-up findet statt. Als Ergebnis werden in Speicherzellen gespeicherte Daten zerstört. Es ist daher notwendig, eine derartige Daten zerstörung zu verhindern.

Zusätzlich wird eine pn-Übergangskapazität zwischen dem Halb leitersubstrat und jedem Knoten der internen Schaltung gebildet. Wenn die pn-Übergangskapazität groß ist, wird eine Hochge schwindigkeitsoperation der Schaltung verhindert. Daher ist es notwendig, eine derartige pn-Übergangskapazität zu verringern.

Ferner hängt eine Schwellspannung eines MOS-Transistors von einem Potential des Halbleitersubstrates ab. Dies ist der soge nannte Body-Effekt der Schwellspannung des Transistors. Wenn das Potential des P-Typ Halbleitersubstrates relativ niedrig ist, ändert sich die Schwellspannung der N-Kanal-MOS-Transistoren kaum, obwohl das Potential des Halbleitersubstrates sich ändert. Wenn allerdings das Potential des P-Typ Halbleitersubstrates relativ hoch ist, ändert sich die Schwellspannung des N-Kanal- MOS-Transistors beträchtlich, entsprechend der Änderung des Potentials des Halbleitersubstrates. Es ist daher notwendig, stets das Potential des P-Typ Halbleitersubstrates niedrig zu halten.

Die Substratvorspannungsgeneratorschaltung 300 ist zum Verhin dern einer Zerstörung von Speicherzellendaten, zum Ermöglichen einer Hochgeschwindigkeitsschaltungsoperation durch Vermindern einer pn-Übergangskapazität und zum Ermöglichen einer Hochge schwindigkeits- und stabilisierten Schaltungsoperation durch Vermindern des Body-Effektes der Schwellspannung vorgesehen.

Fig. 13 ist ein Schaltbild mit dem Aufbau einer herkömmlichen Substratvorspannungsgeneratorschaltung. Beispielsweise ist eine Substratvorspannungsgeneratorschaltung in den japanischen Patentoffenlegungsschriften Nr. 1-223 693, 1-255 095 sowie 2-618 90 offenbart.

Die Substratvorspannungsgeneratorschaltung 300 umfaßt zwei V_BB- Generatorschaltungen 31, 32. Die V_BB-Generatorschaltung 31 umfaßt Inverter G11 bis G14 sowie ein NOR-Gatter G15, einen Kondensator G1 sowie N-Kanal-MOS-Transistoren N11, N12.

Die Inverter G11 bis G14 sind in Reihe verbunden, und der Aus gabeanschluß des Inverters G14 ist mit einem Eingabeanschluß des NOR-Gatters G15 verbunden. Der Ausgang des NOR-Gatters G15 ist mit dem Eingabeanschluß des Inverters G11 verbunden. Die In verter G11 bis G14 sowie das NOR-Gatter G15 bilden einen Ring oszillator.

Der andere Eingabeanschluß des NOR-Gatters G15 ist mit einem Aktivierungsanschluß BBE verbunden. Der Ausgabeanschluß des NOR- Gatters G15 (Knoten NA) ist mit einer Elektrode des Kondensators C1 verbunden, und die andere Elektrode des Kondensators C1 ist mit einem Knoten NB verbunden. Der Transistor N11 ist zwischen dem Knoten NB und einem Ausgabeanschluß TO verbunden, der die Substratvorspannung V_BB bereitstellt, und der Transi stor N12 ist zwischen dem Knoten NB und einem Erdanschluß ver bunden. Der Aktivierungsanschluß BBE ist mit dem Erdanschluß verbunden.

Der Aufbau der V_BB-Generatorschaltung 32 entspricht dem der V_BB- Generatorschaltung 31, mit der Ausnahme, daß ein Kondensator C2 in der V_BB-Generatorschaltung 32 einen größeren Kapazitätswert aufweist, als der Kondensator C1 in der V_BB-Generatorschaltung 31, und daß eine Substratspannung V_BB, die vom Ausgabeanschluß TO der V_BB-Generatorschaltung 32 bereitgestellt wird, an einen Pegeldetektor 33 angelegt wird und ein Aktivierungsanschluß BBE mit einem Ausgabesignal des Pegeldetektors 32 versorgt wird.

Fig. 14 zeigt den Aufbau des Inverters G11, der in den V_BB- Generatorschaltungen 31, 32 enthalten ist. Der Inverter G11 umfaßt einen P-Kanal-MOS-Transistor P21 sowie einen N-Kanal-MOS- Transistor N21. Der Transistor P21 ist zwischen einem Span nungsversorgungsanschluß, der die externe Versorgungsspannung Vcc empfängt, sowie einem Ausgabeanschluß b verbunden, und der Transistor N21 ist zwischen dem Ausgabeanschluß b und einem Erdanschluß verbunden. Die Gates der Transistoren P21, N21 sind mit einem Eingabeanschluß a verbunden. Der Aufbau der Inverter G12 bis G14 entspricht dem des Inverters G11.

Fig. 15 zeigt den Aufbau des NOR-Gatters G15 in den V_BB-Genera torschaltungen 31, 32. Das NOR-Gatter G15 umfaßt P-Kanal-MOS- Transistoren P31, P32 sowie N-Kanal-MOS-Transistoren N31, N32. Die Transistoren P31, P32 sind in Reihe zwischen einem Span nungsversorgungsanschluß, der die externe Versorgungsspannung Vcc empfängt, sowie einem Ausgabeanschluß c verbunden. Die Transistoren N31, N32 sind parallel zwischen dem Ausgabeanschluß C und einem Erdanschluß verbunden. Die Gates der Transistoren P32, N31 sind mit einem Eingabeanschluß A verbunden, und die Gates der Transistoren P31, N31 sind mit einem Eingabeanschluß B verbunden.

Die Inverter G11 bis G14 sowie das NOR-Gatter G15 der V_BB-Gene ratorschaltungen 31, 32 werden daher durch die externe Versor gungsspannung Vcc betrieben.

Unter Bezug auf das Signalpulsdiagramm in Fig. 16 wird nachfol gend der Betrieb der in Fig. 13 gezeigten V_BB-Generatorschaltung 31 beschrieben. In dieser Figur beträgt die Schwellspannung der Transistoren N11, N12-Vth.

Da der Aktivierungsanschluß BBE der V_BB-Generatorschaltung 31 mit dem Erdanschluß verbunden ist, arbeitet das NOR-Gatter G15 als Inverter. Folglich bilden die Inverter G11 bis G14 und das NOR-Gatter G15 einen Ringoszillator, und ein Potential des Knotens NA ist eine Rechteckwelle, die wiederholt zwischen der externen Versorgungsspannung Vcc und 0 Volt wechselt. Durch den Betrieb des Kondensators C1 und des Transistors N12 wird das Potential des Knotens NB eine Rechteckwelle, die zwischen der Spannung Vth und der Spannung Vth-Vcc schwankt. Als Ergebnis wird die Substratvorspannung V_BB auf dem Pegel 2Vth-Vcc am Ausgabeanschluß TO erzeugt.

Wenn beispielsweise die externe Versorgungsspannung Vcc 5 Volt beträgt und die Schwellspannung Vth der Transistoren N11, N12 1 Volt beträgt, beträgt die Substratvorspannung V_BB-3 Volt.

Die in Fig. 13 gezeigte V_BB-Generatorschaltung 32 wird als Reaktion auf ein Ausgabesignal des Pegeldetektors 33 aktiviert.

Der Pegeldetektor 33 legt ein Ausgabesignal mit "L" an den Ak tivierungsanschluß BBE an, wenn die Substratvorspannung V_BB höher als beispielsweise - 2 Volt ist, wodurch die V_BB-Gene ratorschaltung 32 aktiviert wird. Wenn die Substratvorspannung V_BB unterhalb von -2 Volt fällt, legt der Pegeldetektor 33 ein Ausgabesignal mit "H" an den Aktivierungsanschluß BBE an, wodurch die V_BB-Generatorschaltung 32 deaktiviert wird.

Kurz gesagt, sowohl die V_BB-Generatorschaltung 31 mit dem kleinen Kondensator C1 als auch die V_BB-Generatorschaltung 32 mit der großen Kapazität C2 arbeiten, bis die Substratvorspan nung V_BB auf -2 Volt fällt, und wenn die Substratvorspannung V_BB niedriger als -2 Volt wird, arbeitet nur die V_BB-Genera torschaltung 31 mit dem kleinen Kondensator C1. Auf die oben beschriebene Weise wird die Substratvorspannung V_BB, beispiels weise -3 Volt, an das in Fig. 12 gezeigte Halbleitersubstrat CH angelegt.

Wie oben beschrieben wird bei der in Fig. 12 gezeigten herkömm lichen Halbleiterspeichervorrichtung das Halbleitersubstrat CH stets mit der Substratvorspannung V_BB beaufschlagt, über die Substratvorspannungsgeneratorschaltung 300, die von der externen Versorgungsspannung Vcc betrieben wird.

Folglich entsteht ein Problem großen Stromverbrauches.

Aufgabe der Erfindung ist es daher, den Stromverbrauch einer Substratvorspannungsgeneratorschaltung einer Halbleiterspei chervorrichtung zu vermindern, wobei diese Halbleiterspeicher vorrichtung eine interne Spannungsabsenkungskonverterschaltung aufweist. Ferner ist der Stromverbrauch in einem Stand by- Zustand eines dynamischen Speichers mit wahlfreiem Zugriff, der eine interne Spannungsabsenkungskonverterschaltung aufweist, zu vermindern.

Die Aufgabe wird durch die Halbleiterspeichervorrichtung nach dem Patentanspruch 1 sowie das Betriebsverfahren nach dem Pa tentanspruch 15 gelöst.

Vorteilhafte Weiterbildungen sind in den Unteransprüchen be schrieben.

Eine Halbleiterspeichervorrichtung gemäß einer Ausführungsform ist eine auf einem Halbleitersubstrat gebildete Halbleiterspei chervorrichtung mit einer Konverterschaltung, einer Speicher schaltung, einer Substratvorspannungsgeneratorschaltung sowie einer Umschaltschaltung.

Die Konverterschaltung konvertiert eine externe Versorgungs spannung in eine interne Versorgungsspannung, die niedriger als die externe Versorgungsspannung ist. Die Speicherschaltung wird von der internen Versorgungsspannung zum Speichern von Daten betrieben. Die Substratvorspannungsgeneratorschaltung wird durch die externe Versorgungsspannung oder die interne Versorgungs spannung betrieben, zum Erzeugen einer Substratvorspannung, zum Konstanthalten der Spannung des Halbleitersubstrates. Abhängig davon, ob die Speicherschaltung in einem aktiven Zustand oder einen Stand by-Zustand ist, wird eine Treiberspannung der Sub stratvorspannungsgeneratorschaltung zwischen der externen Ver sorgungsspannung und der internen Versorgungsspannung umgeschaltet.

Die Umschaltschaltung kann die Substratvorspannungsgenerator schaltung mit der externen Versorgungsspannung als Treiberspan nung versorgen, wenn die Speicherspannung im aktiven Zustand ist, und sie kann die Substratvorspannungsgeneratorschaltung mit der internen Versorgungsspannung als Treiberspannung versorgen, wenn die Speicherschaltung im Stand by-Zustand ist.

Die Substratvorspannungsgeneratorschaltung kann eine erste Sub stratvorspannungsgeneratorschaltung aufweisen, die von der ex ternen Versorgungsspannung betrieben wird, sowie eine zweite Substratvorspannungsgeneratorschaltung, die von der internen Versorgungsspannung betrieben wird. Die Umschaltschaltung akti viert die erste Substratvorspannungsgeneratorschaltung und deaktiviert die zweite Substratvorspannungsgeneratorschaltung, wenn die Speicherschaltung sich im aktiven Zustand befindet, und deaktiviert die erste Substratvorspannungsgeneratorschaltung und aktiviert die zweite Substratvorspannungsgeneratorschaltung, wenn die Speicherschaltung sich im Stand by-Zustand befindet.

Die Substratvorspannungsgeneratorschaltung kann eine erste Substratvorspannungsgeneratorschaltung aufweisen, die von der externen Versorgungsspannung versorgt wird, sowie eine zweite Substratvorspannungsgeneratorschaltung, die von der internen Versorgungsspannung betrieben wird. Die zweite Substratvor spannungsgeneratorschaltung befindet sich stets im aktiven Zustand. Die Umschaltschaltung aktiviert die erste Substrat vorspannungsgeneratorschaltung, wenn die Speicherschaltung im aktivierten Zustand ist und deaktiviert die erste Substratvor spannungsgeneratorschaltung, wenn die Speicherschaltung im Stand by-Zustand ist.

Bei der Halbleiterspeichervorrichtung wird die Treiberspannung der Substratvorspannungsgeneratorschaltung umgeschaltet, abhän gig davon, ob die Speicherschaltung im aktiven Zustand oder im Stand by-Zustand ist. Folglich kann unnötig verbrauchter Strom der Substratvorspannungsgeneratorschaltung im Stand by-Zustand und damit der Stromverbrauch der Halbleiterspeichervorrichtung vermindert werden.

Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der Figuren.

Von den Figuren zeigen:

Fig. 1 ein Blockschaltbild mit dem Gesamtaufbau einer Halb leiterspeichervorrichtung gemäß einer ersten Ausfüh rungsform;

Fig. 2 ein Schaltbild mit dem Aufbau einer Substratvorspan nungsgeneratorschaltung in der Halbleiterspeichervor richtung entsprechend der ersten Ausführungsform;

Fig. 3 ein Signalpulsdiagramm mit dem Betrieb der in Fig. 2 gezeigten Substratvorspannungsgeneratorschaltung;

Fig. 4 ein Blockdiagramm mit dem Aufbau einer Substratvor spannungsgeneratorschaltung in einer Halbleiterspei chervorrichtung gemäß einer zweiten Ausführungsform;

Fig. 5 ein Signalpulsdiagramm mit dem Betrieb der in Fig. 4 gezeigten Substratvorspannungsgeneratorschaltung;

Fig. 6 ein Blockschaltbild mit dem Aufbau einer Substratvor spannungsgeneratorschaltung in einer Halbleiterspei chervorrichtung gemäß einer dritten Ausführungsform;

Fig. 7 ein Signalpulsdiagramm mit dem Betrieb der Substrat vorspannungsgeneratorschaltung aus Fig. 6;

Fig. 8 ein Blockschaltbild mit einem Beispiel des Aufbaues eines DRAM in der Halbleiterspeichervorrichtung aus Fig. 1;

Fig. 9 ein Schaltbild mit einem Beispiel eines Aufbaues einer internen Spannungsabsenkungskonverterschaltung in der Halbleiterspeichervorrichtung aus Fig. 1;

Fig. 10 ein Schaltbild mit einem Beispiel des Aufbaues einer Differenzverstärkerschaltung in der internen Spannungs absenkungskonverterschaltung aus Fig. 9;

Fig. 11 ein Diagramm mit den Charakteristiken der internen Spannungsabsenkungskonverterschaltung aus Fig. 9;

Fig. 12 ein Blockschaltbild mit dem Aufbau einer herkömmlichen Halbleiterspeichervorrichtung;

Fig. 13 ein Schaltbild mit dem Aufbau einer Substratvorspan nungsgeneratorschaltung in der Halbleiterspeichervor richtung aus Fig. 12;

Fig. 14 ein Schaltbild mit dem Aufbau eines Inverters in der Substratvorspannungsgeneratorschaltung aus Fig. 13;

Fig. 15 ein Schaltbild mit dem Aufbau eines NOR-Gatters in der Substratvorspannungsgeneratorschaltung aus Fig. 13; und

Fig. 16 ein Signalpulsdiagramm mit dem Betrieb der Substrat vorspannungsgeneratorschaltung aus Fig. 13.

Fig. 1 ist ein Blockschaltbild mit dem Gesamtaufbau einer Halb leiterspeichervorrichtung gemäß einer ersten Ausführungsform. In Fig. 1 sind ein DRAM 1, eine interne Spannungsabsenkungskon verterschaltung 2 sowie eine Substratvorspannungsgenerator schaltung 3 auf dem Halbleitersubstrat CH gebildet. Die externe Versorgungsspannung Vcc und die Masse Vss werden an die Halb leiterspeichervorrichtung angelegt.

Der DRAM 1 umfaßt ein Speicherzellenfeld 11, eine Peripherie schaltung 12 sowie eine Ausgabeschaltung 13. An die Peripherie schaltung 12 wird ein Adreßsignal Add, ein externes Zeilen adreßpulssignal /RAS, ein externes Spaltenadreßpulssignal /CAS sowie ein externes Schreibaktivierungssignal /WE angelegt. An die Peripherieschaltung 12 wird ebenfalls das Eingabedatum Din extern angelegt. Die Ausgabeschaltung 13 stellt Ausgabedaten Dout nach außen bereit.

Die interne Spannungsabsenkungskonverterschaltung 2 umfaßt eine Referenzspannungsgeneratorschaltung 21, eine Differenzverstär kerschaltung 22 sowie eine Hybridumschaltschaltung 23. Die interne Spannungsabsenkungskonverterschaltung 2 konvertiert die externe Versorgungsspannung Vcc herab auf die vorbestimmte in terne Versorgungsspannung IVcc. Die externe Versorgungsspannung Vcc beträgt beispielsweise 5 Volt, und die interne Versorgungs spannung IVcc beträgt beispielsweise 4 Volt. Die Hybridum schaltschaltung 23 wird durch ein Steuersignal DS aktiviert oder deaktiviert.

Das Speicherzellenfeld 11 und die Peripherieschaltung 12 im DRAM 1 werden mit der internen Versorgungsspannung IVcc beaufschlagt, und die Ausgabeschaltung 13 wird mit der externen Versorgungs spannung Vcc beaufschlagt.

Die Substratvorspannungsgeneratorschaltung 3 wird von der ex ternen Versorgungsspannung Vcc oder der internen Versorgungs spannung IVcc betrieben, zum Erzeugen der Substratvorspannung V_BB. Die Substratvorspannung V_BB beträgt beispielsweise -3 Volt.

Fig. 2 zeigt einen Detailaufbau der Substratvorspannungsgene ratorschaltung 3. Die Substratvorspannungsgeneratorschaltung 3 umfaßt die V_BB-Generatorschaltungen 31, 32, den Pegeldetektor 33 sowie eine Umschaltschaltung 34. Die V_BB-Generatorschaltung 31 mit einem kleinen Kondensator weist denselben Aufbau wie die V_BB-Generatorschaltung 31 aus Fig. 13 auf. Ein Aktivierungs anschluß BBE der V_BB-Generatorschaltung 31 ist mit einem Erd anschluß verbunden. Daher befindet sich die V_BB-Generatorschal tung 31 stets im aktiven Zustand.

Die V_BB-Generatorschaltung 32 mit einem großen Kondensator weist denselben Aufbau wie die in Fig. 13 gezeigte V_BB-Generator schaltung 32 auf. Der Pegeldetektor 33 empfängt die Substrat vorspannung V_BB, die von der V_BB-Generatorschaltung 32 erzeugt wurde und legt ein Ausgabesignal an einen Aktivierungsanschluß BBE der V_BB-Generatorschaltung 32 an, wodurch sich die V_BB- Generatorschaltung 32 im aktiven Zustand befindet, wenn die Substratvorspannung V_BB höher als beispielsweise -2 Volt ist, und sich im inaktiven Zustand befindet, wenn die Substratvor spannung V_BB unterhalb von -2 Volt fällt.

Die Umschaltschaltung 34 umfaßt P-Kanal-MOS-Transistoren P1, P2, N-Kanal-MOS-Transistoren N1, N2 sowie einen Inverter G1. Die Umschaltschaltung 34 reagiert auf das externe Zeilenadreßpuls signal/RAS und legt selektiv an eine Spannungsversorgungs schaltung L3 die externe Versorgungsspannung Vcc, die an eine Spannungsversorgungsleitung L1 angelegt ist, an, oder die in terne Versorgungsspannung IVcc, die über die interne Spannungs absenkungskonverterschaltung 2 auf einer Versorgungsspannungs leitung L2 liegt. Die V_BB-Generatorschaltungen 31, 32 sind mit der Versorgungsspannungsleitung L3 verbunden.

Der in Fig. 1 gezeigte DRAM 1 befindet sich in einem Stand by- Zustand, wenn das externe Zeilenadreßpulssignal /RAS auf "H" steht, und er befindet sich in einem aktiven Zustand, wenn das externe Zeilenadreßpulssignal /RAS auf "L" steht.

Unter Bezug auf ein Signalpulsdiagramm in Fig. 3 wird nach folgend der Betrieb der Substratvorspannungsgeneratorschaltung 3 aus Fig. 2 beschrieben.

Wenn das externe Zeilenadreßpulssignal /RAS auf "L" steht (im aktiven Zustand), sind die Transistoren P1, N1 eingeschaltet und die Transistoren P2, N2 ausgeschaltet, so daß die an die Span nungsversorgungsschaltung L1 angelegte externe Versorgungsspan nung Vcc zur Spannungsversorgungsleitung L3 bereitgestellt wird. Als Ergebnis werden die V_BB-Generatorschaltungen 31, 32 durch die externe Versorgungsspannung Vcc betrieben.

Zu diesem Zeitpunkt ist das Potential des Knoten NA (siehe Fig. 13) in den V_BB-Generatorschaltungen 31, 32 eine Rechteckwelle, die wiederholt zwischen der externen Versorgungsspannung Vcc und 0 Volt wechselt. Das Potential des Knotens NB (siehe Fig. 13) ist eine Rechteckwelle, die wiederholt zwischen der Spannung Vth und der Spannung Vth-Vcc schwankt. Als Ergebnis beträgt die Substratvorspannung V_BB 2 Vth-Vcc.

Wenn beispielsweise die externe Versorgungsspannung Vcc 5 Volt beträgt und die Schwellspannung Vth der Transistoren N1, N2 (siehe Fig. 13) 1 Volt beträgt, ist die Substratvorspannung V_BB-3 V.

Wenn das externe Zeilenadreßpulssignal /RAS auf "H" steht (Stand by-Zustand), sind die Transistoren P1, N1 ausgeschaltet, die Transistoren P2, N2 sind eingeschaltet, so daß die interne Ver sorgungsspannung IVcc, die an die Spannungsversorgungsleitung L2 angelegt ist, an die Versorgungsspannungsleitung L3 angelegt wird. Als Ergebnis werden die V_BB-Generatorschaltungen 31, 32 durch die interne Versorgungsspannung IVcc betrieben.

Zu diesem Zeitpunkt ist das Potential des Knotens NA in den V_BB- Generatorschaltungen 31, 32 eine Rechteckwelle, die wiederholt zwischen der internen Versorgungsspannung IVcc und 0 Volt schwankt. Das Potential des Knotens NB ist eine Rechteckwelle, die wiederholt zwischen der Spannung Vth und der Spannung Vth- IVcc schwankt. Folglich beträgt die Substratvorspannung V_BB = 2 Vth-IVcc.

Wenn die interne Versorgungsspannung IVcc beispielsweise 4 Volt beträgt, ist die Substratvorspannung V_BB = -2 V.

Kurz gesagt, wenn sich der DRAM 1 in dem aktiven Zustand befin det, werden die V_BB-Generatorschaltungen 31, 32 durch die ex terne Versorgungsspannung Vcc betrieben, und wenn der DRAM 1 im Stand by-Zustand ist, werden die V_BB-Generatorschaltungen 31, 32 durch die interne Versorgungsspannung IVcc betrieben.

Folglich kann der Stromverbrauch im Stand by-Zustand vermindert werden. Kein Problem entsteht, selbst wenn das Potential am Halbleitersubstrat CH von -3 Volt auf -2 Volt im Stand by- Zustand ansteigt.

Fig. 4 ist ein Schaltbild mit einem Detailaufbau einer Sub stratvorspannungsgeneratorschaltung einer Halbleiterspeicher vorrichtung gemäß einer zweiten Ausführungsform. Der Gesamtauf bau der Halbleiterspeichervorrichtung der vorliegenden Ausfüh rungsform entspricht dem aus Fig. 1.

Die Substratvorspannungsgeneratorschaltung 3 umfaßt eine erste V_BB-Generatorschaltung 31a, eine zweite V_BB-Generatorschaltung 31b, eine zweite V_BB-Generatorschaltung 32, einen Pegeldetektor 33 sowie eine Umschaltschaltung 34.

Die erste V_BB-Generatorschaltung 31a, die einen kleinen Kondensator aufweist, besitzt denselben Aufbau wie die in Fig. 13 gezeigte V_BB-Generatorschaltung 31.

Entsprechend besitzt die zweite V_BB-Generatorschaltung 31b, die einen kleinen Kondensator aufweist, denselben Aufbau wie die der in Fig. 13 gezeigten V_BB-Generatorschaltung 31. Die erste V_BB- Generatorschaltung 31a ist mit der Versorgungsspannungsleitung L1 verbunden, auf der die externe Versorgungsspannung Vcc liegt. Die zweite V_BB-Generatorschaltung 31b ist mit der Versorgungs spannungsleitung L2 verbunden, auf der die interne Versorgungs spannung IVcc liegt, die von der internen Spannungsabsenkungs konverterschaltung 2 erzeugt wurde. Folglich wird die erste V_BB-Generatorschaltung 31a durch die externe Versorgungsspannung Vcc betrieben, und die zweite V_BB-Generatorschaltung 31b wird durch die interne Versorgungsspannung IVcc betrieben.

Die V_BB-Generatorschaltung 32 mit einem großen Kondensator weist denselben Aufbau wie die in Fig. 13 gezeigte V_BB-Generator schaltung 32 auf. Die V_BB-Generatorschaltung 32 ist mit der Spannungsversorgungsleitung L1 verbunden. Der Pegeldetektor 33 empfängt die Substratvorspannung V_BB, die von der V_BB-Gene ratorschaltung 32 erzeugt worden ist, und legt ein Ausgabesignal an einen Aktivierungsanschluß BBE der V_BB-Generatorschaltung 32 an. Der Betrieb der V_BB-Generatorschaltung 32 und des Pegeldetektors 33 entsprechen der in Fig. 2 gezeigten V_BB- Generatorschaltung 32 bzw. dem Pegeldetektor 33.

Die Umschaltschaltung 34 umfaßt einen Inverter G2. Ein Akti vierungsanschluß BBE der ersten V_BB-Generatorschaltung 31a wird mit dem externen Zeilenadreßpuls /RAS beaufschlagt, und ein Ak tivierungsanschluß BBE der zweiten V_BB-Generatorschaltung 31b wird mit dem externen Zeilenadreßpulssignal /RAS über den Inverter G2 beaufschlagt.

Wie im Signalpulsdiagramm aus Fig. 5 gezeigt, wird nachfolgend der Betrieb der in Fig. 4 gezeigten Substratvorspannungsgene ratorschaltung beschrieben. In Fig. 5 bezeichnen NA und NB die Potentiale auf den Knoten NA und NB in der ersten V_BB-Genera torschaltung 31a (siehe Fig. 13), und NA′ sowie NB′ bezeichnen die Potentiale der Knoten NA und NB der zweiten V_BB-Generator schaltung 31b (siehe Fig. 13).

Wenn sich das externe Zeilenadreßpulssignal /RAS auf "L" befindet (im aktiven Zustand), ist die erste V_BB-Generator schaltung 31a in einem aktiven Zustand, und die zweite V_BB-Ge neratorschaltung 31b ist in einem inaktiven Zustand.

Zu diesem Zeitpunkt ist das Potential des Knotens NA in der ersten V_BB-Generatorschaltung 31a eine Rechteckwelle, die wie derholt zwischen der externen Versorgungsspannung Vcc und 0 Volt schwankt. Das Potential des Knotens NB in der ersten V_BB-Gene ratorschaltung 31a ist eine Rechteckwelle, die wiederholt zwi schen der Spannung Vth und der Spannung Vth-Vcc schwankt.

Da zu diesem Zeitpunkt die zweite V_BB-Generatorschaltung 31b im inaktiven Zustand ist, beträgt das Potential des Knotens NA (NA′) in der zweiten V_BB-Generatorschaltung 31b 0 Volt, und das Potential des Knotens NB (NB′) ist die Spannung Vth-IVcc.

Als Ergebnis ist die Substratvorspannung V_BB 2 Vth-Vcc. Wenn die externe Versorgungsspannung Vcc beispielsweise 5 Volt be trägt, und die Schwellspannung Vth der Transistoren N11, N12 (siehe Fig. 13) in der ersten V_BB-Generatorschaltung 31a bei spielsweise 1 Volt beträgt, ist die Substratvorspannung V_BB gleich -3 Volt.

Wenn das externe Zeilenadreßpulssignal /RAS auf "H" steht (Stand by-Zustand), tritt die erste V_BB-Generatorschaltung 31a in einen inaktiven Zustand ein, und die zweite V_BB-Generatorschaltung 31b tritt in einen aktiven Zustand ein.

Folglich ist das Potential des Knotens NA (NA′) in der zweiten V_BB-Generatorschaltung 31b eine Rechteckwelle, die wiederholt zwischen der internen Versorgungsspannung IVcc und 0 Volt schwankt. Das Potential des Knotens NB (NB′) der zweiten V_BB- Generatorschaltung 31b ist eine Rechteckwelle, die wiederholt zwischen der Spannung Vth und der Spannung Vth-IVcc schwankt.

Da zu diesem Zeitpunkt die erste V_BB-Generatorschaltung 31a im inaktiven Zustand ist, beträgt das Potential des Knotens NA in der ersten V_BB-Generatorschaltung 31a 0 Volt, und das Potential des Knotens NB beträgt Vth-Vcc. Folglich beträgt die Sub stratvorspannung V_BB gleich 2 Vth-IVcc. Wenn die interne Ver sorgungsspannung IVcc beispielsweise 4 Volt beträgt, ist die Substratvorspannung V_BB gleich -2 V.

Kurz gesagt, wenn der DRAM 1 im aktiven Zustand ist, wird die erste V_BB-Generatorschaltung 31a, die durch die externe Versor gungsspannung Vcc betrieben wird, in Betrieb, und wenn der DRAM 1 im Stand by-Zustand ist, ist die zweite V_BB-Generatorschaltung 31b, die durch die interne Versorgungsspannung IVcc betrieben, in Betrieb. Folglich kann der Stromverbrauch im Stand by-Zustand vermindert werden.

Fig. 6 ist ein Schaltbild mit einem detaillierten Aufbau einer Substratvorspannungsgeneratorschaltung einer Halbleiterspei chervorrichtung gemäß einer dritten Ausführungsform. Der Ge samtaufbau der Halbleiterspeichervorrichtung dieser Ausfüh rungsform entspricht dem in Fig. 1.

Die Substratvorspannungsgeneratorschaltung 3 umfaßt eine erste V_BB-Generatorschaltung 31a, eine zweite V_BB-Generatorschaltung 31b, eine dritte V_BB-Generatorschaltung 32a, eine vierte V_BB- Generatorschaltung 32b, Pegeldetektoren 33a, 33b sowie eine Umschaltschaltung 34.

Die erste V_BB-Generatorschaltung 31a mit einem kleinen Konden sator weist denselben Aufbau wie die in Fig. 13 gezeigte V_BB- Generatorschaltung auf. Entsprechend weist die zweite V_BB- Generatorschaltung 31b mit einem kleinen Kondensator denselben Aufbau wie die in Fig. 13 gezeigte V_BB-Generatorschaltung 31 auf.

Die erste V_BB-Generatorschaltung 31a ist mit der Versorgungs spannungsleitung L1 verbunden, die mit der externen Versor gungsspannung Vcc beaufschlagt ist. Die zweite V_BB-Generator schaltung 31b ist mit der Versorgungsspannungsleitung L2 verbunden, die mit der internen Versorgungsspannung IVcc durch die interne Spannungsabsenkungskonverterschaltung beaufschlagt ist.

Ein Aktivierungsanschluß BBE der ersten V_BB-Generatorschaltung 31a wird mit dem externen Zeilenadreßpulssignal /RAS beauf schlagt. Ein Aktivierungsanschluß BBE der zweiten V_BB-Generator schaltung 31b ist mit einem Erdanschluß verbunden. Daher wird die erste V_BB-Generatorschaltung 31a als Reaktion auf das externe Zeilenadreßpulssignal /RAS aktiviert oder deaktiviert, während sich die zweite V_BB-Generatorschaltung 31b stets im aktiven Zustand befindet.

Die dritte V_BB-Generatorschaltung 32a mit einem großen Konden sator weist denselben Aufbau wie die in Fig. 13 gezeigte V_BB- Generatorschaltung 32 auf. Entsprechend weist die vierte V_BB- Generatorschaltung 32b mit einem großen Kondensator denselben Aufbau wie die in Fig. 13 gezeigte V_BB-Generatorschaltung 32 auf.

Die dritte V_BB-Generatorschaltung 32a ist mit der Versorgungs spannungsleitung L1 verbunden, die mit der externen Versor gungsspannung Vcc beaufschlagt ist. Die vierte V_BB-Generator schaltung 32b ist mit der Spannungsversorgungsleitung L2 ver bunden, die mit der internen Versorgungsspannung IVcc beauf schlagt ist.

Die Umschaltschaltung 34 umfaßt OR-Gatter G3. Der Pegeldetektor 33a empfängt die Substratvorspannung V_BB, die von der dritten V_BB-Generatorschaltung 32a bereitgestellt wurde, und legt ein Ausgabesignal an einen Ausgabeanschluß des OR-Gatters G3 an. Der andere Eingabeanschluß des OR-Gatters G3 wird mit dem externen Zeilenadreßpulssignal /RAS beaufschlagt. Das Ausgabesignal des OR-Gatters G3 wird an einen Aktivierungsanschluß BBE der dritten V_BB-Generatorschaltung 32a angelegt.

Wenn das externe Zeilenadreßpulssignal /RAS auf "L" steht (ak tiver Zustand), arbeiten die dritte V_BB-Generatorschaltung 32a und der Pegeldetektor 33a entsprechend der V_BB-Generatorschal tung 32 und dem Pegeldetektor 33 aus Fig. 2. Wenn das externe Zeilenadreßpulssignal /RAS auf "H" steht (Stand by-Zustand), ist das Ausgabesignal des OR-Gatters G3 "H", so daß die dritte V_BB- Generatorschaltung 32a in einen inaktiven Zustand eintritt.

Der Pegeldetektor 33b empfängt die Substratvorspannung V_BB, die von der vierten V_BB-Generatorschaltung 32b erzeugt wird, und legt ein Ausgabesignal an einen Aktivierungsanschluß BBE der vierten V_BB-Generatorschaltung 32b an. Der Betrieb der vierten V_BB-Generatorschaltung 32b und des Pegeldetektors 33b ist derselbe wie bei der in Fig. 2 gezeigten V_BB-Generatorschaltung 32 und dem Pegeldetektor 33.

Unter Bezug auf ein Signalpulsdiagramm in Fig. 7 wird der Betrieb der Substratvorspannungserzeugungsschaltung 3 aus Fig. 6 beschrieben. In Fig. 7 bezeichnen NA und NB die Potentiale auf den Knoten NA und NB in der ersten V_BB-Generatorschaltung 31a (siehe Fig. 13), und NA′ sowie NB′ bezeichnen die Potentiale auf den Knoten NA und NB in der zweiten V_BB-Generatorschaltung 31b (siehe Fig. 13).

Die zweite V_BB-Generatorschaltung 31b befindet sich stets im aktiven Zustand. Daher ist das Potential des Knotens NA (NA′) in der zweiten V_BB-Generatorschaltung 31b eine Rechteckwelle, die wiederholt zwischen der internen Versorgungsspannung IVcc und 0 Volt schwankt. Das Potential des Knotens NB (NB′) in der zweiten V_BB-Generatorschaltung 31b ist eine Rechteckwelle, die wieder holt zwischen der Spannung Vth und der Spannung Vth-IVcc schwankt.

Wenn das externe Zeilenadreßpulssignal /RAS auf "L" steht (Aktivzustand) befindet sich die erste V_BB-Generatorschaltung 31a im aktiven Zustand. Daher ist das Potential des Knotens NA und der ersten V_BB-Generatorschaltung 31a eine Rechteckwelle, die wiederholt zwischen der externen Versorgungsspannung Vcc und 0 Volt schwankt. Das Potential des Knotens NB in der ersten V_BB- Generatorschaltung 31a ist eine Rechteckwelle, die wiederholt zwischen der Spannung Vth und der Spannung Vth-Vcc schwankt.

Als Ergebnis beträgt die Substratvorspannung V_BB 2 Vth-Vcc. Wenn die externe Versorgungsspannung Vcc beispielsweise 5 Volt beträgt und die Schwellspannung Vcc der Transistoren N11, N12 (siehe Fig. 13) in der ersten V_BB-Generatorschaltung 31a bei spielsweise 1 Volt beträgt, ist die Substratvorspannung Vbb gleich -3 Volt.

Wenn das externe Zeilenadreßpulssignal /RAS auf "H" steht (Stand by-Zustand), tritt die erste V_BB-Generatorschaltung 31a in einen inaktiven Zustand ein. Daher beträgt das Potential des Knotens NA in der ersten V_BB-Generatorschaltung 31a 0 Volt, und das Potential des Knotens NB beträgt Vth-Vcc. In diesem Fall wird die durch die zweite V_BB-Generatorschaltung 31b erzeugte Sub stratvorspannung V_BB zu 2 Vth-IVcc. Wenn die interne Versor gungsspannung IVcc 4 Volt beträgt, beträgt die Substratvorspan nung V_BB gleich -2 Volt.

Kurz gesagt, wenn der DRAM 1 im aktiven Zustand ist, arbeiten die erste und die zweite V_BB-Generatorschaltung 31a, 31b zusammen, und wenn der DRAM 1 im Stand by-Zustand ist, stoppt die erste V_BB-Generatorschaltung 31a, und die zweite V_BB- Generatorschaltung 31b ist im Betrieb. Folglich kann der Stromverbrauch im Stand by-Zustand vermindert werden.

Die Stromanlegefähigkeit (Stromtreiberfähigkeit) der ersten V_BB- Generatorschaltung 31a ist verglichen mit der zweiten V_BB-Ge neratorschaltung 31b kleiner gewählt. Eine längere Oszilla tionsperiode eines in einer V_BB-Generatorschaltung enthaltenen Ringoszillators führt zu geringerem durch jeden Inverter ge führten Strom, und eine geringere Stromversorgungsfähigkeit. Die Oszillationsperiode wird länger, wenn die Anzahl von Invertern, die den Ringoszillator bilden, ansteigt.

Fig. 8 ist ein Beispiel des Aufbaues des DRAM 1.

Wie in Fig. 8 gezeigt, umfaßt ein Speicherzellenfeld 110 eine Mehrzahl von Wortleitungen, eine Mehrzahl von Bitleitungspaaren BL, die die Mehrzahl von Wortleitungen schneiden, sowie eine Mehrzahl von Speicherzellen, die an Kreuzungspunkten der Wort leitungen mit den Bitleitungen vorgesehen sind. Fig. 8 zeigt nur eine Wortleitung WL, ein Bitleitungspaar BL und darin eine Speicherzelle MC.

Ein RAS-Puffer 120 empfängt das externe Zeilenadreßpulssignal /RAS und erzeugt ein internes Zeilenadreßpulssignal. Ein CAS- Puffer 130 empfängt das externe Spaltenadreßpulssignal /CAS und erzeugt ein internes Spaltenadreßpulssignal. Ein WE-Puffer 140 empfängt das externe Schreibaktivierungssignal /WE und erzeugt ein internes Schreibaktivierungssignal.

Ein Zeilenadreßpuffer 150 empfängt ein extern angelegtes Adreß signal Add und erzeugt ein Zeilenadreßsignal. Ein Zeilendekoder 160 wählt eine Mehrzahl von Wortleitungen WL im Speicherzellen feld 110 aus, als Reaktion auf das Zeilenadreßsignal. Daher werden Daten aus der Mehrzahl von Speicherzellen MC, die mit der Wortleitung WL verbunden sind, auf die entsprechenden Bitlei tungspaare BL ausgelesen. Die auf jedes Bitleitungspaar BL ausgelesenen Daten werden durch einen Leseverstärker verstärkt, der in einem Leseverstärker /IO-Gatter 170 enthalten ist.

Ein Spaltenadreßpuffer 180 empfängt das extern angelegte Adreß- Signal Add und erzeugt ein Spaltenadreßsignal. Ein Spaltende koder 190 wählt ein beliebiges der Mehrzahl von Bitleitungs paaren BL im Speicherzellenfeld 110 als Reaktion auf das Spaltenadreßsignal aus. Daher wird das ausgewählte Bitlei tungspaar BL mit einem Eingabe/Ausgabeleitungspaar IOB über ein I/O-Gatter verbunden, das in der Leseverstärker/IO-Gatter schaltung 170 enthalten ist.

Beim Schreiben von Daten werden extern angelegte Eingabedaten Din über einen Din-Puffer 200 und einen Schreibpuffer 210 an das Eingabe/Ausgabeleitungspaar IOB angelegt.

Beim Lesen von Daten werden Daten auf dem Eingabe/Ausgabelei tungspaar IOB durch einen Vorverstärker 220 und einen Haupt verstärker 230 verstärkt, und die verstärkten Daten werden als Ausgabedatensignale Dout über einen Ausgabepuffer 240 bereit gestellt.

Eine RX-Generatorschaltung 250 erzeugt ein Treibersignal zum Treiben des Zeilendekoders 160 als Reaktion auf das interne Zeilenadreßpulssignal. Eine SA-Treiberschaltung 260 erzeugt ein Treibersignal zum Treiben des Leseverstärkers in der Lesever stärker/IO-Gatterschaltung 170 als Reaktion auf das Ausgabe signal der RX-Generatorschaltung 250. Eine Generatorschaltung 270 für ein Interlock-Release-Signal erzeugt ein Interlock- Release-Signal (Verriegelungs-Lösesignal) als Reaktion auf das Ausgabesignal der SA-Treiberschaltung 260. Eine ATD-Erzeugungs schaltung 280 steuert den Scheibpuffer 210, den Vorverstärker 220, den Hauptverstärker 230 sowie eine Ausgabesteuerschaltung 290 als Reaktion auf das Spaltenadreßsignal und das Interlock- Release-Signal. Die Ausgabesteuerschaltung 290 steuert den Hauptverstärker 230.

Das Speicherzellenfeld 110, der Zeilendekoder 160, die Lese verstärker/IO-Gatterschaltung 170, der Spaltendekoder 190 und das Eingabe/Ausgabeleitungspaar IOB sind in dem in Fig. 1 ge zeigten Speicherzellenfeld 11 enthalten. Der Ausgabepuffer 240 ist in der in Fig. 1 gezeigten Ausgabeschaltung 13 enthalten.

Die anderen Schaltungen sind in der in Fig. 1 gezeigten Peri pherieschaltung 12 enthalten.

Der Aufbau des in Fig. 1 gezeigten DRAM 1 ist nicht auf den in Fig. 8 gezeigten Aufbau beschränkt.

Fig. 9 zeigt ein Beispiel eines Aufbaues einer internen Span nungsabsenkungskonverterschaltung. In Fig. 9 erzeugt eine Referenzspannungserzeugungsschaltung 21 eine vorbestimmte Referenzspannung Vref. Die Referenzspannung Vref beträgt bei spielsweise 4 Volt.

Die Differenzverstärkerschaltung 22 besteht beispielsweise aus einem in Fig. 10 gezeigten Stromspiegelverstärker. Der Strom spiegelverstärker umfaßt P-Kanal-MOS-Transistoren P4, P5 sowie N-Kanal-MOS-Transistoren N4, N5 sowie N6. Der Stromspiegel verstärker wird aktiviert, wenn ein Steuersignal CS an das Gate des Transistors N6 mit "H" angelegt wird. Das Gate des Tran sistors N4 wird mit einer Eingabespannung D1 beaufschlagt, und das Gate des Transistors D5 wird mit einer Eingabespannung D2 beaufschlagt. Wenn die Eingabespannung D1 höher als die Ein gabespannung D2 ist, beträgt eine Ausgabespannung D3 "H". Wenn die Eingabespannung D1 niedriger als die Eingabespannung D2 ist, beträgt die Ausgabespannung D3 "L".

In Fig. 9 umfaßt die Hybridumschaltschaltung 23 einen P-Kanal- MOS-Transistor P3, einen N-Kanal-MOS-Transistor N3 sowie Wider stände R1, R2. Der Transistor P3 und der Transistor N3 sind parallel zwischen der Spannungsversorgungsleitung L1, auf der die externe Versorgungsspannung Vcc liegt, und der Spannungs versorgungsleitung L2, die mit der internen Versorgungsspannung IVcc beauf schlagt ist, verbunden. Die Widerstände R1, R2 sind in Reihe zwischen der Spannungsversorgungsleitung L2 und einem Erdanschluß verbunden.

Ein Eingangsanschluß der Differenzverstärkerschaltung 22 wird mit der Referenzspannung Vref beaufschlagt, die von der Refe renzspannungserzeugungsschaltung 21 erzeugt worden ist. Der andere Eingabeanschluß der Differenzverstärkerschaltung 22 wird mit dem Potential eines Knotens NC zwischen den Widerständen R1 und R2 beaufschlagt. Ein Ausgabesignal der Differenzverstärker schaltung 22 wird an das Gate des Transistors P3 angelegt. Das Gate des Transistors N3 ist mit der Spannungsversorgungsleitung L1 verbunden.

Fig. 11 ist ein Diagramm mit einer Charakteristik der in Fig. 9 gezeigten internen Spannungsabsenkungskonverterschaltung 2. Unter Bezug auf Fig. 11 wird der Betrieb der internen Span nungsabsenkungskonverterschaltung 2 aus Fig. 9 beschrieben. Beispielsweise beträgt die konstante Referenzspannung Vref etwa 2,3 Volt, die externe Versorgungsspannung Vcc beträgt 5 Volt, und die Schwellspannung Vth des Transistors N3 beträgt 2 Volt.

In einem Bereich A (einem Bereich, wo die externe Versorgungs spannung nicht weniger als 0 Volt beträgt und nicht mehr als 4 Volt beträgt) aus Fig. 11 wird die Spannung Vcc - Vth an die Versorgungsspannungsleitung L2 über den Transistor N3 im ein geschalteten Zustand angelegt. Die Spannung wird durch die Widerstände R1, R2 geteilt, und die geteilte Spannung erscheint am Knoten NC.

Da zu diesem Zeitpunkt das Potential des Knotens NC niedriger als die Referenzspannung Vref ist, steht ein Ausgabesignal der Differenzverstärkerschaltung 22 vollständig auf "L", und damit ist der Transistor P3 vollständig eingeschaltet. Als Ergebnis wird an die Spannungsversorgungsleitung L2 die externe Ver sorgungsspannung Vcc angelegt, was zu IVcc = Vcc führt.

In einem Bereich B (einem Bereich, wo die externe Versorgungs spannung Vcc nicht weniger als 4 Volt beträgt und nicht mehr als 6 Volt beträgt) wie der in Fig. 11, wird der EIN-Zustand des Transistors P3 mit dem Anstieg der externen Versorgungsspannung Vcc geschwächt. Als Ergebnis wird die interne Versorgungsspan nung IVcc auf einer konstanten Spannung (4 Volt) gehalten.

In einem Bereich C (einem Bereich, wo die externe Versorgungs spannung Vcc nicht weniger als 6 Volt beträgt), wie der aus Fig. 11, ist das Potential des Knotens NC höher als die Referenz spannung Vref. Folglich ist ein Ausgabesignal der Differenz verstärkerschaltung 22 "H", und der Transistor P3 wird voll ständig ausgeschaltet. Als Ergebnis wird die Versorgungsspan nungsleitung L2 mit einer Spannung über den Transistor N3 im EIN-Zustand beaufschlagt, was zu IVcc = Vcc-Vth führt.

Der Aufbau der internen Spannungsabsenkungsschaltung 2 aus Fig. 1 ist nicht auf den in Fig. 9 gezeigten Aufbau beschränkt. Eine Halbleiterspeichervorrichtung mit einer internen Spannungsab senkungsschaltung ist beispielsweise in der japanischen Patent offenlegungsschrift 2-198 096 beschrieben.

Claims

1. Halbleiterspeichervorrichtung, die auf einem Halbleitersub strat (CH) gebildet ist, mit
einer Konvertervorrichtung (2) zum Konvertieren einer externen Versorgungsspannung (Vcc) auf eine interne Versorgungsspannung (IVcc), die niedriger als die interne Versorgungsspannung ist,
einer Speichervorrichtung (1), die von der internen Versor gungsspannung (IVcc) betrieben wird, zum Speichern von Daten, einer Substratvorspannungsgeneratorvorrichtung (3), die von der externen Versorgungsspannung (Vcc) oder von der internen Ver sorgungsspannung (IVcc) betrieben wird, zum Erzeugen einer Substratvorspannung (V_BB) zum Halten des Halbleitersubstrates (CH) auf einer konstanten Spannung, und
einer Schaltvorrichtung (34) zum Umschalten einer Treiberspan nung für die Substratvorspannungsgeneratorvorrichtung (3) zwischen der externen Versorgungsspannung (Vcc) und der internen Versorgungsspannung (IVcc), in Abhängigkeit davon, ob die Speichervorrichtung (1) sich in einem aktiven Zustand oder einem inaktiven Zustand befindet.

2. Halbleiterspeichervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Schaltvorrichtung (34) die externe Versorgungsspannung (Vcc) als Treiberspannung an die Substratvorspannungsgeneratorvor richtung (31) anlegt, wenn die Speichervorrichtung (1) in einem aktiven Zustand ist, und die interne Versorgungsspannung (IVcc) als Treiberspannung an die Substratvorspannungsgeneratorvor richtung (31) anlegt, wenn die Speichervorrichtung (1) in einem Stand by-Zustand ist.

3. Halbleiterspeichervorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß
die Substratvorspannungsgeneratorvorrichtung (3) eine erste Substratvorspannungsgeneratorvorrichtung (31a) aufweist, die von der externen Versorgungsspannung (Vcc) betrieben wird, und eine zweite Substratvorspannungsgeneratorvorrichtung (31b) auf weist, die von der internen Versorgungsspannung (IVcc) betrieben wird, und
die Schaltvorrichtung (34) die erste Substratvorspannungsgene ratorvorrichtung (31a) aktiviert und die zweite Substratvor spannungsgeneratorvorrichtung (31b) deaktiviert, wenn die Spei chervorrichtung (1) in einem aktiven Zustand ist, und die erste Substratvorspannungsgeneratorvorrichtung (31a) deaktiviert und die zweite Substratvorspannungsgeneratorvorrichtung (31b) aktiviert, wenn die Speichervorrichtung (1) in einem Stand by- Zustand ist.

4. Halbleiterspeichervorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Substratvorspannungsgeneratorvorrichtung (3) eine erste Substratvorspannungsgeneratorvorrichtung (31a) auf weist, die von der externen Versorgungsspannung (Vcc) betrieben wird, und
eine zweite Substratvorspannungsgeneratorvorrichtung (31b) auf weist, die von der internen Versorgungsspannung (IVcc) betrieben wird,
wobei die zweite Substratvorspannungsgeneratorvorrichtung (31b) immer in einem aktiven Zustand ist und die Schaltvorrichtung (34) die erste Substratvorspannungsgene ratorvorrichtung (31a) aktiviert, wenn die Speichervorrichtung (1) im aktiven Zustand ist, und die erste Substratvorspannungs generatorvorrichtung (31a) deaktiviert, wenn die Speichervor richtung (1) in einem Stand by-Zustand ist.

5. Halbleiterspeichervorrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß
die Speichervorrichtung (1) ein extern angelegtes Steuersignal (/RAS) empfängt, die Speichervorrichtung (1) in einem aktiven Zustand ist, wenn das Steuersignal (/RAS) in einem ersten Zu stand ist, und in einem Stand by-Zustand ist, wenn das Steuer signal (/RAS) in einem zweiten Zustand ist, und
die Schaltvorrichtung (34) eine Treiberspannung der Substrat vorspannungsgeneratorschaltung (3) umschaltet, als Reaktion auf den Zustand des Steuersignales (/RAS).

6. Halbleiterspeichervorrichtung nach Anspruch 5, dadurch ge kennzeichnet, daß die Speichervorrichtung einen dynamischen Speicher mit wahl freiem Zugriff (1) aufweist, und das Steuersignal ein Zeilenadreßpulssignal (/RAS) ist.

7. Halbleiterspeichervorrichtung nach einem der Ansprüche 1 bis 6, gekennzeichnet durch eine weitere Substratvorspannungsgeneratorvorrichtung (32; 32a, 32b), die von der externen Versorgungsspannung (Vcc) oder der internen Versorgungsspannung (IVcc) betrieben wird, zum Erzeugen der Substratvorspannung (V_BB), und
eine Pegelerkennungsvorrichtung (33; 34) zum Erkennen eines Pegels der Substratvorspannung (V_BB), die durch die weitere Substratvorspannungsgeneratorvorrichtung (32; 32a, 32b) erzeugt wurde, und die die weitere Substratvorspannungsgeneratorvor richtung (32; 32a, 32b) aktiviert, bis die Substratvorspannung (V_BB) einen vorbestimmten Pegel erreicht, und danach die weitere Substratvorspannungsgeneratorvorrichtung (32; 32a, 32b) deaktiviert.

8. Halbleiterspeichervorrichtung nach Anspruch 7, dadurch ge kennzeichnet, daß
die Substratvorspannungsgeneratorvorrichtung (31; 31a, 31b) eine Kapazitätsvorrichtung (C1) mit einem vorbestimmten Kapazitäts wert aufweist, und
die weitere Substratvorspannungsgeneratorvorrichtung (32; 32a, 32b) eine Kapazitätsvorrichtung (C2) mit einem größeren Kapazi tätswert als der vorbestimmte Kapazitätswert aufweist.

9. Halbleiterspeichervorrichtung nach Anspruch 2, gekennzeichnet durch eine weitere Substratvorspannungsgeneratorvorrichtung (32), die durch die externe Versorgungsspannung (Vcc) oder die interne Versorgungsspannung (IVcc) zum Erzeugen der Substratvorspannung (V_BB) betrieben wird, und
eine Pegelerkennungsvorrichtung (33) zum Erkennen der Substrat vorspannung (V_BB), die durch die weitere Substratvorspannungs erzeugungsvorrichtung (32) erzeugt wurde, zum Aktivieren der weiteren Substratvorspannungserzeugungsvorrichtung (32), bis die Substratvorspannung (V_BB) einen vorbestimmten Pegel erreicht, und danach zum Deaktivieren der weiteren Substratvorspannungs erzeugungsvorrichtung (32),
wobei die Schaltvorrichtung (34) die externe Versorgungsspannung (Vcc) als Treiberspannung an die weitere Substratvorspannungs generatorvorrichtung (32) anlegt, wenn die Speichervorrichtung (1) im aktiven Zustand ist, und die interne Versorgungsspannung (IVcc) als Treiberspannung an die weitere Substratvorspannungs generatorvorrichtung (32) anlegt, wenn die Speichervorrichtung (1) in einem Stand by-Zustand ist.

10. Halbleiterspeichervorrichtung nach Anspruch 9, dadurch ge kennzeichnet, daß die Substratvorspannungsgeneratorvorrichtung (31) eine Kapazi tätsvorrichtung (C1) mit einem vorbestimmten Kapazitätswert aufweist, und die weitere Substratvorspannungsgeneratorvorrichtung (32) eine Kapazitätsvorrichtung (C2) mit einem höheren Kapazitätswert als der vorbestimmte Kapazitätswert aufweist.

11. Halbleiterspeichervorrichtung nach Anspruch 3, gekennzeich net durch
eine weitere Substratvorspannungsgeneratorvorrichtung (32), die von der externen Versorgungsspannung (Vcc) betrieben wird, zum Erzeugen der Substratvorspannung (V_BB), und
eine Pegelerkennungsvorrichtung (33) zum Erkennen eines Pegels der Substratvorspannung (V_BB), die von der weiteren Substrat vorspannungsgeneratorvorrichtung (32) erzeugt wurde, zum Aktivieren der weiteren Substratvorspannungsgeneratorvorrichtung (32), bis die Substratvorspannung (V_BB) einen vorbestimmten Pegel erreicht, und danach zum Deaktivieren der weiteren Sub stratvorspannungserzeugungsvorrichtung (32).

12. Halbleiterspeichervorrichtung nach Anspruch 11, dadurch gekennzeichnet, daß jede der ersten und zweiten Substratvorspannungserzeugungsvor richtungen (31a, 31b) eine Kapazitätsvorrichtung (C1) mit einem vorbestimmten Kapazitätswert aufweist, und die weitere Substratvorspannungserzeugungsvorrichtung (32) einen Kapazitätswert (C2) mit einem höheren Kapazitätswert als der vorbestimmte Kapazitätswert aufweist.

13. Halbleiterspeichervorrichtung nach Anspruch 5, gekennzeich net durch
eine erste weitere Substratvorspannungsgeneratorvorrichtung (32a), die durch die externe Versorgungsspannung (Vcc) betrieben wird, zum Erzeugen der Substratvorspannung (V_BB),
eine erste Pegelerkennungsvorrichtung (33a), zum Erkennen eines Pegels der Substratvorspannung (V_BB), die durch die erste weitere Substratvorspannungsgeneratorvorrichtung (32a) erzeugt wurde, zum Aktivieren der ersten weiteren Substratvorspannungs generatorvorrichtung (32a), bis die Substratvorspannung (V_BB) einen vorbestimmten Pegel erreicht, wenn die Speichervorrichtung (1) in einem aktiven Zustand ist,
eine zweite weitere Substratvorspannungsgeneratorvorrichtung (32b), die durch die interne Versorgungsspannung (IVcc) zum Erzeugen der Substratvorspannung (V_BB) betrieben wird, und eine zweite Pegelerkennungsvorrichtung (33b) zum Erkennen eines Pegels der Substratvorspannung (V_BB), die von der zweiten weiteren Substratvorspannungsgeneratorvorrichtung (32b) erzeugt wurde, zum Aktivieren der zweiten weiteren Substratvorspan nungsgeneratorvorrichtung (32b), bis die Substratvorspannung (V_BB) einen vorbestimmten Pegel erreicht, und danach zum Deaktivieren der zweiten weiteren Substratvorspannungsgene ratorvorrichtung (32b).

14. Halbleiterspeichervorrichtung nach Anspruch 13, dadurch ge kennzeichnet, daß die erste und die zweite Substratvorspannungserzeugungsvor richtung (31a, 31b) eine Kapazitätsvorrichtung (C1) mit einem vorbestimmten Kapazitätswert aufweisen, und jede der ersten und zweiten weiteren Substratvorspannungser zeugungsvorrichtungen (32a, 32b) Kapazitätsvorrichtungen (C2) mit einem höheren Kapazitätswert als der vorbestimmte Kapazi tätswert aufweisen.

15. Betriebsverfahren für eine Halbleiterspeichervorrichtung mit einer Speichervorrichtung (1) und einer Substratvorspannungser zeugungsvorrichtung (3), die auf einem Halbleitersubstrat (CH) gebildet sind, mit den Schritten:
Konvertieren einer externen Versorgungsspannung (Vcc) auf eine interne Versorgungsspannung (IVcc) niedriger als die externe Versorgungsspannung, und
Umschalten einer Treiberspannung der Substratvorspannungserzeu gungsvorrichtung (3) zwischen der externen Versorgungsspannung (Vcc) und der internen Versorgungsspannung (IVcc), in Abhängig keit davon, ob die Speichervorrichtung (1) in einem aktiven Zustand oder in einem Stand by-Zustand ist.

16. Betriebsverfahren nach Anspruch 15, dadurch gekennzeichnet, daß der Umschaltschritt das Anlegen der externen Versorgungsspannung (Vcc) als Treiberspannung an die Substratvorspannungserzeu gungsvorrichtung (31) umfaßt, wenn die Speichervorrichtung (1) in einem aktiven Zustand ist, und das Anlegen der internen Ver sorgungsspannung (IVcc) als Treiberspannung an die Substrat vorspannungserzeugungsvorrichtung (31) umfaßt, wenn die Spei chervorrichtung (1) in einem Stand by-Zustand ist.

17. Betriebsverfahren nach Anspruch 15, dadurch gekennzeichnet, daß die Substratvorspannungserzeugungsvorrichtung (3) eine erste Substratvorspannungserzeugungsvorrichtung (31a) aufweist, die von der externen Versorgungsspannung (Vcc) betrieben wird, und
eine zweite Substratvorspannungsgeneratorvorrichtung (31b) auf weist, die von der internen Versorgungsspannung (IVcc) betrieben wird, und
der Umschaltschritt das Aktivieren der ersten Substratvorspan nungserzeugungsvorrichtung (31a) und das Deaktivieren der zweiten Substratvorspannungserzeugungsvorrichtung (31b) auf weist, wenn die Speichervorrichtung (1) in einem aktiven Zustand ist, und das Deaktivieren der ersten Substratvorspannungser zeugungsvorrichtung (31a) und das Aktivieren der zweiten Sub stratvorspannungserzeugungsvorrichtung (31b), wenn die Spei chervorrichtung (1) in einem Stand by-Zustand ist.

18. Betriebsverfahren nach Anspruch 15, dadurch gekennzeichnet, daß die Substratvorspannungserzeugungsvorrichtung (3) eine erste Substratvorspannungserzeugungsvorrichtung (31a) aufweist, die von der externen Versorgungsspannung (Vcc) betrieben wird, und eine zweite Substratvorspannungserzeugungsvorrichtung (31b) aufweist, die von der internen Versorgungsspannung (IVcc) be trieben wird,
wobei die zweite Substratvorspannungserzeugungsvorrichtung (31b) stets in einem aktiven Zustand ist, und der Umschaltschritt das Aktivieren der ersten Substratvorspan nungserzeugungsvorrichtung (31a) umfaßt, wenn die Speichervor richtung (1) in einem aktiven Zustand ist, und das Deaktivieren der ersten Substratvorspannungserzeugungsvorrichtung (31a) umfaßt, wenn die Speichervorrichtung (1) in einem Stand by- Zustand ist.