DE4226710A1 - Halbleiterspeichereinrichtung und betriebsverfahren fuer eine solche - Google Patents
Halbleiterspeichereinrichtung und betriebsverfahren fuer eine solcheInfo
- Publication number
- DE4226710A1 DE4226710A1 DE4226710A DE4226710A DE4226710A1 DE 4226710 A1 DE4226710 A1 DE 4226710A1 DE 4226710 A DE4226710 A DE 4226710A DE 4226710 A DE4226710 A DE 4226710A DE 4226710 A1 DE4226710 A1 DE 4226710A1
- Authority
- DE
- Germany
- Prior art keywords
- signal
- word line
- circuit
- line drive
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
Die vorliegende Erfindung bezieht sich auf eine Halbleiterspei
chereinrichtung und ein Betriebsverfahren für eine solche und
insbesondere auf den Aufbau einer ein Wortleitungsansteuer
signal, das auf eine ausgewählte Wortleitung zu übertragen ist,
erzeugenden Schaltung.
Fig. 12 zeigt schematisch einen Gesamtaufbau einer herkömmli
chen dynamischen Halbleiterspeichereinrichtung. In Fig. 12
weist die dynamische Halbleiterspeichereinrichtung 500 ein
Speicherzellenfeld 501 mit in einer Matrix aus Zeilen und Spal
ten angeordneten dynamischen Speicherzellen, einen Adreßpuffer
502, der extern angelegte Adreßsignale A0 bis An aufnimmt und
interne Adreßsignale erzeugt, einen Zeilenadreßdekoder 503, der
das vom Adreßpuffer 502 erzeugte Zeilenadreßsignal dekodiert
und eine entsprechende Zeile im Speicherzellenfeld 501 aus
wählt, und einen Wortteiber 504, der auf einen Ausgang des Zei
lenadreßdekoders 503 anspricht, um das Potential der in der
entsprechenden Zeile angeordneten Wortleitung anzuheben, auf.
Der Worttreiber 504 überträgt ein Wortleitungsansteuersignal,
das von einer Wortleitungsansteuersignalerzeugungsschaltung 505
geliefert wird, auf die der durch den Zeilenadreßdekoder 503
ausgewählten Zeile entsprechende Wortleitung.
Die Halbleiterspeichereinrichtung 500 enthält weiter einen
Spaltenadreßdekoder 506, der ein vom Adreßpuffer 502 geliefer
tes internes Spaltenadreßsignal dekodiert und eine ausgewählte
Spalte im Speicherzellenfeld 501 auswählt, einen Leseverstär
ker, der Daten von Speicherzellen in der ausgewählten Zeile im
Speicherzellenfeld 501 nachweist und verstärkt, und ein
I/O(Ein-/Ausgangs)-Gatter, das die durch den Spaltenadreßdeko
der 506 ausgewählte Spalte mit einer I/O(Ein-/Ausgangs)-Schal
tung 508 verbindet. In Fig. 12 sind der Leseverstärker und das
I/O-Gatter durch einen Block 507 dargestellt.
Die Halbleiterspeichereinrichtung 500 enthält weiter einen
Taktpuffer 509, der in Reaktion auf extern angelegte Steuersi
gnale *RAS (Zeilenadreßabtastsignal), *CAS (Spaltenadreßabtast
signal) und *W (Schreibfreigabesignal) ein internes Steuersi
gnal erzeugt, und eine Wortleitungansteuersignalerzeugungs
schaltung 505, die in Reaktion auf ein vom Taktpuffer 509
geliefertes internes Zeilenadreßabtastsignal /RAS das Wortlei
tungsansteuersignal erzeugt. Die Wortleitungsansteuersignal
erzeugungsschaltung 505 enthält eine RX-Erzeugungsschaltung
511, die auf ein internes Zeilandreßabtastsignal /RAS an
spricht, um ein Wortleitungsansteuersignal RX auf Versorgungs
spannungspegel zu erzeugen, und eine Anhebeschaltung 512, die
ein durch die RX-Erzeugungsschaltung 511 erzeugtes Signal
anhebt. Das durch die Anhebeschaltung 512 angehobene
Ansteuersignal wird über den Worttreiber 504 auf die ausge
wählte Wortleitung (ausgewählte Zeile) übertragen.
Beim Datenschreibbetrieb erzeugt die I/O-Schaltung 508 aus ex
ternen Schreibdaten D/Q interne Schreibdaten und überträgt die
selben zum Block 507. Im Datenlesebetrieb erzeugt die I/O-
Schaltung 508 entsprechend den über den Block 507 gelesenen in
ternen Lesedaten externe Lesedaten D/Q. Die I/O-Schaltung 508
kann einen Aufbau haben, bei dem ein Eingabepuffer zum
Schreiben der Daten und ein Ausgabepuffer zum Lesen der Daten
unabhängig voneinander und jeweils mit unterschiedlichen An
schlüssen verbunden sind. Dieser Eingabepuffer und Ausgabepuf
fer können aber auch mit demselben Anschluß verbunden sein.
Der Adreßpuffer 502 spricht auf ein internes Steuersignal (/RAS
und /CAS) an, das vom Taktpuffer 509 geliefert wird, um das in
terne Zeilenadreßsignal und das interne Spaltenadreßsignal zu
erzeugen. Der Zeilenadreßdekoder 503 und der Spaltenadreßdeko
der 506 sprechen auf interne Steuersignale /RAS bzw. /CAS an,
um die angelegten internen Adreßsignale zu dekodieren. Der
Adreßpuffer 502 empfängt als Adreßsignal AO bis An das Zeilen
adreßsignal und das Spaltenadreßsignal im Zeitteilungs-Multi
plexbetrieb. Alternativ dazu kann der Adreßpuffer 502 das Zei
lenadreßsignal und das Spaltenadreßsignal gleichzeitig empfan
gen, und der Taktpuffer 509 kann ein Chipauswahlsignal *CS em
pfangen, das eine Zeitfolge bzw. ein Timing des Abtastens eines
Adreßsignales des Adreßpuffers 502 bestimmt.
Die I/O-Schaltung 508 spricht auf ein vom Taktpuffer 509 gelie
fertes internes Schreibsteuersignal /WE an, um die internen
Schreibdaten oder externen Lesedaten zu erzeugen.
Die Halbleiterspeichereinrichtung enthält weiter eine Lesever
stärkeransteuerschaltung 510, die einen im Block 507 enthalte
nen Leseverstärker in Reaktion auf das interne Zeilenadreßab
tastsignal /RAS ansteuert. Die Leseverstärkeransteuerschaltung
510 spricht auf das interne Zeilenadreßabtastsignal /RAS an, um
den im Leseverstärker-/I/O-Gatter-Block 507 enthaltenen Lese
verstärker anzusteuern.
Fig. 13 zeigt einen speziellen Aufbau des Speicherzellenfeldes
501 und des Leseverstärker-/I/O-Gatter-Blockes 507, die in
Fig. 12 gezeigt sind. Das Speicherzellenfeld 501 weist eine
Mehrzahl von Bitleitungspaaren auf, von denen jedes mit den
Speicherzellen einer Spalte verbunden ist, und eine Mehrzahl
von Wortleitungen, von denen jede mit den Speicherzellen einer
Zeile verbunden ist. Fig. 13 zeigt repräsentativ ein Paar von
Bitleitungen BL und /BL und zwei Wortleitungen WL1 und WL2.
Nach Fig. 13 enthält das Speicherzellenfeld 501 eine an der
Kreuzung einer Bitleitung BL und einer Wortleitung WL1 angeord
nete Speicherzelle MC1, eine an der Kreuzung der Bitleitung/BL
mit der Wortleitung WL2 angeordnete Speicherzelle MC2 und eine
Vorladungs-/Egalisierungsschaltung PE, die auf ein Vorladungs-
/Egalisierungssignal ΦPR anspricht, um die Potentiale der Bit
leitungen BL und /BL auf ein vorbestimmtes Potential VBL zu
egalisieren und vorzuladen.
Die Speicherzelle MC1 enthält einen Kondensator C1, der Infor
mation speichert, und einen n-Kanal-MOS-Transistor (Feldeffekt
transistor mit isoliertem Gate) NT4, der auf das Signalpoten
tial auf der Wortleitung WL1 anspricht, um den Kondensator C1
elektrisch mit der Bitleitung BL zu verbinden. Der Kondensator
C1 hat eine mit der Drain des Transistors NT4 verbundene Elek
trode (Speicherknoten), und seine andere Elektrode (Zellplatte)
ist mit einem vorbestimmten Potential VG verbunden.
Die Speicherzelle MT2 enthält einen Kondensator C2 zum
Speichern von Information und einen n-Kanal-MOS-Transistor NT5,
der auf das Signalpotential auf der Wortleitung WL2 anspricht,
um elektrisch den Kondensator C2 mit der Bitleitung /BL zu ver
binden. Die Vorladungs-/Egalisierungsschaltung PE enthält einen
n-Kanal-MOS-Transistor NT1, der auf ein Vorladungs-/Egalisie
rungssignal ΦPR anspricht, um das vorbestimmte Vorladungspoten
tial VBL auf die Bitleitung BL zu übertragen, und einen
n-Kanal-MOS-Transistor NT3, der auf das Vorladungs-/Egalisie
rungssignal ΦPR anspricht, um das Vorladungspotential VBL auf
die Bitleitung /BL zu übertragen, sowie einen n-Kanal-MOS-Tran
sistor NT2, der auf das Vorladungs-/Egalisierungssignal ΦPR an
spricht, um elektrisch die Bitleitung BL und die Bitleitung /BL
zu verbinden.
Der Leseverstärker /IO-Gatter-Block 507 enthält einen p-Kanal-
Leseverstärker PSA, der das Potential der Bitleitung BL oder
/BL mit höherem Potential auf einen hohen Pegel des Betriebs
spannungspotentialpegels VCC auflädt, einen n-Kanal-Lesever
stärker NSA, der das Potential der Bitleitung BL oder /BL mit
einem niedrigen Potential auf Massepotential entlädt, und n-
Kanal-MOS-Transistoren NT8 und NT9, die auf ein Spaltenauswahl
signal Yi vom Spaltenadreßdekoder ansprechen, um die Bitleitun
gen BL und /BL mit internen Datenleitungen DB und /DB zu ver
binden. Die Transistoren NT8 und NT9 bilden ein IO-Gatter IOG.
Der p-Kanal-Leseverstärker PSA enthält kreuzgekoppelte p-Kanal-
MOS-Transistoren PT1 und PT2. Die Drain des Transistors PT1 ist
mit der Bitleitung BL und dem Gate des Transistors PT2 verbun
den, sein Gate ist mit der Bitleitung /BL und der Drain des
Transistors PT2 verbunden, und seine Source ist mit einer
Signalleitung 550 verbunden. Das Gate des Transistors PT2 ist
mit der Drain des Transistors PT1 und der Bitleitung BL ver
bunden, seine Drain ist mit dem Gate des Transistors PT1 und
der Bitleitung /BL verbunden, und seine Source ist mit der Si
gnalleitung 550 verbunden.
Der n-Kanal-Leseverstärker NSA enthält n-Kanal-MOS-Transistoren
NT6 und NT7, deren Gates und Drains kreuzgekoppelt sind. Die
Drain des Transistors NT6 ist mit der Bitleitung BL verbunden,
seine Source ist mit einer Signalleitung 551 verbunden, und
sein Gate ist mit der Bitleitung /BL verbunden. Das Gate des
Transistors NT7 ist mit der Bitleitung BL verbunden, seine
Drain ist mit der Bitleitung /BL verbunden, und seine Source
ist mit der Signalleitung 551 verbunden.
Die Leseverstärkeransteuerschaltung 510 enthält eine Lesever
stärkeraktivierungssignalerzeugungsschaltung 513, die auf ein
vom Taktpuffer 509 geliefertes internes Zeilenadreßabtastsignal
/RAS anspricht, um Leseverstärkeraktivierungssignale /ΦSP und
ΦSN erzeugen, und eine Leseverstärkeraktivierungsschaltung 514,
die auf die Leseverstärkeraktivierungssignale /ΦSP und ΦSN an
spricht, um die Leseverstärker PSA und NSA zu aktivieren. Die
Leseverstärkeraktivierungsschaltung 514 enthält einen p-Kanal-
MOS-Transistor PT3, der auf das Leseverstärkeraktivierungssi
gnal /ΦSP anspricht, um die Signalleitung 550 bis auf Versor
gungsspannungspegel VCC aufzuladen, und einen n-Kanal-MOS-Tran
sistor NT10, der auf das Leseverstärkeraktivierungssignal ΦSN
anspricht, um die Signalleitung 551 mit Massepotential zu
verbinden.
Fig. 14 zeigt einen Aufbau einer Schaltung zur Wortleitungsan
steuerung. In Fig. 14 enthält der Taktpuffer 509 einen RAS-
Puffer 609, der ein extern angelegtes Zeilenadreßabtastsignal
*RAS aufnimmt und ein internes Zeilenadreßabtastsignal /RAS
erzeugt. Der RAS-Puffer 609 kann ein internes Zeilenadreßab
tastsignal RAS mit positiver Logik erzeugen. Die RX-Erzeugungs
schaltung 511 enthält eine Inverterschaltung 610, die das
interne Zeilenadreßabtastsignal /RAS invertiert, einen n-Kanal-
MOS-Transistor NT20, der auf einen Ausgang mit der Inverter
schaltung 610 anspricht, um einen Ausgangsknoten NO auf den
Pegel des Spannungsversorgungspotentials VCC aufzuladen, eine
Verzögerungsschaltung 611, die das interne Zeilenadreßabtast
signal /RAS um eine vorbestimmte Zeit verzögert, und einen n-
Kanal-MOS-Transistor NT21, der auf einen Ausgang der Verzö
gerungsschaltung 611 anspricht, um den Ausgangsknoten NO auf
Massepotential zu entladen. Anstelle der Inverterschaltung 610
und des n-Kanal-MOS-Transistors NT2 kann ein p-Kanal-MOS-Tran
sistor verwendet werden, der an seinem Gate das interne Zeilen
adreßabtastsignal /RAS empfängt.
Der Transistor NT20 hat eine Stromsteuerfähigkeit, die größer
ist als diejenige des Transistors NT21. Wenn das Signal /RAS
auf niedrigen Pegel, das heißt aktiven Zustand, abfällt, wird
der Transistor NT20 leitend, und damit wird der Ausgangsknoten
NO auf Versorgungsspannungspotential VCC, das heißt hohen
Pegel, aufgeladen. Nach einer vorbestimmten Zeitspanne wird der
n-Kanal-MOS-Transistor 21 ausgeschaltet. Wenn das Signal /RAS
auf hohen Pegel, das heißt in aktiven Zustand, ansteigt, wird
der Transistor NT20 ausgeschaltet. Zu dieser Zeit ist der
Ausgang der Verzögerungsschaltung 611 noch auf niedrigem Pegel,
und der Transistor NT20 im Aus-Zustand. In diesem Zustand
verbleibt daher der Ausgangsknoten NO auf hohem Pegel. Nach
einer vorbestimmten Zeitspanne geht der Ausgang der Verzöge
rungsschaltung 611 auf den hohen Pegel über, und der Transistor
NT21 wird eingeschaltet, so daß der Ausgangsknoten NO auf Mas
sepotentialpegel, das heißt niedrigen Pegel, entladen wird,
weil der Transistor NT20 aus ist.
Die Anhebeschaltung 512 enthält eine Verzögerungsschaltung 612,
die den Ausgang der RX-Erzeugungsschaltung 511 um eine vorbe
stimmte Zeitspanne verzögert, und eine Anhebekapazität 613, die
auf den Ausgang der Verzögerungsschaltung 612 anspricht und das
Wortleitungsansteuersignal RX anhebt. Die Verzögerungsschal
tung 612 enthält eine gerade Anzahl von Kaskaden-Inverterschal
tungen IV. Der Kondensator 613 hebt infolge seiner Kapazitäts
koppelung das Potential des Wortleitungsansteuersignals RX auf
hohen Pegel weiter an. Der Zeilenadreßdekoder 503 enthält Zei
lendekoderschaltungen 603, von denen jede entsprechend der
Wortleitung angeordnet ist. Eine Zeilendekoderschaltung 603
wird angewählt, um ein Zeilenauswahlsignal auf hohem Pegel zu
erzeugen, wenn die angelegten internen Adreßsignale eine vor
bestimmte Kombination logischer Werte "0" und "1" haben.
Der Worttreiber 504 enthält Ansteuer- bzw. Treiberschaltungen
604, von denen jede entsprechend der Wortleitung angeordnet
ist. Jede Ansteuerschaltung 604 enthält einen n-Kanal-MOS-Tran
sistor NT30, der auf einen Ausgang der Zeilendekoderschaltung
603 anspricht, um das Wortleitungsansteuersignal RX auf eine
entsprechende Wortleitung WL zu übertragen, und einen n-Kanal-
MOS-Transistor NT31, der auf ein Rückstell- bzw. Reset-Signal
anspricht (das im allgemeinen im Ansprechen auf das interne
Zeilenadreßabtastsignal /RAS über einen - nicht gezeigten - Er
zeugungspfad erzeugt wird), um das Potential der Wortleitung WL
auf Massepotential zu entladen. Wenn das Wortleitungsansteuer
signal RX auf oder über das Versorgungsspannungspotential an
gehoben wird, wird infolge der Kapazitätskoppelung zwischen
Gate und Drain und zwischen Gate und Source das Gatepotential
des Transistors NT30 auf einen Pegel angehoben, der gleich dem
oder höher als der angehobene Pegel des Wortleitungsansteuer
signales ist. Dadurch wird das angehobene Wortleitungsansteuer
signal RX über den Transistor NT30 auf die Wortleitung WL über
tragen.
Nachfolgend wird der Betrieb der in den Fig. 12 bis 14
gezeigten Halbleiterspeichereinrichtung kurz unter Bezugnahme
auf das Betriebswellenformdiagramm der Fig. 15 beschrieben.
Wenn das interne Zeilenadreßabtastsignal *RAS auf niedrigen
Pegel abfällt, tritt die Halbleiterspeichereinrichtung in den
Speicherzyklus ein. In Reaktion auf das Abfallen des Signales
*RAS fällt das Vorlade-/Egalisierungssignal ΦPR auf niedrigen
Pegel ab. Der Erzeugungspfad für das Signal ΦPR ist nicht
gezeigt. In Reaktion darauf wird die Vorladungs-/Egalisierungs
schaltung PE deaktiviert, und die Transistoren NT1 bis NT3
werden ausgeschaltet. Die Bitleitungen BL und /BL werden in
schwimmenden Zustand auf Vorladungspotential VBL (allgemein auf
einen Pegel von VCC/2) gebracht.
Dann erzeugt die Wortleitungsansteuersignalerzeugungsschaltung
505 ein Wortleitungsansteuersignal RX, das durch die Anhebe
schaltung 512 weiter auf einen Pegel angehoben wird, der gleich
dem oder größer als der Pegel der Stromversorgungsspannung VCC
ist.
Indessen tastet der Adreßpuffer 502 angelegte Adreßsignale A0
bis An ab und speichert sie zwischen, um interne Zeilenadreß
signale zu erzeugen. Der Zeilenadreßdekoder 503 dekodiert die
internen Zeilenadreßsignale, womit eine Zeilendekoderschaltung
603 und eine Ansteuerschaltung 504 ausgewählt werden. Das Wort
leitungsansteuersignal RX, das von der Wortleitungsansteuersi
gnalerzeugungsschaltung 505 geliefert wird, wird über die An
steuerschaltung 504 auf die entsprechende Wortleitung WL über
tragen.
Wenn das Potential der Wortleitung WL (es sei angenommen, daß
die Wortleitung WL1 ausgewählt ist) ansteigt, wird der Transi
stor NT4 der Speicherzelle MC1 eingeschaltet, und damit werden
die im Kondensator C1 angesammelten Ladungen auf die Bitleitung
BL übertragen. Wenn die Speicherzelle MC1 die Information "0"
gespeichert hat, erniedrigt sich das Potential der Bitleitung
BL geringfügig unter das Vorladungspotential, wie in Fig. 4
gezeigt. Die Bitleitung /BL behält das Vorladungspotential VBL
bei.
Dann erzeugt die Leseverstärkeraktivierungssignalerzeugungs
schaltung 510 Leseverstärkeraktivierungssignale ΦSN und /ΦSP,
um die Leseverstärkeraktivierungsschaltung 514 zu aktivieren,
und dann arbeiten die Leseverstärker PSA und NSA. Infolgedessen
wird eine geringfügige Potentialdifferenz, die zwischen den
Bitleitungen BL und /BL erzeugt wurde, verstärkt, so daß das
Potential der Bitleitung BL auf Massepotentialpegel übergeht
und das Potential der Bitleitung /BL auf den Spannungsver
sorgungspegel VCC übergeht.
Dann geht das extern angelegte Spaltenadreßabtastsignal *CAS in
den aktiven Zustand, und der Adreßpuffer 502 erzeugt die inter
nen Spaltenadreßsignale, die an den Spaltenadreßdekoder 506 an
gelegt werden. Der Spaltenadreßdekoder 506 dekodiert die ange
legten internen Adreßsignale, um ein Spaltenauswahlsignal Yi zu
erzeugen, das die entsprechende Spalte im Speicherzellenfeld
501 auswählt. Dadurch werden die Bitleitungen BL und /BL über
das IO-Gatter IOG mit den internen Datenleitungen DB bzw. /DB
verbunden.
Im Datenschreibbetrieb ist das Schreibbefehlssignal /WE im ak
tiven Zustand, das heißt auf niedrigem Pegel. Die I/O-Schaltung
508 überträgt die internen Schreibdaten auf interne Datenlei
tungen DB und /DB und dann auf die entsprechenden Bitleitungen
BL und /BL, und der Wert wird in die Speicherzelle MCl einge
schrieben.
Beim Datenlesevorgang werden die Potentiale der Bitleitungen BL
und /BL auf die internen Datenleitungen DB und /DB und dann in
die I/O-Schaltung 508 übertragen, durch die der externe Ausle
sewert D/Q gebildet wird. Die Schreib-Zeitfolge beim Daten
schreibbetrieb wird durch die Steuersignale *CAS und *WE be
stimmt. Allgemein wird, wenn beide Signale *CAS und *WE auf dem
niedrigen Pegel des aktiven Zustandes sind, der externe
Schreibwert aufgenommen, und der interne Schreibwert wird er
zeugt und auf die internen Datenleitungen DB und /DB
übertragen.
Wie in Fig. 13 gezeigt, enthält die dynamische Speicherzelle
einen MOS-Transistor und einen Kondensator. Der MOS-Transistor
erlaubt den Durchgang einer Spannung Vg-Vth, die um die
Schwellspannung Vth niedriger ist als seine Gatespannung Vg.
Wenn das Potential der Wortleitung WL auf Versorgungsspannungs
pegel VCC ist, wird auf den Speicherzellenkondensator als Si
gnal auf (VCC-Vth)-Pegel übertragen, auch dann, wenn das Po
tential auf der Bitleitung auf dem hohen Pegel VCC der Versor
gungsspannung ist.
Beim Wortleitungsauswahlvorgang werden die im Speicherzellen
kondensator angesammelten Ladungen auf die entsprechende Bit
leitung übertragen. Das Vorladungspotential VBL ist allgemein
VCC/2. Der niedrige Pegel der Bitleitung ist der Massepoten
tialpegel. Daher werden der hohe Pegel und der niedrige Pegel
der Lesespannung auf der Bitleitung (das heißt der auf der Bit
leitung vor dem Beginn des Betriebs der Leseverstärker erschei
nenden Spannung) bezüglich der Vorladungsspannung asymmetrisch,
was zu einem ungenügenden Betriebsrahmen des Leseverstärkers
führt.
Aus diesem Grunde wird das Potential der ausgewählten Wortlei
tung auf oder über den Wert VCC+Vth angehoben, um das Signal
auf VCC-Pegel im Speicherzellenkondensator ohne einen Verlust
zu speichern. Dies ermöglicht das Speichern der Daten auf hohem
Pegel im Speicherzellenkondensator ohne einen Signalverlust.
Dadurch kann die Lesespannung auf hohem Pegel mit einem hinrei
chenden Wert erhalten werden, und die Lesespannung auf hohem
Pegel und die Lesespannung auf niedrigem Pegel können bezüglich
des Vorladungspotentials asymmetrisch sein, so daß der Lesever
stärker zuverlässig ohne Fehlfunktionen den Lesevorgang ausfüh
ren kann.
Infolge des Anhebens des Wortleitungsansteuersignales RX auf
oder über VCC steigt die Anstiegsgeschwindigkeit des Wortlei
tungspotentials an, und daher können die Speicherzellenwerte
auf die Bitleitung mit hoher Geschwindigkeit ausgelesen werden.
Damit kann der Zeitpunkt des Aktivierens des Leseverstärkers
früher eingestellt werden, und damit kann die Zugriffszeit ver
ringert werden.
Um das Wortleitungsansteuersignal RX anzuheben, wird eine Wort
leitungsansteuersignalerzeugungsschaltung - wie sie z. B. in
Fig. 3 gezeigt ist - verwendet. Die Anhebeschaltung in der
Wortleitungansteuersignalerzeugungsschaltung legt ein Verzöge
rungssignal des Wortleitungsansteuersignales an eine der Elek
troden eines Kondensators 613, so daß das Potential der ande
ren Elektrode des Kondensators 613 durch die Kapazitätskoppe
lung angehoben wird, und damit wird der hohe Pegel des Wort
leitungsansteuersignales RX auf einen Pegel angehoben, der
gleich der Versorgungsspannung VCC oder höher als diese ist.
Bei dem in Fig. 14 gezeigten Aufbau wird das Potentialniveau
des Wortleitungsansteuersignales RX immer auf oder über die Be
triebsspannung VCC angehoben, während das externe Zeilenadreß
abtastsignal *RAS auf niedrigem Pegel und die Halbleiterspei
chereinrichtung im Speicherzyklus ist. Wenn die Integrations
dichte der dynamischen Halbleiterspeichereinrichtung auf eine
höhere Stufe gehoben wird, haben ihre Elemente geringere Ab
messungen. In diesem Falle wird die Zuverlässigkeit der Wort
leitung eine Angelegenheit von Bedeutung. Wenn die Dicke des
Gateisolierfilmes unter der Wortleitung mit der Miniaturisie
rung der Elemente geringer wird und eine hohe Spannung an die
Wortleitung angelegt wird, wird es zunehmend wahrscheinlich,
daß der Gateisolierfilm einen dielektrischen Durchbruch erlei
det. Die Miniaturisierung der Elemente verringert auch die Lei
tungsbreite der Wortleitung, und deshalb kann die Wortleitung
selbst infolge von Elektromigration, Spannungsmigration
o. ä., die durch diese hohe Spannung verursacht werden, zer
stört werden.
Bei einigen Betriebsarten wie dem Seitenmodus und dem stati
schen Spaltenmodus der Halbleiterspeichereinrichtung verbleibt
das externe Zeilenadreßabtastsignal *RAS für eine extrem lange
Zykluszeitspanne im aktiven Zustand. Während einer solchen
langen Zeitspanne tRAS (der Zeitspanne, für die das Signal RAS
im aktiven Zustand ist), bei der der Betriebszyklus der Ein
richtung extrem lang ist, ist die Spannung auf dem angehobenen
Pegel während der gesamten Zyklusdauer ständig an die Wortlei
tung angelegt. Wenn die angehobene Spannung für eine lange
Zeitspanne an die Wortleitung angelegt ist, ist es wahrschein
lich, daß sich die Durchbruchsspannung der Wortleitung verrin
gert, was zu einer geringen Zuverlässigkeit der Wortleitung
führt.
Es ist Aufgabe der Erfindung, eine dynamische Halbleiterspei
chereinrichtung mit einer Wortleitung hoher Zuverlässigkeit
sowie ein Betriebsverfahren für eine solche Halbleiterspeicher
einrichtung anzugeben.
Eine Halbleiterspeichereinrichtung entsprechend der Erfindung
enthält eine Wortleitungsansteuersignalerzeugungsschaltung zur
Erzeugung eines Wortleitungsansteuersignales, das auf eine aus
gewählte Wortleitung übertragen wird, eine auf ein anderes
Signal als das Wortleitungsansteuersignal ansprechende Bestim
mungsschaltung zur Bestimmung dessen, ob ein Pegel des Wortlei
tungsansteuersignales, das durch die Wortleitungsansteuersi
gnalerzeugungsschaltung erzeugt wird, angehoben werden sollte,
und eine Anhebeschaltung, die auf das erzeugte Wortleitungsan
steuersignal und einen Ausgang der Bestimmungsschaltung an
spricht und das erzeugte Wortleitungsansteuersignal weiter
anhebt.
Die Bestimmungsschaltung bestimmt, ob das Wortleitungsansteuer
signal angehoben werden sollte, und die Anhebeschaltung hebt
das Wortleitungsansteuersignal entsprechend dem Ergebnis der
Bestimmung durch die Bestimmungsschaltung an. Dementsprechend
wird das Wortleitungsansteuersignal nur für eine notwendige
Zeitspanne angehoben, und damit ist nicht ständig bzw. konti
nuierlich eine hohe Spannung an die Wortleitung angelegt, so
daß die Zuverlässigkeit der Wortleitung verbessert wird.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben
sich aus der Erläuterung von Ausführungsbeispielen anhand der
Figuren.
Von den Figuren zeigen:
Fig. 1 schematisch den Aufbau einer Wortleitungsansteu
ersignalerzeugungsschaltung, die in einer dyna
mischen Halbleiterspeichereinrichtung entsprechend
der Erfindung Verwendung findet,
Fig. 2 einen speziellen Aufbau einer Wortleitungsansteu
ersignalerzeugungsschaltung,
Fig. 3 ein Signalwellenformdiagramm, das den Betrieb der
Wortleitungsansteuersignalerzeugungsschaltung nach
Fig. 2 zeigt,
Fig. 4 ein weiteres Beispiel des Aufbaues einer Wortlei
tungsansteuersignalerzeugungsschaltung,
Fig. 5A und 5B ein Signalwellenformdiagramm für den Betrieb der
in Fig. 4 gezeigten Wortleitungsansteuersignaler
zeugungsschaltung,
Fig. 6 ein Signalwellenformdiagramm, das schematisch den
Betrieb einer Wortleitungsansteuersignalerzeu
gungsschaltung nach einer weiteren Ausführungsform
zeigt,
Fig. 7 einen Aufbau einer Anhebeschaltung, die in der
Wortleitungsansteuersignalerzeugungsschaltung ver
wendet wird, die eine Betriebswellenform nach
Fig. 6 aufweist,
Fig. 8 ein Signalwellenformdiagramm für den Betrieb der
in Fig. 7 gezeigten Anhebeschaltung,
Fig. 9 den Aufbau einer Bestimmungsschaltung, die in Kom
bination mit der Anhebeschaltung nach Fig. 6 ver
wendet wird,
Fig. 10 den Aufbau einer Anhebeschaltung in einer Wortlei
tungsansteuersignalerzeugungsschaltung einer ande
ren Ausführungsform der Erfindung,
Fig. 11 ein Signalwellenformdiagramm, das den Betrieb der
Anhebeschaltung nach Fig. 7 zeigt,
Fig. 12 schematisch den Gesamtaufbau einer herkömmlichen
dynamischen Halbleiterspeichereinrichtung,
Fig. 13 einen speziellen Aufbau eines Speicherzellenfeldes
und eines Leseverstärkers ebenso wie des IO-Gat
terblockes nach Fig. 12,
Fig. 14 einen speziellen Aufbau eines Taktpuffers und
einer herkömmlichen Wortleitungsansteuersignaler
zeugungsschaltung, und
Fig. 15 ein Signalwellenformdiagramm, das den Betrieb der
dynamischen Halbleiterspeichereinrichtung nach den
Fig. 12 bis 14 verdeutlicht.
Fig. 1 zeigt schematisch den Aufbau einer Wortleitungsansteu
ersignalerzeugungsschaltung, die in einer dynamischen Halblei
terspeichereinrichtung entsprechend der Erfindung verwendet
wird. Eine in Fig. 1 gezeigte Wortleitungsansteuersignaler
zeugungsschaltung 705 kann auf die dynamische Halbleiterspei
chereinrichtung nach den Fig. 12 und 14 angewandt werden.
Die in Fig. 1 gezeigte Wortleitungsansteuersignalerzeugungs
schaltung 705 kann anstelle der Wortleitungsansteuersignaler
zeugungsschaltung 505 in den Fig. 12 und 14 eingesetzt
werden.
In Fig. 1 enthält die Wortleitungsansteuersignalerzeugungs
schaltung 705 eine RX-Erzeugungsschaltung 511, die auf ein in
ternes Zeilenadreßabtastsignal /RAS durch Erzeugung eines Wort
leitungsansteuersignales RX anspricht, eine Bestimmungsschal
tung 701, die auf ein anderes Signal als das Wortleitungsan
steuersignal RX anspricht und bestimmt, ob der Pegel des Wort
leitungsansteuersignales weiter angehoben werden sollte, sowie
eine Anhebeschaltung 702, die auf einen Ausgang einer Bestim
mungsschaltung 701 und das Wortleitungsansteuersignal RX an
spricht, um das Wortleitungsansteuersignal RX weiter anzuheben.
Die Bestimmungsschaltung 701 bestimmt, ob das Wortleitungssteu
ersignal RX entsprechend der Versorgungsspannung oder dem ex
ternen Steuersignal angehoben werden sollte.
Die Anhebeschaltung 702 hebt das Wortleitungsansteuersignal RX
nur an, wenn die Bestimmungsschaltung 701 bestimmt, daß das
Wortleitungsansteuersignal angehoben werden sollte. Damit wird
das Wortleitungsansteuersignal RX nur dann auf oder über die
Betriebsspannung VCC angehoben, wenn dies erforderlich ist. Da
mit wird nicht unnötig eine hohe Spannung an die Wortleitung
angelegt, so daß die Zuverlässigkeit der Wortleitung erhöht
wird.
Fig. 2 zeigt einen speziellen Aufbau einer Wortleitungsansteu
ersignalerzeugungsschaltung, die in der dynamischen Halbleiter
speichereinrichtung Verwendung findet.
Fig. 2 zeigt den Aufbau der Bestimmungsschaltung 701 und der
Anhebeschaltung 702. Die Bestimmungsschaltung 701 enthält eine
Potentialnachweisschaltung 710 zum Nachweis des Pegels der Be
triebsspannung VCC und zwei Inverterschaltungen 10 und 11, die
kaskadenartig geschaltet sind und auf einen Ausgang der Poten
tialnachweisschaltung 710 ansprechen, um zu bestimmen, ob das
Wortleitungsansteuersignal RX angehoben werden soll.
Die Potentialnachweisschaltung 710 enthält diodenmäßig geschal
tete n-Kanal-MOS-Transistoren 20, 21 und 22, die in Reihe zwi
schen das Stromversorgungspotential VCC und einen Knoten N3
geschaltet sind, einen n-Kanal-MOS-Transistor 23, der in Reak
tion auf ein Triggersignal RXT eingeschaltet wird, und einen
Widerstand 30, der zwischen den Transistor 23 und Massepoten
tial gelegt ist. Der Widerstand des Widerstandes 30 ist größer
als der Ein-Widerstand der Transistoren 20 und 22. Wenn der
Transistor 23 durch das Triggersignal RXT eingeschaltet wird,
fließt der Strom durch die Potentialnachweisschaltung 710, und
das Potential des Knotens N3 geht auf VCC-3Vth. Vth ist die
Schwellspannung der Transistoren 20 bis 22. Die Inverterschal
tung 11 invertiert und verstärkt das Signalpotential des
Knotens N3. Die Inverterschaltung 10 invertiert und verstärkt
den Ausgang der Inverterschaltung 11. Die Anhebeschaltung 702
enthält eine NAND-Schaltung 40, die den Ausgang der Bestim
mungsschaltung 701 und das von der RX-Erzeugungsschaltung 511
gelieferte Wortleitungsansteuersignal RX empfängt, und einen
Anhebekondensator 5, der auf einen Ausgang der NAND-Schaltung
40 anspricht, um das auf eine Signalleitung 50 übertragene
Wortleitungsansteuersignal anzuheben. Der Ausgang der NAND-
Schaltung 40 ist nur dann auf niedrigem Pegel, wenn ihre beiden
Eingangsimpulse auf hohem Pegel sind.
Das Triggersignal RXT ist ein Signal zum Triggern der Erzeugung
des Wortleitungsansteuersignals RX und wird zu einem früheren
Zeitpunkt als das Wortleitungsansteuersignal RX aktiviert. Spe
ziell wird bei der RX-Erzeugungsschaltung 511 zuerst in Reak
tion auf das interne Zeilenadreßabtastsignal /RAS das Trigger
signal RXT erzeugt, und dann wird in Reaktion auf das Trigger
signal RXT das Wortleitungsansteuersignal RX erzeugt. Um das
Signal RXT zu erzeugen, kann der z. B. in Fig. 15 gezeigte
Aufbau mit einer "stromaufwärts" der Inverterschaltung 610 und
der Verzögerungsschaltung 611 gelegenen Pufferschaltung ver
sehen sein, und das Triggersignal RXT kann von einer "strom
aufwärts" dieser Pufferschaltung gelegenen Stufe erzeugt
werden. Nachfolgend wird unter Bezugnahme auf das Betriebs-
Wellenformdiagramm der Fig. 3 der Betrieb der in Fig. 2 ge
zeigten Wortleitungsansteuersignalerzeugungsschaltung erklärt.
Zuerst wird der Betrieb für den Fall, daß die Betriebs- bzw.
Stromversorgungsspannung VCC eine vorbestimmte Spannung (z. B.
5,5 V oder mehr) ist, beschrieben. Wenn das externe Zeilen
adreßabtastsignal *RAS auf den niedrigen Pegel abfällt, erzeugt
die RX-Erzeugungsschaltung 511 das Triggersignal RXT, und die
Potentialnachweisschaltung 710 wird aktiviert. Dadurch geht das
Potential des Knotens N3 auf VCC-3Vth. Da die Betriebsspan
nung VCC die vorbestimmte Spannung (5,5 V) oder größer ist,
wird durch die Inverterschaltung 11 bestimmt, daß das Poten
tial des Knotens N3 auf hohem Pegel ist, und der Ausgang der
Inverterschaltung 11 geht auf den niedrigen Pegel. Damit geht
der Ausgang der Inverterschaltung 10 auf hohen Pegel.
Die RX-Erzeugungsschaltung 511 erzeugt, auf das Triggersignal
RXT folgend, das Wortleitungsansteuersignal RX. Wenn das Wort
leitungsansteuersignal RX auf den hohen Pegel ansteigt, geht
der Ausgang der NAND-Schaltung 4 auf den niedrigen Pegel, weil
beide Ausgänge der NAND-Schaltung 40 auf hohem Pegel sind. Da
mit führt der Anhebekondensator 5 kein Anheben durch, und das
Wortleitungsansteuersignal RX, das auf die Signalleitung 750
übertragen wird, ist auf Betriebsspannungspegel (siehe
Fig. 3(II)).
Jetzt wird der Betrieb in dem Falle beschrieben, daß die Be
triebsspannung VCC niedriger als die vorbestimmte Spannung ist
(siehe Fig. 3(I)). Das Potential VCC - Vth des Knotens N3 wird
durch die Inverterschaltung 11 als auf niedrigem Pegel befind
lich bestimmt, und der Ausgang der Inverterschaltung 11 geht
auf hohen Pegel. Entsprechend geht der Ausgang der Inverter
schaltung 10 auf niedrigen Pegel. Die RX-Erzeugungsschaltung
511 erzeugt das Wortleitungsansteuersignal RX. Zu dieser Zeit
wird, wenn die Verzögerungszeit durch die Inverterschaltungen
10 und 11 so bestimmt wird, daß die RX-Erzeugungsschaltung 511
Wortleitungsansteuersignale RX erzeugt, bevor der hohe/niedrige
Zustand des Ausganges der Inverterschaltung 10 bestimmt wird,
das auf die Signalleitung 750 übertragene Wortleitungsansteuer
signal RX entsprechend den Ausgängen der Inverterschaltung 10
und der NAND-Schaltung 40 auf oder über den Pegel der Versor
gungsspannung VCC angehoben. Der angehobene Pegel des Wortlei
tungsansteuersignales RX ist durch das Verhältnis der Kapazi
tät des Anhebekondensators 5 und der mit der Signalleitung 750
verknüpften Streukapazität bestimmt.
Nachdem die Signale RXT und RX erzeugt wurden, werden die Po
tentiale der Knoten N1 und N2 definitiv. Der Bestimmungs- bzw.
Definitionszeitpunkt des Potentials des Knotens N3 kann dem Er
zeugungszeitpunkt des Signales RX vorhergehen oder ihm nach
folgen, wenn die folgenden Bedingungen erfullt sind. Das Poten
tial des Knotens N2 ist vor der Erzeugung des Signales RXT auf
dem hohen Niveau des VCC-Pegels. Der Knoten N2, der vor der
Erzeugung des Signales RX auf hohem Pegel war, fällt vorüber
gehend infolge des Signales RX auf niedrigen Pegel ab.
Wie oben beschrieben, wird der Pegel der Versorgungsspannung
VCC überwacht, und das Wortleitungsansteuersignal RX wird ent
sprechend dem Pegel der Versorgungsspannung VCC wahlweise an
gehoben. Damit wird die erhöhte Spannung nicht unnötigerweise
an die Wortleitung angelegt, wenn die Versorgungsspannung VCC
die hohe Spannung ist, so daß die Zuverlässigkeit der Wortlei
tung verbessert wird.
Beispielsweise ist, wenn die normale Betriebsspannung der Halb
leiterspeichereinrichtung in einem weiten Bereich von 1,6 V bis
3,6 V eingestellt ist, die maximale Spannung auf einen Wert von
etwa 5,5 V gesetzt. Darin drückt sich eine der Tendenzen der
Verringerung der Versorgungsspannung in den letzten Jahren aus.
Wenn die Wortleitung angehoben wird, wenn an die Halbleiter
speichereinrichtung eine Spannung oberhalb des maximalen Span
nungspegels angelegt wird, kann eine übermäßig hohe Spannung an
die Wortleitung angelegt werden, was deren Zuverlässigkeit be
einträchtigt. In diesem Falle wird, wenn der in Fig. 2 gezeig
te Aufbau verwendet wird, die Wortleitung nicht angehoben, wenn
die Versorgungsspannung VCC 5,5 V oder mehr beträgt. Wenn die
Versorgungsspannung 5,5 V oder mehr ist, ist das Wortleitungs
ansteuersignal RX auf einem hinreichend hohen Pegel, so daß das
Potential der Wortleitung schnell ansteigt, und die auf der
Bitleitung erscheinende Lesespannung hat mit Sicherheit einen
hinreichend großen Wert. Damit kann auch dann, wenn das Wort
leitungsansteuersignal nicht angehoben wird, der Lesevorgang
sicher ohne einen nachteiligen Einfluß auf den Zeitpunkt der
Aktivierung des Leseverstärkers ausgeführt werden, und damit
wird eine Zugriffsverzögerung verursacht.
Bei dem in Fig. 2 gezeigten Schaltungsaufbau wird das Wortlei
tungsansteuersignal nicht angehoben, wenn die Betriebs- bzw.
Versorgungsspannung VCC den vorbestimmten Wert von z. B. 5,5 V
oder einen höheren Wert hat. Für die Halbleiterspeichereinrich
tung wird ein beschleunigter Test, wie etwa ein Einbrenntest,
ausgeführt. Bei dem Einbrenntest wird die Halbleiterspeicher
einrichtung unter den Bedingungen einer hohen Spannung und
hohen Temperatur betrieben, um ein infolge von Staubteilchen
u. ä. ursprünglich defektes nach Enthüllung eines latenten De
fektes auszusondern, womit ein potentiell fehlerhaftes Produkt
repariert wird. Beim Einbrenntest ist es erforderlich, mit Ab
sicht die Durchbruchsspannung der Wortleitung zu verschlech
tern. Daher ist es, wenn in einem solchen Einbrenntest die Be
triebsspannung VCC hoch gemacht wird, erforderlich, die Wort
leitung anzuheben. Ein Aufbau zum selektiven Anheben der Wort
leitung auf das Niveau der Betriebsspannung oder darüber auch
im Falle eines solchen Betriebes mit hoher Spannung wird nach
folgend beschrieben.
Fig. 4 zeigt einen Aufbau der Wortleitungsansteuersignaler
zeugungsschaltung nach einer weiteren Ausführungsform der Er
findung.
In Fig. 4 enthält die Bestimmungsschaltung 701 zusätzlich zur
Potentialnachweisschaltung 710 und den Inverterschaltungen 10
und 11 eine Einbrennmodus-Nachweisschaltung 801, die auf ein
extern angelegtes Einbrenntest-Bestimmungssignal *BI zum Nach
weis der Vorbestimmung des Einbrenntestes anspricht. Die Ein
brennmodus-Nachweisschaltung 801 spricht auf das extern ange
legte Einbrennmodus-Bestimmungssignal *BI an, um interne Steu
ersignale BI und /BI zu erzeugen. Die Einbrennmodus-Nachweis
schaltung 801 kann so geschaltet sein, daß sie nur die Wahl des
Einbrenntestes nachweist, wenn ein vorbestimmter Anschluß auf
eine Spannung gleich oder über der Spannung für den Normalbe
trieb gesetzt wird. Alternativ kann die Einbrennmodus-Nach
weisschaltung 801 so gestaltet sein, daß die Bestimmung des
Einbrenn-Testbetriebs auf der Grundlage der Zeitfolgen der ex
ternen Steuersignale (z. B. *RAS, *CAS und *WE) bestimmt wird.
In jedem beliebigen Aufbau spricht die Einbrennmodus-Nachweis
schaltung 801 auf die externen Steuersignale an, um die Bestim
mung bzw. Vorwahl des Einbrenntestes nachzuweisen, und erzeugt
interne Steuersignale BI und /BI, die das Ergebnis dieses Nach
weises ausdrücken.
Die Anhebeschaltung 702 enthält einen n-Kanal-MOS-Transistor
24, der auf das interne Steuersignal /BI anspricht, um
elektrisch den Ausgang der NAND-Schaltung 40 und eine Elektrode
des Anhebekondensators 5b zu verbinden, einen n-Kanal-MOS-Tran
sistor 25, der auf ein internes Steuersignal BI anspricht, um
das Wortleitungsansteuersignal RX auf die Signalleitung 750 zu
übertragen, eine den Ausgang des Transistors 25 um eine vorbe
stimmte Zeit verzögernde Verzögerungsschaltung 50 und einen auf
einen Ausgang der Verzögerungsschaltung 50 ansprechenden Anhe
bekondensator 5a zum weiteren Anheben des Wortleitungsansteu
ersignales RX auf der Signalleitung 750.
Die internen Steuersignale BI und /BI sind im Einbrenntestbe
trieb auf hohem bzw. niedrigem Pegel und im Normalbetrieb auf
niedrigem bzw. hohem Pegel. Dann wird der Betrieb der Wortlei
tungsansteuersignalerzeugungsschaltung nach Fig. 4 unter Be
zugnahme auf ein Wellenformdiagramm der Fig. 5A und 5B wie
unten folgt beschrieben. Zuerst wird unter Bezugnahme auf Fig.
5A die Betriebsweise, wenn der Einbrennmodus gewählt ist, be
schrieben.
Wenn der beschleunigte Testbetrieb (Einbrenntest) gewählt ist,
geht das interne Steuersignal BI auf hohen Pegel. Damit wird
der Transistor 25 eingeschaltet, und der Transistor 24 wird
ausgeschaltet.
Wenn das externe Zeilenadreßabtastsignal *RAS auf niedrigen
Pegel in den aktiven Zustand geht, erzeugt die RX-Erzeugungs
schaltung das Wortleitungsansteuersignal RX. Das Wortleitungs
ansteuersignal RX wird über den Transistor 25 an die Verzöge
rungsschaltung 50 angelegt. Das Pegel des Wortleitungsansteu
ersignales RX auf der Signalleitung 750 wird durch den Anhebe
kondensator 5a weiter bis auf oder über das Niveau der Be
triebsspannung VCC angehoben.
Da der Transistor 24 im Aus-Zustand ist, wird der Ausgang der
NAND-Schaltung 40 nicht auf den Anhebekondensator 5b
übertragen. Deshalb wird der Ausgang der Bestimmungsschaltung
701 nicht zur Kenntnis genommen, und damit wird das Wortlei
tungsansteuersignal RX im Einbrenntestbetrieb unabhängig vom
Pegel der Versorgungsspannung VCC angehoben.
Im Normalbetrieb ist das interne Steuersignal BI auf niedrigem
Pegel, wie in Fig. 5B gezeigt. In diesem Falle ist der Tran
sistor 25 im Aus-Zustand, und der Transistor 24 ist im Ein-
Zustand. Das Wortleitungsansteuersignal RX wird nicht an die
Verzögerungsschaltung 50 übertragen, und der Anhebekondensator
5a führt keinen Anhebevorgang aus. Damit wird im Normalbetrieb
der Anhebevorgang für das Wortleitungsansteuersignal RX selek
tiv entsprechend dem Ausgang der Bestimmungsschaltung 701, das
heißt dem Pegel der Betriebsspannung VCC ausgeführt, da der
Transistor 24 im Ein-Zustand ist.
Bei dem in Fig. 4 gezeigten Aufbau wird der Einbrenntest unab
hängig von dem Betriebsspannungspegel unter Anheben des Wort
leitungspegels ausgeführt. Der in Fig. 4 gezeigte Aufbau kann
nicht nur in dem beschleunigten Test - wie dem Einbrenntest -
verwendet werden, sondern auch in dem Falle, daß es unabhängig
vom Pegel der Versorgungsspannung VCC erforderlich ist, die
Wortleitung auf oder über den Pegel der Versorgungsspannung
anzuheben.
Wenn das Wortleitungsansteuersignal RX durch den in den Fig.
2 und 6 gezeigten Aufbau angehoben wird, fällt die Zeitdauer
für das Anheben im wesentlichen mit der Zeitdauer zusammen, für
die das interne Zeilenadreßabtastsignal /RAS auf niedrigem
Pegel ist. In einem langen Betriebszyklus wie etwa Seitenbe
trieb bzw. -modus oder dem statischen Spaltenbetrieb ist an die
Wortleitung für eine lange Zeitdauer eine hohe Spannung
angelegt.
Das Anheben des Potentialniveaus der Wortleitung ist insbeson
dere erforderlich für eine Zeitspanne von der Auswahl einer
Wortleitung bis zur Aufnahme des Betriebes der Leseverstärker
zur Erhaltung einer hinreichend großen Lesespannung mit hoher
Geschwindigkeit, und für eine Wiederaufbauperiode zum Wieder
einschreiben der auf die Bitleitung gelesenen Daten in die
Speicherzelle. Speziell ist das Anheben des Potentialniveaus
der Wortleitung - wie in Fig. 6 gezeigt - für eine vorbestimm
te Zeitspanne T1 gefordert, in der das externe Steuersignal
*RAS anfällt, und für eine vorbestimmte Zeitspanne T2, in der
das externe Zeilenadreßtastsignal *RAS ansteigt. Die Periode T1
kann vor dem Beginn des Lesevorganges durch die Leseverstärker
beendet sein, oder sie kann beendet werden, wenn der Lesever
stärker den Lesevorgang durch hinreichendes Verstärken der Po
tentialdifferenz zwischen den Bitleitungen vollständig
ausführt.
Fig. 7 zeigt einen Aufbau der Anhebeschaltung in der Wortlei
tungsansteuersignalerzeugungsschaltung nach einer weiteren Aus
führungsform. Die Anhebeschaltung 702 nach Fig. 7 enthält eine
NAND-Schaltung 40a, die ein internes Steuersignal RAS (I) und
das Wortleitungsansteuersignal RX auf der Signalleitung 750 er
hält, eine Inverterschaltung 10a, die einen Ausgang der NAND-
Schaltung 40a empfängt, eine Verzögerungsschaltung 50a, die
einen Ausgang der Inverterschaltung 10a um eine vorbestimmte
Zeit verzögert, und einen Anhebekondensator 5a, der in Reaktion
auf einen Ausgang der Verzögerungsschaltung 50a das Wortlei
tungsansteuersignal RX auf der Signalleitung 750 anhebt. Das
interne Steuersignal RAS (I) wird in Reaktion auf das Abfallen
des externen Zeilenadreßabtastsignales *RAS auf hohen Pegel ge
setzt, und es wird in Reaktion auf das Leseverstärkeraktivie
rungssignal oSN auf niedrigen Pegel rückgesetzt. Der "Pfad"
(die Folge) der Schaltungen 40a, 10a und 50a und der Anhebeka
pazität 5a hebt das Wortleitungsansteuersignal RX für eine
Zeitspanne vom Abfallen des externen Zeilenadreßabtastsignales
*RAS bis zum Lesevorgang an.
Die Anhebeschaltung 702 enthält weiter eine NAND-Schaltung 40b,
die das interne Steuersignal /RAS (II) und das Wortleitungsan
steuersignal RX auf der Signalleitung 750 empfängt, eine einen
Ausgang der NAND-Schaltung 40b aufnehmende Inverterschaltung
10b, eine Verzögerungsschaltung 50b zum Verzögern eines Ausgan
ges der Inverterschaltung 10b um eine vorbestimmte Zeitdauer
und einen Anhebekondensator 5b, der auf einen Ausgang der Ver
zögerungsschaltung anspricht, um das Wortleitungsansteuersignal
RX auf der Signalleitung 750 anzuheben. Das interne Steuersi
gnal/RAS (II) wird in Reaktion auf das Abfallen des externen
Zeilenadreßabtastsignales *RAS auf niedrigen Pegel gesetzt, und
es wird in Reaktion auf den Anstieg des externen Zeilenadreß
abtastsignales *RAS wieder auf hohen Pegel gesetzt. Die Folge
der Schaltungen 40b, 10b und 50b und des Kondensators bzw. der
Kapazität 5b hebt das Wortleitungsansteuersignal RX für eine
vorbestimmte Zeitdauer an, in der das externe Zeilenadreßab
tastsignal *RAS ansteigt. Bei dem in Fig. 7 gezeigten Aufbau
können, wenn die NAND-Schaltung 40 und die Inverterschaltung 10
auf demselben Pfad eine hinreichende lange Verzögerungszeit
liefern, die Verzögerungsschaltungen 50a und 50b weggelassen
werden. Der Betrieb der in Fig. 3 gezeigten Verzögerungsschal
tung wird nachfolgend unter Bezugnahme auf ein Betriebs-Wellen
formdiagramm in Fig. 8 erklärt.
Wenn das externe Zeilenadreßabtastsignal *RAS auf niedrigem
Pegel abfällt, steigt das interne Steuersignal RAS (I) auf
hohen Pegel an, und das interne Steuersignal /RAS (II) fällt
auf niedrigen Pegel ab. Dann erzeugt in Reaktion auf das Ab
fallen des externen Zeilenadreßabtastsignales *RAS auf nie
drigem Pegel die RX-Erzeugungsschaltung das Wortleitungsan
steuersignal RX. In Reaktion darauf fällt der Ausgang der NAND-
Schaltung 40a auf niedrigen Pegel ab, und der Pegel des Wort
leitungsansteuersignales RX auf der Signalleitung 750 wird bis
auf oder über das Niveau der Versorgungsspannung VCC durch die
Inverterschaltung 10a und die Verzögerungsschaltung 50a ange
hoben.
Wenn nach dem Vorgang des Auswählens der Wortleitung eine vor
bestimmte Zeit verstrichen ist, wird in Reaktion auf den Über
gang des externen Zeilenadreßabtastsignales *RAS auf niedrigen
Pegel von der Leseverstärkeransteuerschaltung das Leseverstär
keraktivierungssignal ΦSN erzeugt. Damit wird in dem Bitlei
tungspaar der Lesevorgang ausgeführt.
Wenn das Leseverstärkeraktivierungssignal ΦSN auf hohen Pegel
ansteigt, fällt das interne Steuersignal RAS (I) auf niedrigen
Pegel ab, und der Pegel des Wortleitungsansteuersignales RX auf
der Signalleitung 750 fällt infolge der Kapazitätskoppelung
über die Anhebekapazität 5a auf das Niveau der Versorgungsspan
nung VCC ab. Nach dem Ausführen des Schreibens oder Lesens der
Daten steigt das externe Steuersignal *RAS auf hohen Pegel an.
In Reaktion auf den Anstieg des externen Zeilenadreßabtastsi
gnales *RAS steigt das interne Steuersignal /RAS (II) auf hohen
Pegel an, und der Ausgang der NAND-Schaltung 40b fällt auf den
niedrigen Pegel. In Reaktion darauf wird das Wortleitungsan
steuersignal RX auf der Signalleitung 750 durch die Inverter
schaltung 10b, die Verzögerungsschaltung 50b und den Anhebekon
densator 5b bis auf oder über den Versorgungsspannungspegel VCC
angehoben. Während dieses Vorganges wird die Wiederherstellung
des Inhaltes jeder Speicherzelle ausgeführt. Nachdem das Wort
leitungsansteuersignal RX auf niedrigen Pegel abgefallen ist,
fällt das Leseverstärkeraktivierungssignal ΦSN auf den niedri
gen Pegel. Damit ist ein Speicherzyklus beendet.
Fig. 9 zeigt einen Schaltungsaufbau zur Erzeugung der internen
Steuersignale /RAS (II) und RAS (I). Das interne Steuersignal
/RAS (II) wird vom RAS-Puffer 609 erzeugt. Der RAS-Puffer 609
führt eine Pufferverarbeitung des externen Zeilenadreßabtast
signales *RAS aus, um das interne Steuersignal /RAS (II) zu er
zeugen. Der RAS-Puffer 609 führt auch die Pufferverarbeitung
des externen Zeilenadreßabtastsignales *RAS aus, um das interne
Steuersignal RAS zu erzeugen. Das interne Steuersignal RAS ist
ein zum internen Steuersignal /RAS (II) komplementäres Signal.
Das interne Steuersignal RAS (I) wird von der Steuersignaler
zeugungsschaltung 76 erzeugt. Die Steuersignalerzeugungsschal
tung 670 ist beispielsweise aus einer UND-Schaltung gebildet,
die an ihrem Wahr-Eingang das interne Steuersignal RAS vom RAS-
Puffer 609 und außerdem an ihrem Falsch-Eingang das Lesever
stärkeraktivierungssignal ΦSN von der Leseverstärkeransteuer
schaltung 510 aufnimmt. Die Leseverstärkeransteuerschaltung 510
spricht auf das interne Steuersignal RAS, das vom RAS-Puffer
609 geliefert wird, an und erzeugt das Leseverstärkeraktivie
rungssignal ΦSN, wenn eine vorbestimmte Zeitspanne verstrichen
ist, nachdem die RX-Erzeugungsschaltung 511 das Wortleitungsan
steuersignal RX erzeugt hat.
Bei dem in Fig. 9 gezeigten Aufbau kann die Steuersignaler
zeugungsschaltung 670 so aufgebaut sein, daß sie das p-Kanal-
Leseverstärkeraktivierungssignal ΦSP anstelle des Lesever
stärkeraktivierungssignales ΦSN, das von der Leseverstärker
ansteuerschaltung 510 geliefert wird, aufnimmt. Die Steuer
signalerzeugungsschaltung 670 erzeugt das interne Steuersignal
RAS (I) in Reaktion auf das Leseverstärkeraktivierungssignal
ΦSN. Der Anstiegs-Zeitpunkt des internen Steuersignales RAS (I)
kann der Beendigung des Lesevorganges vorangehen oder nachfol
gen. Bei dem in Fig. 13 gezeigten Aufbau ist die Bestimmungs
schaltung durch den RAS-Puffer 609 und die Steuersignalerzeu
gungsschaltung 670 gebildet.
Fig. 10 zeigt einen Aufbau der Anhebeschaltung nach einer wei
teren Ausführungsform der Erfindung. Die in Fig. 10 gezeigte
Anhebeschaltung enthält zusätzlich zu den in Fig. 7 gezeigten
Bestandteilen der Anhebeschaltung eine NAND-Schaltung 40c, die
das Wortleitungsansteuersignal RX auf der Signalleitung 750 und
das Schreibfreigabesignal WE aufnimmt, eine Inverterschaltung
10c, die einen Ausgang der NAND-Schaltung 40c aufnimmt, eine
Verzögerungsschaltung 50c, die einen Ausgang der Inverterschal
tung 10c aufnimmt, und einen Anhebekondensator 5c, der auf den
Ausgang der Verzögerungsschaltung 50c anspricht, um das Wort
leitungsansteuersignal RX auf der Signalleitung 750 anzuheben.
Bei dem in Fig. 14 gezeigten Aufbau wird, wenn das interne
Schreibfreigabesignal WE erzeugt wird, der Pegel des Wortlei
tungsansteuersignales RX angehoben. Wenn das Schreibfreigabe
signal WE aktiviert wird, erzeugt die Schreibschaltung (508 in
Fig. 12) interne Schreibdaten, die an die internen Datenbusse
DB und /DB in Fig. 13 übertragen werden. Dann werden die in
ternen Schreibdaten über das ausgewählte IO-Gatter IOG an ein
ausgewähltes Bitleitungspaar übertragen. Das Schreibfreigabe
signal WE kann in Reaktion auf das extern angelegte Schreib
freigabesignal *WE erzeugt werden, oder es kann aus einem in
der Halbleiterspeichereinrichtung zu einem vorbestimmten Zeit
punkt erzeugten Einzelimpulssignal gebildet sein. Obwohl die
Betriebsweise von dem Erzeugungszeitpunkt des Schreibfreigabe
signals WE abhängt, arbeitet die so wie in Fig. 10 aufgebaute
Anhebeschaltung auf eine solche Weise, wie es in dem Betriebs-
Wellenformdiagramm der Fig. 11 gezeigt ist, das Wortleitungs
ansteuersignal RX wird in Reaktion auf das Schreibfreigabe
signal WE auf oder über den Versorgungsspannungspegel angeho
ben, und der angehobene Pegel wird in Reaktion auf das interne
Steuersignal /RAS (II) weiter angehoben. Damit kann das Signal
auf dem hohen Pegel der Versorgungsspannung VCC zuverlässiger
in die ausgewählte Speicherzelle eingeschrieben werden.
Bei der oben beschriebenen dynamischen Halbleiterspeicher
einrichtung wurde beschrieben, daß die Adreßsignale auf Zeit
teilungs-Multiplex-Art angelegt werden, und das externe Zei
lenadreßabtastsignal wird als Speicherzyklus-Bestimmungssignal
verwendet. Wenn jedoch das Zeilenadreßsignal und das Spalten
adreßsignal parallel angelegt werden, wird der Speicherzyklus
durch das Chipauswahlsignal *CS bestimmt. In diesem Falle wird
das Chipauswahlsignal *CS anstelle des geschriebenen Zeilen
adreßabtastsignales *RAS verwendet. Ein Adressenänderungsnach
weissignal ATD kann ebenfalls anstelle des Signals *RAS ver
wendet werden.
Die dynamische Halbleiterspeichereinrichtung kann eine andere
Halbleiterspeichereinrichtung als ein DRAM (dynamischer Direkt
zugriffsspeicher) sein, etwa ein virtueller statischer Direkt
zugriffsspeicher (VSRAM) oder ein pseudostatischer Direktzu
griffsspeicher (PSRAM). Die Erfindung kann auf eine beliebige
Halbleiterspeichereinrichtung angewandt werden, bei der das
Potential der Wortleitung während des Speicherzugriffs auf oder
über das Betriebsspannungsniveau angehoben wird. Sowohl der
pseudostatische RAM als auch der virtuelle statische RAM haben
denselben Aufbau wie der DRAM, das heißt einen Ein-Transistor-
Ein-Kondensator-Speicherzellaufbau, aber sie arbeiten auf eine
solche Weise, daß das Adreßsignal auf nicht-gemultiplexte Art
und Weise angelegt wird. Der pseudostatische RAM enthält intern
einen Auffrischadreßzähler und führt das Auffrischen während
seines Betriebes entsprechend einem Auffrisch-Befehl aus.
Während der Bereitschaft ("stand by") wird die externe
Auffrischsteuerung nicht ausgeführt, und das Auffrischen wird
intern ausgeführt. Der virtuelle statische RAM führt die
Auffrischsteuerung in jedem Falle intern aus.
Entsprechend der Erfindung wirkt - wie oben beschrieben - der
Betriebsspannungspegel oder ein extern angelegtes Signal dahin
gehend, daß das Wortleitungsansteuersignal wahlweise angehoben
wird, so daß die Wortleitung nicht unnötigerweise auf hoher
Spannung gehalten wird. Damit wird die Durchbruchsspannung der
Wortleitung nicht verschlechtert, und es kann eine Halbleiter
speichereinrichtung mit hoher Zuverlässigkeit erhalten werden.
Claims (12)
1. Halbleiterspeichereinrichtung mit einer Mehrzahl von Wort
leitungen (WL1, WL2; WL), mit deren jeder eine Zeile von Spei
cherzellen verbunden ist, mit:
einer Wortleitungsansteuersignalerzeugungseinrichtung (511) zum Erzeugen eines Wortleitungsansteuersignales, das auf eine aus gewählte Wortleitung übertragen werden soll,
einer Bestimmungseinrichtung (701), die auf ein anderes Signal als das Wortleitungsansteuersignal anspricht und bestimmt, ob ein erzeugtes Wortleitungsansteuersignal weiter angehoben werden sollte, und
einer Anhebeeinrichtung (702), die auf die Bestimmungseinrich tung anspricht, um das erzeugte Wortleitungsansteuersignal wei ter anzuheben.
einer Wortleitungsansteuersignalerzeugungseinrichtung (511) zum Erzeugen eines Wortleitungsansteuersignales, das auf eine aus gewählte Wortleitung übertragen werden soll,
einer Bestimmungseinrichtung (701), die auf ein anderes Signal als das Wortleitungsansteuersignal anspricht und bestimmt, ob ein erzeugtes Wortleitungsansteuersignal weiter angehoben werden sollte, und
einer Anhebeeinrichtung (702), die auf die Bestimmungseinrich tung anspricht, um das erzeugte Wortleitungsansteuersignal wei ter anzuheben.
2. Halbleiterspeichereinrichtung nach Anspruch 1, dadurch ge
kennzeichnet, daß
die Bestimmungseinrichtung (701) aufweist:
eine Nachweiseinrichtung (710) zum Nachweis eines Niveaus des von einer Stromversorgungsquelle zur Halbleiterspeichereinrich tung gelieferten Potentials und
eine Entscheidungseinrichtung (10, 11), die auf die Nachweis einrichtung anspricht und das Anheben durch die Anhebeeinrich tung (702) verhindert, wenn nachgewiesen wird, daß das Poten tialniveau über einem vorbestimmten Niveau liegt.
eine Nachweiseinrichtung (710) zum Nachweis eines Niveaus des von einer Stromversorgungsquelle zur Halbleiterspeichereinrich tung gelieferten Potentials und
eine Entscheidungseinrichtung (10, 11), die auf die Nachweis einrichtung anspricht und das Anheben durch die Anhebeeinrich tung (702) verhindert, wenn nachgewiesen wird, daß das Poten tialniveau über einem vorbestimmten Niveau liegt.
3. Halbleiterspeichereinrichtung nach Anspruch 1 oder 2,
gekennzeichnet durch eine Einrichtung (24, 25, 50, 5a), die auf
ein spezielles Betriebsweisenbezeichnungssignal (BI, /BI)
anspricht und es der Anhebeeinrichtung (702) ermöglicht, unter
Ignorierung des Ausganges der Bestimmungseinrichtung das er
zeugte Wortleitungsansteuersignal weiter anzuheben.
4. Halbleiterspeichereinrichtung nach Anspruch 3, dadurch ge
kennzeichnet, daß das spezielle Betriebsweisenbezeichnungssi
gnal angibt, daß ein Einbrenn-Testbetriebsmodus gewählt ist.
5. Halbleiterspeichereinrichtung nach einem der Ansprüche 1 bis
4, dadurch gekennzeichnet, daß die Bestimmungseinrichtung (701)
eine Einrichtung (510, 609, 670) aufweist, die auf ein Spei
cherzyklusbestimmungssignal (*RAS) und ein Leseverstärkerakti
vierungssignal (ΦSN) zum Aktivieren des Lesens der Daten der
ausgewählten Speicherzellen durch die Leseverstärker anspricht,
zur Bestimmung dessen, daß das erzeugte Wortleitungsansteuer
signal weiter angehoben werden sollte.
6. Halbleiterspeichereinrichtung nach Anspruch 5, dadurch ge
kennzeichnet, daß die Bestimmungseinrichtung (510, 609, 670)
eine erste Nachweiseinrichtung (510, 670), die auf das Spei
cherzyklusbestimmungssignal und das Leseverstärkeraktivierungs
signal anspricht, zum Nachweis einer ersten Zeitspanne für die
Erzeugung des Wortleitungsansteuersignales bis zur Vollendung
eines Lesevorganges durch die Leseverstärker, um die Anhebeein
richtung zu aktivieren, und eine zweite Nachweiseinrichtung
(609), die auf das Speicherzyklusbestimmungssignal anspricht,
zum Nachweisen einer zweiten Zeitspanne eines Wiederherstel
lungsvorganges wiederhergestellter Daten der ausgewählten Spei
cherzelle in den ausgewählten Speicherzellen zur Aktivierung
der Anhebeeinrichtung aufweist.
7. Halbleiterspeichereinrichtung nach einem der Ansprüche 1 bis
6, dadurch gekennzeichnet, daß die Bestimmungseinrichtung (701)
eine Nachweiseinrichtung (40c) aufweist, die auf ein
Schreibimpulssignal (WE) anspricht, zum Nachweis der Erzeugung
des Schreibimpulssignales zur Aktivierung der
Anhebeeinrichtung (702).
8. Betriebsverfahren für eine Halbleiterspeichereinrichtung mit
einer Mehrzahl von Wortleitungen, mit denen Speicherzellen ver
bunden sind, mit den Schritten:
Erzeugen eines Wortleitungsansteuersignales, das zu einem ersten Zeitpunkt auf eine ausgewählte Wortleitung übertragen werden soll,
Bestimmen dessen, ob das so erzeugte Wortleitungsansteuersignal weiter angehoben werden sollte, in Reaktion auf eine sich vom Wortleitungsansteuersignal unterscheidende Angabe, und
weiteres Anheben des erzeugten Wortleitungsansteuersignales entsprechend dem Ergebnis der Bestimmung im Schritt des Bestim mens.
Erzeugen eines Wortleitungsansteuersignales, das zu einem ersten Zeitpunkt auf eine ausgewählte Wortleitung übertragen werden soll,
Bestimmen dessen, ob das so erzeugte Wortleitungsansteuersignal weiter angehoben werden sollte, in Reaktion auf eine sich vom Wortleitungsansteuersignal unterscheidende Angabe, und
weiteres Anheben des erzeugten Wortleitungsansteuersignales entsprechend dem Ergebnis der Bestimmung im Schritt des Bestim mens.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß der
Schritt des Bestimmens die Schritte des Nachweisens eines
Potentialniveaus einer Betriebsspannung der Halbleiterspeicher
einrichtung und des Nachweisens dessen, daß der Anhebevorgang
nicht ausgeführt werden sollte, wenn das Potentialniveau ober
halb eines vorbestimmten Potentialniveaus liegt, aufweist.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß der
Schritt des Bestimmens weiter die Schritte des Nachweisens
eines Befehles für eine spezielle Betriebsweise der Speicher
einrichtung und des Bestimmens dessen, daß das Wortleitungs
ansteuersignal, wenn der Befehl für die spezielle Betriebsweise
nachgewiesen wird, unabhängig vom nachgewiesenen Potentialni
veau der Betriebsspannung weiter angehoben werden sollte,
aufweist.
11. Verfahren nach einem der Ansprüche 8 bis 10, dadurch ge
kennzeichnet, daß der Schritt des Bestimmens die Schritte des
Nachweisens einer ersten Zeitspanne von der Erzeugung des Wort
leitungsansteuersignales bis zur Vollendung eines Lesevorganges
und einer zweiten Zeitspanne vom Beginn eines Wiederherstel
lungsvorganges bis zur Deaktivierung des Wortleitungsansteuer
signales und des Bestimmens dessen, daß der Anhebevorgang nur
in der ersten und zweiten Zeitspanne ausgeführt werden sollte,
aufweist.
12. Verfahren nach einem der Ansprüche 8 bis 11, dadurch ge
kennzeichnet, daß der Schritt des Bestimmens die Schritte des
Nachweisens der Erzeugung eines Schreibaktivierungssignales,
das das Schreiben von Daten in eine ausgewählte Speicherzelle
anweist, und des Bestimmens dessen, daß der Anhebevorgang aus
geführt werden sollte, wenn die Erzeugung des Schreibaktivie
rungssignales nachgewiesen wird, aufweist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3316978A JPH05151773A (ja) | 1991-11-29 | 1991-11-29 | ダイナミツク型半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4226710A1 true DE4226710A1 (de) | 1993-06-03 |
DE4226710C2 DE4226710C2 (de) | 1997-04-30 |
Family
ID=18083059
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4226710A Expired - Fee Related DE4226710C2 (de) | 1991-11-29 | 1992-08-12 | Halbleiterspeichereinrichtung und Betriebsverfahren für eine Halbleiterspeichereinrichtung |
Country Status (4)
Country | Link |
---|---|
US (1) | US5666313A (de) |
JP (1) | JPH05151773A (de) |
KR (1) | KR930010999A (de) |
DE (1) | DE4226710C2 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1998031016A1 (en) * | 1997-01-08 | 1998-07-16 | Micron Technology, Inc. | Programming voltage protection in non-volatile memory system |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0179551B1 (ko) * | 1995-11-01 | 1999-04-15 | 김주용 | 고전위 발생기 |
US5912856A (en) * | 1996-12-30 | 1999-06-15 | Hyundai Electronics Industries Co., Ltd. | Internal voltage generating circuit in semiconductor memory device |
JPH10228773A (ja) * | 1997-02-14 | 1998-08-25 | Hitachi Ltd | ダイナミック型ram |
US6173432B1 (en) | 1997-06-20 | 2001-01-09 | Micron Technology, Inc. | Method and apparatus for generating a sequence of clock signals |
FR2773019B1 (fr) * | 1997-12-24 | 2001-10-12 | Sgs Thomson Microelectronics | Dispositif de generation d'une impulsion de tension |
US6349399B1 (en) | 1998-09-03 | 2002-02-19 | Micron Technology, Inc. | Method and apparatus for generating expect data from a captured bit pattern, and memory device using same |
US6470060B1 (en) * | 1999-03-01 | 2002-10-22 | Micron Technology, Inc. | Method and apparatus for generating a phase dependent control signal |
JP4960544B2 (ja) * | 2000-07-06 | 2012-06-27 | エルピーダメモリ株式会社 | 半導体記憶装置及びその制御方法 |
US7168027B2 (en) | 2003-06-12 | 2007-01-23 | Micron Technology, Inc. | Dynamic synchronization of data capture on an optical or other high speed communications link |
US8331132B2 (en) * | 2010-08-03 | 2012-12-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Adaptive write bit line and word line adjusting mechanism for memory |
US8526147B2 (en) * | 2011-03-28 | 2013-09-03 | National Semiconductor Corporation | High voltage tolerant SCR clamp with avalanche diode triggering circuit |
JP2013004136A (ja) * | 2011-06-15 | 2013-01-07 | Elpida Memory Inc | 半導体装置 |
US8659972B2 (en) * | 2011-09-12 | 2014-02-25 | Qualcomm Incorporated | Adaptive read wordline voltage boosting apparatus and method for multi-port SRAM |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4649523A (en) * | 1985-02-08 | 1987-03-10 | At&T Bell Laboratories | Semiconductor memory with boosted word line |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55149871A (en) * | 1978-07-31 | 1980-11-21 | Fujitsu Ltd | Line voltage detector |
KR910004736B1 (ko) * | 1988-12-15 | 1991-07-10 | 삼성전자 주식회사 | 스테이틱 메모리장치의 전원전압 조절회로 |
KR920000403B1 (ko) * | 1989-09-23 | 1992-01-13 | 현대전자산업 주식회사 | 개선된 붙스트래핑 레벨 조정회로 |
JPH04129089A (ja) * | 1990-09-19 | 1992-04-30 | Mitsubishi Electric Corp | ダイナミック型半導体記憶装置 |
KR930009148B1 (ko) * | 1990-09-29 | 1993-09-23 | 삼성전자 주식회사 | 전원전압 조정회로 |
-
1991
- 1991-11-29 JP JP3316978A patent/JPH05151773A/ja not_active Withdrawn
-
1992
- 1992-08-12 DE DE4226710A patent/DE4226710C2/de not_active Expired - Fee Related
- 1992-11-20 KR KR1019920021898A patent/KR930010999A/ko not_active Application Discontinuation
-
1996
- 1996-09-04 US US08/707,364 patent/US5666313A/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4649523A (en) * | 1985-02-08 | 1987-03-10 | At&T Bell Laboratories | Semiconductor memory with boosted word line |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1998031016A1 (en) * | 1997-01-08 | 1998-07-16 | Micron Technology, Inc. | Programming voltage protection in non-volatile memory system |
US5943263A (en) * | 1997-01-08 | 1999-08-24 | Micron Technology, Inc. | Apparatus and method for programming voltage protection in a non-volatile memory system |
US6256229B1 (en) * | 1997-01-08 | 2001-07-03 | Micron Technology, Inc. | Apparatus and method for programming voltage protection in a non-volatile memory system |
US6266277B1 (en) | 1997-01-08 | 2001-07-24 | Micron Technology, Inc. | Apparatus and method for programming voltage protection in a non-volatile memory system |
US6272048B1 (en) | 1997-01-08 | 2001-08-07 | Micron Technology, Inc. | Apparatus and method for programming voltage protection in a non-volatile memory system |
US6339547B1 (en) | 1997-01-08 | 2002-01-15 | Micron Technology, Inc. | Apparatus and method for programming voltage protection in a non-volatile memory system |
US6392928B1 (en) | 1997-01-08 | 2002-05-21 | Micron Technology, Inc. | Apparatus and method for programming voltage protection in a non-volatile memory system |
US6434046B2 (en) | 1997-01-08 | 2002-08-13 | Micron Technology, Inc. | Apparatus and method for programming voltage protection in a non-volatile memory system |
US6438033B2 (en) | 1997-01-08 | 2002-08-20 | Micron Technology, Inc. | Apparatus and method for programming voltage protection in a non-volatile memory system |
US6469936B2 (en) | 1997-01-08 | 2002-10-22 | Micron Technology, Inc. | Apparatus and method for programming voltage protection in a non-volatile memory system |
US6542408B2 (en) | 1997-01-08 | 2003-04-01 | Micron Technology, Inc. | Apparatus and method for programming voltage protection in a non-volatile memory system |
US6552933B2 (en) | 1997-01-08 | 2003-04-22 | Micron Technology, Inc. | Apparatus and method for programming voltage protection in a non-volatile memory system |
US6552934B2 (en) | 1997-01-08 | 2003-04-22 | Micron Technology, Inc. | Apparatus and method for programming voltage protection in a non-volatile memory system |
EP1469479A3 (de) * | 1997-01-08 | 2005-11-02 | Micron Technology, Inc. | Programmierpannungsschutz für nichtflüchtige Speichersysteme |
Also Published As
Publication number | Publication date |
---|---|
DE4226710C2 (de) | 1997-04-30 |
KR930010999A (ko) | 1993-06-23 |
JPH05151773A (ja) | 1993-06-18 |
US5666313A (en) | 1997-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE60030805T2 (de) | Ferroelektrischer Speicher und Halbleiterspeicher | |
DE69623832T2 (de) | Halbleiterspeicheranordnung | |
DE69630758T2 (de) | Ferroelektrischer Speicher und Datenleseverfahren von diesem Speicher | |
DE4214970C2 (de) | Halbleiterspeichereinrichtung und Betriebsverfahren dafür | |
DE69227232T2 (de) | Halbleiterspeicher und dessen Siebtestverfahren | |
DE19753495C2 (de) | Halbleiterspeichereinrichtung mit einer Mehrzahl von internen Versorgungsschaltungen | |
DE4322994C2 (de) | Halbleiterspeichervorrichtung und Verfahren zum Setzen des Test-Modus einer Halbleiterspeichervorrichtung | |
DE69317964T2 (de) | Dynamischer RAM mit Spannungsstressanlegeschaltung | |
DE19508680C2 (de) | Integrierter Halbleiterschaltkreis und Verfahren zum Durchführen eines Belastungstests | |
DE4226710C2 (de) | Halbleiterspeichereinrichtung und Betriebsverfahren für eine Halbleiterspeichereinrichtung | |
DE4314321A1 (de) | Impulserzeugungsschaltung und Halbleiterspeichereinrichtung mit dieser Impulserzeugungsschaltung | |
DE69120448T2 (de) | Halbleiterspeicheranordnungen von dynamischem Typus | |
DE3903714A1 (de) | Halbleiterspeichereinrichtung mit einer testmode-setzschaltung | |
DE102006046300A1 (de) | Niedrig ausgeglichener Leseverstärker für Zwillingszellen-DRAMs | |
DE4333765C2 (de) | Halbleiterspeichervorrichtung | |
DE19929095A1 (de) | Halbleiterspeichervorrichtung mit übersteuertem Leseverstärker und stabilisierter Energiezufuhrschaltung des Sourcefolgertyps | |
DE4002664C2 (de) | ||
DE4317887A1 (de) | Dynamische Speichervorrichtung für wahlfreien Zugriff mit Selbst-Refresh-Funktion | |
DE69934637T2 (de) | Ferroelektrischer Speicher und seine Testverfahren | |
DE3887284T2 (de) | Halbleiterspeicherschaltung mit einem verbesserten Rückschreibschema. | |
DE69127317T2 (de) | Halbleiterspeicherschaltung | |
DE4201785C2 (de) | Halbleiterspeichereinrichtung und Verfahren zur Initialisierung einer internen Schaltung einer Halbleiterspeichereinrichtung | |
DE3942656A1 (de) | Verbesserte dynamische halbleiterspeichereinrichtung und verfahren fuer einen verbesserten alterungstest der speicherzellen | |
DE69217748T2 (de) | Energiesparschaltung für Abfühlschaltungen für DRAM | |
DE69521656T2 (de) | Dynamischer Speicher |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |