DE10237995B4 - Interne Spannungserzeugungsschaltung, zugehöriges Halbleiterspeicherbauelement und Leistungszufuhrverfahren - Google Patents

Interne Spannungserzeugungsschaltung, zugehöriges Halbleiterspeicherbauelement und Leistungszufuhrverfahren Download PDF

Info

Publication number
DE10237995B4
DE10237995B4 DE10237995A DE10237995A DE10237995B4 DE 10237995 B4 DE10237995 B4 DE 10237995B4 DE 10237995 A DE10237995 A DE 10237995A DE 10237995 A DE10237995 A DE 10237995A DE 10237995 B4 DE10237995 B4 DE 10237995B4
Authority
DE
Germany
Prior art keywords
internal voltage
voltage generating
generating circuit
bank
switchable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10237995A
Other languages
English (en)
Other versions
DE10237995A1 (de
Inventor
Jae-Hoon Suwon Kim
Jae-Youn Youn
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR10-2001-0049038A priority Critical patent/KR100396897B1/ko
Priority to KR2001-0049038 priority
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE10237995A1 publication Critical patent/DE10237995A1/de
Application granted granted Critical
Publication of DE10237995B4 publication Critical patent/DE10237995B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by G11C11/00
    • G11C5/14Power supply arrangements, e.g. Power down/chip (de)selection, layout of wiring/power grids, multiple supply levels
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing, power reduction

Abstract

Interne Spannungserzeugungsschaltung mit
– einem schaltbaren internen Spannungserzeugungs-Schaltungsteil (100) mit einem Eingang für eine Referenzspannung (VREF) und einem Ausgang für eine interne Spannung (VINT), wobei der Schaltungsteil zur Erzeugung der internen Spannung im eingeschalteten Zustand die abgegebene interne Spannung auf dem Wert der Referenzspannung hält, und
– einer Steuerungsstufe (110) zum Einschalten des internen Spannungserzeugungs-Schaltungsteils,
dadurch gekennzeichnet, dass
– die Steuerungsstufe (110) dafür ausgelegt ist, den internen Spannungserzeugungs-Schaltungsteil in Abhängigkeit von sowohl einem zugeführten Bankaktivierungsbefehl (BACT) als auch einem zugeführten Bankaktivierungssignal (BAIF) einzuschalten.

Description

  • Die Erfindung bezieht sich auf eine Schaltung zur Erzeugung einer internen Spannung, insbesondere für Halbleiterspeicherbauelemente, auf ein diese enthaltendes Halbleiterspeicherbauelement und auf ein zugehöriges Verfahren zur Zufuhr entsprechender Leistung zu peripheren Schaltkreisen einer jeweiligen Speicherbank eines Halbleiterbauelements.
  • In jüngerer Zeit wird in Halbleiterspeicherbauelementen, die in einem Spannungsbereich zwischen 3V und 6V arbeiten, eine interne Spannungserzeugungsschaltung verwendet, um eine interne Speisespannung unabhängig von einer externen Speisespannung auf einem vorgegebenen Pegel zu halten und dadurch einen Hochgeschwindigkeitsbetrieb und einen niedrigen Betriebsstromverbrauch zu erzielen. Mit wachsendem Betriebsstrom, der von Halbleiterspeicherbauelementen gezogen wird, die darauf ausgelegt sind, unter Verwendung einer externen Spannung (EVC) mit einer niedrigen Speisespannung von z.B. 3,3V zu arbeiten, wurden Halbleiterspeicherbauelemente bevorzugt, die diese Problematik durch Verwenden einer internen Spannungserzeugungsschaltung angehen.
  • In typischen herkömmlichen Speicherschaltkreisen dieser Art umfasst die interne Spannungserzeugungsschaltung einen Schaltungsteil für ein Speicherfeld und einen solchen für periphere Schaltkreise. Der interne Spannungserzeugungs-Schaltungsteil für das Speicherfeld liefert eine vorgegebene Spannung, die zum Speichern von Daten in einer jeweiligen Bank eines Speicherfeldes und zum Lesen von Daten aus der Bank benötigt wird. Der interne Spannungserzeugungs-Schaltungsteil für die peripheren Schaltkreise liefert eine vorgegebene Spannung, die zum Betrieb peripherer Schaltkreise von Bänken mit Ausnahme der Speicherbänke benötigt wird, beispielsweise für Decoder, Eingabepuffer, Ausgabepuffer, Eingabe- und Ausgabeleitungen. Der interne Spannungserzeugungs-Schaltungsteil für die peripheren Schaltkreise beinhaltet typischerweise einen Bereitschafts-Schaltungsteil zur internen Spannungserzeugung, der kontinuierlich arbeitet, nachdem die Leistungsversorgung eingeschaltet wurde, sowie einen aktiven internen Spannungserzeugungs-Schaltungsteil, der nur arbeitet, wenn eine Speicherbank aktiviert wird. Ein solcher interner Spannungserzeugungs-Schaltungsteil ist beispielsweise in der Patentschrift US 6.021.082 offenbart, wobei dessen aktiver interner Spannungserzeugungs-Schaltungsteil durch ein Aktivierungssignal gesteuert wird, das von einer Steuerschaltung in Abhängigkeit von einem Bankaktivierungssignal und optional zusätzlich in Abhängigkeit von einem Ausschaltsignal, einem Datenausgabefreigabesignal und/oder einem Abtastverstärkerfreigabesignal erzeugt wird.
  • In den herkömmlichen Implementierungen von internen Spannungsgeneratoren für periphere Schaltkreise wird den peripheren Schaltkreisen eine interne Spannung unabhängig vom Speicherbankbetrieb zugeführt, wobei der Zustand des internen Spannungsgenerators lediglich, wie erwähnt, in einen aktiven Zustand und einen Bereitschaftszustand unterteilt wurde. Bei diesen Implementierungen können Schwierigkeiten auftreten, beispielsweise dahingehend, dass Leistung zugeführt wird, wenn die peripheren Schaltkreise nicht benötigt werden, oder dass zu anderen Zeitpunkten nicht ausreichend viel Leistung zugeführt wird.
  • In der Patentschrift US 5.804.893 ist ein Mehrbank-Halbleiterspeicherbauelement offenbart, bei dem den Speicherbänken mehrere interne Spannungserzeugungsschaltkreise parallel zugeordnet sind, um den Speicherbänken eine interne Spannung in wenigstens drei verschiedenen Betriebsarten mit unterschiedlicher Leistung bereitzustellen, wobei in einer ersten Betriebsart interne Schaltkreise inaktiv sind, in einer zweiten Betriebsart nur Eingangsschaltungen der internen Schaltkreise aktiv sind und in einer dritten Betriebsart Datenzugriffe erfolgen.
  • In der Offenlegungsschrift US 2001/0010459 A1 ist eine interne Spannungserzeugungsschaltung gemäß dem Oberbegriff des Anspruchs 1 für ein Halbleiterspeicherbauelement offenbart, bei der die Steuerungsstufe den internen Spannungserzeugungs-Schaltungsteil in der herkömmlichen, oben erwähnten Weise in Abhängigkeit allein von einem Aktivierungssignal ein- oder ausschaltet, das anzeigt, ob sich das Halbleiterspeicherbauelement in einem aktiven Betriebsmodus befindet oder in einem Standby-Zustand oder abgeschalteten Zustand.
  • Der Erfindung liegt als technisches Problem die Bereitstellung einer internen Spannungserzeugungsschaltung, eines diese enthaltenden Halbleiterspeicherbauelementes und eines Leistungszufuhrverfahrens zugrunde, mit denen sich die oben erwähnten Schwierigkeiten wenigstens teilweise beheben lassen, insbesondere der Leistungsverbrauch gering gehalten werden kann und die zur Leistungsversorgung benötigte interne Spannung stets in ausreichendem Maß und effektiv gesteuert zugeführt werden kann.
  • Die Erfindung löst dieses Problem durch die Bereitstellung einer internen Spannungserzeugungsschaltung mit den Merkmalen des Anspruchs 1 oder 10, eines Halbleiterspeicherbauelements mit den Merkmalen des Anspruchs 17 und eines Verfahrens zur Leistungszufuhr mit den Merkmalen des Anspruchs 22.
  • Erfindungsgemäß kann die interne Spannung nach Bedarf speziell peripheren Schaltkreisen ausgewählter Bänke zugeführt werden, was einen unnötigen Stromverbrauch verhindert. Die interne Spannung lässt sich effektiv steuern, und sie lässt sich stets in richtigem, ausreichendem Mail zuführen.
  • Vorteilhafte Ausführungsformen der Erfindung sind in den Unteransprüchen angegeben.
  • Vorteilhafte Ausführungsformen der Erfindung sind in den Zeichnungen dargestellt und werden nachfolgend beschrieben. Hierbei zeigen:
  • 1 ein Schaltbild einer ersten schaltbaren internen Spannungserzeugungsschaltung,
  • 2 ein Schaltbild einer zweiten schaltbaren internen Spannungserzeugungsschaltung und
  • 3 ein Blockschaltbild eines Halbleiterspeicherbauelements.
  • 1 zeigt einen schaltbaren internen Spannungsgenerator 100 mit einer Steuerungsstufe 110 zur Erzeugung eines Steuersignals CTRLS in Reaktion auf einen Bankaktivierungsbefehl BACT und ein Bankaktivierungssignal BAIF, das einen Speicherzugriff zu einer gegebenen Speicherbank freigibt, und mit einer internen Spannungserzeugungsschaltung 120, die auf das Steuersignal CTRLS reagiert. Die Schaltung 120 empfängt eine Referenzspannung VREF und hält, wenn sie angeschaltet wird, eine interne Spannung VINT auf dem Wert der Referenzspannung VREF. Das Steuersignal CTRLS wird aktiviert, wenn der Bankaktivierungsbefehl BACT und das Bankaktivierungssignal BAIF gleichzeitig freigegeben werden.
  • Die Betriebsweise der schaltbaren internen Spannungserzeugungsschaltung 100 wird nun unter Bezugnahme auf 1 näher erläutert. Der Bankaktivierungsbefehl BACT ist ein externer Befehl zum Aktivieren von Bänken in einem Halbleiterspeicherbauelement. Wenn Bänke durch eine Bankadresse ausgewählt werden, nachdem der Bankaktivierungsbefehl BACT angelegt wurde, werden die ausgewählten Bänke freigegeben.
  • Das Bankaktivierungssignal BAIF ist ein Signal, das in Reaktion auf die Bankadresse und zu dieser korrespondierend durch ein Decodiermittel, siehe einen Decodierer 350 in 3, erzeugt wird und das freigegeben wird, wenn die Bankadresse eingegeben wird. In diesem Fall kann das Bankaktivierungssignal BAIF auf einen hohen Pegel oder einen niedrigen Pegel freigegeben werden. Mit anderen Worten dient die Bankadresse dazu, zum Betrieb bereite Bänke, die den Bankaktivierungsbefehl BACT empfangen haben, in Betrieb zu setzen. Das Bankaktivierungssignal BAIF wird in Reaktion auf die Bankadresse erzeugt und löst die Zuführung einer internen Spannung zu peripheren Schaltkreisen der Bänke aus, die zu der Bankadresse gehören.
  • Die Steuerung 110 erzeugt das vorgegebene Steuersignal CTRLS in Reaktion auf den Bankaktivierungsbefehl BACT und das Bankaktivierungssignal BAIF. Mit anderen Worten wird das Steuersignal CTRLS aktiviert, und die interne Spannungserzeugungsstufe 120 wird angeschaltet, wenn der Bankaktivierungsbefehl BACT und das Bankaktivierungssignal BAIF gleichzeitig freigegeben werden.
  • Genauer betrachtet, beinhaltet die Steuerung 110 ein NAND-Mittel 111 zur Durchführung einer UND-Verknüpfung des Bankaktivierungsbefehls BACT mit dem Bankaktivierungssignal BAIF und einer Invertierung des Ergebnisses sowie einen Inverter 113 zum Invertieren des Ausgangssignals des NAND-Mittels 111, um das Steuersignal CTRLS zu steuern. Der Inverter 113 invertiert das Ausgangssignal des NAND-Mittels 111 und verstärkt die Treiberfähigkeit.
  • Wenn das Bankaktivierungssignal BAIF und der Bankaktivierungsbefehl BACT auf hohem Pegel aktiviert sind, wird das Steuersignal CTRLS auf hohem Pegel erzeugt. Die Steuerung 110 kann in der gezeigten Weise implementiert sein, alternativ durch eine beliebige andere Schaltung zur Aktivierung des Steuersignals CTRLS bei Aktivierung des Bankaktivierungsbefehls BACT und des Bankaktivierungssignals BAIF.
  • Die interne Spannungserzeugungsschaltung 120 empfängt die Referenzspannung VREF und reagiert auf das aktivierte Steuersignal CTRLS durch Abgabe der internen Spannung VINT mit einem Wert, der gleich dem Referenzspannungswert VREF ist. Die interne Spannungserzeugungsschaltung 120 kann durch ein Differenzverstärker realisiert sein, der die Referenzspannung VREF empfängt.
  • Nachfolgend wird auf den Aufbau und die Betriebsweise der Schaltung 120 zur Erzeugung der internen Spannung näher eingegangen. Wie aus 1 ersichtlich, beinhaltet die interne Spannungserzeugungsschaltung 120 NMOS-Transistoren 121, 123 und 125 sowie PMOS-Transistoren 127, 129 und 131. Der NMOS-Transistor 121 dient als Stromquelle, um den über die interne Spannungserzeugungsschaltung 120 fließenden Strom konstant zu halten. Die Gate-Elektrode des NMOS-Transistors 123 wird durch die Referenzspannung VREF beaufschlagt, und die Gate-Elektrode des NMOS-Transistors 125 ist mit dem Ausgang für die interne Spannung VINT verbunden.
  • Die Gate-Elektroden der PMOS-Transistoren 127 und 129 sind miteinander und mit der Drain-Elektrode des NMOS-Transistors 125 verbunden, d.h. mit der Spannung an einem zweiten Knoten N2. Wenn die Drain-Spannung des NMOS-Transistors 125 auf hohem Pegel liegt, sind die PMOS-Transistoren 127 und 129 sperrend geschaltet. Wenn die Drain-Spannung des NMOS-Transistors 125 auf niedrigem Pegel liegt, sind die PMOS-Transistoren 127 und 129 leitend geschaltet. Die Gate-Elektrode des PMOS-Transistors 131 ist mit der Drain-Elektrode des NMOS-Transistors 123 und dabei mit der Spannung an einem ersten Knoten N1 verbunden. Wenn die Drain-Spannung des NMOS-Transistors 123 auf hohem Pegel liegt, ist der PMOS-Transistor 131 sperrend geschaltet. Wenn die Drain-Spannung des NMOS-Transistors 123 auf niedrigem Pegel liegt, ist der PMOS-Transistor 131 leitend geschaltet. Die Source-Elektroden der PMOS-Transistoren 127, 129 und 131 werden mit einer externen Spannung EVC beaufschlagt, und die Source-Elektrode des NMOS-Transistors 121 ist mit einer Massespannung VSS verbunden.
  • Die Schaltung 120 zur Erzeugung der internen Spannung arbeitet wie folgt. Zunächst ist der NMOS-Transistor 121 sperrend geschaltet. Wenn das Steuersignal CTRLS auf einem hohen Pegel liegt, der höher als die Schwellenspannung des NMOS-Transistors 121 ist, wird der NMOS-Transistor 121 leitend geschaltet. Wenn die Referenzspannung VREF angelegt wird und höher als die Schwellenspannung des NMOS-Transistors 123 ist, wird der NMOS-Transistor 123 leitend geschaltet. Die Referenzspannung VREF wird so eingestellt, dass sie höher als die Schwellenspannung des NMOS-Transistors 123 ist. Wenn die NMOS-Transistoren 121 und 123 leitend geschaltet sind, liegt die Drain-Spannung des NMOS-Transistors 123 auf niedrigem Pegel. Dadurch wird der PMOS-Transistor 131 leitend geschaltet, und die interne Spannung VINT wird als Ausgangssignal der internen Spannungserzeugungsschaltung 120 an der Drain-Elektrode des PMOS-Transistors 131 erzeugt.
  • Wenn die interne Spannung VINT der internen Spannungserzeugungsschaltung 120 anwächst und höher als die Referenzspannung VREF wird, wird der NMOS-Transistor 125 stärker leitend geschaltet als der NMOS-Transistor 123. Dann verringert sich die an der Drain-Elektrode des NMOS-Transistors 125 erzeugte Spannung auf niedrigen Pegel. Dadurch werden die PMOS-Transistoren 127 und 129 stärker leitend geschaltet, und die Drain-Spannung des NMOS-Transistors 123 steigt von niedrigem auf hohen Pegel. Dadurch wird der PMOS-Transistor 131 schwächer leitend geschaltet, was zur Folge hat, dass die interne Spannung VINT als Ausgangssignal der internen Spannungserzeugungsschaltung 120 verringert wird. Außerdem wird der NMOS-Transistor 125 schwächer sperrend geschaltet als der NMOS-Transistor 123. Dadurch wird die Drain-Spannung des NMOS-Transistors 123 verringert, und der PMOS-Transistor 131 wird leitend geschaltet, wodurch die interne Spannung VINT der internen Spannungserzeugungsschaltung 120 ansteigt. Durch Wiederholen dieser Schritte wird die interne Spannung VINT der internen Spannungserzeugungsschaltung 120 so lange auf dem Wert der Referenzspannung VREF gehalten, wie letztere kontinuierlich anliegt.
  • Der NMOS-Transistor 121 wird durch das Steuersignal CTRLS leitend oder sperrend geschaltet, so dass die interne Spannungserzeugungsschaltung 120 nur arbeitet, wenn das Bankaktivierungssignal BAIF und der Bankaktivierungsbefehl BACT freigegeben sind. Dies bedeutet, dass ein unnötiger Energieverbrauch vermieden werden kann, da nur diejenige schaltbare interne Spannungserzeugungsschaltung 100, die durch die Bankadresse ausgewählt wird und zu den ausgewählten Bänken gehört, die interne Spannung VINT den peripheren Schaltkreisen der betreffenden Bänke zuführt.
  • Des weiteren umfasst die schaltbare interne Spannungserzeugungsschaltung 100 einen Pegelwandler 150 zum Vorladen der internen Spannungserzeugungsschaltung 120. Der Pegelwandler 150 besitzt einen Aufbau aus NMOS-Transistoren 151, 155, 161 und 163, PMOS-Transistoren 157, 159, 165 und 167 und einem Inverter 153.
  • Der PMOS-Transistor 157 und der NMOS-Transistor 151 sind in Reihe zwischen die externe Spannung EVC und die Massespannung VSS eingeschleift. Der PMOS-Transistor 159 und der NMOS-Transistor 155 sind ebenfalls in Reihe zwischen die externe Spannung EVC und die Massespannung VSS eingeschleift. Die Gate-Elektrode des PMOS-Transistors 157 wird von der Drain-Spannung des NMOS-Transistors 155 beaufschlagt, und die Gate-Elektrode des PMOS-Transistors 159 wird von der Drain-Spannung des NMOS-Transistors 151 beaufschlagt. Die externe Spannung EVC wird an die Drain-Elektroden der NMOS-Transistoren 161 und 163 angelegt, und die Source-Elektroden der NMOS-Transistoren 161 und 163 sind mit den Gate-Elektroden der PMOS-Transistoren 157 und 159 verbunden. Die Gate-Elektroden der NMOS-Transistoren 151 und 161 werden durch das Steuersignal CTRLS angesteuert, und die Gate-Elektroden der NMOS-Transistoren 155 und 163 werden durch das vom Inverter 153 abgegebene Signal angesteuert, das durch Inver tierung des Steuersignals CTRLS entsteht. Die Gate-Elektroden der PMOS-Transistoren 165 und 167 werden von der Drain-Spannung des NMOS-Transistors 155 beaufschlagt.
  • Der Pegelwandler 150 arbeitet wie folgt. Wenn das Steuersignal CTRLS auf niedrigem Pegel liegt, ist der NMOS-Transistor 155 leitend geschaltet, und die Drain-Spannung des NMOS-Transistors 155 befindet sich auf niedrigem Pegel. Dadurch ist der PMOS-Transistor 157 leitend geschaltet, die Drain-Spannung des NMOS-Transistors 151 befindet sich auf hohem Pegel, und der PMOS-Transistor 159 ist sperrend geschaltet. In diesem Fall ist der NMOS-Transistor 163 leitend geschaltet, so dass die Gate-Elektrode des PMOS-Transistors 159 auf hohem Pegel fixiert ist. Die Drain-Spannung des NMOS-Transistors 155 liegt auf niedrigem Pegel, und die PMOS-Transistoren 165 und 167 sind leitend geschaltet. Dadurch laden sie den ersten Knoten N1 auf die externe Spannung EVC vor und gleichen den ersten Knoten N1 und den zweiten Knoten N2 auf denselben EVC-Wert ab. Der PMOS-Transistor 131, dessen Gate-Elektrode mit dem ersten Knoten N1 verbunden ist, ist sperrend geschaltet. Da das Steuersignal CTRLS auf niedrigem Pegel liegt, ist der NMOS-Transistor 121 sperrend geschaltet, so dass die interne Spannungserzeugungsschaltung 120 nicht aktiv arbeitet.
  • Wenn das Steuersignal CTRLS auf hohem Pegel aktiviert ist, sind der NMOS-Transistor 151 und der PMOS-Transistor 159 leitend geschaltet, und die PMOS-Transistoren 165 und 167 sind sperrend geschaltet. Dadurch befindet sich die interne Spannungserzeugungsschaltung 120 im aktiven Betrieb.
  • Durch die oben erläuterten Funktionen der Steuerung 110, der internen Spannungserzeugungsschaltung 120 und des Pegelwandlers 150 kann der schaltbare interne Spannungsgenerator 100 die interne Spannung VINT den peripheren Schaltkreisen von Bänken liefern, wenn diese Bänke ausgewählt sind, während gleichzeitig ein unnötiger Stromverbrauch vermieden werden kann.
  • 2 zeigt einen weiteren schaltbaren internen Spannungsgenerator 200 mit einem Stromspiegel 210, einer Differenzverstärker- und Eingangsstufe 220 und einer Stromsenke 230.
  • Der Stromspiegel wird von zwei entsprechend verschalteten MOS-Transistoren 211 und 213 gebildet und wird durch eine externe Spannung EVC beaufschlagt. Die Differenzverstärker- und Eingangsstufe 220 umfasst einen dritten MOS-Transistor 221, dessen Gate-Elektrode von einer Referenzspannung VREF beaufschlagt wird, einen vierten MOS-Transistor 223, dessen Gate-Elektrode mit einer internen Spannung VINT beaufschlagt wird, die auf einen Wert gleich der Referenzspannung VREF zu steuern ist, und einen fünften MOS-Transistor 225, der zwischen die externe Spannung EVC und die Gate-Elektrode des vierten MOS-Transistors 223 eingeschleift ist und dessen Gate-Elektrode mit einem Anschluss des ersten MOS-Transistors 211 verbunden ist.
  • Die Stromsenke 230 wird durch einen Bankaktivierungsbefehl BACT und ein Bankaktivierungssignal BAIF gesteuert und steuert die interne Spannung VINT in Reaktion auf das Bankaktivierungssignal BAIF. Speziell umfasst die Stromsenke 230 einen sechsten MOS-Transistor 231, der zwischen eine Massespannung VSS und einen Anschluss des dritten MOS-Transistors 221 eingeschleift ist und dessen Gate-Elektrode vom Bankaktivierungsbefehl BACT beaufschlagt wird, und einen siebten MOS-Transistor 233, der zwischen die Massespannung VSS und einen Anschluss des vierten MOS-Transistors 223 eingeschleift ist und dessen Gate-Elektrode mit dem Bankaktivierungssignal BAIF beaufschlagt wird. Der siebte MOS-Transistor 233 kann ein NMOS-Transistor oder ein PMOS-Transistor sein.
  • Der schaltbare interne Spannungsgenerator 200 arbeitet wie folgt. Der Bankaktivierungsbefehl BACT ist ein externer Befehl zur Freigabe aller Bänke in einem Halbleiterspeicherbauelement, entsprechend dem ersten Ausführungsbeispiel von 1. Nach Anlegen des Bankaktivierungsbefehls BACT werden diejenigen Bänke aktiviert, die durch eine entsprechende Bankadresse ausgewählt werden.
  • Der Bankaktivierungsbefehl BACT wird an die Gate-Elektrode des sechsten MOS-Transistors 231 über zwei Inverter 101, 103 angelegt, welche die Treiberfähigkeit des Bankaktivierungsbefehls BACT stärken. Der sechste MOS-Transistor 231 kann ein NMOS-Transistor oder ein PMOS-Transistor sein, wobei im Beispiel von 2 ein NMOS-Transistor gewählt ist.
  • Wenn der Bankaktivierungsbefehl BACT mit hohem Pegel angelegt wird, ist der NMOS-Transistor 231 leitend geschaltet, so dass die interne Spannung VINT erzeugt wird. Die Betriebsweise des schaltbaren internen Spannungsgenerators 200 mit dem Stromspiegel 210, der Differenzverstärker- und Eingangsstufe 220 und der Stromsenke 230 entspricht derjenigen der schaltbaren internen Spannungserzeugungsschaltung 100 von 1, worauf verwiesen werden kann.
  • Wenn das Bankaktivierungssignal BAIF durch die Bankadresse mit hohem Pegel angelegt wird, ist der NMOS-Transistor 233 leitend geschaltet. Dann wird die Drain-Spannung des NMOS-Transistors 231 stärker verringert, und der PMOS-Transistor 225 kann stärker leitend geschaltet werden. Dies steigert den Leistungsbereich, der bei der internen Spannung VINT erzeugt werden kann. Mit anderen Worten wird die von der schaltbaren internen Spannungserzeugungsschaltung 200 abgegebene Leistung durch das Bankaktivierungssignal BAIF gesteuert. Die interne Spannung VINT, die peripheren Schaltkreisen zugeführt wird, kann folg lich in Abhängigkeit vom Betrieb von Speicherbänken geeignet gesteuert werden.
  • Der schaltbare interne Spannungsgenerator 200 beinhaltet des weiteren einen Pegelwandler 250 zum Vorladen, wobei der Pegelwandler 250 in Aufbau und Betriebsweise dem Pegelwandler 150 des ersten Ausführungsbeispiels gemäß 1 entspricht, worauf verwiesen werden kann.
  • 3 veranschaulicht ein Halbleiterspeicherbauelement 300 mit mehreren schaltbaren internen Spannungsgeneratoren 330a bis 330d zum jeweiligen Zuführen einer internen Spannung VINTa bis VINTd zu peripheren Schaltkreisen 320a bis 320d von Speicherbänken 310a bis 310d in Reaktion auf einen Bankaktivierungsbefehl BACT und ein jeweils zugehöriges Bankaktivierungssignal BAIFa bis BAIFd. Das Halbleiterspeicherbauelement kann des weiteren einen Decoder 350 zum Decodieren einer zugeführten Bankadresse BA und Auswählen des zu der Bankadresse gehörenden Bankaktivierungssignals BAIFa bis BAIFd aufweisen, um eine Mehrzahl von Bankaktivierungssignale BAIFa bis BAIFd zum Ansteuern der mehreren schaltbaren internen Spannungsgeneratoren 100 in Reaktion auf die Bankadresse BA zu erzeugen.
  • Der Aufbau jedes schaltbaren internen Spannungsgenerators 330a bis 330d kann demjenigen von 1 entsprechen, worauf verwiesen werden kann. Für jede Speicherbank 310a bis 310d ist ein schaltbarer interner Spannungsgenerator nach Art von 1 vorgesehen, der die interne Spannung VINTa bis VINTd den peripheren Schaltkreisen der betreffenden Speicherbank zuführt. Somit beinhaltet das Halbleiterspeicherbauelement mehrere schaltbare interne Spannungsgeneratoren 100, die in Reaktion auf die von der Bankadresse erzeugten Bankaktivierungssignale BAIFa bis BAIFd leitend bzw. sperrend geschaltet werden, wodurch ein unnötiger Stromverbrauch verhindert wird.
  • Des weiteren kann das Halbleiterspeicherbauelement einen sekundären internen Spannungsgenerator 340 zur Zuführung einer internen Spannung VINTS zu den peripheren Schaltkreisen 320a bis 320d der Speicherbänke 310a bis 310d in Reaktion auf den Bankaktivierungsbefehl BACT beinhalten, wodurch bei Verwendung zusammen mit den schaltbaren internen Spannungsgeneratoren 330a bis 330d sekundäre Leistung zugeführt wird. Der sekundäre interne Spannungsgenerator 340 besitzt denselben Aufbau wie der interne Spannungsgenerator 100 von 1, ohne jedoch das Bankaktivierungssignal BAIF zu empfangen. Eine detaillierte Beschreibung des Aufbaus des sekundären internen Spannungsgenerators 340 ist daher nicht erforderlich.
  • Somit wird die interne Spannung VINTS den peripheren Schaltkreisen durch den sekundären internen Spannungsgenerator 340 zugeführt, der nur in Reaktion auf den Bankaktivierungsbefehl BACT arbeitet, und die interne Spannung VINTa bis VINTd kann des weiteren speziell den peripheren Schaltkreisen der jeweils durch die Bankadresse ausgewählten Speicherbank durch die jeweilige schaltbare interne Spannungserzeugungsschaltung 330a bis 330d zugeführt werden, die in Reaktion auf das Bankaktivierungssignal BAIFa bis BAIFd arbeitet.
  • Das Ausführungsbeispiel von 3 wurde in Verwendung des schaltbaren internen Spannungsgenerators von 1 beschrieben, alternativ können jedoch für die Spannungsgeneratoren 330a bis 330d auch solche des in 2 gezeigten Typs oder eines anderen geeigneten Typs verwendet werden.
  • Nun wird ein Verfahren zur Zuführung von Leistung zu peripheren Schaltkreisen von Speicherbänken erläutert, speziell für ein Beispiel, bei dem mehrere schaltbare interne Spannungsgeneratoren mit mehreren Speicherbänken verknüpft sind, wie im Fall von 3.
  • Gemäß diesem Verfahren werden ein Bankaktivierungsbefehl BACT und eine Bankadresse BA empfangen. Der Bankaktivierungsbefehl BACT ist ein externes Signal zur Freigabe aller Bänke in einem Halbleiterspeicherbauelement. Wenn die Bänke nach Anlegen des Bankaktivierungsbefehls BACT durch die Bankadresse BA ausgewählt werden, arbeiten die ausgewählten Bänke. Verfahrensgemäß werden ausgewählte interne Spannungsgeneratoren in Abhängigkeit vom Zustand des Bankaktivierungsbefehls BACT und der Bankadresse BA angeschaltet. Beispielsweise werden, bezugnehmend auf das Beispiel von 3, anfänglich keine Spannungsgeneratoren ausgewählt. Wenn der Bankaktivierungsbefehl BACT aktiviert wird, wird der sekundäre interne Spannungsgenerator 340 ausgewählt und führt die interne Spannung VINTS den peripheren Schaltkreisen 320a bis 320d zu. Wenn dann die Bankadresse BA decodiert wird, aktiviert der Decoder 350 eines der Bankaktivierungssignale BAIFa bis BAIFd, beispielsweise das Signal BAIFb, wodurch der mit der entprechenden Speicherbank 310b verknüpfte Spannungsgenerator 330b die interne Spannung VINTb peripheren Schaltkreisen 320b dieser Bank 310b zuführt.
  • Wie die obige Beschreibung vorteilhafter Ausführungsformen deutlich macht, ist es erfindungsgemäß möglich, in der schaltbaren internen Spannungserzeugungsschaltung und im Verfahren zur Leistungszufuhr zu peripheren Schaltkreisen die interne Spannung spezifisch nur peripheren Schaltkreisen von Speicherbänken zuzuführen, die durch die Bankadresse für aktiven Betrieb ausgewählt sind, wodurch unnötiger Stromverbrauch vermieden wird, die interne Spannung effektiv gesteuert wird und die interne Spannung stets in richtigem Maß zugeführt wird.

Claims (25)

  1. Interne Spannungserzeugungsschaltung mit – einem schaltbaren internen Spannungserzeugungs-Schaltungsteil (100) mit einem Eingang für eine Referenzspannung (VREF) und einem Ausgang für eine interne Spannung (VINT), wobei der Schaltungsteil zur Erzeugung der internen Spannung im eingeschalteten Zustand die abgegebene interne Spannung auf dem Wert der Referenzspannung hält, und – einer Steuerungsstufe (110) zum Einschalten des internen Spannungserzeugungs-Schaltungsteils, dadurch gekennzeichnet, dass – die Steuerungsstufe (110) dafür ausgelegt ist, den internen Spannungserzeugungs-Schaltungsteil in Abhängigkeit von sowohl einem zugeführten Bankaktivierungsbefehl (BACT) als auch einem zugeführten Bankaktivierungssignal (BAIF) einzuschalten.
  2. Interne Spannungserzeugungsschaltung nach Anspruch 1, weiter dadurch gekennzeichnet, dass das Bankaktivierungssignal in Reaktion auf eine Bankadresse erzeugt wird.
  3. Interne Spannungserzeugungsschaltung nach Anspruch 1 oder 2, weiter dadurch gekennzeichnet, dass die Steuerungsstufe den internen Spannungserzeugungs-Schaltungsteil nur dann einschaltet, wenn der Bankaktivierungsbefehl und das Bankaktivierungssignal freigegeben werden.
  4. Interne Spannungserzeugungsschaltung nach Anspruch 3, weiter dadurch gekennzeichnet, dass die Steuerungsstufe ein NAND-Mittel (111) zur Durchführung einer UND-Verknüpfung des Bankaktivierungsbefehls mit dem Bankaktivierungssignal und zum Invertieren des Resultats sowie einen Inverter (113) zum Invertieren des Ausgangssignals des NAND-Mittels aufweist, wobei der Inverter dem internen Spannungserzeugungs-Schaltungsteil ein Steuersignal (CTRLS) zuführt.
  5. Interne Spannungserzeugungsschaltung nach Anspruch 1 oder 2, weiter dadurch gekennzeichnet, dass die Steuerungsstufe den internen Spannungserzeugungs-Schaltungsteil einschaltet, wenn entweder der Bankaktivierungsbefehl oder das Bankaktivierungssignal freigegeben wird.
  6. Interne Spannungserzeugungsschaltung nach Anspruch 5, weiter dadurch gekennzeichnet, dass bei Freigabe sowohl des Bankaktivierungsbefehls als auch des Bankaktivierungssignals der interne Spannungserzeugungs-Schaltungsteil einen größeren Bereich von Treiberströmen am Ausgang für die interne Spannung unterstützt als bei Freigabe nur des Bankaktivierungsbefehls oder nur des Bankaktivierungssignals.
  7. Interne Spannungserzeugungsschaltung nach Anspruch 5 oder 6, weiter dadurch gekennzeichnet, dass die Steuerungsstufe einen ersten und zweiten MOS-Transistor (231, 233) beinhaltet, die als parallele Stromsenken mit dem internen Spannungserzeugungs-Schaltungsteil verbunden sind, wobei der Bankaktivierungsbefehl an die Gate-Elektrode des ersten MOS-Transistors und das Bankaktivierungssignal an die Gate-Elektrode des zweiten MOS-Transistors angelegt werden.
  8. Interne Spannungserzeugungsschaltung nach einem der Ansprüche 1 bis 7, weiter dadurch gekennzeichnet, dass der interne Spannungserzeugungs-Schaltungsteil einen Differenzverstärker beinhaltet, der mit einem ersten differenziellen Eingang an den Referenzspannungseingang und mit einem zweiten differenziellen Eingang an den Ausgang für die interne Spannung angeschlossen ist.
  9. Interne Spannungserzeugungsschaltung nach einem der Ansprüche 1 bis 8, weiter gekennzeichnet durch einen Pegelwandler (150) zum Vorladen des internen Spannungserzeugungs-Schaltungsteils, wenn der interne Spannungserzeugungs-Schaltungsteil abgeschaltet ist.
  10. Interne Spannungserzeugungsschaltung mit – einem Stromspiegel (210), – einer schaltbare Stromsenke (230), um einen Stromfluss über den Stromspiegel zu erlauben, und – einem Differenzverstärker (220), der zwischen den Stromspiegel und die schaltbare Stromsenke eingeschleift ist und einen Ausgang für eine interne Spannung (VINT) auf dem Wert einer Referenzspannung (VREF) hält, wenn die schaltbare Stromsenke eingeschaltet ist, dadurch gekennzeichnet, dass – die schaltbare Stromsenke (230) dafür ausgelegt ist, einen Stromfluss über den Stromspiegel (210) in Abhängigkeit von sowohl einem zugeführten Bankaktivierungsbefehl (BACT) als auch einem zugeführten Bankaktivierungssignal (BAIF) zu erlauben.
  11. Interne Spannungserzeugungsschaltung nach Anspruch 10, weiter dadurch gekennzeichnet, dass – der Stromspiegel einen ersten und zweiten MOS-Transistor (211, 213) aufweist, deren Source-Elektroden zusammen von einer externen Spannung (EVC) beaufschlagt werden und deren Gate-Elektroden gemeinsam mit der Drain-Elektrode des zweiten MOS-Transistors verbunden sind, und – der Differenzverstärker einen dritten, vierten und fünften MOS-Transistor (221, 223, 225) aufweist, von denen die Source-Elektroden des dritten und vierten MOS-Transistors gemeinsam an die Stromsenke angeschlossen sind, der dritte MOS-Transistor an einer Gate-Elektrode mit der Referenzspannung beaufschlagt und mit einer Drain-Elektrode an die Drain-Elektrode des ersten MOS-Transistors angeschlossen ist, der vierte MOS-Transistor mit einer Gate-Elektrode an den Ausgang für die interne Spannung und mit einer Drain-Elektrode an die Drain-Elektrode des zweiten MOS-Transistors angeschlossen ist und der fünfte MOS-Transistor mit einer Gate-Elektrode an die Drain-Elektrode des ersten MOS-Transistors, an einer Source-Elektrode mit der externen Spannung beaufschlagt und mit einer Drain-Elektrode an den Ausgang für die interne Spannung angeschlossen ist.
  12. Interne Spannungserzeugungsschaltung nach Anspruch 11, weiter dadurch gekennzeichnet, dass die schaltbare Stromsenke einen sechsten MOS-Transistor (121) mit einer Gate-Elektrode aufweist, die von einem Steuersignal (CTRLS) beaufschlagt wird, das wirksam wird, wenn sowohl das Bankaktivierungssignal als auch der Bankaktivierungsbefehl wirksam werden.
  13. Interne Spannungserzeugungsschaltung nach Anspruch 11, weiter dadurch gekennzeichnet, dass die schaltbare Stromquelle (230) einen sechsten und siebten MOS-Transistor (231, 233) aufweist, deren Drain-Elektroden und deren Source-Elektroden jeweils miteinander verschaltet sind, wobei der sechste MOS-Transistor an einer Gate-Elektrode mit dem Bankaktivierungsbefehl und der siebte MOS-Transistor an einer Gate-Elektrode mit dem Bankaktivierungssignal beaufschlagt werden.
  14. Interne Spannungserzeugungsschaltung nach Anspruch 13, weiter dadurch gekennzeichnet, dass der siebte MOS-Transistor (233) ein NMOS-Transistor ist.
  15. Interne Spannungserzeugungsschaltung nach Anspruch 13, weiter dadurch gekennzeichnet, dass der siebte MOS-Transistor ein PMOS-Transistor ist.
  16. Interne Spannungserzeugungsschaltung nach einem der Ansprüche 10 bis 15, weiter gekennzeichnet durch einen Pegelwandler (250) zum Vorladen eines internen Spannungserzeugungs-Schaltungsteils.
  17. Halbleiterspeicherbauelement mit – einer Mehrzahl von Speicherbänken (310a bis 310d) zum Speichern von Daten, wobei jede Bank Speicherzellen und einen peripheren Schaltkreisaufbau (320a bis 320d) aufweist, und – einer Mehrzahl von schaltbaren internen Spannungserzeugungsschaltungen (330a bis 330d), dadurch gekennzeichnet, dass – die schaltbaren internen Spannungserzeugungsschaltungen (330a bis 330d) mit dem peripheren Schaltkreisaufbau (320a bis 320d) je einer zugehörigen Speicherbank (310a bis 310d) verbunden sind, um diesem eine interne Spannung in Abhängigkeit von einem Bankaktivierungsbefehl (BACT) und einem zur betreffenden Speicherbank gehörigen Bankaktivierungssignal (BAIFa bis BAIFd) zuzuführen.
  18. Halbleiterspeicherbauelement nach Anspruch 17, weiter gekennzeichnet durch Decodiermittel (350), die eine Bankadresse empfangen und das entsprechende Bankaktivierungssignal für die betreffende Bankadresse liefern.
  19. Halbleiterspeicherbauelement nach Anspruch 17 oder 18, weiter dadurch gekennzeichnet, dass wenigstens eine der schaltbaren internen Spannungserzeugungsschaltungen eine solche nach einem der Ansprüche 1 bis 9 ist.
  20. Halbleiterspeicherbauelement nach einem der Ansprüche 17 bis 19, weiter gekennzeichnet durch eine sekundäre interne Spannungserzeugungsschaltung (340) zur Zuführung einer internen Spannung zu den peripheren Schaltkreisen aller Bänke in Reaktion auf den Bankaktivierungsbefehl.
  21. Halbleiterspeicherbauelement nach Anspruch 17 oder 18, weiter dadurch gekennzeichnet, dass wenigstens eine der schaltbaren internen Spannungserzeugungsschaltungen eine solche nach einem der Ansprüche 10 bis 16 ist.
  22. Verfahren zur Zuführung von Leistung zu peripheren Schaltkreisen (320a bis 320d) von Speicherbänken (310a bis 310d) eines Halbleiterspeicherbauelements mit mehreren Speicherbänken, mit folgenden Schritten: – Verknüpfen wenigstens einer von mehreren schaltbaren internen Spannungserzeugungsschaltungen (330a bis 330d) mit einer zugeordneten Speicherbank, um den peripheren Schaltkreisen dieser Speicherbank Leistung zuzuführen, – Auswählen, welche interne Spannungserzeugungsschaltungen angeschaltet werden, in Abhängigkeit vom Zustand eines Bankaktivierungsbefehls (BACT) und einer Bankadresse (BA) und – Einschalten des oder der ausgewählten internen Spannungserzeugungsschaltungen.
  23. Verfahren nach Anspruch 22, weiter dadurch gekennzeichnet, dass eine erste von den schaltbaren internen Spannungserzeugungsschaltungen mit allen Speicherbänken verknüpft ist und der Auswahlschritt die Maßnahme beinhaltet, diese erste schaltbare interne Spannungserzeugungsschaltung (340) auszuwählen, wenn der Bankaktivierungsbefehl vorliegt.
  24. Verfahren nach Anspruch 23, weiter dadurch gekennzeichnet, dass jede der anderen schaltbaren internen Spannungserzeugungsschaltungen mit jeweils nur einer Speicherbank verknüpft ist und der Auswahlschritt des weiteren die Maßnahme beinhaltet, eine dieser weiteren schaltbaren internen Spannungserzeugungsschaltungen auszuwählen, wenn der Bankaktivierungsbefehl vorliegt und die Bankadresse zu der Speicherbank gehört, die mit dieser schaltbaren internen Spannungserzeugungsschaltung verknüpft ist.
  25. Verfahren nach Anspruch 22, weiter dadurch gekennzeichnet, dass jede schaltbare interne Spannungserzeugungsschaltung nur mit jeweils einer Speicherbank verknüpft ist und der Auswahlschritt die Maßnahme beinhaltet, eine der schaltbaren internen Spannungserzeugungsschaltungen auszuwählen, wenn der Bankaktivierungsbefehl vorliegt und die Bankadresse zu derjenigen Speicherbank gehört, die mit dieser schaltbaren internen Spannungserzeugungsschaltung verknüpft ist.
DE10237995A 2001-08-14 2002-08-14 Interne Spannungserzeugungsschaltung, zugehöriges Halbleiterspeicherbauelement und Leistungszufuhrverfahren Expired - Fee Related DE10237995B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2001-0049038A KR100396897B1 (ko) 2001-08-14 2001-08-14 페리(peri)용 전압 발생 회로와 이를 구비하는 반도체메모리 장치 및 전압 발생 방법
KR2001-0049038 2001-08-14

Publications (2)

Publication Number Publication Date
DE10237995A1 DE10237995A1 (de) 2003-03-06
DE10237995B4 true DE10237995B4 (de) 2008-02-21

Family

ID=19713197

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10237995A Expired - Fee Related DE10237995B4 (de) 2001-08-14 2002-08-14 Interne Spannungserzeugungsschaltung, zugehöriges Halbleiterspeicherbauelement und Leistungszufuhrverfahren

Country Status (4)

Country Link
US (3) US6842382B2 (de)
JP (1) JP4275912B2 (de)
KR (1) KR100396897B1 (de)
DE (1) DE10237995B4 (de)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7114084B2 (en) * 2002-03-06 2006-09-26 Micron Technology, Inc. Data controlled programmable power supply
KR100562335B1 (ko) 2003-04-30 2006-03-17 주식회사 하이닉스반도체 동작시 노이즈를 줄일 수 있는 반도체 메모리 장치
US6960953B2 (en) 2003-05-02 2005-11-01 Matsushita Electric Industrial Co., Ltd. Semiconductor circuit device
US7111182B2 (en) * 2003-08-29 2006-09-19 Texas Instruments Incorporated Thread scheduling mechanisms for processor resource power management
US20050145893A1 (en) * 2003-12-29 2005-07-07 Doczy Mark L. Methods for fabricating metal gate structures
KR100609039B1 (ko) * 2004-06-30 2006-08-10 주식회사 하이닉스반도체 입출력 라인 회로
KR100623614B1 (ko) 2004-10-29 2006-09-19 주식회사 하이닉스반도체 반도체 기억 소자에서의 내부전원 발생기
KR100689817B1 (ko) * 2004-11-05 2007-03-08 삼성전자주식회사 전압 발생 회로 및 이 회로를 구비하는 반도체 메모리 장치
KR100616199B1 (ko) 2004-12-06 2006-08-25 주식회사 하이닉스반도체 반도체 메모리 장치의 전압 발생 제어회로 및 방법
KR100733414B1 (ko) * 2005-04-30 2007-06-29 주식회사 하이닉스반도체 내부전원 생성장치
KR100733472B1 (ko) 2005-04-30 2007-06-28 주식회사 하이닉스반도체 내부전원 생성장치
KR100733419B1 (ko) 2005-04-30 2007-06-29 주식회사 하이닉스반도체 내부전원 생성장치
US7359811B1 (en) * 2005-06-16 2008-04-15 Altera Corporation Programmable logic device with power supply noise monitoring
KR100721197B1 (ko) * 2005-06-29 2007-05-23 주식회사 하이닉스반도체 반도체 장치의 내부전압 발생회로
US8199600B2 (en) 2005-09-28 2012-06-12 Hynix Semiconductor Inc. Voltage generator for peripheral circuit
US7903496B2 (en) * 2005-09-29 2011-03-08 Hynix Semiconductor Inc. Semiconductor memory device
KR100790444B1 (ko) * 2005-10-06 2008-01-02 주식회사 하이닉스반도체 메모리 장치
KR100706830B1 (ko) * 2005-10-19 2007-04-13 주식회사 하이닉스반도체 반도체 메모리의 액티브 구간 제어장치 및 방법
KR100792441B1 (ko) 2006-06-30 2008-01-10 주식회사 하이닉스반도체 반도체 메모리 장치
KR100813534B1 (ko) * 2006-09-13 2008-03-17 주식회사 하이닉스반도체 반도체 메모리 장치
KR100816725B1 (ko) 2006-09-28 2008-03-27 주식회사 하이닉스반도체 내부전압 발생기 및 그 구동 방법
JP2008159128A (ja) * 2006-12-22 2008-07-10 Elpida Memory Inc 半導体記憶装置
KR100990144B1 (ko) * 2007-03-05 2010-10-29 주식회사 하이닉스반도체 반도체 소자 및 그의 동작방법
KR20080100539A (ko) 2007-05-14 2008-11-19 주식회사 하이닉스반도체 반도체 소자의 내부전압 발생기 및 발생방법
KR100900785B1 (ko) 2007-05-14 2009-06-02 주식회사 하이닉스반도체 반도체 소자의 내부전압 발생기 및 발생방법
JP2009003991A (ja) * 2007-06-19 2009-01-08 Toshiba Corp 半導体装置及び半導体メモリテスト装置
KR100859839B1 (ko) 2007-08-29 2008-09-23 주식회사 하이닉스반도체 코아전압 발생회로
KR100937950B1 (ko) 2008-05-09 2010-01-21 주식회사 하이닉스반도체 내부전압 방전회로 및 제어방법
KR20100055035A (ko) * 2008-11-17 2010-05-26 주식회사 하이닉스반도체 내부전압 생성을 위한 집적회로
KR101185553B1 (ko) * 2009-12-29 2012-09-24 에스케이하이닉스 주식회사 내부전압 제어회로
KR101239682B1 (ko) * 2010-12-29 2013-03-06 에스케이하이닉스 주식회사 내부전압생성회로 및 반도체 집적회로

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5804893A (en) * 1996-10-17 1998-09-08 Fujitsu Limited Semiconductor device with appropriate power consumption
US6021082A (en) * 1997-12-05 2000-02-01 Kabushiki Kaisha Toshiba Semiconductor memory device including an internal power supply circuit having standby and activation mode
US20010010459A1 (en) * 2000-01-31 2001-08-02 Fujitsu Limited Drive power supplying method for semiconductor memory device and semiconductor memory device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3362873B2 (ja) * 1992-08-21 2003-01-07 株式会社東芝 半導体装置
JP4017248B2 (ja) * 1998-04-10 2007-12-05 株式会社日立製作所 半導体装置
JP2000228084A (ja) * 1999-02-05 2000-08-15 Mitsubishi Electric Corp 電圧発生回路
JP2001067868A (ja) * 1999-08-31 2001-03-16 Mitsubishi Electric Corp 半導体記憶装置
JP4485637B2 (ja) * 2000-02-24 2010-06-23 富士通マイクロエレクトロニクス株式会社 半導体装置及び半導体装置の内部電源生成方法
JP3495310B2 (ja) * 2000-03-23 2004-02-09 Necエレクトロニクス株式会社 半導体記憶装置
KR100437463B1 (ko) * 2002-07-18 2004-06-23 삼성전자주식회사 반도체 메모리 장치 내부전원전압발생기를 제어하는 회로및 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5804893A (en) * 1996-10-17 1998-09-08 Fujitsu Limited Semiconductor device with appropriate power consumption
US6021082A (en) * 1997-12-05 2000-02-01 Kabushiki Kaisha Toshiba Semiconductor memory device including an internal power supply circuit having standby and activation mode
US20010010459A1 (en) * 2000-01-31 2001-08-02 Fujitsu Limited Drive power supplying method for semiconductor memory device and semiconductor memory device

Also Published As

Publication number Publication date
JP2003085977A (ja) 2003-03-20
US20030035325A1 (en) 2003-02-20
US7102936B2 (en) 2006-09-05
US7046571B2 (en) 2006-05-16
US6842382B2 (en) 2005-01-11
KR20030015002A (ko) 2003-02-20
JP4275912B2 (ja) 2009-06-10
US20050094479A1 (en) 2005-05-05
KR100396897B1 (ko) 2003-09-02
DE10237995A1 (de) 2003-03-06
US20050094467A1 (en) 2005-05-05

Similar Documents

Publication Publication Date Title
US6201437B1 (en) Internal high voltage generation circuit capable of stably generating internal high voltage and circuit element therefor
US6906575B2 (en) Semiconductor integrated circuit device
KR100443104B1 (ko) 반도체집적회로장치와 그 동작방법
US7382674B2 (en) Static random access memory (SRAM) with clamped source potential in standby mode
US5430682A (en) Semiconductor integrated circuit device having internal step-down power voltage generator with auxiliary current path for keeping step-down power voltage constant
US5606265A (en) Semiconductor integrated circuits with power reduction mechanism
US6826074B2 (en) Semiconductor memory device
US6990031B2 (en) Semiconductor memory device control method and semiconductor memory device
EP1152431B1 (de) Halbleiterspeicheranordnung mit verringertem Stromverbrauch bei Datenhaltemodus
US5467032A (en) Word line driver circuit for a semiconductor memory device
JP4334830B2 (ja) 単一チャージポンプを利用したデュアル電圧発生装置、発生回路及びその発生方法
US7646653B2 (en) Driver circuits for integrated circuit devices that are operable to reduce gate induced drain leakage (GIDL) current in a transistor and methods of operating the same
US7064972B2 (en) Ferroelectric memory device and read control method thereof
US5164621A (en) Delay device including generator compensating for power supply fluctuations
US6774673B2 (en) Level shifter
US6373325B1 (en) Semiconductor device with a charge pumping circuit
US6278316B1 (en) Pump circuit with reset circuitry
US6621292B2 (en) Semiconductor integrated circuits with power reduction mechanism
KR100420574B1 (ko) 반도체집적회로장치
US5446418A (en) Ring oscillator and constant voltage generation circuit
US7184299B2 (en) Nonvolatile SRAM memory cell
US6377508B1 (en) Dynamic semiconductor memory device having excellent charge retention characteristics
US6930536B2 (en) Voltage booster
KR100543659B1 (ko) 내부전압 생성용 액티브 드라이버
US6574150B2 (en) Dynamic random access memory with low power consumption

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee