DE10154613B4 - Verfahren zum Vorladen von Speicherzellen eines dynamischen Halbleiterspeichers beim Power Up sowie Halbleiterspeicher - Google Patents

Verfahren zum Vorladen von Speicherzellen eines dynamischen Halbleiterspeichers beim Power Up sowie Halbleiterspeicher Download PDF

Info

Publication number
DE10154613B4
DE10154613B4 DE10154613A DE10154613A DE10154613B4 DE 10154613 B4 DE10154613 B4 DE 10154613B4 DE 10154613 A DE10154613 A DE 10154613A DE 10154613 A DE10154613 A DE 10154613A DE 10154613 B4 DE10154613 B4 DE 10154613B4
Authority
DE
Germany
Prior art keywords
memory cells
vblh
fet
operating voltage
equalizers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10154613A
Other languages
English (en)
Other versions
DE10154613A1 (de
Inventor
Peter Beer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10154613A priority Critical patent/DE10154613B4/de
Priority to US10/289,913 priority patent/US6829185B2/en
Publication of DE10154613A1 publication Critical patent/DE10154613A1/de
Application granted granted Critical
Publication of DE10154613B4 publication Critical patent/DE10154613B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory

Abstract

Verfahren zum Vorladen von Speicherzellen eines dynamischen Halbleiterspeichers, wobei die in Reihen und Spalten angeordneten Speicherzellen (1) über Wortleitungen (WL) und Bitleitungen (BL) steuerbar sind und wobei ein zugeordneter Leseverstärker (4) die in den Speicherzellen (1) gespeicherten Informationen in einem Refresh-Zyklus ausliest, verstärkt und wieder zurückgibt, wobei jeder Leseverstärker (4) zwei Equalizer (EQ), vier Isolationsschalter (7), Set-Signale (NS, PS) für N-FET- und P-FET Schalter aufweist,
dadurch gekennzeichnet,
dass während des Einschaltens der Betriebsspannung (VBLH), jeweils die Hälfte der Speicherzellen (1) auf ein Ground-Potential und auf die Betriebsspannung (VBLH) vorgeladen werden,
wobei die Wortleitungen (WL) geöffnet werden,
wobei entweder die beiden Equalizer (EQ) ausgeschaltet und die Isolationsschalter (R, L) leitend geschaltet werden, oder
wobei die beiden Equalizer angeschaltet und die Isolationsschalter (R, L) gesperrt geschaltet werden,
wobei das N-FET Set-Signal (NS) auf das Ground-Potential, das P-FET Set-Signal (PS) auf das Potential der Betriebspannung (VBLH) gelegt...

Description

  • Die Erfindung geht aus von einem Verfahren zum Vorladen von Speicherzellen eines dynamischen Halbleiterspeichers beziehungsweise von einem Halbleiterspeicher nach der Gattung der nebengeordneten Ansprüche 1 und 8. Bei dynamisch getakteten Halbleiterspeichern kann das Problem auftreten, dass insbesondere beim Einschalten der Betriebsspannung (Power up) die in den Speicherzellen gespeicherten Ladungen (Informationen) nicht erwartungsgemäß erneuert (refreshed) werden. Dies kann insbesondere dann der Fall sein, wenn sehr viele Speicherzellen gleichzeitig umgeladen werden müssen.
  • Die Ursache für dieses Speicherverhalten ist darin begründet, dass der notwendige Ladestrom von dem Plattengenerator nicht gleichzeitig für alle beziehungsweise für die Mehrzahl der Speicherzellen aufgebracht werden kann. Jede Speicherzelle ist mit einem kleinen Zellkondensator (Plattenkondensator) ausgebildet, der im Substrat des Halbleiterspeichers integriert ist. Beim Umschreiben der Zellinhalte muss daher auch die Ladung der Zellkondensatoren im Substrat geändert werden. Ist das Vorzeichen dieser Ladungen nicht statistisch gleichmäßig verteilt, sondern so ausgeprägt, dass mehrheitlich die gleiche Spannung in die Speicherzellen eingeschrieben wird, dann kommt es zu einem signifikanten Ladungseintrag in die Gegenelektrode der Zellkondensatoren, der sogenannten Platte. Dieser Ladungseintrag bewirkt eine Veränderung der Plattenspannung, der einen entsprechenden Verschiebestrom nach sich zieht. Der Verschiebestrom muss von dem chipinternen Spannungsnetz für die Plattenspannung, in diesem Fall von dem Plattengenerator, ausgeglichen werden.
  • Die Höhe des Verschiebestromes lässt sich leicht berechnen, da der Verschiebestrom proportional zu der Anzahl der umzula denden Speicherzellen ist, die innerhalb einer Zeiteinheit umzuladen sind.
  • Die Leistungsfähigkeit des Plattengenerators ist im Regelfall so optimiert, dass er alle im Normalbetrieb des Halbleiterspeichers auftretenden Verschiebeströme liefern kann. Eine größere Dimensionierung hätte den Nachteil, dass für die Realisierung eine größere Chipfläche benötigt wird, die die Herstellkosten entsprechend hochtreiben würden. Daher wird für die Dimensionierung des Plattengenerators die Leistungsfähigkeit nach dem im Regelbetrieb maximal auftretenden Strom festgelegt, der durch die Anzahl der Speicherzellen, die Größe der Zellkondensatoren, die Ladezeitkonstante und den maximal auftretenden Spannungshub bestimmt werden kann. So fließt beispielsweise bei einem SDRAM mit 16 umzuladenden Speicherzellen mit einer Kapazität von je 40 fF bei einer Ladezeit von 10 ns und einem Spannungshub von 0 auf 1,8 Volt ein Strom von 115 μA.
  • In einem Sonderfall, direkt nach dem Einschalten (Power up) der Betriebspannung liegen andere Verhältnisse vor. In diesem Fall werden alle Speicherzellen des Halbleiterspeichers beim Aufladen der Platte mit den entsprechenden Zellkondensatoren kapazitiv auf die Plattenspannung 0,9 Volt hochgezogen, um beim oben genannten Beispiel zu bleiben.
  • Wird nun vor dem Beschreiben der Zellen zunächst ein Refresh der Speicherzellen durchgeführt, dann interpretiert der zugeordnete Leseverstärker beispielsweise eine Spannung von 0,9 Volt als logische 1 und versucht dann, beispielsweise alle Speicherzellen auf die Betriebspannung von beispielsweise 1,8 Volt aufzuladen. Da der Refresh zum Beispiel bei einem SDRAM Speicher PC 100 mit 32 k Speicherzellen mit 70 ns sehr viel schneller als ein Schreibvorgang abläuft, steigt der vom Plattengenerator zu liefernde Strom extrem an. So würde in diesem Fall beispielsweise bei dem SDRAM mit 32 k Speicherzel len zu je 40 fF und einem Spannungshub von 0,9 auf 1,8 Volt ein Strom von 16,8 A erforderlich werden!
  • Ein Lösung für dieses Problem ist bisher nicht bekannt geworden. Wie oben bereits erwähnt, würde die Vergrößerung des Plattengenerators entsprechende Kostennachteile mit sich ziehen. Wird dagegen der Plattengenerator nicht vergrößert, dann kann sich die Plattenspannung während des Refresh-Vorgangs verringern. Bei einem nachfolgenden Schreibvorgang direkt nach dem Refresh-Vorgang verringert sich dadurch die Amplitude des Zellsignals, da die Speicherzellen nicht mehr auf den vollen Wert der Versorgungs- oder Betriebsspannung aufgeladen werden können.
  • Nimmt man beispielsweise an, dass die Platte beim Refresh-Vorgang bis auf 1,8 Volt aufgeladen wurde, dann kommt man beim Schreiben einer logischen 1, was der Betriebsspannung von 1,8 Volt entspricht, auf eine Spannungsdifferenz zwischen der Platte und der Speicherzelle von 0 Volt. Relaxiert die Platte, das heißt entlädt sie sich bis zum Zeitpunkt des Lesens bis auf 0,9 Volt, dann wird auch die Speicherzelle auf 0,9 Volt entladen. Bei diesem Grenzwert entscheidet dann der Zufall, ob der Leseverstärker diesen Wert nun als logische 0 oder 1 interpretiert. Eine derartige Unsicherheit ist jedoch unerwünscht und von einem Anwender des Halbleiterspeichers nicht tolerierbar.
  • Aus der Druckschrift US 6,282,135 B1 ist eine Schaltung und ein Verfahren zum Festlegen einer definierten Spannung in den Speicherzellen einer Speicherschaltung entnehmbar. Dabei werden nach dem Einschalten der Speicherschaltung alle Wortleitungen aktiviert, so dass die Speicherzellen mit den jeweiligen Bitleitungen verbunden sind. Anschließend wird auf einem Teil der Bitleitung ein festgelegtes hohes Potential und auf einem anderen Teil der Bitleitungen ein festgelegtes niedriges Potential eingeprägt und somit die Speicherzelle der Speicherschaltung mit dem entsprechenden Potential beschrieben.
  • Das erfindungsgemäße Verfahren zum Vorladen von Speicherzellen eines dynamischen Halbleiterspeichers beziehungsweise der Halbleiterspeicher mit den kennzeichnenden Merkmalen der Nebengeordneten Ansprüche 1 und 8 hat demgegenüber den Vorteil, dass die zuvor genannten Nachteile umgangen werden beziehungsweise nicht auftreten können. Als besonders vorteilhaft wird dabei angesehen, dass der Plattengenerator nicht verstärkt werden muss und dennoch auch den im genannten Sonderfall fließenden Strom nach dem Power up liefern kann. Durch die verbesserte Bewertung des Zellsignals bei einem dynami schen Halbleiterspeicher wird auch erreicht, dass die Fehler beim Lesen minimiert und somit eine höhere Zuverlässigkeit für die gespeicherten Informationen erzielt wird.
  • Durch die in den abhängigen Ansprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen des in den nebengeordneten Ansprüchen 1 und 8 angegebenen Verfahrens beziehungsweise des Halbleiterspeichers gegeben. Als besonders vorteilhaft wird angesehen, dass die Speicherzellen auf 0 Volt oder alternativ auf das Potential der Betriebsspannung vorgeladen werden. Auf diese definierten Werte kann der Plattengenerator unter Berücksichtigung der Ladezeit vorteilhaft optimal dimensioniert werden, so dass er in der Lage ist, für jeden Betriebsmodus den notwendigen Strom zu liefern.
  • Eine weitere alternative Lösung wird auch darin gesehen, die Speicherzellen jeweils etwa zur Hälfte auf 0 Volt beziehungsweise auf die Betriebsspannung vorzuladen. Dadurch ist sichergestellt, dass der durchschnittliche Strom geringer wird und dadurch der Plattengenerator weiter optimiert werden kann.
  • Günstig ist weiterhin, die Speicherzellen mit Hilfe der zugeordneten Leseverstärker zu steuern. Dies kann auf einfache Weise durch die Signale auf den Steuerleitungen erfolgen, mit denen die Leseverstärker gesteuert werden.
  • Grundsätzlich können die Speicherzellen über die Leseverstärker auf zwei vorteilhafte Arten gesteuert werden. Eine günstige Alternative besteht darin, die Wortleitungen offen, die beiden Equalizer und die Isolationsschalter eines Leseverstärkers offen beziehungsweise auszuschalten, das N-FET Set Signal auf 0 Volt und das P-FET Set Signal auf das Potential der Betriebsspannung zu schalten. Das Auswahlsignal (Column Select Signal) wird ausgeschaltet. Damit muss sich der Leseverstärker entscheiden, in welche Richtung er umkippt. Die eine Hälfte der Speicherzellen wird somit auf die Betrieb spannung und die andere Hälfte der Speicherzellen auf 0 Volt (Ground) vorgeladen. Dadurch ist der statistisch mittlere Strom, der von dem Plattengenerator geliefert werden muss, relativ niedrig.
  • Die zweite alternative Lösung besteht darin, die Wortleitungen offen, die beiden Equalizer einzuschalten, deren Bitleitungen auf 0 Volt beziehungsweise auf das Potential der Betriebsspannung zu legen und die Isolationsschalter zu sperren. Durch diese Anordnung ist das Innere der Leseverstärker abgetrennt, so dass Signale im Innern der Leseverstärker keinen Einfluss ausüben können. Alle Speicherzellen sind nun vorteilhaft auf 0 Volt beziehungsweise auf die Betriebsspannung VBLH vorgeladen.
  • Bei dem Halbleiterspeicher wird die Anwendung bei einem DRAM-Baustein als vorteilhafte Lösung angesehen, da bei dieser Speicherart die Speicherzellen ein zyklisches Refreshsignal erfordern, bei dem die gespeicherten Informationen ständig ausgelesen und verstärkt wieder eingelesen werden.
    •
  • Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren beziehungsweise einen Halbleiterbaustein anzugeben, bei dem auch bei extremen Betriebszuständen eine verbesserte Signalbewertung ermöglicht wird. Diese Aufgabe wird mit den Merkmalen der nebengeordneten Ansprüche 1 und 8 gelöst.
  • Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird in der nachfolgenden Beschreibung näher erläutert.
    •
  • Die Figur zeigt einen Ausschnitt eines Speicherzellen-Arrays, wie es beispielsweise als DRAM bekannt ist. Das Speicherzellen-Array mit in Zeilen und Spalten angeordneten Speicherzellen ist Teil eines Halbleiterspeichers, der als integrierte Schaltung ausgebildet ist.
  • Im linken Teil der Figur sind in schematischer Darstellung auszugsweise zwei Speicherzellen 1 eines DRAM's (Dynamic Random Access Memory) dargestellt, die im wesentlichen jeweils einen Zellkondensator 2 aufweisen. Der Zellkondensator 2 ist als Plattenkondensator ausgebildet und in einer entsprechenden isolierten Wanne des Substrats der integrierten Schaltung integriert. Seine eine Platte ist auf das Potential der Platte (Plattenspannung VPL) gelegt, das beispielsweise auf die halbe Versorgungsspannung VBLH/2 = 0,9 Volt vorgeladen sein kann. Die jeweils zweiten Anschlüsse der Zellkondensatoren 2 sind jeweils mit dem Hauptstrompfad eines Zellschalters 3 verbunden, der einerseits das gespeicherte Potential der Plattenkondensatoren 2 auf eine Bitleitung BLt (true) beziehungsweise auf eine komplementäre Bitleitung BLc schalten kann (Lesezyklus). Andererseits können die Speicherzellen 1 beziehungsweise ihre Plattenkondensatoren 2 im Schreibzyklus von einem Leseverstärker 4 auf 0 Volt beziehungsweise auf die Versorgungsspannung VBLH, beispielsweise 1,8 Volt geladen werden, wie noch später näher erläutert wird.
  • Die Steuerung der Zellschalter 3 erfolgt über Wortleitungen WLa beziehungsweise WLb, die mit einem entsprechenden Signal gesteuert werden. Die Wortleitungspaare WLa, WLb sind durchgehend geführt und steuern sehr viele Speicherzellen 1 mit entsprechend vielen Bitleitungspaaren BLt, BLc. Zu jeweils einem Bitleitungspaar ist ein Leseverstärker 4 geschaltet. Aus Übersichtlichkeitsgründen wurden nur zwei Wortleitungen WLa, WLb beziehungsweise Bitleitungen BLc, BLt dargestellt. Das Gleiche gilt auch für die übrigen Steuersignale, die später noch erläutert werden.
  • Als Zellschalter 3 können FET-Transistoren (Feldeffekt-Transistoren) verwendet werden, die vorzugsweise vom N-Typ sind. Dieser Transistortyp kann aus steuerungs- und isolationstechnischen Gründen bevorzugt verwendet werden. Aber auch FET-Transistoren vom P-Typ sind verwendbar.
  • Der Schreib-/Lesevorgang der Speicherzellen 1 wird im Refreshzyklus durch den Leseverstärker (Sense Amplifier) 4 gesteuert. Der Leseverstärker 4 weist im wesentlichen zwei Equalizer 6 sowie einen Signalverstärker 5 auf. Die beiden Equalizer haben potentialgesteuerte FET-Transistoren, die von den beiden Steuerleitungen EQ gesteuert werden. Über ihren Hauptstrompfad können sie die Bitleitungen BLc und BLt auf das Potential der Steuerspannung VBLEQ aufladen.
  • Zwischen den beiden Equalizern 6 ist der Signalverstärker 5 geschaltet, der durch insgesamt vier Isolationsschalter 7 von den beiden Bitleitungen BLc, BLt getrennt werden kann. Die vier Isolationsschalter 7 sind ebenfalls als FET-Transistoren ausgebildet und können über die Steuersignale L beziehungsweise R gesteuert werden.
  • Der Signalverstärker wird über eine Reihe von Signalen gesteuert, mit denen die einzelnen Funktionen für den Schreib-/Lesevorgang beziehungsweise für den Refreshzyklus durchgeführt werden können. Er weist ebenfalls FET-Transistoren auf, die entsprechend den Anforderungen als N-FET oder als P-FET-Transistoren ausgebildet sind. So kann beispielsweise über ein Set-Signal NS die Bitleitung BLc oder BLt auf Ground-Potential gesetzt werden. Andererseits legt ein Set-Signal PS die Bitleitung BLc oder BLt auf die Versorgungsspannung VBLH.
  • Des weiteren ist ein Auswahlsignal CSL vorgesehen, mit dem die beiden Bitleitungen BLt und BLc auf die Potentiale LDQ beziehungsweise bLDQ geschaltet werden können. Über diese Leitungen können Daten aus dem Chip in Richtung Datenausgänge geleitet werden.
  • Im Folgenden wird die Funktionsweise des Leseverstärkers 4 näher erläutert. Die Bitleitungen BLc, BLt sind mit der halben Versorgungsspannung VBLH/2 auf die Steuerspannung für den Equalizer VBLEQ entsprechend der Plattenspannung VPL vorgeladen. In unserem Beispiel ist somit VBLEQ = VBLH/2 = VPL = 0,9 Volt. Durch Öffnen einer Wortleitung WLa, WLb fließt die Ladung einer Speicherzelle 1 auf die entsprechende Bitleitung BLc oder BLt. Durch sequentielles Anlegen der beiden Set-Signale NP = VBLH = 1,8 Volt und NS = 0 Volt wird die zwischen den beiden Bitleitungen BLc und BLt entstandene Spannungsdifferenz verstärkt und dann wieder in die Speicherzellen 1 geschrieben (Refreshzyklus).
  • Wie bereits dargestellt wurde, besteht bisher das Problem, dass beim Einschalten des Speichers (Power up), nicht genügend Strom zum zeitgleichen Aufladen aller Speicherzellen 1 zur Verfügung steht. Um dieses Problem zu lösen, werden erfindungsgemäß zwei alternative Lösungen vorgeschlagen, mit denen alle Speicherzellen 1 beim Power up entweder auf die Versorgungsspannung VBLH oder Ground vorgeladen werden können, ohne dass ein überdimensionierter Plattengenerator benötigt wird.
  • Gemäß eines ersten Ausführungsbeispiels wird vorgeschlagen, alle Wortleitungen WLa, WLb zu öffnen. Die beiden in der Figur gezeichneten Wortleitungen WLa, WLb stehen dabei nur stellvertretend für alle Wortleitungen der Speicherschaltung.
  • Die beiden Equalizer 6 sind ausgeschaltet. Des weiteren sind die Steuersignale L und R so geschaltet, dass die Isolationsschalter 7 offen, d. h. leitend sind. Das Set-Signal NS für die N-FET-Schalter liegt auf Ground während das Set-Signal PS für die P-FET-Transistoren auf Versorgungsspannung VBLH liegt. Das Auswahlsignal CSL ist ausgeschaltet. Mit dieser Signalvorgabe muss sich der Leseverstärker 4 entscheiden, in eine der beiden möglichen Potenziale VBLH oder Ground umzuschalten. Die eine Hälfte der Speicherzellen 1 wird somit beim Power up auf die Versorgungsspannung VBLH und die andere Hälfte der Speicherzellen 1 auf Ground-Potential vorgeladen. Mit dieser Anordnung der Signale wird der vom Plattengenerator aufzubringende Strom minimal.
  • Bei einer alternativen Lösung der Erfindung wird wie folgt vorgegangen. Es müssen wiederum alle Wortleitungen WLa, WLb offen sein, wie bereits beim ersten Ausführungsbeispiel beschrieben wurde. Der Equalizer 6 ist angeschaltet. Die Steuerspannung VBLEQ für den einen Equalizer 6 muß auf Ground = 0 Volt und für den anderen Equalizer 6 auf VBLH = 1,8 Volt gelegt werden. Die vier Isolationsschalter 7 sind geschlossen, d. h. gesperrt geschaltet. Dadurch ist das Innere des Leseverstärkers 4, also der Signalverstärker 5 von der restlichen Schaltung abgetrennt, so dass man die Signale im Innern des Signalverstärkers 5 nicht mehr beachten muss, da dieser Teil keine Verbindung mehr zu den Bitleitungen BLc, BLt hat. Alle Speicherzellen werden nun beim Power up auf ein vorgegebenes Potential, auf das Potential VBLH beziehungsweise Ground vorgeladen.
  • Da für den Power up sehr viel mehr Zeit zur Verfügung steht als beim Refreshzyklus, ist der Plattengenerator in der Lage, den erforderlichen Ladestrom zu liefern, ohne dass die Versorgungsspannung einbricht.
  • Die Funktion des Plattengenerators ist grundsätzlich für zwei Fälle ausgelegt. Er muss sicherstellen, dass genügend Strom zum Umladen der Speicherzellen von 1 auf 0 oder umgekehrt zur Verfügung gestellt wird.
  • Andererseits verlieren die Speicherzellen über die Zeit ihre Ladung und müssen in einem Refleshzyklus aufgeladen werden. Im Durchschnitt verlieren die Speicherzellen zwischen zwei Refreshzyklen beispielsweise 50 mV. Entsprechend der eingangs angegebenen Stromberechnung (Seiten 2, 3) ergibt sich ein Strom von ca. 0,93 A, den der Plattengenerator liefern muss. Bei einem Refresh direkt nach dem Power-Up müsste der Plattengenerator aber 16,8 A liefern.
  • Daher werden erfindungsgemäß während des relativ lang andauernden Power-Up alle Zellen auf ein ,gültiges' Potential, auf 0 Volt oder 1,8 Volt gebracht. Denn in der langen Zeitspanne kann auch ein schwacher Plattengenerator die Platte auf VPL = 0,9 Volt halten.
    • 1
    Speicherzelle
    2
    Plattenkondensator
    3
    Zellschalter
    4
    Leseverstärker (Sense Amplifier)
    5
    Signalverstärker
    6
    Equalizer
    7
    Isolationsschalter
    CSL
    Auswahlsignal (Column Select Signal)
    BLt
    Bitleitung (true)
    BLc
    Bitleitung (complementär)
    L
    Steuersignal für Isolationsschalter links
    R
    Steuersignal für Isolationsschalter rechts
    LDQ
    Potential
    bLDQ
    Potential
    EQ
    Steuerleitung für Equalizer
    NS
    Set-Signal für N-FET-Schalter
    PS
    Set Signal für P-FET-Schalter
    VBLEQ
    Steuerspannung für Equalizer
    VBLH
    Versorgungsspannung (high)
    VPL
    Plattenspannung
    Wla
    Wortleitung a
    WLb
    Wortleitung b

Claims (5)

  1. Verfahren zum Vorladen von Speicherzellen eines dynamischen Halbleiterspeichers, wobei die in Reihen und Spalten angeordneten Speicherzellen (1) über Wortleitungen (WL) und Bitleitungen (BL) steuerbar sind und wobei ein zugeordneter Leseverstärker (4) die in den Speicherzellen (1) gespeicherten Informationen in einem Refresh-Zyklus ausliest, verstärkt und wieder zurückgibt, wobei jeder Leseverstärker (4) zwei Equalizer (EQ), vier Isolationsschalter (7), Set-Signale (NS, PS) für N-FET- und P-FET Schalter aufweist, dadurch gekennzeichnet, dass während des Einschaltens der Betriebsspannung (VBLH), jeweils die Hälfte der Speicherzellen (1) auf ein Ground-Potential und auf die Betriebsspannung (VBLH) vorgeladen werden, wobei die Wortleitungen (WL) geöffnet werden, wobei entweder die beiden Equalizer (EQ) ausgeschaltet und die Isolationsschalter (R, L) leitend geschaltet werden, oder wobei die beiden Equalizer angeschaltet und die Isolationsschalter (R, L) gesperrt geschaltet werden, wobei das N-FET Set-Signal (NS) auf das Ground-Potential, das P-FET Set-Signal (PS) auf das Potential der Betriebspannung (VBLH) gelegt werden, und wobei das Auswahlsignal (CSL) ausgeschaltet wird.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass zum Vorladen der Speicherzellen (1) die zugeordneten Leseverstärker (4) über ihre Steuerleitungen so geschaltet werden, dass ein Teil der Speicherzellen (1) auf das Ground-Potential und die übrigen Speicherzellen (1) auf die Betriebsspannung (VBLH) vorgeladen werden.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Wortleitungen (WL) offen, die beiden Equalizer (EQ) eingeschaltet sind, wobei deren Bitleitungen (VBLEQ) auf das Ground-Potential beziehungsweise auf die Betriebsspannung (VBLH) gelegt und die Isolationsschalter (R, L) leitend geschaltet sind.
  4. Halbleiterspeicher zur Durchführung des Verfahrens nach einem der vorhergehenden Ansprüche, mit einer Vielzahl von in Reihen und Spalten angeordneten Speicherzellen (1), die von Wortleitungen (WL) und Bitleitungen steuerbar sind, wobei jeweils ein Wortleitungspaar mit einem Leseverstärker (4) verbunden ist, und wobei jeder Leseverstärker (4) zwei Equalizer (EQ), vier Isolationsschalter (7), Set Signale (NS; PS) für N-FET- und P-FET Schalter aufweist, dadurch gekennzeichnet, dass die Leseverstärker (4) ausgebildet sind, während des Einschaltens der Betriebsspannung (VBLH) die Speicherzellen (1) jeweils zur Hälfte auf den Wert der Betriebsspannung (VBLH) und auf das Ground-Potential vorzuladen, wobei die Wortleitungen (WL) geöffnet werden, wobei entweder die beiden Equalizer (EQ) ausgeschaltet und die Isolationsschalter (R, L) leitend geschaltet werden, oder wobei die beiden Equalizer angeschaltet und die Isolationsschalter (R, L) gesperrt geschaltet werden, wobei das N-FET Set-Signal (NS) auf das Ground-Potential, das P-FET Set-Signal (PS) auf das Potential der Betriebspannung (VBLH) gelegt werden und wobei das Auswahlsignal (CSL) ausgeschaltet wird.
  5. Halbleiterspeicher nach Anspruch 4, dadurch gekennzeichnet, dass der Halbleiterspeicher ein DRAM-Baustein ist.
DE10154613A 2001-11-07 2001-11-07 Verfahren zum Vorladen von Speicherzellen eines dynamischen Halbleiterspeichers beim Power Up sowie Halbleiterspeicher Expired - Fee Related DE10154613B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10154613A DE10154613B4 (de) 2001-11-07 2001-11-07 Verfahren zum Vorladen von Speicherzellen eines dynamischen Halbleiterspeichers beim Power Up sowie Halbleiterspeicher
US10/289,913 US6829185B2 (en) 2001-11-07 2002-11-07 Method for precharging memory cells of a dynamic semiconductor memory during power-up and semiconductor memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10154613A DE10154613B4 (de) 2001-11-07 2001-11-07 Verfahren zum Vorladen von Speicherzellen eines dynamischen Halbleiterspeichers beim Power Up sowie Halbleiterspeicher

Publications (2)

Publication Number Publication Date
DE10154613A1 DE10154613A1 (de) 2003-05-22
DE10154613B4 true DE10154613B4 (de) 2006-11-23

Family

ID=7704866

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10154613A Expired - Fee Related DE10154613B4 (de) 2001-11-07 2001-11-07 Verfahren zum Vorladen von Speicherzellen eines dynamischen Halbleiterspeichers beim Power Up sowie Halbleiterspeicher

Country Status (2)

Country Link
US (1) US6829185B2 (de)
DE (1) DE10154613B4 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7324393B2 (en) * 2002-09-24 2008-01-29 Sandisk Corporation Method for compensated sensing in non-volatile memory
US7443757B2 (en) * 2002-09-24 2008-10-28 Sandisk Corporation Non-volatile memory and method with reduced bit line crosstalk errors
US7046568B2 (en) * 2002-09-24 2006-05-16 Sandisk Corporation Memory sensing circuit and method for low voltage operation
EP1543529B1 (de) * 2002-09-24 2009-11-04 SanDisk Corporation Nichtflüchtiger speicher und ausleseverfahren
US7327619B2 (en) * 2002-09-24 2008-02-05 Sandisk Corporation Reference sense amplifier for non-volatile memory
US7196931B2 (en) * 2002-09-24 2007-03-27 Sandisk Corporation Non-volatile memory and method with reduced source line bias errors
US6987693B2 (en) * 2002-09-24 2006-01-17 Sandisk Corporation Non-volatile memory and method with reduced neighboring field errors
US7064980B2 (en) * 2003-09-17 2006-06-20 Sandisk Corporation Non-volatile memory and method with bit line coupled compensation
US6956770B2 (en) * 2003-09-17 2005-10-18 Sandisk Corporation Non-volatile memory and method with bit line compensation dependent on neighboring operating modes
US7082073B2 (en) * 2004-12-03 2006-07-25 Micron Technology, Inc. System and method for reducing power consumption during extended refresh periods of dynamic random access memory devices
KR100604946B1 (ko) * 2005-08-08 2006-07-31 삼성전자주식회사 반도체 메모리 장치 및 그의 비트라인 제어방법
US8339882B2 (en) * 2010-07-12 2012-12-25 Promos Technologies Pte. Ltd. Dual bit line precharge architecture and method for low power dynamic random access memory (DRAM) integrated circuit devices and devices incorporating embedded DRAM

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6282135B1 (en) * 1999-02-13 2001-08-28 Integrated Device Technology, Inc. Intializing memory cells within a dynamic memory array prior to performing internal memory operations

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5339274A (en) * 1992-10-30 1994-08-16 International Business Machines Corporation Variable bitline precharge voltage sensing technique for DRAM structures
US6198677B1 (en) * 1998-12-29 2001-03-06 International Business Machines Corporation Boosted sensing ground circuit
FR2810782B1 (fr) * 2000-06-26 2002-10-04 St Microelectronics Sa Procede de commande d'un acces en lesture d'une memoire vive dynamique et memoire correspondante

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6282135B1 (en) * 1999-02-13 2001-08-28 Integrated Device Technology, Inc. Intializing memory cells within a dynamic memory array prior to performing internal memory operations

Also Published As

Publication number Publication date
US20030086322A1 (en) 2003-05-08
US6829185B2 (en) 2004-12-07
DE10154613A1 (de) 2003-05-22

Similar Documents

Publication Publication Date Title
DE102005032466B4 (de) Halbleiterspeicherbauelement und Leseverfahren
DE19613667A1 (de) Halbleiterspeichereinrichtung mit steuerbarer Fähigkeit zum Liefern einer internen Spannung
DE60119995T2 (de) System und verfahren zum frühen schreiben in speicher durch halten der bitleitung auf festem potential
DE10154613B4 (de) Verfahren zum Vorladen von Speicherzellen eines dynamischen Halbleiterspeichers beim Power Up sowie Halbleiterspeicher
DE10144245B4 (de) Halbleiterspeicherbauelement mit Bitleitungen und einem Abtastverstärker
EP1094468A1 (de) Anordnung zur Selbstreferenzierung von ferroelektrischen Speicherzellen
DE60107174T2 (de) Halbleiterspeicheranordnung
DE19756929A1 (de) Zellenarray und Leseverstärkerstruktur mit verbesserten Rauscheigenschaften und verringerter Größe
DE19844101A1 (de) Schaltungsanordnung zur Generierung einer Referenzspannung für das Auslesen eines ferroelektrischen Speichers
DE19537310C2 (de) Halbleiterspeichereinrichtung
DE4235951A1 (de) Halbleiterspeichereinrichtung und Betriebsverfahren dafür
DE10107314C2 (de) Verfahren zum Lesen einer Speicherzelle eines Halbleiterspeichers und Halbleiterspeicher
DE102007019577A1 (de) Separater Leseverstärker-Vorladeknoten in einem Halbleiterspeicherbauelement
EP1163675B1 (de) Integrierter speicher mit speicherzellen und referenzzellen sowie betriebsverfahren für einen solchen speicher
DE102004053486B4 (de) Integrierter Halbleiterspeicher und Verfahren zum Betreiben eines integrierten Halbleiterspeichers
DE10314615B4 (de) Verstärker mit verringertem Leistungsverbrauch
DE102004010704B3 (de) Integrierter Halbleiterspeicher und Verfahren zum Betreiben eines integrierten Halbleiterspeichers
DE60102037T2 (de) Vefahren zur Steurung eines Lesezugriffs auf einen dynamischen Speicher und Speicher dazu
DE19919360C2 (de) Integrierter Speicher mit Bitleitungen, Wortleitungen und Plattenleitungen sowie Betriebsverfahren für einen entsprechenden Speicher
DE4224058A1 (de) Halbleiterspeichereinrichtung mit beschraenkter potentialamplitude der bitleitungen und betriebsverfahren dafuer
DE10223508A1 (de) Bezugspegelschaltung in einem ferroelektrischen Speicher und Verfahren zum Betreiben derselben
DE10035108B4 (de) Nichtflüchtiger ferroelektrischer Speicher
DE4231169C2 (de) Halbleiterspeichervorrichtung und Verfahren zum Betreiben einer solchen
DE10049349A1 (de) Halbleiterspeichervorrichtung, die ihre Stromversorgungsspannung verringern kann
DE10315087B3 (de) Verfahren zum Auffrischen von dynamischen Speicherzellen in einer Speicherschaltung und einer Speicherschaltung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee