DE10314615B4 - Verstärker mit verringertem Leistungsverbrauch - Google Patents

Verstärker mit verringertem Leistungsverbrauch Download PDF

Info

Publication number
DE10314615B4
DE10314615B4 DE10314615A DE10314615A DE10314615B4 DE 10314615 B4 DE10314615 B4 DE 10314615B4 DE 10314615 A DE10314615 A DE 10314615A DE 10314615 A DE10314615 A DE 10314615A DE 10314615 B4 DE10314615 B4 DE 10314615B4
Authority
DE
Germany
Prior art keywords
amplifier
node
stage
segment
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10314615A
Other languages
English (en)
Other versions
DE10314615A1 (de
Inventor
Toshiaki Kirihata
Gerhard Müller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
International Business Machines Corp
Original Assignee
Infineon Technologies AG
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG, International Business Machines Corp filed Critical Infineon Technologies AG
Publication of DE10314615A1 publication Critical patent/DE10314615A1/de
Application granted granted Critical
Publication of DE10314615B4 publication Critical patent/DE10314615B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1069—I/O lines read out arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Databases & Information Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Logic Circuits (AREA)
  • Amplifiers (AREA)

Abstract

Verstärkerschaltung(470, 570, 670), die in einer Signalleitung (140a, 140b) einer integrierten Schaltung implementiert ist, mit
einem Verstärkereingangsknoten (481), der mit dem ersten Segment (140a) der Signalleitung gekoppelt ist, um das Eingangssignal zu empfangen;
einem Steuerknoten (482), um das Steuersignal zu empfangen, und
einem Verstärkerausgangsknoten (483), der mit dem zweiten Segment (140b) der Signalleitung gekoppelt ist, um ein Ausgangssignal auszugeben,
wobei die Verstärkerschaltung ausgelegt ist, ein über den Verstärkereingangsknoten (481) von dem ersten Segment (140b) der Signalleitung empfangenes Eingangssignal in Reaktion auf ein aktives Steuersignal über den Verstärkerausgangsknoten (483) auf das zweite Segment (140b) der Signalleitung auszugeben,
gekennzeichnet durch
eine Masseverbindungseinrichtung (591, 690), die ausgelegt ist, in Reaktion auf ein inaktives Steuersignal ein vorgegebenes Signal über den Verstärkerausgangsknoten (483) auf das zweite Segment (140b) der Signalleitung auszugeben.

Description

  • Die Erfindung betrifft allgemein den Entwurf integrierter Schaltungen (IC) und insbesondere integrierte Schaltungen mit verringertem Leistungsverbrauch.
  • Die Technologie der komplementären Metalloxid-Halbleiter (CMOS-Technologie) hat sich derart rasant entwickelt, daß sich der Computermarkt schnell für einen weiten Bereich von Verbrauchern geöffnet hat. Heutige Computer wie etwa Multimedia-Computer erfordern zunehmend größere Speicherkapazitäten, wobei dynamische Schreib-Lese-Speicher (DRAM) von 256 MB und mehr gefordert werden. Die enorme Größe von Speichermatrizen und die lithographischen Probleme, die sich daraus ergeben, stellen für die Verringerung der Verlustleistung in Speicherchips eine enorme Herausforderung dar.
  • 1 zeigt eine typische Speichereinheit 100, die eine erste und eine zweite Speicherbank 110a bzw. 110b umfaßt, wovon jede mehrere Speichermatrizen 105 enthält. Jede Speichermatrix 105 umfaßt mehrere Speicherzellen 112. Die Speicherzellen in jeder Matrix 105 sind in Zeilen und Spalten angeordnet und werden durch Wortleitungen (WL) 114 in Zeilenrichtung und durch Bitleitungen (BL) 115 in Spaltenrichtung unterhalten. Wenn die WL 114 durch Wortleitungstreiber 118 aktiviert wird, werden Datenbits in Zellen 112 in der ausgewählte Zeile gleichzeitig an die BL 115 übertragen. Wenn die WL 114 aktiviert ist, wird durch gemeinsame Nutzung der Ladung zwischen den Speicherzellen-Kondensatoren und den BL 115 auf jedem BL-Paar 115 ein kleines differentielles Lesesignal erzeugt. Differentielle Leseverstärker 116 werden dazu verwendet, die kleinen Lesesignale auf die vollen CMOS- Differenzspannungen zu verstärken.
  • Wenn die BL-Spannung ausreichend verstärkt worden ist, aktiviert ein Signal auf einer Spaltenauswahlleitung (CSL = Column Select Line) 140 Spaltenschalter 122 für die Auswahl der entsprechenden BL 115. Die Aktivierung der CSL 140 durch einen Spaltendecodierer 120 ermöglicht die Übertragung des Datenbits auf der ausgewählten BL an eine lokale Bitleitung (LDQ) 150. Die Datenbits auf den LDQ-Paaren 150 werden an die globalen Datenleitungspaare (MDQ) 160 über Knotenpunkte 124 übertragen. Eine ähnliche Speicherarchitektur ist offenbart in Yohji Watanabe u. a., "A 286 mm2 256 MB DRAM with × 32 Both Ends", IEEE Journal of Solid-State Circuits, Band 31:4, S. 567–574, April 1996, das hiermit durch Literaturhinweis eingefügt ist.
  • Wie in 2 gezeigt ist, wird für die Aktivierung einer CSL-Leitung 140 ein Treiber 210 verwendet, der sich typischerweise in einem Spaltendecodierer 120 befindet. Der Treiber umfaßt beispielsweise einen ersten und einen zweiten Inverter 212 bzw. 214. Die CSL sind typischerweise in der oberen Metallschicht implementiert und mit zahlreichen Schalttransistoren gekoppelt, wodurch eine kapazitive Last entsteht. Der Widerstand der CSL und die kapazitive Last geben Anlaß zu einer Widerstands-Kondensator-Verzögerung (RC-Verzögerung). Wenn die Speicherdichte zunimmt, sind in jeder Speichereinheit mehrere Speichermatrizen übereinandergestapelt, außerdem nehmen die Länge und die kapazitive Last der CSL zu. Folglich nimmt auch die RC-Verzögerung der CSL zu, wodurch die Schaltgeschwindigkeit der CSL beeinträchtigt wird. Weiterhin wird aufgrund des Ladens und Entladens einer größeren kapazitiven Last in den CSL mehr Leistung ver braucht.
  • 3 zeigt eine herkömmliche Technik für die Verbesserung der Schaltgeschwindigkeit langer Signalleitungen. Wie gezeigt ist, ist auf der CSL 140d eine Verstärkerschaltung 320 vorgesehen, die einen ersten und einen zweiten Inverter 321 bzw. 322 umfaßt. Der Verstärker trennt die CSL in ein erstes und ein zweites Segment 140a bzw. 140b, wobei das erste Segment durch den Treiber 210 angesteuert wird und das zweite Segment durch den Verstärker 320 angesteuert wird. Eine solche Verstärkerschaltung reduziert zwar die Schaltzeit, sie kann aber den Leistungsverbrauch nicht vermindern.
  • Aus der US 5,526,318 ist eine Verstärkerschaltung mit den Merkmalen des Oberbegriffs des Anspruchs 1 bekannt, bei der lange Signalleitungen mit einer Verstärkereinrichtung segmentiert sind, die nur durchschaltet, wenn der nachgeordnete Leitungsstrang aktiviert werden soll, wodurch der Leistungsverbrauch verringert wird.
    •
  • Der Erfindung liegt daher die Aufgabe zugrunde, eine Verstärkerschaltung zu schaffen, bei der sowohl die Schaltgeschwindigkeit erhöht ist als auch der Leistungsverbrauch verringert ist.
  • Diese Aufgabe wird erfindungsgemäß durch eine Verstärkerschaltung nach Anspruch 1 gelöst. Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
  • Die erfindungsgemäße Verstärkerschaltung ist in einer Signalleitung implementiert und so konfiguriert, daß ein Eingangssignal von einem ersten Segment der Signalleitung empfangen wird und das Signal in Reaktion auf ein aktives Steuersignal zu einem zweiten Segment der Signalleitung geschickt wird. In einer Ausführungsform der Erfindung ist eine Masseverbindungseinrichtung vorgesehen, die in Reaktion auf ein inaktives Steuersignal ein wohldefiniertes Signal zum zweiten Segment schickt.
  • Die Erfindung wird anhand der Zeichnungen näher erläu tert; es zeigen:
  • 1 die bereits erwähnte Speichereinheit eines herkömmlichen Speicher-IC;
  • 2 die bereits erwähnte Ansicht zur Erläuterung einer herkömmlichen CSL;
  • 3 die bereits erwähnte Ansicht zur Erläuterung einer herkömmlichen CSL mit Verstärkerschaltung; und
  • 4–6 mehrere Ausführungsformen der erfindungsgemäßen Verstärkerschaltung, deren Schaltgeschwindigkeit erhöht und deren Leistungsverbrauch verringert ist.
    •
  • Die Erfindung betrifft allgemein Verstärkerschaltungen in integrierten Schaltungen (IC), z.B. in Schreib-Lese-Speichern (RAM), insbesondere auch in dynamischen RAM (DRAM), Hochgeschwindigkeits-DRAM wie Rambus-DRAM und SLDRAM, ferroelektrischer RAM (FRAM), synchroner DRAM (SDRAM), gemischter DRAM-Logikchips (eingebettete DRAM) und in anderen Typen von ICs.
  • 4 zeigt eine erfindungsgemäße Ausführungsform einer Verstärkerschaltungskonfiguration. Eine Verstärkerschaltung 470 trennt eine CSL in ein erstes und ein zweites lokales Segment 140a bzw. 140b. Wie gezeigt, wird die CSL 140a im ersten Segment durch den Treiber 210 angesteuert. Der Treiber 210 befindet sich beispielsweise in einem Spaltendecodierer. Die CSL 140b im zweiten Segment wird durch den Verstärker 470 angesteuert. In einer Ausführungsform decken das erste und das zweite lokale Segment unterschiedliche Bänke der Speichereinheit ab. Typischerweise ist zu einem Zeitpunkt nur eine einzige Bank in einer Einheit aktiviert.
  • Die Verstärkerschaltung 470 umfaßt einen Eingangsknoten 481 und einen Steuerknoten 482 sowie einen Verstärkerausgangsknoten 483. Der Verstärkereingangsknoten 481 ist mit dem ersten lokalen Segment 140a der CSL gekoppelt, während der Steuerknoten 482 ein Steuersignal empfängt. Der Verstärkerausgangsknoten 483 ist mit dem zweiten lokalen Segment 140b der CSL gekoppelt. Wenn am Steuerknoten 482 ein aktives Steuersignal vorhanden ist, wird die Verstärkerschaltung 470 freigegeben, so daß sie das zweite lokale Segment 140b ansteuert, wenn die CSL gewählt ist, beispielsweise dann, wenn der Treiber 210 die CSL ansteuert.
  • In einer Ausführungsform wird der Verstärker 470 gesperrt, wenn auf die mit dem zweiten lokalen Segment 140b gekoppelte Schaltungsanordnung nicht zugegriffen wird. Der Verstärker 470 wird nur freigegeben, wenn auf das zweite lokale Segment zugegriffen werden soll. Im Fall einer CSL, die eine Einheit mit erster und zweiter Bank steuert, wird der Verstärker freigegeben, wenn auf die zweite Bank zugegriffen wird, und gesperrt, wenn auf die erste Bank zugegriffen wird. Durch wahlweises Laden des zweiten lokalen Segments nur dann, wenn es notwendig ist, ermöglicht die Verstärkerschaltung eine Verringerung des Gesamtleistungsverbrauchs der IC.
  • Die Verstärkerschaltung umfaßt in einer Ausführungsform eine erste Stufe 471 und eine zweite Stufe 475. Die erste Stufe ist mit dem Verstärkereingangsknoten 481 und mit dem Steuerknoten 482 gekoppelt. Die erste Stufe ist mit der zweiten Stufe in Reihe geschaltet, wobei die zweite Stufe mit dem zweiten lokalen CSL-Segment 140b über den Verstärkeraungangsknoten 483 gekoppelt ist.
  • In einer Ausführungsform umfaßt die erste Stufe ein NAND-Gatter 473. Ein erster Eingangsknoten des NAND-Gatters 473 ist über den Verstärkereingangsknoten 481 mit dem ersten lokalen Segment 140a gekoppelt, wobei das erste lokale Segment durch den CSL-Treiber 210 angesteuert wird. Ein zweiter Eingangsknoten des NAND-Gatters 473 ist mit dem Steuerknoten 482 gekoppelt. In einer Ausführungsform umfaßt die zweite Stufe der Verstärkerschaltung einen Inverter 478, wobei ein Eingangsknoten des Inverters mit dem Ausgangsknoten des NAND-Gatters 473 gekoppelt ist. Ein Ausgang des Inverters 478 ist mit dem zweiten lokalen Segment 140b über den Ausgangsknoten 483 gekoppelt.
  • 5 zeigt eine Verstärkerschaltung 570 gemäß einer weiteren Ausführungsform der Erfindung. Die Verstärkerschaltung umfaßt eine erste Stufe 571 und eine zweite Stufe 575. Die erste Stufe enthält ein Transfergatter 580, das einen ersten und einen zweiten Transistor 581 bzw. 585 enthält, die parallel geschaltet sind. Ein erster gemeinsamer Anschluß 587 der Transistoren ist mit dem ersten Verstärkereingangsknoten und mit dem ersten lokalen CSL-Segment 140a gekoppelt. Wie vorstehend erläutert wurde, wird die CSL 140a im ersten lokalen Segment durch den Treiber 210 angesteuert. Ein zweiter gemeinsamer Anschluß 588 der Transistoren ist mit der zweiten Stufe gekoppelt. Die Gates der Transistoren sind mit einem Steuerknoten 589 der Verstärkerschaltung gekoppelt.
  • In einer Ausführungsform ist einer der Transistoren im Transfergatter 580 ein p-FET, während der andere ein n-FET ist. Zur Erläuterung ist der erste Transistor 581 ein p-FET, während der zweite Transistor 585 ein n-FET ist. Für ein aktives hohes Steuereingangssignal dient ein Inverter 550 dazu, das Steuersignal für den p-FET zu invertieren. Umgekehrt ist ein Inverter dazu vorgesehen, das Steuersignal für den n-FET zu invertieren, falls das Steuersignal aktiv niedrig ist.
  • In einer Ausführungsform umfaßt die zweite Stufe einen ersten Inverter 560 und einen zweiten Inverter 565, die in Reihe geschaltet sind. Ein aktives Steuersignal 589 bewirkt, daß das zweite lokale Segment 140b mit dem ersten lokalen Segment 140a über die Verstärkerschaltung gekoppelt wird, während ein inaktives Steuersignal das zweite lokale Segment 140b vom ersten lokalen CSL-Segment 140a trennt.
  • In einer Ausführungsform wird die Masseverbindungseinrichtung 590 dazu verwendet, in Reaktion auf ein inaktives Steuersignal für das zweite lokale Segment 140b ein wohldefiniertes Signal bereitzustellen, wenn das zweite lokale Segment 140b nicht angesteuert wird. Ein inaktives Steuersignal veranlaßt die Masseverbindungseinrichtung dazu, das zweite lokale Segment 140b auf Massepotential zu ziehen. In einer Ausführungsform umfaßt die Masseverbindungsvorrichtung einen elektronischen Schalter wie etwa einen Transistor, der das zweite lokale Segment direkt oder indirekt mit Masse 510 koppelt. Wie in 5 gezeigt ist, umfaßt die Masseverbindungseinrichtung einen n-FET 591. Ein erster Anschluß 592 des FET ist mit Masse gekoppelt, während ein zweiter Anschluß 593 mit dem Eingang der zweiten Stufe gekoppelt ist. Das Gate 594 des FET 591 ist mit dem invertierten Steuersignal gekoppelt (für Anwendungen, in denen das Steuersignal aktiv hoch ist). Ein inaktives Steuersignal bewirkt, daß das zweite lokale Segment 140b über die zweite Stufe mit Masse gekoppelt wird, wodurch ein wohldefiniertes Signal bereitgestellt wird, wenn das zweite lokale Segment vom ersten lokalen Segment entkoppelt ist. Umgekehrt entkoppelt ein aktives Steuersignal das zweite lokale Segment von Masse, wodurch es die Verstärkerschaltung ansteuern kann. Alternativ kann der zweite Anschluß 593 der Masseverbindungsvorrichtung direkt mit dem zweiten lokalen Segment 140b gekoppelt sein.
  • 6 zeigt eine weitere erfindungsgemäße Ausführungsform einer Verstärkerschaltung 670. Die Verstärkerschaltung enthält eine erste Stufe 571 und eine zweite Stufe 575. Die erste und die zweite Stufe umfassen jeweils einen Inverter 673 bzw. 678, die in Reihe geschaltet sind. Ein Eingang der ersten Stufe ist mit dem ersten lokalen CSL-Segment 140a über den Verstärkereingangsknoten gekoppelt, während ein Ausgang der zweiten Stufe mit dem zweiten lokalen CSL-Segment 140b über den Verstärkerausgangsknoten gekoppelt ist. Zwischen der ersten und der zweiten Stufe ist eine Masseverbindungseinrichtung 690 vorgesehen. In einer Ausführungsform umfaßt die Masseverbindungsvorrichtung einen elektronischen Schalter 691 wie etwa einen Transistor. In einer Ausführungsform umfaßt der Schalter einen p-FET, wovon ein erster Anschluß 692 mit einer Stromversorgungsquelle 610 mit einem logischen 1-Pegel gekoppelt ist und ein zweiter Anschluß mit dem Knoten 693 gekoppelt ist, der seinerseits mit dem Ausgang der ersten Stufe und mit dem Eingang der zweiten Stufe gekoppelt ist. Ein Gate 694 des Transistors ist mit dem Steuersignal gekoppelt, das in den Eingangsknoten 589 der Verstärkerschaltung eingegeben wird.
  • Im Betrieb koppelt ein inaktives Steuersignal die Stromversorgungsquelle mit logischer 1 mit dem Eingang der zweiten Stufe, wodurch der Inverter das zweite lokale Segment 140b auf Massepotential zieht. Ein aktives hohes Steuersignal entkoppelt die Stromversorgungsquelle mit logischer 1 von der zweiten Stufe, wodurch der Verstärker das zweite lokale Segment ansteuern kann, wenn der Treiber 670 freigegeben ist. Alternativ umfaßt der Schalter der Masseverbindungseinrichtung einen n-FET, falls ein aktiv niedriges Steuersignal angelegt wird.
  • In einer weiteren Ausführungsform der Erfindung kann die Masseverbindungseinrichtung 690 von 6 zwischen dem NAND-Gatter 473 und dem Inverter 478 von 4 implementiert sein. Alternativ kann die Masseverbindungseinrichtung 590 mit dem Ausgang des Inverters 483 von 4 gekoppelt sein.
  • Obwohl die Erfindung anhand verschiedener Ausführungsformen beschrieben worden ist, kann die erfindungsgemäßen Verstärkerschaltung in weiteren Abwandlungen eingesetzt werden. So zum Beispiel kann die erfindungsgemäße Verstärkerschaltung zur Verringerung des nachteiligen Einflusses des Kopplungsrauschens in einem beliebigen Typ differentieller Signalleitungen dienen.

Claims (10)

  1. Verstärkerschaltung(470, 570, 670), die in einer Signalleitung (140a, 140b) einer integrierten Schaltung implementiert ist, mit einem Verstärkereingangsknoten (481), der mit dem ersten Segment (140a) der Signalleitung gekoppelt ist, um das Eingangssignal zu empfangen; einem Steuerknoten (482), um das Steuersignal zu empfangen, und einem Verstärkerausgangsknoten (483), der mit dem zweiten Segment (140b) der Signalleitung gekoppelt ist, um ein Ausgangssignal auszugeben, wobei die Verstärkerschaltung ausgelegt ist, ein über den Verstärkereingangsknoten (481) von dem ersten Segment (140b) der Signalleitung empfangenes Eingangssignal in Reaktion auf ein aktives Steuersignal über den Verstärkerausgangsknoten (483) auf das zweite Segment (140b) der Signalleitung auszugeben, gekennzeichnet durch eine Masseverbindungseinrichtung (591, 690), die ausgelegt ist, in Reaktion auf ein inaktives Steuersignal ein vorgegebenes Signal über den Verstärkerausgangsknoten (483) auf das zweite Segment (140b) der Signalleitung auszugeben.
  2. Verstärkerschaltung nach Anspruch 1, gekennzeichnet durch eine erste Stufe (471) und eine zweite Stufe (475), wobei die erste und die zweite Stufe (471, 475) in Reihe geschaltet sind, wobei der Verstärkereingangsknoten (481) und der Steuerknoten (482) mit der ersten Stufe (471) gekoppelt sind und der Verstärkerausgangsknoten (483) mit der zweiten Stufe (475) gekoppelt ist.
  3. Verstärkerschaltung nach Anspruch 2, dadurch gekennzeichnet, dass die erste Stufe (471) ein NAND-Logikgatter (473) umfasst, das einen ersten Eingangsknoten, der mit dem Verstärkereingangsknoten (481) gekoppelt ist, und einen zweiten Eingangsknoten, der mit dem Steuerknoten (482) gekoppelt ist, sowie einen Ausgangsknoten, der mit der zweiten Stufe (475) gekoppelt ist, besitzt.
  4. Verstärkerschaltung nach Anspruch 3, dadurch gekennzeichnet, dass die zweite Stufe (475) einen Inverter (478) umfasst, der einen mit dem Ausgangsknoten des NAND-Gatters (473) gekoppelten Eingangsknoten und einen mit dem Verstärkeraungangsknoten (483) gekoppelten Ausgangsknoten besitzt.
  5. Verstärkerschaltung nach Anspruch 2, dadurch gekennzeichnet, dass die erste Stufe ein Transfergatter (580) umfasst.
  6. Verstärkerschaltung nach Anspruch 5, dadurch gekennzeichnet, dass das Transfergatter einen ersten und einen zweiten Transistor (581, 585), die parallel geschaltet sind, umfasst, wobei die Transistoren (581, 585) einen ersten gemeinsamen Anschluss (587), der mit dem ersten Verstärkereingangsknoten gekoppelt ist, einen zweiten gemeinsamen Anschluss (588), der mit der zweiten Stufe (575) gekoppelt ist, und Gates, die mit dem Steuerknoten (589) gekoppelt sind, besitzen.
  7. Verstärkerschaltung nach Anspruch 6, dadurch gekennzeichnet, dass die zweite Stufe (575) einen ersten und einen zweiten Inverter (560, 565), die in Reihe geschaltet sind, umfasst.
  8. Verstärkerschaltung nach einem der Ansprüche 2 bis 7, dadurch gekennzeichnet, dass die Masseverbindungseinrichtung (591) zwischen der ersten und der zweiten Stufe (571, 575) vorgesehen und mit dem Steuerknoten gekoppelt ist, wobei die Masseverbindungseinrichtung (591) das zweite Segment (140b) über die zweite Stufe (575) in Reaktion auf ein inaktives Steuersignal auf Massepotential (510) zieht.
  9. Verstärkerschaltung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass die Signalleitung einen Leitungstreiber (210) enthält.
  10. Verstärkerschaltung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass das erste Segment (140a) und das zweite Segment (140b) verschiedene Bänke einer Speichereinheit abdecken.
DE10314615A 2002-04-02 2003-04-01 Verstärker mit verringertem Leistungsverbrauch Expired - Fee Related DE10314615B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/114195 2002-04-02
US10/114,195 US6690198B2 (en) 2002-04-02 2002-04-02 Repeater with reduced power consumption

Publications (2)

Publication Number Publication Date
DE10314615A1 DE10314615A1 (de) 2003-10-23
DE10314615B4 true DE10314615B4 (de) 2006-12-21

Family

ID=28453753

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10314615A Expired - Fee Related DE10314615B4 (de) 2002-04-02 2003-04-01 Verstärker mit verringertem Leistungsverbrauch

Country Status (2)

Country Link
US (1) US6690198B2 (de)
DE (1) DE10314615B4 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6965519B1 (en) * 2003-06-18 2005-11-15 Integrated Device Technology, Inc. Content addressable memory (CAM) devices that utilize dual-capture match line signal repeaters to achieve desired speed/power tradeoff and methods of operating same
JP2009077122A (ja) * 2007-09-20 2009-04-09 Pioneer Electronic Corp ドアホンシステム
CN105493189B (zh) 2013-09-27 2018-12-11 英特尔公司 用于优化stt-mram尺寸和写入误差率的装置和方法
US9478273B2 (en) 2013-10-31 2016-10-25 Intel Corporation Low resistance bitline and sourceline apparatus for improving read and write operations of a nonvolatile memory
KR20160041535A (ko) * 2014-10-08 2016-04-18 에스케이하이닉스 주식회사 신호를 전송하는데 있어 피크 전류를 감소시키는 반도체 장치 및 시스템
US11100966B2 (en) * 2020-01-09 2021-08-24 Winbond Electronics Corp. Array edge repeater in memory device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62132296A (ja) * 1985-12-03 1987-06-15 Oki Electric Ind Co Ltd 相補型ｍｏｓ半導体記憶装置
EP0478253A2 (de) * 1990-09-26 1992-04-01 STMicroelectronics, Inc. Halbleiterspeicheranordnung mit verriegelten Zeilenleitungszwischenverstärkern, angesteuert durch ein Speisespannungs Einschalt-Rücksetzsignal
EP0478254A2 (de) * 1990-09-26 1992-04-01 STMicroelectronics, Inc. Halbleiterspeicheranordnung mit verriegelten Zeileleitungszwischenverstärken, angesteuert durch ein Speisespannungseinschaltrücksetzsignal
US6084810A (en) * 1999-01-19 2000-07-04 International Business Machines Corporation Dynamic logic circuit with bitline repeater circuit
US6233183B1 (en) * 1999-04-03 2001-05-15 Hyundai Electronics Industries Co., Ltd. Semiconductor memory device with high data access speed
WO2001056155A2 (en) * 2000-01-27 2001-08-02 Infineon Technologies North America Corp. Mixed swing voltage repeaters for high resistance or high capacitance signal lines and methods therefor
WO2001056031A2 (en) * 2000-01-27 2001-08-02 Infineon Technologies North America Corp. Full swing voltage input/full swing voltage output bi-directional repeaters for high resistance or high capacitance bi-directional signal lines and methods therefor
US6307397B1 (en) * 1998-03-09 2001-10-23 Infineontechnologies Ag Reduced voltage input/reduced voltage output repeaters for high capacitance signal lines and methods therefor

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62132296A (ja) * 1985-12-03 1987-06-15 Oki Electric Ind Co Ltd 相補型ｍｏｓ半導体記憶装置
EP0478253A2 (de) * 1990-09-26 1992-04-01 STMicroelectronics, Inc. Halbleiterspeicheranordnung mit verriegelten Zeilenleitungszwischenverstärkern, angesteuert durch ein Speisespannungs Einschalt-Rücksetzsignal
EP0478254A2 (de) * 1990-09-26 1992-04-01 STMicroelectronics, Inc. Halbleiterspeicheranordnung mit verriegelten Zeileleitungszwischenverstärken, angesteuert durch ein Speisespannungseinschaltrücksetzsignal
US5526318A (en) * 1990-09-26 1996-06-11 Sgs-Thompson Microelectronics, Inc. Semiconductor memory with power-on reset controlled latched row line repeaters
US6307397B1 (en) * 1998-03-09 2001-10-23 Infineontechnologies Ag Reduced voltage input/reduced voltage output repeaters for high capacitance signal lines and methods therefor
US6084810A (en) * 1999-01-19 2000-07-04 International Business Machines Corporation Dynamic logic circuit with bitline repeater circuit
US6233183B1 (en) * 1999-04-03 2001-05-15 Hyundai Electronics Industries Co., Ltd. Semiconductor memory device with high data access speed
WO2001056155A2 (en) * 2000-01-27 2001-08-02 Infineon Technologies North America Corp. Mixed swing voltage repeaters for high resistance or high capacitance signal lines and methods therefor
WO2001056031A2 (en) * 2000-01-27 2001-08-02 Infineon Technologies North America Corp. Full swing voltage input/full swing voltage output bi-directional repeaters for high resistance or high capacitance bi-directional signal lines and methods therefor

Also Published As

Publication number Publication date
DE10314615A1 (de) 2003-10-23
US20030184342A1 (en) 2003-10-02
US6690198B2 (en) 2004-02-10

Similar Documents

Publication Publication Date Title
DE4214970C2 (de) Halbleiterspeichereinrichtung und Betriebsverfahren dafür
DE60029757T2 (de) Speicherzelle mit zwei Schwellenspannungen und Regelung des Bitleistungsverlusts
DE19650715B4 (de) Unterwortleitungstreiberschaltung und diese verwendende Halbleiterspeichervorrichtung
DE19753495C2 (de) Halbleiterspeichereinrichtung mit einer Mehrzahl von internen Versorgungsschaltungen
DE4324651C2 (de) Boosting-Schaltung und Verwendung der Boosting-Schaltung
DE4206832A1 (de) Nichtfluechtige halbleiter-speicheranordnung
DE10302346B4 (de) Halbleiterspeicherbaustein mit aufgeteiltem Speicherzellenfeld
DE4236456C2 (de) Halbleiterspeichereinrichtung und Betriebsverfahren dafür
DE69823427T2 (de) Halbleiterspeicheranordnung
DE60107174T2 (de) Halbleiterspeicheranordnung
EP1579456A1 (de) Sram-speicherzelle und verfahren zum kompensieren eines in die sram-speicherzelle fliessenden leckstroms
DE102004055216A1 (de) Halbleiterspeichervorrichtung
DE69920306T2 (de) Ferroelektrische Speicheranordnung
DE10154613B4 (de) Verfahren zum Vorladen von Speicherzellen eines dynamischen Halbleiterspeichers beim Power Up sowie Halbleiterspeicher
DE19501535A1 (de) Interne Stromversorgungsschaltung, die basierend auf einem externen Stromversorgungspotential ein internes Stromversorungspotential erzeugt
DE10314615B4 (de) Verstärker mit verringertem Leistungsverbrauch
DE69721210T2 (de) Halbleiterspeicheranordnung
DE4138312A1 (de) Daten-uebertragungsschaltkreis mit segmentierten eingangs-/ausgangs-leitungen
DE19619923A1 (de) Halbleiterspeichervorrichtung mit in Anpassung an ein externes Steuersignal arbeitender Spannungserhöhungsschaltung
DE4235951C2 (de) Halbleiterspeichereinrichtung und Betriebsverfahren dafür
DE2724646A1 (de) Halbleiterspeicheranordnung
DE3826418C2 (de)
DE102004047058B4 (de) Integrierter Halbleiterspeicher mit Testschaltung
EP1163675B1 (de) Integrierter speicher mit speicherzellen und referenzzellen sowie betriebsverfahren für einen solchen speicher
DE102021205318A1 (de) Speichervorrichtung und Verfahren zur Durchführung aufeinanderfolgender Speicherzugriffe

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: G11C 722

8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: INTERNATIONAL BUSINESS MACHINES CORP., ARMONK,, US

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8339 Ceased/non-payment of the annual fee