-
Die
Erfindung betrifft dynamische Speicherbausteine mit direktem Zugriff
(DRAM) und zugehörige
Betriebsverfahren, insbesondere zum Verhindern des Auslesens gespeicherter
Daten.
-
Ein
Typ von Halbleiterspeicherbausteinen sind dynamische Speicher mit
direktem Zugriff (DRAM). Ein DRAM umfasst Speicherzellen, die jeweils
einen Zugriffstransistor und einen Kondensator umfassen. Wie allgemein
bekannt ist, speichert eine Speicherzelle Daten in Form von logischen
Werten „0” oder „1” in Abhängigkeit
davon, ob eine elektrische Ladung im Kondensator gespeichert ist
oder nicht. Ein Problem im Zusammenhang mit DRAMs ergibt sich dadurch,
dass eine im Kondensator gespeicherte Ladung aus verschiedenen Gründen unbeabsichtigt
abnehmen kann. Solche leckbehafteten Kondensatoren verursachen,
dass in einer DRAM-Speicherzelle gespeicherte Daten nach Ablauf
einer vorgegebenen Zeitspanne verloren gehen. Wird beispielsweise
eine Spannungsversorgung des DRAMs unterbrochen, dann gehen gewöhnlich gespeicherte
Daten verloren, wenn das Gerät
für eine Zeitspanne
ausgeschaltet bleibt, welche die vorgegebene Zeitspanne überschreitet.
-
Nichtsdestoweniger
kann ein DRAM, dessen Energieversorgung unterbrochen worden ist,
vorher gespeicherte Daten für
einige Sekunden halten. Wird dem DRAM gleich nach einer Unterbrechung
oder einem Abschalten der Energieversorgung wieder Energie zur Verfügung gestellt,
dann können
die vorher gespeicherten Daten in einer Speicherzelle erhalten bleiben.
Dies kann zu fehlerhaften Ausgaben von vorher gespeicherten Daten
führen.
-
In
der Offenlegungsschrift
DE
102 08 246 A1 ist ein DRAM und ein zugehöriges Betriebsverfahren offenbart,
bei dem in einem Initialisierungsbetrieb eine Speicherelektrode
eines Speicherkondensators einer jeweiligen Speicherzelle mit einem
Plattenspannungsanschluss verbunden wird, um sie auf einen definierten
Spannungswert zu setzen und dadurch Problemen vorzubeugen, wie sie
bei einem nach dem Anlegen von Versorgungsspannungen durchzuführenden
Speicherauslesevorgang auftreten können.
-
In
der Patentschrift
US 4.965.769 ist
ein DRAM mit einem Speicherzellenfeld und einer Plattenspannungsgeneratorschaltung
offenbart, bei dem als eine Betriebsart ein Clear-Mode vorgesehen
ist, in welchem eine Datenänderung
in allen Speicherzellen eines Speicherzellenfeldes vorgenommen wird. Für diese
Betriebsart werden Plattenknoten der Speicherzellen in Reaktion
auf einen externen Rücksetzbefehl
mit einer Rücksetzspannung
versorgt, die niedriger als eine angelegte Plattenspannung ist,
so dass in den Speicherzellen gespeicherte Daten auf definierte
Datenwerte gesetzt werden.
-
In
der Patentschrift
US 5.235.691 ist
ein Hauptspeicherinitialisierungssystem offenbart, bei dem ein Hauptspeicher
durch einen externen Initialisierungsbefehl nach Einschalten einer
Versorgungsspannung mit Datenwerten vorbesetzt wird, insbesondere
dem Datenwert 0, wozu von einer Auffrischungssteuerschaltung Gebrauch
gemacht wird, welche Zeilen und Spalten eines Speicherzellenfeldes
sequentiell auswählt,
um den Anfangsdatenwert in alle Speicherzellen zu schreiben.
-
Es
ist Aufgabe der Erfindung, einen DRAM anzugeben, bei dem verhindert
ist, dass zuvor gespeicherte Daten ausgelesen werden, wenn die Energieversorgung
kurz nach einem Abschaltvorgang oder einer Unterbrechung wieder
eingeschaltet wird, und ein zugehöriges Betriebsverfahren zur
Verfügung
zu stellen.
-
Die
Erfindung löst
diese Aufgabe durch einen DRAM mit den Merkmalen des Patentanspruchs
1, 5, 8 oder 11 und durch ein Verfahren mit den Merkmalen des Patentanspruchs
13, 14 oder 15.
-
Vorteilhafte
Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
-
Erfindungsgemäß umfasst
ein Halbleiterspeicherbaustein einen Leseschutz, welcher die auftretenden
Probleme mit fälschlicherweise
ausgelesenen, vorher gespeicherten Daten vermeidet.
-
Ein
Ausführungsbeispiel
der Erfindung stellt einen Halbleiterspeicherbaustein zur Verfügung, der in
der Lage ist, zu verhindern, dass vor dem Abschalten oder Unterbrechen
der Energieversorgung, was nachfolgend umfassend als Abschalten
bezeichnet wird, gespeicherte Daten nach dem Wiederanlegen von Energie
fälschlicherweise
ausgelesen werden.
-
Ein
anderes Ausführungsbeispiel
der Erfindung stellt einen Halbleiterspeicherbaustein zur Verfügung, der
in der Lage ist, in Speicherzellen gespeicherte Datenwerte vor dem
Abschalten zu initialisieren.
-
Ein
weiteres Ausführungsbeispiel
der Erfindung verhindert, dass bei einem Halbleiterspeicherbauelement
nach dem Wiedereinschalten der Energieversorgung ein anfänglicher
Auslesevorgang durchgeführt
wird.
-
Vorteilhafte
Ausführungsformen
der Erfindung sind in den Zeichnungen dargestellt und werden nachfolgend
beschrieben. Es zeigen:
-
1 ein
Blockschaltbild eines erfindungsgemäßen Halbleiterspeicherbausteins,
-
2 ein
Blockschaltbild eines weiteren erfindungsgemäßen Halbleiterspeicherbausteins,
-
3 eine
grafische Darstellung des zeitlichen Verlaufs von verschiedenen
Sperr-Vorspannungen vor und nach Eingabe eines Rücksetzbefehls,
-
4 eine
schematische Schnittansicht eines pn-Übergangs, der in Durchlassrichtung
arbeitet, wenn eine Sperr-Vorspannung nach Eingabe eines Rücksetzbefehls
verändert
wird,
-
5 ein
Blockschaltbild eines weiteren erfindungsgemäßen Halbleiterspeicherbausteins,
-
6 ein
Blockschaltbild eines weiteren erfindungsgemäßen Halbleiterspeicherbausteins,
-
7 ein
Schaltbild zur Darstellung eines Dateninitialisierungsvorgangs,
wenn beim Baustein von 6 eine Plattenspannung nach
Eingabe eines Rücksetzbefehls
verändert
wird,
-
8 ein
Blockschaltbild eines weiteren erfindungsgemäßen Halbleiterspeicherbausteins,
-
9 ein
Blockschaltbild eines weiteren erfindungsgemäßen Halbleiterspeicherbausteins,
-
10 ein
Blockschaltbild eines weiteren erfindungsgemäßen Halbleiterspeicherbausteins
und
-
11 ein
Schaltbild eines Teils einer Dateneingabeschaltung des Bausteins
aus 10.
-
1 zeigt
ein schematisches Blockschaltbild eines Ausführungsbeispiels eines erfindungsgemäßen Halbleiterspeicherbausteins 100.
Der Halbleiterspeicherbaustein 100 ist ein DRAM-Baustein,
wobei die Erfindung nicht auf DRAM-Bausteine begrenzt ist.
-
Der
Halbleiterspeicherbaustein
100 umfasst eine Leseschutzschaltung
200 und
einen DRAM-Kern
300. Der DRAM-Kern
300 kann ein Speicherzellenfeld
zum Speichern von Dateninformationen, eine Datenschreibschaltung
zum Schreiben von Daten in das Speicherzellenfeld und eine Datenleseschaltung
zum Lesen von Daten aus dem Speicherzellenfeld usw. umfassen. Ein
Beispiel eines solchen DRAM-Kerns ist in der Patentschrift
US 6.564.287 beschrieben.
-
Die
Leseschutzeinheit 200 verhindert, dass vor dem Abschalten
gespeicherte Daten, d. h. bevor die Energieversorgung unterbrochen
wird, nach dem Wiedereinschalten, d. h. nach dem Anlegen von Energie,
ausgele sen werden. Der DRAM-Baustein 100 kann beispielsweise
alle Speicherzellen, wie aus 2 ersichtlich
ist, mit einem logischen Wert „0” oder „1” in Abhängigkeit
von einem eingegebenen Befehl, z. B. einem „Rücksetzbefehl”, initialisieren, bevor
ein Abschaltvorgang ausgeführt
wird, um eine Leseschutzfunktion umzusetzen. Oder der DRAM-Baustein 100 kann
einen Lesevorgang des DRAM-Kerns 300 verhindern, wenn ein
Lesebefehl als erste Eingabe nach dem Wiedereinschaltvorgang eingegeben
wird, um die Leseschutzfunktion umzusetzen. Nachfolgend werden verschiedene
Ausführungsformen
zur Umsetzung der Leseschutzfunktion detaillierter beschrieben.
-
2 zeigt
einen Halbleiterspeicherbaustein
100 mit einem Speicherzellenfeld
310 und
einer Sperrvorspannungsgeneratorschaltung
330. Das Speicherzellenfeld
310 ist
in einem Muldenbereich
320 ausgebildet. Der Muldenbereich
320,
der in den Zeichnungen nicht im Detail dargestellt ist, kann separat
von einem Muldenbereich ausgeführt
sein, in dem eine periphere Schaltung, wie z. B. eine Abtastverstärkerschaltung,
ausgebildet ist. Die Sperrvorspannungsgeneratorschaltung
330 versorgt
den Muldenbereich
320, in dem das Speicherzellenfeld
310 gebildet
ist, mit einer Sperr-Vorspannung VBB. Das Speicherzellenfeld
310 und
die Sperrvorspannungsgeneratorschaltung
330 bilden den
DRAM-Kern
300 aus
1. Wie allgemein
bekannt ist, stabilisiert die Sperr-Vorspannung VBB, die an den
Muldenbereich
320 angelegt wird, eine Schwellwertspannung
eines im Speicherbaustein enthaltenen Zugriffstransistors, um den
Aufbau einer parasitären
Kapazität
zu verhindern, was verhindert, dass der Speicherbaustein aufgrund
eines Unterschwingens eines externen Signals fehlerhaft arbeitet.
Ein Beispiel einer Sperrvorspannungsgeneratorschaltung
330 ist
in der Patentschrift
US 5.262.989 beschrieben.
-
Der
Halbleiterspeicherbaustein 100 kann zudem eine Rücksetzsteuerschaltung 210 und
einen Schalter 220 umfassen, welche die Lese schutzeinheit 200 aus 1 bilden.
Die Rücksetzsteuerschaltung 210 erzeugt
ein Initialisierungssignal nRESET in Reaktion auf einen extern angelegten
Rücksetzbefehl
RST_CMD. Der Schalter 220 umfasst einen PMOS-Transistor,
dessen Gateanschluss das Initialisierungssignal nRESET empfängt, dessen
Drainanschluss mit einer internen Versorgungsspannung VCC oder einer
externen Versorgungsspannung EVC verbunden ist und dessen Sourceanschluss
mit einer Spannungsleitung 301 zum Zuführen der Sperr-Vorspannung
VBB verbunden ist. Wird ein Rücksetzbefehl
eingegeben, dann aktiviert die Rücksetzsteuerschaltung 210 das
Initialisierungssignal nRESET mit einem niedrigen logischen Pegel.
Wird das Initialisierungssignal nRESET aktiviert, dann wird die
Sperrvorspannungsgeneratorschaltung 330 deaktiviert und
der PMOS-Transistor
des Schalters 220 wird leitend geschaltet. Dadurch wird
die Spannung VCC oder die Spannung EVC an die Spannungsleitung 301 über den
PMOS-Transistor angelegt. In anderen Worten ausgedrückt, die
Spannung VCC oder EVC wird statt der Sperr-Vorspannung VBB an den
Muldenbereich 320 angelegt. Dies bewirkt, dass die in den
Speicherzellen gespeicherten Datenwerte auf den gleichen Wert gesetzt
werden. Das bedeutet, dass vorher gespeicherte Daten nicht ausgelesen
werden, wenn nach vorherigem Abschalten wieder Energie eingeschaltet
wird.
-
Unter
Bezugnahme auf 3 und 4 wird der
oben beschriebene Vorgang nachfolgend detaillierter beschrieben. 3 zeigt
grafisch die Änderung
der Sperr-Vorspannung vor und nach Eingabe eines Rücksetzbefehls. 4 zeigt
einen pn-Übergang,
der in Durchlassrichtung arbeitet, wenn die Sperr-Vorspannung nach
Eingabe eines Rücksetzbefehls
verändert
wird.
-
Vor
der Eingabe eines Rücksetzbefehls RST_CMD
wird die Sperr-Vorspannung
VBB an den Muldenbereich 320 angelegt. Dies erlaubt es
den Speicherzellen, die Daten zu halten. Wenn jedoch der extern
ange legte Rücksetzbefehl
RST_CMD vor dem Ausschalten eingegeben wird, dann aktiviert die Rücksetzsteuerschaltung 210 das
Initialisierungssignal nRESET, wodurch die Spannung VCC oder EVC statt
der Spannung VBB an den Muldenbereich 320 angelegt wird.
Durch das Anlegen der Spannung VCC oder EVC an den Muldenbereich 320,
was in 4 durch die gestrichelte Linie dargestellt wird, wird
der pn-Übergang
zwischen dem Muldenbereich 320 und einem Störstellenbereich 321 vom
n-leitenden Typ
in Durchlassrichtung vorgespannt. Dies ermöglicht es einem Kondensator
der Speicherzelle MC, elektrisch geladen zu werden, wodurch alle Speicherzellen
im Muldenbereich 320 einen logischen Wert „1” speichern,
unabhängig
vom vorher gespeicherten logischen Zustand. Daraus resultiert, da
alle Speicherzellen einen logischen Wert „1” speichern, wenn wieder Energie
nach einem Abschaltvorgang zur Verfügung gestellt wird, dass vorher
gespeicherte Daten nicht ausgelesen werden.
-
5 zeigt
ein weiteres Ausführungsbeispiel eines
erfindungsgemäßen Halbleiterspeicherbausteins 100.
In 5 sind Elemente, welche die gleiche Funktion wie
Elemente aus 2 ausführen, mit den gleichen Bezugszeichen
gekennzeichnet und auf deren erneute Beschreibung wird verzichtet.
In diesem Ausführungsbeispiel
umfasst der Baustein zusätzlich
eine Spannungsdetektorschaltung 230. Die Spannungsdetektorschaltung 230 detektiert,
ob eine interne Versorgungsspannung VCC oder eine externe Versorgungsspannung
EVC niedriger als eine vorbestimmte Spannung ist oder nicht. Wenn dem
so ist, dann erzeugt die Schaltung 230 ein Detektionssignal
DET. Auf das Empfangen des Detektionssignals DET hin aktiviert die
Rücksetzsteuerschaltung 210 das
Initialisierungssignal nRESET. Wie bereits ausgeführt, wird
die Sperrvorspannungsgeneratorschaltung 330 deaktiviert,
wenn das Initialisierungssignal nRESET aktiviert wird, und der PMOS-Transistor
des Schalters 220 wird leitend geschaltet. Dadurch wird
wieder die Spannung VCC oder die Spannung EVC an die Spannungsleitung 301 über den
PMOS-Transistor des Schalters 220 angelegt, wodurch die
im Speicher zellenfeld 310 gespeicherten Datenwerte auf
den gleichen Wert gesetzt werden. Dies bedeutet wiederum, dass vorher gespeicherte
Daten nicht ausgelesen werden, wenn nach dem Abschalten wieder Energie
eingeschaltet wird.
-
6 zeigt
ein weiteres Ausführungsbeispiel eines
erfindungsgemäßen Halbleiterspeicherbausteins 100.
In 6 sind Elemente, welche die gleiche Funktion wie
Elemente aus 2 ausführen, mit den gleichen Bezugszeichen
gekennzeichnet. In diesem Ausführungsbeispiel
umfasst der Baustein ein Speicherzellenfeld 310 und einen
Plattenspannungsgenerator 340. Wie allgemein bekannt ist,
kann das Speicherzellenfeld 310 eine Mehrzahl von Speicherzellen
umfassen, die in einer Matrix aus Wort- und Bitleitungen angeordnet
sind. Jede Speicherzelle im Feld 310 umfasst einen Zugriffstransistor
und einen Kondensator. Eine Elektrode des Kondensators ist über den
Zugriffstransistor mit einer Bitleitung verbunden. Die andere Elektrode
ist so angeschlossen, dass sie mit einer Plattenspannung Vp versorgt
werden kann. Deshalb wird diese andere Kondensatorelektrode auch
als „Plattenknoten” bezeichnet.
Der Plattenspannungsgenerator 340 versorgt jeden Plattenknoten
von jeder Speicherzelle des Speicherzellenfeldes 310 mit
der Plattenspannung Vp. Das Speicherzellenfeld 310 und
der Plattenspannungsgenerator 340 können den DRAM-Kern 300 aus 1 bilden.
-
Der
Halbleiterspeicherbaustein 100 kann zudem eine Rücksetzsteuerschaltung 210 und
einen Schalter 220 umfassen, welche eine Leseschutzeinheit
bilden, wie die Einheit 200 aus 1. Die Rücksetzsteuerschaltung 210 erzeugt
ein Initialisierungssignal RESET in Reaktion auf den Rücksetzbefehl RST_CMD.
Der Schalter 220 kann einen NMOS-Transistor umfassen, dessen Gateanschluss das
Initialisierungssignal RESET empfängt, dessen Sourceanschluss
mit der Massespannung VSS verbunden ist und dessen Drainanschluss
mit der Spannungsleitung 301 zum Versorgen mit der Plattenspannung
(Vp) verbunden ist.
-
Die
Rücksetzsteuerschaltung 210 aktiviert das
Initialisierungssignal RESET auf einen hohen logischen Pegel, wenn
der Rücksetzbefehl
RST_CMD eingegeben wird. Wird das Initialisierungssignal RESET aktiviert,
dann wird der Plattenspannungsgenerator 340 deaktiviert
und der NMOS-Transistor des Schalters 220 wird leitend
geschaltet. Dadurch wird die Spannungsleitung 301 über den
NMOS-Transistor des Schalters 220 mit der Massespannung
VSS verbunden. Das bedeutet, dass die Massespannung VSS statt der
Plattenspannung Vp an jeden Plattenknoten jeder Speicherzelle angelegt
wird. Dies verursacht, dass die in den Speicherzellen gespeicherten Datenwerte
auf den gleichen Wert gesetzt werden, wodurch verhindert wird, dass
vorher gespeicherte Daten ausgelesen werden, wenn nach dem Abschalten
wieder Energie eingeschaltet wird.
-
7 zeigt
einen Dateninitialisierungsvorgang, der auftritt, wenn die Plattenspannung
nach Eingabe des Rücksetzbefehls
verändert
wird. Vor der Eingabe des Rücksetzbefehls
RST_CMD wird die Plattenelektrode, d. h. die Spannungsleitung, der Speicherzelle
MC mit der Plattenspannung VP versorgt. Dies ermöglicht es der Speicherzelle
MC, den vorher gespeicherten Datenwert zu halten. Wird ein externer
Rücksetzbefehl
RST_CMD vor dem Abschalten eingegeben, dann aktiviert die Rücksetzsteuerschaltung 210 das
Initialisierungssignal RESET, wodurch die Massespannung VSS statt
der Plattenspannung Vp an den Plattenknoten 301 der Speicherzelle
MC angelegt wird. Da eine Kondensatorelektrode CN mit einem Zugriffstransistor
Tr in einem floatenden Zustand ist, wenn die Massespannung VSS an
den Plattenknoten 301 der Speicherzelle des Feldes 310 angelegt
wird, wird die Ladung im Kondensator C wegen eines Kopplungseffektes
zur Spannungsleitung 301 entladen. Das bedeutet, dass alle
Speicherzellen Daten in Form eines logischen Wertes „0” speichern,
unabhängig
vom vorher gespeicherten logischen Zustand. Daraus resultiert, da alle
Speicherzellen Daten mit dem logischen Wert „0” speichern, dass die vorher
gespeicherten Daten nicht ausgelesen werden, wenn die Energie nach
dem Abschalten wieder eingeschaltet wird.
-
8 zeigt
ein weiteres Ausführungsbeispiel eines
erfindungsgemäßen Halbleiterspeicherbausteins 100.
In 8 sind Elemente, welche die gleiche Funktion wie
Elemente aus 6 ausführen, mit den gleichen Bezugszeichen
gekennzeichnet. Auf ihre wiederholte Beschreibung kann daher verzichtet werden.
-
Wie
aus 8 ersichtlich ist, kann der Halbleiterspeicherbaustein 100 zusätzlich eine
Spannungsdetektorschaltung 230 umfassen. Die Spannungsdetektorschaltung 230 detektiert,
ob eine interne Versorgungsspannung VCC oder eine externe Versorgungsspannung
EVC niedriger als eine vorbestimmte Spannung ist oder nicht. Wenn
dem so ist, dann erzeugt die Schaltung 230 ein Detektionssignal DET.
Auf den Empfang des Detektionssignals DET aktiviert die Rücksetzsteuerschaltung 210 das
Initialisierungssignal RESET. Wird das Initialisierungssignal RESET
aktiviert, dann ist der Plattenspannungsgenerator 340 deaktiviert
und der NMOS-Transistor des Schalters 220 wird leitend
geschaltet. Dadurch wird die Massespannung VSS an die Spannungsleitung 301 über den
NMOS-Transistor des Schalters 220 angelegt. Das bedeutet,
dass die Massespannung VSS statt der Plattenspannung Vp an die Plattenknoten
der Speicherzellen angelegt wird, wodurch die in den Speicherzellen
gespeicherten Daten auf den gleichen Wert gesetzt werden, um so
zu verhindern, dass vorher gespeicherte Daten ausgelesen werden,
wenn nach dem Abschalten wieder Energie eingeschaltet wird.
-
9 zeigt
ein Blockschaltbild eines weiteren Ausführungsbeispiels eines erfindungsgemäßen Halbleiterspeicherbausteins 100.
Der Halbleiterspeicherbaustein 100 kann eine Leseschutzeinheit 200 zum
Steuern eines Zugriffsvorgangs auf einen DRAM-Kern 300 umfassen.
Die Leseschutzeinheit 200 kann eine Lese-/Schreibsteuerschaltung 240, ein
Re gister 250 und eine Einschaltdetektorschaltung 260 umfassen.
Die Einschaltdetektorschaltung 260 detektiert, ob eine
Versorgungsspannung einen vorbestimmten Spannungswert erreicht oder
nicht. Wenn dem so ist, dann erzeugt die Schaltung 260 ein Einschaltdetektorsignal
POR. Das Register 250 speichert Informationen, die repräsentieren,
ob ein Schreibbefehl nach dem Abschalten angelegt wird oder nicht.
Die Information wird durch das Einschaltdetektorsignal POR gesetzt.
Ein vom Einschaltdetektorsignal POR gesetzter Registerwert zeigt
an, dass der Schreibbefehl nicht als erstes nach dem Einschalten
oder dem Wiedereinschalten angelegt worden ist. Die Lese-/Schreibsteuerschaltung 240 steuert
Lese-/Schreibvorgänge
des DRAM-Kerns 300 und verhindert, dass ein Lesevorgang
des DRAM-Kerns 300 basierend auf den im Register 250 gespeicherten
Informationen durchgeführt
wird.
-
-
Im
Betrieb erlaubt, wenn ein anfangs nach dem Einschalten eingegebener
Befehl beispielsweise ein Lesebefehl ist, die Lese-/Schreibsteuerschaltung 240 nicht,
dass Daten aus dem DRAM-Kern 300 ausgelesen werden, in
Reaktion auf einen logischen Wert „0”, der im Register 250 abgelegt
ist. Ist ein anfangs nach dem Einschalten eingegebener Befehl jedoch
ein Schreibbefehl, dann setzt die Lese-/Schreibsteuerschaltung 240 das
Register 250 auf einen logischen Wert „1” und erlaubt gleichzeitig
dem DRAM-Kern 300, einen Schreibvorgang auszuführen. Danach
erlaubt die Lese-/Schreibsteuerschaltung 240, da das Register 250 auf
einen logischen Wert „1” gesetzt
ist, dass der DRAM-Kern 300 einen normalen Lesevorgang
ausführt,
wenn ein Lesebefehl eingegeben wird. Daraus resultiert, dass es
sehr unwahrscheinlich ist, dass auf vor dem Abschalten gespeicherte
Daten direkt nach dem Einschalten zugegriffen werden kann. Das bedeutet,
da ein Lesevorgang erst nach einem Schreibvorgang ausführbar ist,
dass irgendwelche vorher gespeicherte Daten nicht ausgelesen werden,
wenn die Energie nach dem Abschalten wieder eingeschaltet wird.
-
10 zeigt
ein Blockschaltbild eines weiteren Ausführungsbeispiels eines erfindungsgemäßen Halbleiterspeicherbausteins 100.
Der Halbleiterspeicherbaustein 100 kann ein Speicherzellenfeld 351 zum
Speichern von Daten umfassen. Das Speicherzellenfeld 351 umfasst
Speicherzellen MC, welche durch ein Symbol oder eine Verbindung „o” in 10 dargestellt
sind und in einer Matrix aus Wortleitungen WL0 bis WLM und Bitleitungen
BL0 bis BLn, BL0B bis BLnB angeordnet sind. Eine Zeilenauswahlschaltung 352 wählt eine
der Wortleitungen WL0 bis WLM in Reaktion auf eine extern angelegte Zeilenadresse
XADDR in einer Lese-/Schreibbetriebsart
aus. In einem Selbstauffrischungsmodus kann die Zeilenauswahlschaltung 352 sequentiell Wortleitungen
WL0 bis WLM in Reaktion auf Adressen auswählen, die sequentiell von einer
Auffrischungssteuerschaltung 353 ausgegeben werden.
-
Eine
Spaltenauswahlschaltung 357 erzeugt Spaltenauswahlsignale
CSL0 bis CSLi in Reaktion auf extern angelegte Spaltenadressen XADDC
in einer normalen Lese-/Schreibbetriebsart. Die Spaltenauswahlschaltung 357 kann
zudem einen Zähler 358 umfassen,
der sequentiell eine Spaltenadresse in Abhängigkeit von einem Bündellängenwert
erzeugt, der in einem Programmregister 359 gespeichert
ist, das in einem Bündelschreibmodus
arbeitet. Für
eine vorgegebene Bündellänge von
beispielsweise vier erzeugt der Zähler 358 sequentiell
die Spaltenadressen vier Mal. Wenn die Bündellänge so gesetzt ist, dass alle
Spaltenauswahlsignale aktiviert werden, eine solche Bündellänge wird
nachfolgend als „volle Bündellänge” bezeichnet,
dann kann der Zähler 358 eine
Spaltenadresse derart erzeugen, dass alle Spaltenauswahlsignale
CSL0 bis CLSi nacheinander sequentiell aktiviert werden. Alternativ
können
einige gleichzeitig aktiviert werden. Wird die Bündel länge auf die volle Bündellänge gesetzt,
dann wird der Zähler 358 immer
dann initialisiert, wenn die Wortleitung aktiviert wird. Daraus
resultiert, dass der Zähler 358 sequentiell
Spaltenadressen derart erzeugt, dass alle Spaltenauswahlsignale
CSL0 bis CLSi eines nach dem anderen sequentiell aktiviert werden.
Alternativ können
wiederum einige gleichzeitig aktiviert werden. Das Programmregister 359 kann
eine Modusregistersetzschaltung (MRS-Schaltung) umfassen, die allgemein
bekannt ist.
-
10 zeigt
außerdem
eine Abtastverstärkerschaltung 354,
die Abtastverstärker
umfassen kann, die in 10 mit „SA” bezeichnet sind und mit Bitleitungspaaren
BL0, BL0B bis BLn, BLnB verbunden sind. Die Abtastverstärker SA
tasten Bitleitungsspannungen korrespondierender Paare ab und verstärken sie.
Zusätzlich
wählt eine
Spaltengatterschaltung 355 einen Teil der Bitleitungspaare
in Reaktion auf die von der Spaltenauswahlschaltung 357 ausgegebenen
Spaltenauswahlsignale CSL0 bis CSLi aus. Eine Dateneingabeschaltung 356 arbeitet
in Reaktion auf das Initialisierungssignal nRESET. Während das
Initialisierungssignal nRESET beispielsweise in einem inaktiven
Zustand gehalten wird, empfängt
die Dateneingabeschaltung 356 externe Daten in einer Schreibbetriebsart.
Diese Daten werden über
die Spaltengatterschaltung 355 an ausgewählte Bitleitungspaare übertragen.
Im Gegensatz dazu setzt, während
das Initialisierungssignal nRESET in einem aktiven Zustand gehalten
wird, die Dateneingabeschaltung 356 die Eingabe-/Ausgabeleitungen
(IOj) auf den gleichen Wert, beispielsweise auf den logischen Wert „1”.
-
Der
Halbleiterspeicherbaustein 100 kann weiter eine Rücksetzsteuerschaltung 270,
ein Adressenregister 280 und eine Vergleichsschaltung 290 umfassen.
Die Rücksetzsteuerschaltung 270,
das Adressenregister 280 und die Vergleichsschaltung 290 können eine
Leseschutzeinheit bilden, wie die Einheit 200 aus 1.
Die Rücksetzsteuerschaltung 270 detektiert,
ob ein Rücksetzbefehl
RST_CMD eingegeben wird oder nicht.
-
Ist
der Rücksetzbefehl
RST_CMD eingegeben, dann aktiviert die Rücksetzsteuerschaltung 270 das
Initialisierungssignal nRESET. Ein Programmregister 359 wird
auf einen Wert der vollen Bündellänge gesetzt,
gemäß der Aktivierung
des Initialisierungssignals nRESET. Eine Auffrischungssteuerschaltung 353 erzeugt
eine Zeilenadresse, so dass die Wortleitungen WL0 bis WLm sequentiell
auf ähnliche
Weise aktiviert werden wie im Selbstauffrischungsmodus gemäß der Aktivierung
des Initialisierungssignals nRESET. Zudem erzeugt die Auffrischungssteuerschaltung 353 eine
Zeilenadresse, so dass die Wortleitungen WL0 bis WLm sequentiell
aktiviert werden, wenn der Selbstauffrischungsbefehl SR_CMD eingegeben
wird.
-
Wird
der Rücksetzbefehl
RST_CMD eingegeben, dann kann die Rücksetzsteuerschaltung 270 auch
ein Zwischenspeichersignal LAT erzeugen. Ist das Zwischenspeichersignal
LAT aktiviert, dann wird eine erste Zeilenadresse, die durch die
Auffrischungssteuerschaltung 353 erzeugt wird, im Adressenregister 280 zwischengespeichert.
Die Vergleichsschaltung 290 bestimmt, ob die von der Auffrischungssteuerschaltung 353 ausgegebene
Zeilenadresse mit der im Adressenregister 280 gespeicherten
Zeilenadresse übereinstimmt
oder nicht. Die Vergleichsschaltung 290 aktiviert dann
ein Vergleichssignal COMP, während
die Rücksetzsteuerschaltung 270 die
Auffrischungssteuerschaltung 353 und die Dateneingabeschaltung 356 in
Reaktion auf die Aktivierung des Vergleichssignals COMP deaktiviert.
-
11 zeigt
ein Schaltbild eines Teils der Dateneingabeschaltung 356 aus 10.
Die Dateneingabeschaltung 356 kann Inverter INV10, INV12, INV14,
INV16, INV18, NOR-Gatter G10, G14, ein NAND-Gatter G12, PMOS-Transistoren
M10, M14 und NMOS-Transistoren M12, M16 umfassen, die wie in 11 dargestellt
verschaltet sind. Ein Steuersignal WRITE_CTRL wird auf einen hohen
Pegel aktiviert, wenn ein Schreibvorgang ausgeführt wird. Eine Datenleitung
DI00 wird zum Zeit- Punkt
der Durchführung
des Lese-/Schreibvorgangs auf einen hohen Pegel vorgeladen. Ist
das Steuersignal WRITE_CTRL auf einem niedrigen Pegel inaktiv und das
Initialisierungssignal nRESET auf einem niedrigen Pegel aktiviert,
dann geben das NAND-Gatter G12 und das NOR-Gatter G14 Signale mit hohem Pegel aus.
Das ermöglicht
den Transistoren M12, M14, sperrend geschaltet zu werden, und den
Transistoren M10, M16, leitend geschaltet zu werden. Entsprechend
wird, wenn das Initialisierungssignal nRESET auf einem niedrigen
Pegel aktiviert ist, eine Eingabe-/Ausgabeleitung IO0 auf einen
hohen Pegel gesetzt und eine Eingabe-/Ausgabeleitung IO0B wird auf
einen niedrigen Pegel gesetzt.
-
Nun
werden Leseschutzvorgänge
von Halbleiterspeicherbauelementen gemäß beispielhaften Ausführungsformen
der Erfindung unter Bezugnahme auf die 10 und 11 detaillierter
beschrieben.
-
Um
zu verhindern, dass im Speicherzellenfeld 351 vor dem Abschalten
gespeicherte Daten nach dem Wiedereinschalten ausgelesen werden, kann
der Rücksetzbefehl
RST_CMD dem Halbleiterspeicherbaustein 100 vor dem Abschalten
zur Verfügung
gestellt werden. Die Rücksetzsteuerschaltung 270 aktiviert
dann das Initialisierungssignal nRESET in Abhängigkeit von der Eingabe des
Rücksetzbefehls
RST_CMD. Gemäß der Aktivierung
des Initialisierungssignals nRESET erzeugt die Auffrischungssteuerschaltung 353 eine
Zeilenadresse. Gleichzeitig wird das Programmregister 359 auf
den Wert der vollen Bündellänge gesetzt,
während
die Dateneingabeschaltung 356 die Eingabe-/Ausgabeleitungen
(IOj) auf den gleichen Wert setzt. Mit dem Erzeugen der Zeilenadresse
durch die Auffrischungssteuerschaltung 353 wählt die
Zeilenauswahlschaltung 352 eine Wortleitung, beispielsweise
die Wortleitung WL0, für die
Zeilenadresse aus. Eine anfängliche
Zeilenadresse, die durch die Auffrischungssteuerschaltung 353 erzeugt
wird, wird ge steuert von der Rücksetzsteuerschaltung 270 im
Adressenregister 280 gespeichert.
-
Die
Spaltenauswahlschaltung 357 kann sequentiell Spaltenauswahlsignale
CSL0 bis CSLi erzeugen, in Reaktion auf die sequentiell vom internen Zähler 358 erzeugten
Spaltenadressen. Angenommen, dass die Eingabe-/Ausgabeleitungsstruktur vom
Typ X8 ist, dann können
acht Bitleitungspaare ausgewählt,
acht Spaltengattertransistorpaare leitend geschaltet und die Datenwerte
auf den Eingabe-/Ausgabeleitungen (IOj) über die leitend geschalteten
Transistoren der Spaltengatterschaltung 355 zu den korrespondierenden
Bitleitungspaaren übertragen
werden, wenn ein Spaltenauswahlsignal aktiviert ist. Werden als
nächstes
die Abtastverstärker
aktiviert, dann wird ein logischer Wert „1” in die vom Spaltenauswahlsignal
ausgewählten
Speicherzellen geschrieben. Da alle Spaltenauswahlsignale sequentiell
aktiviert werden, wird der logische Wert „1” in allen Speicherzellen der
ausgewählten
Wortleitung gespeichert.
-
Ist
der logische Wert „1” in allen
Speicherzellen der ausgewählten
Wortleitung WL0 gespeichert, dann erzeugt die Auffrischungssteuerschaltung 353 eine
Zeilenadresse, um die nächste
Wortleitung WL1 auszuwählen.
Die Zeilenauswahlschaltung 352 wählt eine Wortleitung, beispielsweise
die Wortleitung WL0, als Zeilenadresse aus. Zum gleichen Zeitpunkt, zu
dem die Spaltenauswahlschaltung 352 sequentiell Spaltenauswahlsignale
CSL0 bis CSLi in Reaktion auf sequentiell vom internen Zähler 358 erzeugte Spaltenadressen
erzeugt, wird der logische Wert „1” in den Speicherzellen der
Wortleitung WL1 gespeichert, die auf die gleiche Weise wie oben
beschrieben unter Verwendung der Dateneingabeschaltung 256,
der Eingabe-/Ausgabegatterschaltung 255 und der Abtastverstärkerschaltung 354 ausgewählt wird.
-
Während Wortleitungen
sequentiell ausgewählt
werden, bestimmt die Vergleichsschaltung 290, ob eine von
der Auffrischungssteuerschaltung 353 erzeugte Zeilenadresse
mit einer im Adressenregister 280 gespeicherten Zeilenadresse übereinstimmt. Stimmt
die von der Auffrischungssteuerschaltung 353 erzeugte Zeilenadresse
mit der im Adressenregister 280 gespeicherten Zeilenadresse überein,
d. h., wenn alle der Wortleitungen ausgewählt sind, z. B. wenn der logische
Wert „1” in allen
Speicherzellen des Feldes 351 gespeichert ist, dann deaktiviert
die Rücksetzsteuerschaltung 270 das
Initialisierungssignal nRESET in Reaktion auf das Ausgabesignal COMP
der Vergleichsschaltung 290. Entsprechend wird der Schreibprozess
der gleichen Daten in die Speicherzellen beendet. Durch das Schreiben
der gleichen Daten in die Speicherzellen werden vor dem Abschalten
gespeicherte Daten nach dem Wiedereinschalten nicht ausgelesen.
In anderen Worten ausgedrückt,
wenn die Energie nach dem Abschalten wieder angelegt wird, dann
werden vorher gespeicherte Daten nicht ausgelesen.