DE10161048A1

DE10161048A1 - Halbleiterspeichervorrichtung mit niedrigem Leistungsverbrauch

Info

Publication number: DE10161048A1
Application number: DE10161048A
Authority: DE
Inventors: Takeo Okamoto; Tadaaki Yamauchi; Junko Matsumoto
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2001-06-15
Filing date: 2001-12-12
Publication date: 2003-01-02
Also published as: CN1392566A; TW536698B; US6512715B2; KR20020096844A; US20020191472A1; KR100468513B1; JP2002373490A; CN1213436C; JP5041631B2

Abstract

In einer Betriebsart mit niedrigem Leistungsverbrauch erzeugt eine interne Stromversorgungsschaltung (100) dadurch, daß sie eine interne Stromversorgungsleitung (118, 128, 138, 166) über einen Transistor (214, 224, 234, 244) entweder mit einer externen Stromversorgungsleitung (90) oder mit einer Masseleitung verbindet, eine interne Stromversorgungsspannung (VDDP, VDDS, VPP, VBB). Entsprechend wird in der Betriebsart mit niedrigem Leistungsverbrauch die Zufuhr eines Betriebsstroms zu einer Referenzspannungs-Erzeugungsschaltung (110, 120, 130, 160), zu einer Pufferschaltung (112, 122, 132), zu einer Schaltung (116, 126) zur Erzeugung der internen Stromversorgungsspannung (VDDP, VDDS, VPP, VBB) und zu einer Spannungsverstärkerschaltung (136) unterbrochen, so daß der Leistungsverbrauch der internen Stromversorgungsschaltung (100) selbst verringert werden kann.

Description

Die Erfindung betrifft das Gebiet der Halbleiterspeichervorrichtungen und insbesondere eine Halbleiterspeichervorrichtung, die mit niedrigem Leistungsverbrauch arbeiten kann.
Seit einigen Jahren werden Halbleiterspeichervorrichtungen zur Verwendung in Anwendungen wie etwa batteriebetriebenen transportablen Geräten gefordert, die mit niedrigem Leistungsverbrauch angesteuert werden können. Als Folge dieser Forderung haben die Halbleiterspeichervorrichtungen neben der Normalbetriebsart, in der normale Operationen wie etwa eine Datenleseoperation und eine Datenschreiboperation erforderlich sind, eine Betriebsart mit niedrigem Leistungsverbrauch (eine Ruhebetriebsart). In der Betriebsart mit niedrigem Leistungsverbrauch wird fast die gesamte interne Schaltungsanordnung in einen Standby-Zustand versetzt, um den Leistungsverbrauch zu verringern. Somit wird gemäß einer externen Betriebsanforderung die Betriebsart zwischen der Normalbetriebsart und der Betriebsart mit niedrigem Stromverbrauch umgeschaltet, wobei der Leistungsverbrauch der Halbleiterspeichervorrichtungen verringert wird.
Da der Betrieb mit verringerter Spannung einen verringerten Leistungsverbrauch bewirkt, ist ein Spannungspegel der externen Stromversorgung zunehmend verringert worden. Beispielsweise wird in herkömmlichen Universalsystemen eine externe 3,3 V-Stromversorgungsspannung (3,0 V bis 3,6 V) verwendet. Dagegen wird in den Systemen, die mit verringerter Spannung arbeiten, zunehmend eine externe 2,7 V- (2,7 V- bis 3,0 V-) oder 2,5 V- (2,3 V- bis 2,7 V-)Stromversorgungsspannung verwendet.
Mit der Verringerung des Leistungsverbrauchs wird das Leistungsverbrauchsverhältnis der internen Stromversorgungsschaltung zur Erzeugung der internen Stromversorgungsspannungen für die gesamte Halbleiterspeichervorrichtung erhöht. Außerdem verschlechtert der Betrieb mit verringerter Spannung den Wirkungsgrad der integrierten Stromversorgungsschaltung. Entsprechend besteht ein Bedarf an einer leistungsfähigen Betriebsart mit niedrigem Leistungsverbrauch, in der die interne Schaltungsanordnung, die die internen Stromversorgungsspannungen empfängt, in einen Standby-Zustand versetzt wird, um nicht nur den Gesamtleistungsverbrauch, sondern auch den Leistungsverbrauch der internen Stromversorgungsschaltung selbst zu verringern.
Auch ist es bei einer solchen Betriebsart mit niedrigem Leistungsverbrauch wünschenswert, daß der Eintritt in die Betriebsart mit einem bestehenden Steuersystem, d. h. ohne Verwendung eines Spezialeintrittsverfahrens, realisiert werden kann. Ein problemloser Übergang in die Betriebsart mit niedrigem Leistungsverbrauch sowie eine problemlose Wiederherstellung der Normalbetriebsart sind ebenfalls erwünscht.
Wie oben beschrieben wurde, werden momentan verschiedene Pegel externer Stromversorgungsspannungen verwendet. Zur Konstruktion einer allgemein nutzbaren verallgemeinerten Halbleiterspeichervorrichtung muß die Halbleiterspeichervorrichtung an verschiedene Pegel externer Stromversorgungsspannungen anpaßbar sein. Beispielsweise muß die interne Stromversorgungsspannung die gleichförmige Steuerreaktion der internen Stromversorgungsspannungen selbst dann aufrechterhalten können, wenn an eine externe Stromversorgungsspannung ein anderer Pegel angelegt wird.
Je nach Schnittstellenspezifikation muß das System, das die Halbleiterspeichervorrichtung enthält, an ein 1,8 V-E/A-Signal (Eingabe/Ausgabe-Signal) auf dem TTL-Pegel (Transistor- Transistor-Logik-Pegel) angepaßt sein. Somit ist wünschenswert, daß die Signaleingangs-Schaltungsanordnung ebenfalls verschiedene E/A-Signalpegel empfangen kann.
Falls in einer verallgemeinerten Halbleiterspeichervorrichtung, die an verschiedene Betriebsbedingungen (z. B. externe Stromversorgungspegel und E/A-Signalpegel) anpaßbar ist, eine anzuwendende Betriebsbedingung durch Maskenschaltung oder dergleichen hardwaremäßig festgelegt ist, ist ebenfalls die Konstruktion erforderlich, die die feste Betriebsbedingung von außerhalb der Halbleiterspeichervorrichtung leicht abtasten kann.
Der Erfindung liegt daher die Aufgabe zugrunde, eine Halbleiterspeichervorrichtung zu schaffen, die mit niedrigem Leistungsverbrauch arbeiten kann.
Diese Aufgabe wird erfindungsgemäß gelöst durch eine Halbleiterspeichervorrichtung nach Anspruch 1, 8 oder 19. Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
Gemäß einem Merkmal der Erfindung wird eine Halbleiterspeichervorrichtung geschaffen, die mit verschiedenen Pegeln von externen Stromversorgungsspannungen und E/A-Signalen arbeiten kann.
Gemäß einem weiteren Merkmal der Erfindung wird in einer an verschiedene Betriebsbedingungen anpaßbaren Halbleiterspeichervorrichtung eine Konstruktion geschaffen, die leicht eine von außen angelegte Betriebsbedingung abtasten kann.
Zusammenfassend enthält eine Halbleiterspeichervorrichtung mit einer Normalbetriebsart und einer Betriebsart mit niedrigem Leistungsverbrauch: eine interne Schaltung, die eine Datenleseoperation, eine Datenschreiboperation und eine Datenhalteoperation durchführt; eine erste externe Stromversorgungsleitung, die eine erste externe Stromversorgungsspannung empfängt; eine zweite externe Stromversorgungsleitung, die eine zweite externe Stromversorgungsspannung empfängt, die niedriger als die erste externe Stromversorgungsspannung ist; eine interne Stromversorgungsleitung, die eine interne Stromversorgungsspannung an die interne Schaltung sendet; und eine interne Stromversorgungsschaltung, die die erste und die zweite externe Stromversorgungsspannung empfängt und die interne Stromversorgungsspannung erzeugt. Die interne Stromversorgungsschaltung enthält einen Referenzspannungs-Erzeugungsabschnitt, der die erste und die zweite externe Stromversorgungsspannung empfängt und eine Referenzspannung erzeugt, die einem Sollpegel der internen Stromversorgungsspannung entspricht, einen ersten Stromausschalt-Schalter, der in der Betriebsart mit niedrigem Leistungsverbrauch einen Betriebsstrom des Referenzspannungs-Erzeugungsabschnitts ausschaltet, einen Abschnitt zur Erzeugung der internen Stromversorgungsspannung, der in der Normalbetriebsart gemäß einem Vergleich zwischen der internen Stromversorgungsspannung und der Referenzspannung die interne Stromversorgungsspannung auf dem Sollpegel hält, während er in der Betriebsart mit niedrigem Leistungsverbrauch seinen Betrieb unterbricht, und einen Verbindungsschalter, der in der Betriebsart mit niedrigem Leistungsverbrauch entweder die erste oder die zweite externe Stromversorgungsleitung mit der internen Stromversorgungsleitung verbindet.
Vorzugsweise enthält der Verbindungsschalter einen N-Kanal- Feldeffekt-Transistor, der zwischen die erste externe Stromversorgungsleitung und die interne Stromversorgungsleitung geschaltet ist, wobei in der Betriebsart mit niedrigem Leistungsverbrauch die erste externe Stromversorgungsspannung an ein Gate des N-Kanal-Feldeffekt-Transistors angelegt wird.
Vorzugsweise enthält der Verbindungsschalter einen P-Kanal- Feldeffekt-Transistor, der zwischen die zweite externe Stromversorgungsleitung und die interne Stromversorgungsleitung geschaltet ist, wobei in der Betriebsart mit niedrigem Leistungsverbrauch die zweite externe Stromversorgungsspannung an ein Gate des P-Kanal-Feldeffekt-Transistors angelegt wird.
Eine solche Halbleiterspeichervorrichtung kann in der Betriebsart mit niedrigem Leistungsverbrauch die interne Stromversorgungsspannung erzeugen, ohne den Referenzspannungs-Erzeugungsabschnitt und den Abschnitt zur Erzeugung der internen Stromversorgungsspannung zu betätigen, so daß der Leistungsverbrauch der internen Stromversorgungsschaltung selbst verringert werden kann.
Vorzugsweise enthält die Halbleiterspeichervorrichtung ferner ein Betriebsartregister, das eine mit einem ersten Befehl von außen angelegte Betriebsarteinstellung erhält. Die Betriebsarteinstellung umfaßt die Bestimmung, ob der Übergang aus der Normalbetriebsart in die Betriebsart mit niedrigem Leistungsverbrauch durchgeführt wird. Wenn in der Betriebsarteinstellung der Übergang bestimmt ist, wird als Reaktion auf einen zweiten Befehl die Betriebsart mit niedrigem Leistungsverbrauch begonnen.
Somit kann anhand der Betriebsarteinstellung durch ein allgemeines Betriebsartregister wahlweise eingestellt werden, ob der Übergang in die Betriebsart mit niedrigem Leistungsverbrauch durchgeführt werden kann oder nicht.
Insbesondere ist der zweite Befehl ein Spezialbefehl für den Start der Betriebsart mit niedrigem Leistungsverbrauch.
Insbesondere enthält die Halbleiterspeichervorrichtung mehrere Speicherzellen, die in einer Matrix angeordnet sind, mehrere Wortleitungen, die jeweils entsprechend den Speicherzellenzeilen vorgesehen sind und wahlweise aktiviert werden, und mehrere Bitleitungen, die jeweils entsprechend den Speicherzellenspalten vorgesehen sind und jeweils entsprechend einer aktivierten Wortleitung mit den Speicherzellen verbunden werden. Der zweite Befehl ist ein Auffrischbefehl zum Durchführen der Datenhalteoperation. Nach Beginn des Auffrischbefehls wird die Betriebsart mit niedrigem Leistungsverbrauch begonnen, wobei jede der Wortleitungen deaktiviert wird. Somit kann der Übergang aus der Normalbetriebsart in die Betriebsart mit niedrigem Leistungsverbrauch in einer anderen Zeitperiode als der durchgeführt werden, während der die interne Schaltung instabil ist.
Insbesondere enthält die Halbleiterspeichervorrichtung ferner eine Steuerschaltung, die gemäß einem Übergang eines externen Steuersignals von einem ersten Pegel auf einen zweiten Pegel in der Betriebsart mit niedrigem Leistungsverbrauch die Wiederherstellung der Normalbetriebsart anweist, wobei das externe Steuersignal vor Eingabe des zweiten Befehls auf den ersten Pegel eingestellt wird.
Insbesondere entspricht der erste Pegel entweder der ersten oder der zweiten externen Stromversorgungsspannung, während der zweite Pegel der jeweils anderen entspricht, wobei die Halbleiterspeichervorrichtung ferner eine Schaltung zur Erzeugung eines internen Steuersignals umfaßt, die das externe Steuersignal empfängt und ein internes Steuersignal erzeugt. Die Schaltung zur Erzeugung eines internen Steuersignals enthält ferner einen ersten Puffer, der in der Betriebsart mit niedrigem Leistungsverbrauch arbeitet und mit der ersten externen Stromversorgungsspannung angesteuert wird, einen zweiten Puffer, der in der Normalbetriebsart arbeitet und das mit der internen Stromversorgungsspannung angesteuerte externe Steuersignal empfängt, und eine Logikschaltung, die das interne Steuersignal gemäß dem entweder von dem ersten oder von dem zweiten Buffer, der in Betrieb ist, empfangenen externen Steuersignal entweder auf die interne Stromversorgungsspannung oder auf die zweite externe Stromversorgungsspannung einstellt. Die Steuerschaltung weist als Reaktion auf das interne Steuersignal die Wiederherstellung an.
Somit kann das interne Steuersignal, das den Pegelübergang des externen Steuersignals genau widerspiegelt, auch in der Betriebsart mit niedrigem Leistungsverbrauch erzeugt werden, so daß die Normalbetriebsart von der Betriebsart mit niedrigem Leistungsverbrauch zuverlässig wiederhergestellt werden kann.
Vorzugsweise enthält die interne Stromversorgungsschaltung ferner einen Pufferabschnitt, der zwischen dem Referenzspannungs-Erzeugungsabschnitt und dem Abschnitt zur Erzeugung der internen Stromversorgungsspannung vorgesehen ist, um die Referenzspannung von dem Referenzspannungs-Erzeugungsabschnitt an den Abschnitt zur Erzeugung der internen Stromversorgungsspannung zu senden, und einen zweiten Stromausschalt-Schalter, der in der Betriebsart mit niedrigem Leistungsverbrauch einen Betriebsstrom des Pufferabschnitts ausschaltet.
Da die Referenzspannung somit über den Pufferabschnitt an den Abschnitt zur Erzeugung der internen Stromversorgungsspannung gesendet wird, kann eine Schwankung der Referenzspannung wegen Rauschen oder dergleichen unterdrückt werden.
Vorzugsweise enthält der Pufferabschnitt einen Betriebsstrom- Steuerabschnitt, der einen Betrag des Betriebsstroms steuert. Der Betriebsstrom-Steuerabschnitt stellt den Betrag des Betriebsstroms in einer Übergangsperiode von der Betriebsart mit niedrigem Stromverbrauch in die Normalbetriebsart auf einen größeren Wert als in der Normalbetriebsart ein.
Insbesondere stellt der Referenzspannungs-Erzeugungsabschnitt die Referenzspannung in einer solchen Konstruktion in der Betriebsart mit niedrigem Leistungsverbrauch auf die zweite externe Stromversorgungsspannung ein, wobei die Übergangsperiode einer Zeitperiode entspricht, während der die Referenzspannung auf einem vorgeschriebenen Pegel oder darunter liegt.
Somit kann die Referenzspannung bei der Wiederherstellung der Normalbetriebsart von der Betriebsart mit niedrigem Stromverbrauch schnell steigen, so daß die interne Stromversorgungsspannung schnell wiederhergestellt werden kann.
Gemäß einem weiteren Aspekt der Erfindung enthält eine Halbleiterspeichervorrichtung, bei der ein Pegel einer externen Stromversorgungsspannung umgeschaltet werden kann: eine interne Schaltung, die eine Datenleseoperation, eine Datenschreiboperation und eine Datenhalteoperation durchführt; eine externe Stromversorgungsleitung, die die externe Stromversorgungsspannung empfängt; eine interne Stromversorgungsleitung, die eine interne Stromversorgungsspannung an die interne Schaltung sendet; und eine interne Stromversorgungsschaltung, die die externe Stromversorgungsspannung empfängt und der internen Stromversorgungsleitung einen internen Stromversorgungsstrom zuführt, um die interne Stromversorgungsspannung auf einem Sollpegel zu halten. Der Betrieb des Zuführens des internen Stromversorgungsstroms in der internen Stromversorgungsschaltung wird gemäß dem Pegel der externen Stromversorgungsspannung umgeschaltet, um unabhängig vom Pegel der externen Stromversorgungsspannung die gleiche Steuerreaktion der internen Stromversorgungsspannung aufrechtzuerhalten.
Da die Operation des Zuführens des internen Stromversorgungsstroms gemäß dem Pegel der externen Stromversorgungsspannung umgeschaltet wird, kann die Steuerreaktion der internen Stromversorgungsspannung unabhängig vom Pegel der externen Stromversorgungsspannung aufrechterhalten werden.
Vorzugsweise enthält die interne Stromversorgungsschaltung einen Referenzspannungs-Erzeugungsabschnitt, der die externe Stromversorgungsspannung empfängt und entsprechend dem Sollpegel eine Referenzspannung erzeugt, einen Spannungsvergleichsabschnitt, der gemäß einem Vergleichsergebnis zwischen der Referenzspannung und der internen Stromversorgungsspannung an einem internen Knoten eine Spannung erzeugt, und einen Abschnitt zum Zuführen des internen Stromversorgungsstroms, der zwischen der externen Stromversorgungsleitung und der internen Stromversorgungsleitung vorgesehen ist, und der der internen Stromversorgungsleitung unabhängig vom Pegel der externen Stromversorgungsspannung mit der gleichen Stromzufuhrfähigkeit den internen Stromversorgungsstrom zuführt.
Wenn der Pegel der externen Stromversorgungsspannung höher als der Sollpegel ist, führt der Abschnitt zum Zuführen des internen Stromversorgungsstroms den internen Stromversorgungsstrom gemäß der Spannung an dem internen Knoten zu, wobei der Abschnitt zum Zuführen des internen Stromversorgungsstroms in einer Betriebsart mit Direktverbindung der externen Stromversorgungsspannung, in der der Pegel der externen Stromversorgungsspannung dem Sollpegel entspricht, die externe Stromversorgungsleitung mit der internen Stromversorgungsleitung verbindet, um den internen Stromversorgungsstrom zuzuführen.
Insbesondere enthält der Abschnitt zum Zuführen des internen Stromversorgungsstroms in einer solchen Konstruktion einen ersten Treibertransistor, der zwischen der externen Stromversorgungsleitung und der internen Stromversorgungsleitung vorgesehen ist, und der der internen Stromversorgungsleitung als internen Stromversorgungsstrom einen Strom zuführt, der der Spannung an dem internen Knoten entspricht, einen zweiten Treibertransistor, der in der Betriebsart mit Direktverbindung der externen Stromversorgungsspannung eingeschaltet ist, so daß die externe Stromversorgungsleitung mit der internen Stromversorgungsleitung verbunden ist, und einen Verbindungsschalter, der in der Betriebsart mit Direktverbindung der externen Stromversorgungsspannung eingeschaltet ist, um eine Spannung zum Einschalten des ersten Treibertransistors mit dem internen Knoten zu verbinden.
Somit kann die Steuerreaktion der internen Stromversorgungsspannung unabhängig vom Pegel der externen Stromversorgungsspannung selbst dann aufrechterhalten werden, wenn die Halbleiterspeichervorrichtung die Betriebsart mit Direktverbindung der externen Stromversorgungsspannung besitzt, in der die externe Stromversorgungsleitung direkt mit der internen Stromversorgungsleitung verbunden ist.
Vorzugsweise enthält die interne Stromversorgungsschaltung einen Referenzspannungs-Erzeugungsabschnitt, der die externe Stromversorgungsspannung empfängt und eine dem Sollpegel entsprechende Referenzspannung erzeugt, einen Spannungsvergleichsabschnitt, der gemäß einem Vergleichsergebnis zwischen der Referenzspannung und der internen Stromversorgungsspannung an einem internen Knoten eine Spannung erzeugt, einen Stromausschalt-Schalter, der einen Betriebsstrom des Spannungsvergleichsabschnitts ausschaltet, wenn der Pegel der externen Stromversorgungsspannung dem Sollpegel entspricht, einen Treibertransistor, der zwischen der externen Stromversorgungsleitung und der internen Stromversorgungsleitung vorgesehen ist, und der der internen Stromversorgungsleitung einen der Spannung an dem internen Knoten entsprechenden Strom als den internen Stromversorgungsstrom zuführt, und einen Verbindungsschalter, der in einer Betriebsart mit Direktverbindung der externen Stromversorgungsspannung, in der der Pegel der externen Stromversorgungsspannung dem Sollpegel entspricht, eingeschaltet ist, so daß eine Spannung angeschlossen ist, die den Treibertransistor zu dem internen Knoten einschaltet.
Somit kann der Leistungsverbrauch in der Betriebsart mit Direktverbindung der externen Stromversorgungsspannung verringert werden.
Vorzugsweise enthält die interne Stromversorgungsschaltung einen Spannungsvergleichsabschnitt, der gemäß einem Vergleichsergebnis zwischen einer dem Sollpegel entsprechenden Referenzspannung und der internen Stromversorgungsspannung an einem ersten internen Knoten eine Spannung erzeugt, und einen Abschnitt zum Zuführen des internen Stromversorgungsstroms, der zwischen der externen Stromversorgungsleitung und der internen Stromversorgungsleitung vorgesehen ist, und der gemäß der Spannung an dem ersten internen Knoten der internen Stromversorgungsleitung den internen Stromversorgungsstrom zuführt. Der Abschnitt zum Zuführen des internen Stromversorgungsstroms führt den internen Stromversorgungsstrom unabhängig vom Pegel der externen Stromversorgungsspannung mit der gleichen Stromzuführungsfähigkeit zu.
Stärker bevorzugt enthält der Abschnitt zum Zuführen des internen Stromversorgungsstroms einen ersten Treibertransistor, der zwischen der externen Stromversorgungsleitung und der internen Stromversorgungsleitung vorgesehen ist, und der der internen Stromversorgungsleitung einen Strom, der der Spannung am ersten internen Knoten entspricht, als internen Stromversorgungsstrom zuführt, einen zweiten Treibertransistor, der zwischen der externen Stromversorgungsleitung und der internen Stromversorgungsleitung vorgesehen ist, und der der internen Stromversorgungsleitung einen Strom, der einer Spannung an einem zweiten internen Knoten entspricht, als internen Stromversorgungsstrom zuführt, eine Gatterschaltung, die den ersten und den zweiten internen Knoten gemäß dem Pegel der externen Stromversorgungsspannung miteinander verbindet, und einen Verbindungsschalter, der komplementär zu der Gatterschaltung eingeschaltet wird, wobei er eine Spannung, die den zweiten Treibertransistor ausschaltet, mit dem zweiten internen Knoten verbindet.
Vorzugsweise enthält die interne Stromversorgungsschaltung einen Spannungsvergleichsabschnitt, der gemäß einem Vergleichsergebnis zwischen einer dem Sollpegel entsprechenden Referenzspannung und der internen Stromversorgungsspannung an einem ersten internen Knoten eine Spannung erzeugt, einen Treibertransistor, der zwischen der externen Stromversorgungsleitung und der internen Stromversorgungsleitung vorgesehen ist, und der der internen Stromversorgungsleitung einen der Spannung an dem ersten internen Knoten entsprechenden Strom als den internen Stromversorgungsstrom zuführt, und einen ersten Betriebsstrom-Steuerabschnitt, der gemäß dem Pegel der externen Stromversorgungsschaltung einen Betrag des dem Spannungsvergleichsabschnitt zuzuführenden Betriebsstroms umschaltet.
Falls in einer solchen Halbleitervorrichtung der angelegte Pegel der externen Stromversorgungsspannung höher als die interne Stromversorgungsspannung ist, kann die Steuerreaktion der internen Stromversorgungsspannung selbst dann aufrechterhalten werden, wenn der Pegel der externen Stromversorgungsspannung umgeschaltet wird.
Stärker bevorzugt enthält die interne Stromversorgungsschaltung ferner einen zweiten Betriebsstrom-Steuerabschnitt, der dem Spannungsvergleichsabschnitt bei Ausführung eines Selbstauffrischbefehls zum Durchführen der Datenhalteoperation einen vorgeschriebenen Betrag des Betriebsstroms zuführt. Der vorgeschriebene Betrag des Betriebsstroms ist kleiner als der von dem ersten Betriebsstrom-Steuerabschnitt zugeführte Betrag des Betriebsstroms, und die Zufuhr des Betriebsstroms von dem ersten Betriebsstrom-Steuerabschnitt wird bei Ausführung des Selbstauffrischbefehls unterbrochen.
Somit wird der Betriebsstrom des Spannungsvergleichsabschnitts in der Ausführungsdauer des Selbstauffrischbefehls, während der die interne Schaltung einen kleinen Betrag an Strom verbraucht, verringert, wodurch der Leistungsverbrauch weiter verringert werden kann.
Vorzugsweise ist die interne Stromversorgungsspannung in einer Normalbetriebsart höher als die externe Stromversorgungsspannung, während die interne Stromversorgungsschaltung einen ersten Erfassungsabschnitt, der sowohl in einer Aktiv-Periode als auch in einer Standby-Periode arbeitet, um die Verringerung der internen Stromversorgungsspannung auf einen tieferen als den Sollpegel abzutasten, einen zweiten Erfassungsabschnitt, der in der Aktiv-Periode arbeitet, um die Verringerung der internen Stromversorgungsspannung auf einen tieferen als den Sollpegel abzutasten, einen dritten Erfassungsabschnitt, der als Reaktion auf ein Abtastergebnis des ersten Erfassungsabschnitts in einer Zeitperiode außerhalb der Ausführung eines Selbstauffrischbefehls für die interne Schaltung arbeitet, um die Verringerung der internen Stromversorgungsspannung auf einen tieferen als den Sollpegel abzutasten, eine erste Verstärkereinheit, die als Reaktion auf jeweilige Abtastergebnisse des zweiten und des dritten Erfassungsabschnitts arbeitet, um die externe Stromversorgungsspannung zu verstärken und so den internen Stromversorgungsstrom zuzuführen, und eine zweite Verstärkereinheit, die als Reaktion auf das Abtastergebnis des ersten Erfassungsabschnitts arbeitet, um die externe Stromversorgungsspannung zu verstärken und so den internen Stromversorgungsstrom zuzuführen, enthält. Die zweite Verstärkereinheit kann pro Zeiteinheit einen größeren Betrag des internen Stromversorgungsstroms als die erste Verstärkereinheit zuführen.
Stärker bevorzugt enthält die erste Verstärkereinheit einen Oszillationsabschnitt, der als Reaktion auf die jeweiligen Abtastergebnisse des zweiten und des dritten Erfassungsabschnitts einen Pumptakt mit einer vorgegebenen Periode erzeugt, einen Pumpabschnitt, der eine Spannung an einem ersten Knoten als Reaktion auf den Pumptakt auf einen höheren Wert als die externe Stromversorgungsspannung einstellt, einen Übertragungstransistor, der zwischen den ersten Knoten und die interne Stromversorgungsleitung geschaltet ist, und einen Gate-Verstärkungsabschnitt, der eine Gate-Spannung des Übertragungstransistors als Reaktion auf den Pumptakt auf einen höheren Wert als die externe Stromversorgungsspannung einstellt. Der Pumpabschnitt enthält einen ersten Pumpkondensator, der zwischen einen zweiten Knoten, der den Pumptakt empfängt, und den ersten Knoten geschaltet ist, eine Taktübertragungsschaltung, die gemäß dem Pegel der externen Stromversorgungsspannung in einen Betriebszustand versetzt wird, um den Pumptakt an einen dritten Knoten zu senden, und einen zweiten Pumpkondensator, der zwischen den ersten Knoten und den dritten Knoten geschaltet ist.
Insbesondere wird die Taktübertragungsschaltung als Reaktion auf ein in einer Testbetriebsart angelegtes Signal zwangläufig auf den Betriebszustand eingestellt.
Vorzugsweise enthält die erste Verstärkereinheit einen ersten Oszillationsabschnitt, der als Reaktion auf die jeweiligen Abtastergebnisse des zweiten und des dritten Erfassungsabschnitts einen ersten Pumptakt mit einer ersten Periode erzeugt, einen ersten Pumpabschnitt, der als Reaktion auf den ersten Pumptakt eine Spannung an einem ersten Knoten auf einen höheren Wert als die externe Stromversorgungsspannung einstellt, einen ersten Übertragungstransistor, der zwischen den ersten Knoten und die interne Stromversorgungsleitung geschaltet ist, und einen ersten Gate-Verstärkungsabschnitt, der eine Gate-Spannung des ersten Übertragungstransistors als Reaktion auf den ersten Pumptakt auf einen höheren Wert als die externe Stromversorgungsspannung einstellt. Die zweite Verstärkereinheit enthält einen zweiten Oszillationsabschnitt, der als Reaktion auf das Abtastergebnis des ersten Erfassungsabschnitts einen zweiten Pumptakt mit einer zweiten Periode erzeugt, die länger als die erste Periode ist, einen zweiten Pumpabschnitt, der als Reaktion auf den zweiten Pumptakt eine Spannung an einem vierten Knoten auf einen höheren Wert als die externe Stromversorgungsspannung einstellt, einen zweiten Übertragungstransistor, der zwischen den vierten Knoten und die interne Stromversorgungsleitung geschaltet ist, und einen zweiten Gate-Verstärkungsabschnitt, der als Reaktion auf den zweiten Pumptakt eine Gate-Spannung des zweiten Übertragungstransistors auf einen höheren Wert als die externe Stromversorgungsspannung einstellt. Der erste und der zweite Gate-Verstärkungsabschnitt schalten gemäß dem Pegel der externen Stromversorgungsspannung einen Verstärkungsbetrag von der externen Stromversorgungsspannung um.
Falls in einer solchen Halbleiterspeichervorrichtung die interne Stromversorgungsspannung durch Verstärken der externen Stromversorgungsspannung erzeugt wird, kann die Steuerreaktion der internen Stromversorgungsspannung selbst dann aufrechterhalten werden, wenn der Pegel der externen Stromversorgungsspannung umgeschaltet wird. Genauer kann die Steuerreaktion der internen Stromversorgungsspannung in diesem Fall dadurch aufrechterhalten werden, daß die Stromzufuhrfähigkeit der ersten und der zweiten Verstärkerschaltung gemäß dem Pegel der externen Stromversorgungsschaltung umgeschaltet wird.
Vorzugsweise enthält die erste Verstärkereinheit einen Oszillationsabschnitt, der als Reaktion auf die Abtastergebnisse des zweiten und des dritten Erfassungsabschnitts einen Pumptakt mit einer vorgegebenen Periode erzeugt, und eine Pumpschaltung, die den internen Stromversorgungsstrom durch die Ladungspumpoperation mit dem Pumptakt zuführt. Der Oszillationsabschnitt enthält eine ungerade Anzahl von auf zyklische Weise geschalteten Invertern und ein zwischen die Inverter geschaltetes Verzögerungselement. Insbesondere enthält das Verzögerungselement einen auf einem Halbleitersubstrat ausgebildeten Diffusionswiderstand.
Somit kann die Periode des Pumptakts unabhängig vom Pegel der externen Stromversorgungsspannung stabil gehalten werden, wodurch eine Störung der Steuerung der internen Stromversorgungsspannung unterdrückt werden kann.
Vorzugsweise enthält die interne Stromversorgungsschaltung einen Verbindungsschalter, der in einer Betriebsart mit niedrigem Leistungsverbrauch die externe Stromversorgungsleitung mit der internen Stromversorgungsleitung verbindet, und einen Stromausschalt-Schalter, der in der Betriebsart mit niedrigem Leistungsverbrauch einen Betriebsstrom des ersten, zweiten und dritten Erfassungsabschnitts ausschaltet. Somit kann der Leistungsverbrauch in der Betriebsart mit niedrigem Leistungsverbrauch verringert werden.
Gemäß einem weiteren Aspekt der Erfindung enthält eine Halbleiterspeichervorrichtung, an die eine von mehreren Betriebsbedingungen wahlweise angelegt wird, eine Betriebstest-Steuerschaltung, die während des Betriebstests gemäß einer bestimmten Kombination mehrerer Bits eines vorgegebenen Signals den Beginn eines vorgeschriebenen Tests anweist, wobei die Betriebstest-Steuerschaltung eine erste Testeintrittsschaltung enthält, die als Reaktion auf die bestimmte Kombination ein erstes Testeintrittssignal aktiviert, und eine Testeintritts-Überschreibschaltung enthält, die das erste Testeintrittssignal zwangsläufig deaktiviert, wenn eine bestimmte der mehreren Betriebsbedingungen bestimmt wird. Die Betriebstest-Steuerschaltung beginnt als Reaktion auf die Aktivierung des ersten Testeintrittsignals den vorgeschriebenen Test.
Somit kann auf vereinfachte Weise dadurch, daß geprüft wird, ob der vorgeschriebene Test in dem Betriebstest begonnen werden kann, abgetastet werden, ob eine spezifische Betriebsbedingung bestimmt wurde oder nicht.
Vorzugsweise enthält die Betriebstest-Steuerschaltung eine zweite Testeintrittsschaltung, die als Reaktion auf eine weitere, von der bestimmten Kombination verschiedene Kombination der mehreren Bits ein zweites Testeintrittssignal aktiviert. Die Betriebstest-Steuerschaltung beginnt als Reaktion auf die Aktivierung entweder des ersten oder des zweiten Testeintrittssignals den vorgeschriebenen Test.
Somit kann der vorgeschriebene Test selbst dann begonnen werden, wenn die spezifische Betriebsbedingung bestimmt worden ist.
Vorzugsweise entspricht jede der Betriebsbedingungen einem Pegel der zuzuführenden externen Stromversorgungsspannung. Falls verschiedene Pegel externer Stromversorgungsspannungen angelegt werden können, kann somit auf vereinfachte Weise abgetastet werden, ob eine spezifische externe Stromversorgungsspannung angelegt worden ist oder nicht.
Vorzugsweise entspricht jede der Betriebsbedingungen einer Amplitudenspannung eines ein- oder auszugebenden Signals. Falls verschiedene Pegel von E/A-Signalen angelegt werden können, kann somit auf vereinfachte Weise abgetastet werden, ob ein E/A-Signal mit einem spezifischen Spannungspegel angelegt worden ist oder nicht.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsformen der Erfindung anhand der Figuren. Von den Figuren zeigen:
Fig. 1 einen schematischen Blockschaltplan der Gesamtkonstruktion einer Halbleiterspeichervorrichtung gemäß einer ersten Ausführungsform der Erfindung;
Fig. 2 eine Tabelle der Einstellung der internen Stromversorgungsspannungen in einer Normalbetriebsart und in einer Minimalleistungsbetriebsart;
Fig. 3 ein Diagramm der Konfiguration der zur Betriebsartregister-Einstellung verwendeten Adressenbits;
Fig. 4 einen Zeitablaufplan eines Beispiels eines Verfahrens zum Eintritt in die Minimalleistungsbetriebsart;
Fig. 5 einen Zeitablaufplan eines weiteren Beispiels des Verfahrens zum Eintritt in die Minimalleistleitungsbetriebsart;
Fig. 6 einen Blockschaltplan der Konstruktion einer internen Stromversorgungsspannung in Fig. 1;
Fig. 7 einen Schaltplan der Konstruktion einer Referenzspannungs-Erzeugungsschaltung in Fig. 6;
Fig. 8 einen Schaltplan der Konstruktion einer Pufferschaltung in Fig. 6;
Fig. 9 einen Schaltplan der Konstruktion einer Schaltung zur Erzeugung einer Referenzspannung für das externe Eingangssignal in Fig. 6;
Fig. 10 einen Schaltplan der Konstruktion einer Schaltung zur Erzeugung eines internen Taktfreigabesignals;
Fig. 11 einen Schaltplan der Konstruktion einer Pufferschaltung, die gut auf die Wiederherstellung der Normalbetriebsart anspricht;
Fig. 12 einen Schaltplan der Konstruktion einer Schaltung zur Erzeugung des Einschalt-Rücksetzsignals;
Fig. 13 eine Tabelle zur Erläuterung der unterschiedlichen Pegel der internen Stromversorgungsspannungen je nach Pegel der externen Stromversorgungsspannung;
Fig. 14 einen Schaltplan der Konstruktion einer Referenzspannungs-Erzeugungsschaltung entsprechend einer Peripherieschaltungsordnungs-Stromversorgungsspannung gemäß einer zweiten Ausführungsform der Erfindung;
Fig. 15 einen Schaltplan der Stromversorgung für eine Pufferschaltung gemäß der zweiten Ausführungsform;
Fig. 16 einen Schaltplan der Konstruktion einer Schaltung zur Erzeugung der internen Stromversorgungsspannung gemäß der zweiten Ausführungsform;
Fig. 17 einen Schaltplan der Konstruktion einer Schaltung zur Erzeugung der internen Stromversorgungsspannung gemäß der zweiten Ausführungsform;
Fig. 18 einen Schaltplan der Konstruktion einer Spannungsverstärkerschaltung gemäß der zweiten Ausführungsform;
Fig. 19 einen Schaltplan der Konstruktion eines Ringoszillators in Fig. 18;
Fig. 20 einen Schaltplan der Konstruktion eines Notfall-Erfassungsabschnitts in Fig. 18;
Fig. 21 einen Schaltplan der Konstruktion einer Pumpschaltung in Fig. 18;
Fig. 22A, 22B Zeitablaufpläne der Operation der Pumpschaltung in Fig. 21;
Fig. 23 einen Schaltplan der Konstruktion eines Testbetriebsart-Steuerschaltung gemäß einer dritten Ausführungsform der Erfindung; und
Fig. 24 einen Schaltplan der Konstruktion einer Schaltung zur Erfassung des Pegels der externen Stromversorgungsspannung gemäß einer Abwandlung der dritten Ausführungsform.
Im folgenden werden mit Bezug auf die beigefügte Zeichnung Ausführungsformen der Erfindung ausführlich beschrieben. Es wird angemerkt, daß überall in den Figuren die gleichen Bezugszeichen gleiche oder einander entsprechende Abschnitte bezeichnen.

Erste Ausführungsform

Wie in Fig. 1 gezeigt ist, enthält eine Halbleiterspeichervorrichtung 1000 gemäß der ersten Ausführungsform der Erfindung einen Speichermatrixabschnitt 10. Der Speichermatrixabschnitt 10 enthält ein Speicherzellenmatrix 20, einen Zeilenauswahlabschnitt 30 und einen Spaltenauswahlabschnitt und Leseverstärker 40.
Die Speicherzellenmatrix 20 enthält mehrere in einer Matrix angeordnete Speicherzellen MC. Die Konstruktion der Speicherzelle MC ist nicht besonders beschränkt, wobei in der Erfindung verschiedene Typen von DRAM-Zellen (dynamischen Schreib- Lese-Speicher-Zellen) anwendbar sind.
Die Wortleitungen WL für die Zeilenauswahl sind jeweils entsprechend den Speicherzellenzeilen angeordnet. Die Bitleitungspaare BLP sind jeweils entsprechend den Speicherzellenspalten angeordnet. Jedes Bitleitungspaar BLP enthält die komplementären Bitleitungen BL und /BL. Die Speicherzellen MC in jeder Speicherzellenzeile sind entweder an die Bitleitung BL oder an die Bitleitung /BL angeschlossen. Fig. 1 zeigt beispielhaft eine Wortleitung und ein Bitleitungspaar, die einer einzelnen Speicherzelle MC entsprechen.
Der Zeilenauswahlabschnitt 30 aktiviert wahlweise gemäß einem Adressensignal eine Wortleitung WL der ausgewählten Zeile. Jede Speicherzelle in der ausgewählten Zeile ist an eine entsprechende Bitleitung BL oder /BL angeschlossen. Der Spaltenauswahlabschnitt und Leseverstärker 40 enthält einen Leseverstärker, der die Spannungsdifferenz zwischen den Bitleitungen BL und /BL jedes Bitleitungspaars BLP verstärkt, und einen Spaltenauswahlabschnitt, der gemäß dem Adressensignal ein Bitleitungspaar BLP der ausgewählten Spalte auswählt.
Ferner enthält die Halbleiterspeichervorrichtung 1000 eine Eingangsschaltung 50 der ersten Stufe, einen Peripherieschaltungsanordnungs-Steuerabschnitt 60, die Speichermatrixabschnitt-Steuerschaltungen 70, 75 und eine Ausgangsschaltung 80.
Die Eingangsschaltung 50 der ersten Stufe empfängt ein externes Eingangssignal, das zusammengefaßt die Takt-, Befehls-, Adressen- und Schreibdaten angibt. Der Peripherieschaltungsanordnungs-Steuerabschnitt 60 erzeugt ein Steuersignal zum Ausführen eines Befehls, der durch das über die Eingangsschaltung 50 der ersten Stufe übertragene Signal angegeben ist, und sendet dieses Steuersignal an die interne Schaltungsanordnung wie etwa an die Speichermatrixabschnitt-Steuerschaltungen 70, 75.
Die externen Befehle umfassen einen Lesebefehl READ, der eine Datenleseoperation bestimmt, einen Schreibbefehl WRITE, der eine Datenschreiboperation bestimmt, einen Betriebsartregister-Einstellbefehl MRS zur Aktualisierung des in einem Betriebsartregister gehaltenen Inhalts, einen Leerbefehl NOP, der einen Zustand ohne Operation bestimmt, einen Bankaktivierungsbefehl ACT, der eine bestimmte Bank aktiviert, einen Bankvorladebefehl PRE, der eine bestimmte Bank vorlädt, einen Autoauffrischbefehl AREF, einen Selbstauffrischbefehl SREF und dergleichen.
Der Autoauffrischbefehl AREF und der Selbstauffrischbefehl SREF bestimmen eine Datenhalteoperation (Auffrischoperation), die verhindert, daß die in der Speicherzellenmatrix 20 gespeicherten Daten verschwinden.
In der Auffrischoperation werden die Wortleitungen WL nacheinander aktiviert, so daß die Daten in den der aktivierten Wortleitung entsprechenden Speicherzellen gelesen und durch den Leseverstärker verstärkt und neu geschrieben werden.
Der Autoauffrischbefehl AREF wird während einer Operation mit wahlfreiem Zugriff wie etwa einer Datenleseoperation und einer Datenschreiboperation angewendet. Der Selbstauffrischbefehl SREF wird während einer Standby-Periode wie etwa einer batteriegestützten Zeitperiode angewendet, um die in dem Speichermatrixabschnitt 10 gespeicherten Informationen zu erhalten.
Der Peripherieschaltungsanordnungs-Steuerabschnitt 60 enthält ein Betriebsartregister 65. Das Betriebsartregister 65 hält die Adressenbits einer als Reaktion auf den externen Betriebsartregister-Einstellbefehl MRS angelegten Adresse. Gemäß den in dem Betriebsartregister 65 gehaltenen Adressenbits werden verschiedene Einstellung in bezug auf Latenzzeit, Burst-Operation und dergleichen durchgeführt.
Die Speichermatrixabschnitt-Steuerschaltung 70 steuert als Reaktion auf das Steuersignal SGr für zeilenbezogene Operationen von dem Peripherieschaltungsanordnungs-Steuerabschnitt 60 die zeilenbezogene Operation für den Speichermatrixabschnitt 10. Die Speichermatrixabschnitt-Steuerschaltung 75 steuert als Reaktion auf ein Steuersignal SGc für spaltenbezogene Operationen von dem Peripherieschaltungsanordnungs- Steuerabschnitt 60 die spaltenbezogenen Operation für den Speichermatrixabschnitt 10.
Die Ausgangsschaltung 80 gibt als Reaktion auf den Lesebefehl READ die von dem Speichermatrixabschnitt 10 gelesenen Daten nach außen aus.
Ferner enthält die Halbleiterspeichervorrichtung 1000 eine interne Stromversorgungsschaltung 100. Die interne Stromversorgungsschaltung 100 empfängt von einer externen Stromversorgungsleitung 90 bzw. von einer Masseleitung 95 eine externe Stromversorgungsspannung Ext.Vdd und eine Massespannung Vss und erzeugt interne Stromversorgungsspannungen.
Die internen Stromversorgungsspannungen umfassen eine Wortleitungsspannung VPP, eine Substratspannung VBB, eine Zellenplattenspannung VCP, eine Bitleitungsspannung VBL, eine Peripherieschaltungsanordnungs-Stromversorgungsspannung VDDP und eine Speichermatrix-Stromversorgungsspannung VDDS. Die Zellenplattenspannung VCP und die Bitleitungsspannung VBL werden auf die Hälfte der Speichermatrix-Stromversorgungsspannung VDDS eingestellt.
Außerdem erzeugt die interne Stromversorgungsschaltung 100 eine Referenzspannung für das externe Eingangssignal VREFI. Die Eingangsschaltung 50 der ersten Stufe erkennt anhand der Referenzspannung VREFI den Pegel (H-Pegel/L-Pegel) des Eingangssignals.
Die Wortleitungsspannung VPP, die Substratspannung VBB, die Zellenplattenspannung VCP und die Bitleitungsspannung VBL werden dem Speichermatrixabschnitt 10 zugeführt. Die Speichermatrix-Stromversorgungsspannung VDDS wird den Speichermatrixabschnitt-Steuerschaltungen 70 und 75 zugeführt. Die Peripherieschaltungsanordnungs-Stromversorgungsspannung VDDP wird dem Peripherieschaltungsanordnungs-Steuerabschnitt 60 zugeführt.
Der Peripherieschaltungsanordnungs-Steuerabschnitt 60 schaltet die Betriebsart der Halbleiterspeichervorrichtung 1000 anhand eines vorgeschriebenen externen Befehls auf die Betriebsart mit niedrigem Leistungsverbrauch um. In der Betriebsart mit niedrigem Leistungsverbrauch aktiviert der Peripherieschaltungsanordnungs-Steuerabschnitt 60 ein Leistungssenkungssignal PCUTe auf den H-Pegel. Als Reaktion auf die Aktivierung des Leistungssenkungssignals PCUTe wird der Leistungsverbrauch in der internen Stromversorgungsschaltung 100 verringert.
Es wird angemerkt, daß die Betriebsart mit niedrigem Leistungsverbrauch der vorliegenden Ausführungsform, wie aus der folgenden Beschreibung hervorgeht, gegenüber der herkömmlichen Betriebsart mit niedrigem Leistungsverbrauch, die den Selbstauffrischbefehl SREF und dergleichen verwendet, und in der die Ablagedaten in dem Datenfeldabschnitt 10 erhalten werden, fortschrittlich ist. Mit anderen Worten, die Betriebsart mit niedrigem Leistungsverbrauch der vorliegenden Ausführungsform soll die Operation mit weiter verringertem Leistungsverbrauch realisieren. Somit wird die Betriebsart mit niedrigem Leistungsverbrauch in der Halbleiterspeichervorrichtung 1000 im folgenden als "Minimalleistungsbetriebsart" bezeichnet.
Im folgenden wird die Einstellung des internen Stromversorgungs-Spannungspegels in der Minimalleistungsbetriebsart beschrieben.
Wie in Fig. 2 gezeigt ist, ist die Peripherieschaltungsanordnungs-Stromversorgungsspannung VDDP in der Normalbetriebsart auf 2,5 V eingestellt. Falls die externe Betriebsstromversorgung mit einen Pegel von 2,5 V eingestellt ist, wird somit die externe Stromversorgungsspannung Ext.Vdd direkt als die Peripherieschaltungsanordnungs-Stromversorgungsspannung VDDP verwendet. Andernfalls, z. B. im Fall der externen 2,7 V- Stromversorgungsspannung, wird eine Abwärtsumsetzung der externen Stromversorgungsspannung Ext.Vdd durchgeführt, um die Peripherieschaltungsanordnungs-Stromversorgungsspannung VDDP zu erzeugen.
In der Minimalleistungsbetriebsart kann die externe Stromversorgungsspannung Ext.Vdd im Fall der externen 2,5 V-Stromversorgungsspannung Ext.Vdd wie in der Normalbetriebsart direkt als die Peripherieschaltungsanordnungs-Stromversorgungsspannung VDDP verwendet werden. Im Fall der externen 2,7 V-Stromversorgungsspannung wird aber eine Abwärtsumsetzung der externen Stromversorgungsspannung Ext.Vdd um Vtn durchgeführt, um die Peripherieschaltungsanordnungs-Stromversorgungsspannung VDDP zu erzeugen. Vtn entspricht einer Schwellenspannung des in der internen Stromversorgungsschaltung 100 vorgesehenen N-Transistors. Im folgenden wird die Erzeugung der internen Stromversorgungsspannung in der Minimalleistungsbetriebsart ausführlich beschrieben.
In der Normalbetriebsart wird die Speichermatrix-Stromversorgungsspannung VDDS durch Abwärtsumsetzen der externen Stromversorgungsspannung Ext.Vdd auf 2,0 V eingestellt. In der Minimalleistungsbetriebsart wird die Speichermatrix-Stromversorgungsspannung VDDS wie im Fall der Peripherieschaltungsanordnungs-Stromversorgungsspannung VDDP auf "Ext.Vdd - Vtn" eingestellt.
In der Normalbetriebsart sind die Bitleitungsspannung VBL und die Zellenplattenspannung VCP auf die Hälfte der Speichermatrix-Stromversorgungsspannung VDD, d. h. auf 1,0 V, eingestellt. In der Minimalleistungsbetriebsart ist die Zufuhr der Bitleitungsspannung VBL und der Zellenplattenspannung VCP unterbrochen, wobei die entsprechenden internen Stromversorgungsleitungen in einen offenen Zustand versetzt werden.
Die Substratspannung VBB ist in der Normalbetriebsart auf -1,0 V eingestellt, während sie in der Minimalleistungsbetriebsart auf 0 V, d. h. auf die Massespannung Vss, eingestellt ist.
In der Normalbetriebsart ist die Wortleitungsspannung VPP durch Verstärken der externen Stromversorgungsspannung Ext.Vdd auf 3,7 V eingestellt. In der Minimalleistungsbetriebsart ist die Wortleitungsspannung VPP wie im Fall der Peripherieschaltungsanordnungs-Stromversorgungsspannung VDDP auf Ext.Vdd oder "Ext.Vdd-Vtn" eingestellt.
Es wird angemerkt, daß die Pegel der internen Stromversorgungsspannungen in der in Fig. 2 gezeigten Normalbetriebsart lediglich beispielhaft sind. Die Minimalleistungsbetriebsart der Erfindung ist selbst dann anwendbar, wenn diese internen Stromversorgungsspannungen auf andere Spannungspegel eingestellt sind.
Im folgenden wird ein Verfahren für den Eintritt in die Minimalleistungsbetriebsart beschrieben.
Fig. 3 zeigt die Konfiguration der für die Betriebsartregister-Einstellung verwendeten Adressenbits.
Die wie in Fig. 3 gezeigten durch den Betriebsartregister- Einstellbefehl MRS eingegebenen Adressenbits A0 bis A11, BA0, BA1 werden in dem Betriebsartregister 65 gehalten.
Ein Teil des Betriebszustands der Halbleiterspeichervorrichtung 1000 wird gemäß den in dem Betriebsartregister 65 gehaltenen Adressenbits eingestellt. Beispielsweise geben die in dem Betriebsartregister 65 gehaltenen Adressenbits A0 bis A2 die Einstellung der Burst-Länge an. Das Adressenbit A3 gibt die Einstellung des Burst-Typs (sequentiell/verschachtelt) an, während die Adressenbits A4 bis A6 die Einstellung der Latenzzeit-Betriebsart, d. h. die Anzahl der der CAS-Latenzzeit entsprechenden Taktzyklen, angeben. Das Adressenbit A9 gibt die Einstellung der Schreibbetriebsart (Einbit-Schreiben/Burst-Schreiben) an.
Ob in der Halbleiterspeichervorrichtung 1000 die Minimalleistungsbetriebsart angewendet wird, wird mit einem für die Normalbetriebsartregister-Einstellung nicht verwendeten Adressenbit eingestellt. Beispielsweise wird die Betriebsartregister-Einstellung zur Einstellung der Anwendung der Minimalleistungsbetriebsart, d. h. zur Einstellung des Eintritts in die Minimalleistungsbetriebsart, wenn vorgeschriebene Bedingungen erfüllt sind, mit den für die obenbeschriebene Betriebsartregister-Einstellung nicht verwendeten Adressenbits A7 und A8 durchgeführt.
Fig. 4 zeigt ein Beispiel eines Verfahrens zum Eintritt in die Minimalleistungsbetriebsart in der Halbleiterspeichervorrichtung 1000.
Wie in Fig. 4 gezeigt ist, wird synchron zu einem externen Takt EXTCLK ein Befehl CMD in die Halbleiterspeichervorrichtung 1000 eingegeben. Zum Zeitpunkt t0 wird ein externer Selbstauffrischbefehl SREF angelegt. Wenn der Selbstauffrischbefehl SREF eingegeben wird, wird ein externes Taktfreigabesignal EXTCKE auf den L-Pegel eingestellt.
Als Reaktion hierauf wird in der Halbleiterspeichervorrichtung 1000 ein Befehl zum Durchführen der Auffrischoperation gegeben. Ein internes Steuersignal INTRAS wird auf den H-Pegel aktiviert, um eine der Auffrischoperation auszusetzende Wortleitung zu aktivieren. Somit werden die Daten in den der aktivierten Wortleitung entsprechenden Speicherzellen gelesen, verstärkt und neugeschrieben.
Wenn eine zeilenbezogene Operation abgeschlossen ist und das interne Steuersignal INTRAS vom H-Pegel auf den L-Pegel übergeht, wird ein Steuersignal S0D als Reaktion darauf während einer vorgegebenen Zeitperiode auf den H-Pegel aktiviert. Zu dem Zeitpunkt, zu dem das aktivierte Steuersignal S0D deaktiviert wird, wird jede Wortleitung WL in dem Speichermatrixabschnitt 10 inaktiv, während jede Bitleitung BL, /BL im vorgeladenen Zustand ist.
Falls durch die Betriebsartregister-Einstellung die Minimalleistungsbetriebsart angewendet wird, wird zum Zeitpunkt t1 als Reaktion auf die Deaktivierung des Steuersignals S0D (vom H-Pegel auf den L-Pegel) das Leistungssenkungssignal PCUTe auf den H-Pegel aktiviert. Entsprechend wird der interne Betrieb der internen Stromversorgungsschaltung 100 umgeschaltet. Somit werden die internen Stromversorgungsspannungen auf die in Fig. 2 gezeigten Spannungspegel der Minimalleistungsbetriebsart eingestellt.
Mit anderen Worten, falls durch den Betriebsartregister-Einstellbefehl MRS die Anwendung der Minimalleistungsbetriebsart eingestellt wird, wird als Reaktion auf eine Anforderung für den Selbstauffrischbefehl SREF nach Abschluß wenigstens einer zeilenbezogenen Operation und der Bitleitungs-Vorladeoperation der Übergang aus der Normalbetriebsart in die Minimalleistungsbetriebsart durchgeführt.
Somit kann der Übergang in die Minimalleistungsbetriebsart durchgeführt werden, während der Speichermatrixabschnitt 10 stabil ist, d. h., während einer anderen Zeitperiode als der, während der die Wortleitung aktiviert wird und die Daten aus den entsprechenden Speicherzellen gelesen werden.
Die Wiederherstellung der Normalbetriebsart aus der Minimalleistungsbetriebsart wird als Reaktion auf die Aktivierung des externen Taktfreigabesignals EXTCKE (vom L-Pegel auf den H-Pegel) durchgeführt. Genauer wird zum Zeitpunkt t2 als Reaktion auf die Aktivierung des externen Taktfreigabesignals EXTCKE das Leistungssenkungssignal PCUTe auf den L-Pegel deaktiviert. Im Ergebnis wird die Minimalleistungsbetriebsart abgeschlossen und der interne Betrieb der internen Stromversorgungsschaltung 100 erneut umgeschaltet. Somit werden die internen Stromversorgungsspannungen auf die in Fig. 2 gezeigten Spannungspegel der Normalbetriebsart eingestellt.
Es wird angemerkt, daß das Leistungssenkungssignal PCUTe im inaktiven Zustand (L-Pegel) auf die Massespannung Vss eingestellt ist, während es im aktiven Zustand (H-Pegel) auf die externe Stromversorgungsspannung Ext.Vdd eingestellt ist.
Falls durch die Betriebsartregister-Einstellung nicht die Minimalleistungsbetriebsart angelegt wird, wird der Selbstauffrischbefehl SREF ausgeführt und nachfolgend die Auffrischoperation durchgeführt.
Fig. 5 ist ein Zeitablaufplan zur Erläuterung eines weiteren Beispiels des Verfahrens zum Eintritt in die Minimalleistungsbetriebsart.
Wie in Fig. 5 gezeigt ist, kann, falls durch die Betriebsartregister-Einstellung die Minimalleistungsbetriebsart angelegt wird, der Übergang in die Minimalleistungsbetriebsart mit einem vorgeschriebenen Spezialbefehl anstelle des Selbstauffrischbefehls SREF durchgeführt werden.
Beispielsweise wird zum Zeitpunkt t0 ein Minimalleistungsbetriebsart-Eintrittsbefehl DPE als der obenerwähnte Spezialbefehl eingegeben. Als Reaktion darauf wird zum Zeitpunkt t1' das Leistungssenkungssignal PCUTe auf den H-Pegel aktiviert.
Die Wiederherstellung der Normalbetriebsart aus der Minimalleistungsbetriebsart wird wie im Fall von Fig. 4 als Reaktion auf die Aktivierung des externen Taktfreigabesignals EXTCKE durchgeführt. Genauer wird zum Zeitpunkt t2 als Reaktion auf die Aktivierung des externen Taktfreigabesignals EXTCKE das Leistungssenkungssignal PCUTe auf den L-Pegel deaktiviert. Somit wird die Minimalleistungsbetriebsart abgeschlossen, wobei die internen Stromversorgungsspannungen auf die in Fig. 2 gezeigten Spannungspegel der Normalbetriebsart eingestellt werden.
Im folgenden wird die Konstruktion der internen Stromversorgungsschaltung 100 in Fig. 1 beschrieben.
Zunächst wird die Konstruktion des der Normalbetriebsart entsprechenden Abschnitts der internen Stromversorgungsschaltung 100 beschrieben.
Wie in Fig. 6 gezeigt ist, enthält die interne Stromversorgungsschaltung 100 eine Konstantstrom-Erzeugungsschaltung 102. Die Konstantstrom-Erzeugungsschaltung 102 führt den Konstantstrom-Versorgungsleitungen 104 und 106 einen konstanten Strom ICONST zu.
Ferner enthält die interne Stromversorgungsschaltung 100 eine Referenzspannungs-Erzeugungsschaltung 110, eine Pufferschaltung 112 und eine Schaltung 116 zur Erzeugung der internen Stromversorgungsspannung, die die der Peripherieschaltungsanordnungs-Stromversorgungsspannung VDDP erzeugt.
Die Referenzspannungs-Erzeugungsschaltung 110 empfängt von der Konstantstrom-Versorgungsleitung 106 den konstanten Strom ICONST und erzeugt eine dem Sollpegel der Peripherieschaltungsanordnungs-Stromversorgungsspannung VDDP entsprechende Referenzspannung VREFP0. Die Pufferschaltung 112 erzeugt anhand der Referenzspannung VREFP0 von der Referenzspannungs- Erzeugungsschaltung 110 auf einer Referenzspannungsleitung 114 eine Referenzspannung VREFP.
Die Schaltung 116 zur Erzeugung der internen Stromversorgungsspannung führt eine Abwärtsumsetzung der externen Stromversorgungsspannung Ext.Vdd aus und gibt die Peripherieschaltungsanordnungs-Stromversorgungsspannung VDDP an eine interne Stromversorgungsleitung 118 aus. In der Normalbetriebsart versucht die Schaltung 116 zur Erzeugung der internen Stromversorgungsspannung, die Peripherieschaltungsanordnungs- Stromversorgungsspannung VDDP anhand des Vergleichs zwischen der Peripherieschaltungsanordnungs-Stromversorgungsspannung VDDP und der Referenzspannung VREFP auf dem Sollpegel zu halten.
Ferner enthält die interne Stromversorgungsschaltung 100 eine Referenzspannungs-Erzeugungsschaltung 120, eine Pufferschaltung 122 und eine Schaltung 126 zur Erzeugung der internen Stromversorgungsspannung, die die Speichermatrix-Stromversorgungsspannung VDDS erzeugt.
Die Referenzspannungs-Erzeugungsschaltung 120 empfängt von der Konstantstrom-Versorgungsleitung 106 den konstanten Strom ICONST und erzeugt entsprechend dem Sollpegel der Speichermatrix-Stromversorgungsspannung VDDS eine Referenzspannung VREFS0. Die Pufferschaltung 122 erzeugt anhand der Referenzspannung VREFS0 von der Referenzspannungs-Erzeugungsschaltung 120 auf einer Referenzspannungsleitung 124 eine Referenzspannung VREFS.
Die Schaltung 126 zur Erzeugung der internen Stromversorgungsspannung führt eine Abwärtsumsetzung der externen Stromversorgungsspannung Ext.Vdd aus und gibt auf einer internen Stromversorgungsleitung 128 die Speichermatrix-Stromversorgungsspannung VDDS aus. In der Normalbetriebsart versucht die Schaltung 126 zur Erzeugung der internen Stromversorgungsspannung, die Speichermatrix-Stromversorgungsspannung VDDS anhand des Vergleichs zwischen der Speichermatrix-Stromversorgungsspannung VDDS und der Referenzspannung VREFS auf dem Sollpegel zu halten.
Ferner enthält die interne Stromversorgungsschaltung 100 eine Referenzspannungs-Erzeugungsschaltung 130, eine Pufferschaltung 132 und eine Spannungsverstärkerschaltung 136, die die Wortleitungsspannung VPP erzeugt.
Die Referenzspannungs-Erzeugungsschaltung 130 empfängt von der Konstantstrom-Versorgungsleitung 106 den konstanten Strom ICONST und erzeugt entsprechend dem Sollpegel der Wortleitungsspannung VPP eine Referenzspannung VREFD0. Die Pufferschaltung 132 erzeugt anhand der Referenzspannung VREFD0 von der Referenzspannungs-Erzeugungsschaltung 130 auf einer Referenzspannungsleitung 134 eine Referenzspannung VREFD.
Die Spannungsverstärkerschaltung 136 verstärkt die externe Stromversorgungsspannung Ext.Vdd und gibt die Wortleitungsspannung VPP an eine interne Stromversorgungsleitung 138 aus. In der Normalbetriebsart versucht die Spannungsverstärkerschaltung 136, die Wortleitungsspannung VPP anhand des Vergleichs zwischen der Wortleitungsspannung VPP und der Referenzspannung VREFD auf dem Sollpegel zu halten.
Die Referenzspannungen VFREFP0 und VREFP, VREFS0 und VREFS, VREFD0 und VREFD werden in der Normalbetriebsart entsprechend den in Fig. 2 gezeigten Pegeln der Peripherieschaltungsanordnungs-Stromversorgungsspannung VDDP, der Speichermatrix- Stromversorgungsspannung VDDS und der Wortleitungsspannung VPP bestimmt.
Für die Schaltungen 116 und 126 zur Erzeugung der internen Stromversorgungsspannung zur Abwärtsumsetzung der externen Stromversorgungsspannung Ext.Vdd kann ein üblicherweise verwendeter Spannungsabwärtsumsetzer (VDC) angewendet werden.
Ferner enthält die interne Stromversorgungsschaltung 100 eine VCP-Erzeugungsschaltung 140, die die Speichermatrix-Stromversorgungsspannung VDDS empfängt und die Zellenplattenspannung VCP erzeugt, und eine VBL-Erzeugungsschaltung 145, die die Speichermatrix-Stromversorgungsspannung VDDS empfängt und die Bitleitungsspannung VBL erzeugt. Die VCP-Erzeugungsschaltung 140 und die VBL-Erzeugungsschaltung 145, die beispielsweise Spannungsteilerschaltungen mit einer Trimmfunktion sind, empfangen von der internen Stromversorgungsleitung 128 die Speichermatrix-Stromversorgungsspannung VDDS und erzeugen die Zellenplattenspannung VCP bzw. die Bitleitungsspannung VBL.
Ferner enthält die interne Stromversorgungsschaltung 100 eine Substratspannungs-Erzeugungsschaltung 160. Die Substratspannungs-Erzeugungsschaltung 160 empfängt die externe Stromversorgungsspannung Ext.Vdd und erzeugt auf einer internen Stromversorgungsleitung 168 eine negative Substratspannung VBB. Die Substratspannungs-Erzeugungsschaltung 160 ist beispielsweise eine Ladungspumpenschaltung.
Mit einer solchen Konstruktion werden die internen Stromversorgungsspannungen in der Normalbetriebsart auf die in Fig. 2 gezeigten Pegel eingestellt.
Im folgenden wird die Konstruktion des der Minimalleistungsbetriebsart entsprechenden Abschnitts der internen Stromversorgungsschaltung 100 beschrieben.
Die interne Stromversorgungsschaltung 100 enthält ferner einen PMOS-Transistor 210, der in der Minimalleistungsbetriebsart einen Betriebsstrom der Pufferschaltung 112 ausschaltet, einen NMOS-Transistor 212, der in der Minimalleistungsbetriebsart die Referenzspannungsleitung 114 mit der Massespannung Vss verbindet, und einen NMOS-Transistor 214, der in der Minimalleistungsbetriebsart die interne Stromversorgungsleitung 118 mit der externen Stromversorgungsspannung Ext.Vdd verbindet.
Der PMOS-Transistor 210 ist zwischen die externe Stromversorgungsspannung Ext.Vdd und die Pufferschaltung 112 geschaltet, und sein Gate empfängt das Leistungssenkungssignal PCUTe. Der NMOS-Transistor 212 ist zwischen die Referenzspannungsleitung 114 und die Massespannung Vss geschaltet, und sein Gate empfängt das Leistungssenkungssignal PCUTe. Der NMOS-Transistor 214 ist zwischen die externe Stromversorgungsleitung 90, und die interne Stromversorgungsleitung 118 geschaltet und sein Gate empfängt das Leistungssenkungssignal PCUTe.
Es wird angemerkt, daß die MOS-Transistoren in der vorliegenden Ausführungsform typische Beispiele der als Verbindungsschalter verwendeten Feldeffekttransistoren sind.
Ferner enthält die interne Stromversorgungsschaltung 100 einen PMOS-Transistor 220 und die NMOS-Transistoren 222, 224, die für die Schaltungsanordnung in Verbindung mit der Erzeugung der Speichermatrix-Stromversorgungsspannung VDDS vorgesehen sind. Außerdem enthält die interne Stromversorgungsschaltung 100 einen PMOS-Transistor 230 und die NMOS-Transistoren 232, 234, die für die Schaltungsanordnung in Verbindung mit der Erzeugung der Wortleitungsspannung VPP vorgesehen sind.
Die NMOS-Transistoren 222, 232 sind ebenso wie der NMOS-Transistor 212 beschaffen. Die NMOS-Transistoren 224, 234 sind ebenso wie der NMOS-Transistor 214 beschaffen. Die Schwellenspannung der NMOS-Transistoren 214, 224 und 234 entspricht Vtn in Fig. 2. Der NMOS-Transistor 234 kann durch einen PMOS- Transistor ersetzt werden, dessen Gate ein invertiertes Leistungssenkungssignal /PCUTe empfängt. In diesem Fall kann die Wortleitungsspannung VPP in der Minimalleistungsbetriebsart auf Ext.Vdd eingestellt werden.
Mit dieser Konstruktion können die Peripherieschaltungsanordnungs-Stromversorgungsspannung VDDP, die Speichermatrix- Stromversorgungsspannung VDDS und die Wortleitungsspannung VPP in der Minimalleistungsbetriebsart auf "Ext.Vdd - Vtn" eingestellt werden, wobei die Operationen der Schaltungen 116, 126 zur Erzeugung der internen Stromversorgungsspannung und der Spannungsverstärkerschaltung 136 unterbrochen werden. Entsprechend brauchen die jeweils an die Schaltungen 116, 126 zur Erzeugung der internen Stromversorgungsspannung und an die Spannungsverstärkerschaltung 136 anzulegenden Referenzspannungen VREFP, VREFS, VREFD in der Minimalleistungsbetriebsart nicht erzeugt zu werden. Somit sind die Referenzspannungen VREFP, VREFS und VREFD in der Minimalleistungsbetriebsart durch die Transistoren 212, 222 bzw. 232 auf die Massespannung Vss festgesetzt.
Dadurch entfällt die Notwendigkeit zum Betreiben der Referenzspannungs-Erzeugungsschaltungen 110, 120, 130 und der Pufferschaltungen 112, 122, 132 der vorausgehenden Stufe, wodurch der Leistungsverbrauch in dieser Schaltungsgruppe verringert werden kann.
Außerdem enthält die interne Stromversorgungsschaltung 100 einen NMOS-Transistor 200, der in der Minimalleistungsbetriebsart die Konstantstrom-Erzeugungsschaltung 102 von der Massespannung Vss trennt, und einen PMOS-Transistor 202, der in der Minimalleistungsbetriebsart die Konstantstrom-Versorgungsleitung 106 mit der externen Stromversorgungsleitung Ext.Vdd verbindet.
Der NMOS-Transistor 200 ist zwischen die Konstantstrom-Erzeugungsschaltung 102 und die Massespannung Vss geschaltet, und sein Gate empfängt das Leistungssenkungssignal PCUTe. Der PMOS-Transistor 202 ist zwischen die externe Stromversorgungsspannung Ext.Vdd und die Konstantstrom-Versorgungsleitung 106 geschaltet, und sein Gate empfängt das invertierte Leistungssenkungssignal /PCUTe.
Im Ergebnis ist in der Minimalleistungsbetriebsart die Zufuhr des konstanten Stroms ICONST von der Konstantstrom-Erzeugungsschaltung 102 unterbrochen, was zur Verringerung des Leistungsverbrauchs führt. Die Konstantstrom-Versorgungsleitung 106 ist durch den Transistor 202 auf die externe Stromversorgungsspannung Ext.Vdd festgesetzt.
Da die Referenzspannungs-Erzeugungsschaltungen 110, 120, 130aus Fig. 6 die gleiche Konstruktion besitzen, wird in Verbindung mit Fig. 7 beispielhaft die Konstruktion der Referenzspannungs-Erzeugungsschaltung 110 beschrieben.
Wie in Fig. 7 gezeigt ist, enthält die Referenzspannungs-Erzeugungsschaltung 110 einen Widerstand 250 und die zwischen der externen Stromversorgungsspannung Ext.Vdd und einem Knoten N0 in Serie geschalteten PMOS-Transistoren 251, 252. Die Referenzspannung VREFP0 wird an dem Knoten N0 erzeugt. Die Referenzspannung VREFP0 wird an die Pufferschaltung 112 übertragen.
Das Gate des PMOS-Transistors 251 ist an die Konstantstrom- Versorgungsleitung 106 angeschlossen. Das Leistungssenkungssignal PCUTe wird an das Gate des PMOS-Transistors 252 angelegt.
Ferner enthält die Referenzspannungs-Erzeugungsschaltung 110 N PMOS-Transistoren 253 (wobei N eine natürliche Zahl ist), die zwischen dem Knoten N0 und der Massespannung Vss in Serie geschaltet sind. Die Gates der N PMOS-Transistoren 253 sind jeweils an die Massespannung Vss angeschlossen. Somit wirkt jeder der N PMOS-Transistoren 253 als resistives Element.
Bei einer solchen Konstruktion erzeugt die Referenzspannungs- Erzeugungsschaltung 110 unter Verwendung eines zwischen der externen Stromversorgungsspannung Ext.Vdd und der Massespannung Vss erzeugten Betriebsstroms in der Normalbetriebsart, in der das Leistungssenkungssignal PCUTe in einen inaktiven Zustand (L-Pegel) versetzt ist, die Referenzspannung VREFP0. Durch geeignetes Einstellen des elektrischen Widerstandswerts zwischen dem Knoten N0 und der Massespannung Vss kann eine gewünschte Referenzspannung VREFP0 erhalten werden.
Wie in Fig. 7 gezeigt ist, ist parallel zu dem jeweiligen PMOS-Transistor 253 ein Umgehungs-Sicherungselement 255 vorgesehen. Dies ermöglicht die Feineinstellung des elektrischen Widerstandswerts zwischen dem Knoten N0 und der Massespannung Vss durch Durchschmelzen der Sicherung.
In der Minimalleistungsbetriebsart, in der das Leistungssenkungssignal PCUTe in einen aktiven Zustand (H-Pegel) versetzt ist, ist der PMOS-Transistor 252 ausgeschaltet. Somit ist ein Durchgangsstrom zwischen der externen Stromversorgungsspannung Ext.Vdd und der Massespannung Vss, d. h. ein Betriebsstrom der Referenzspannungs-Erzeugungsschaltung 110, ausgeschaltet.
In der Minimalleistungsbetriebsart wird die Referenzspannung VREFP0 nicht benötigt, so daß ihre Erzeugung durch Ausschalten des Betriebsstroms unterbrochen ist, so daß der Leistungsverbrauch der Referenzspannungs-Erzeugungsschaltung 110 verringert werden kann.
Da die Pufferschaltungen 112, 122 und 132 in Fig. 6 die gleiche Konstruktion haben, wird in Verbindung mit Fig. 8 beispielhaft die Konstruktion der Pufferschaltung 112 beschrieben.
Wie in Fig. 8 gezeigt ist, enthält die Pufferschaltung 112 einen zwischen die Knoten N1 und N2 geschalteten PMOS-Transistor 260, einen zwischen die Knoten N1 und N3 geschalteten PMOS-Transistor 262, einen zwischen die Knoten N2 und N4 geschalteten NMOS-Transistor 264 und einen zwischen die Knoten N3 und N4 geschalteten NMOS-Transistor 266. Der Knoten N1 ist über den PMOS-Transistor 210 an die externe Stromversorgungsspannung Ext.Vdd angeschlossen.
Die Gates der PMOS-Transistoren 260 und 2262 sind jeweils an den Knoten N2 angeschlossen. Die Referenzspannung VREFP0 von der Referenzspannungs-Erzeugungsschaltung 110 wird an das Gate des NMOS-Transistors 264 angelegt. Der Knoten N3 und das Gate des Transistors 266 sind an die Referenzspannungsleitung 114 angeschlossen, die die Referenzspannung VREFP sendet.
Ferner enthält die Pufferschaltung 112 einen zwischen den Knoten N4 und die Massespannung Vss geschalteten NMOS-Transistor 267. An das Gate des NMOS-Transistors 267 wird eine Steuerspannung φ1 angelegt.
Bei einer solchen Konstruktion wird der Pufferschaltung 112 in der Normalbetriebsart, in der der Transistor 210 eingeschaltet ist, ein Betriebsstrom gemäß der Steuerspannung φ1 zugeführt. Die Pufferschaltung 112 stellt mit der Reaktionsgeschwindigkeit gemäß dem Betriebsstrombetrag die an die Schaltung 116 zur Erzeugung der internen Stromversorgungsspannung zu übertragende Referenzspannung VREFP auf den gleichen Pegel wie die Referenzspannung VREFP0 von der Referenzspannungs-Erzeugungsschaltung 110 ein. Das Übertragen der Referenzspannung über die Pufferschaltung 112 kann verhindern, daß die Referenzspannung VREFP wegen Rauschen oder dergleichen schwankt.
In der Minimalleistungsbetriebsart ist der Transistor 210 als Reaktion auf die Aktivierung (H-Pegel) des Leistungssenkungssignals PCUTe ausgeschaltet, wobei ein Betriebsstrom der Pufferschaltung 112 ausgeschaltet ist. Da die Referenzspannung VREFP in der Minimalleistungsbetriebsart nicht erforderlich ist, wird ihre Erzeugung somit unterbrochen, so daß der Leistungsverbrauch in der Pufferschaltung 112 verringert werden kann.
Unter Rückbezug auf Fig. 6 enthält die interne Stromversorgungsschaltung 100 ferner einen PMOS-Transistor 240, der die Substratspannungs-Erzeugungsschaltung 160 in der Minimalleistungsbetriebsart von der externen Stromversorgungsspannung Ext.Vdd trennt, und einen PMOS-Transistor 244, der die interne Stromversorgungsleitung 168 mit der Massespannung Vss verbindet. Das Leistungssenkungssignal PCUTe wird an das Gate des PMOS-Transistors 240 angelegt. Das invertierte Leistungssenkungssignal /PCUTe wird an das Gate des PMOS-Transistor 244 angelegt.
Entsprechend ist in der Minimalleistungsbetriebsart der PMOS- Transistor 240 ausgeschaltet, während der PMOS-Transistor 244 eingeschaltet ist. Im Ergebnis ist die Substratspannung VBB, wie in Fig. 2 gezeigt ist, auf die Massespannung Vss eingestellt. Da die Substratspannungs-Erzeugungsschaltung 160 in der Minimalleistungsbetriebsart nicht betätigt zu werden braucht, ist ein Betriebsstrom der Substratspannungs-Erzeugungsschaltung 160 als Reaktion auf das Ausschalten des PMOS- Transistors 240 ausgeschaltet, so daß der Leistungsverbrauch in der Substratspannungs-Erzeugungsschaltung 160 verringert werden kann.
Ferner enthält die interne Stromversorgungsschaltung 100 eine Schaltung 270 zur Erzeugung der Referenzspannung für das externe Eingangssignal, die eine Referenzspannung für das externe Eingangssignal VREFI erzeugt. Die Referenzspannung für das externe Eingangssignal VREFI wird an die Eingangsschaltung 50 der ersten Stufe übertragen und zur Erkennung des Pegels (H-Pegel oder L-Pegel) des Eingangssignals verwendet.
Wie in Fig. 9 gezeigt ist, enthält die Schaltung 270 zur Erzeugung einer Referenzspannung für das externe Eingangssignal einen Widerstand 271 und die zwischen der externen Stromversorgungsspannung Ext.Vdd und einem Knoten N5 in Serie geschalteten PMOS-Transistoren 272, 273. Die Referenzspannung für das externe Eingangssignal VREFI wird am Knoten N5 erzeugt.
Ferner enthält die Schaltung 270 zur Erzeugung einer Referenzspannung für das externe Eingangssignal M PMOS-Transistoren 274 (wobei M eine natürliche Zahl ist), die zwischen dem Knoten N5 und der Massespannung Vss in Serie geschaltet sind. Die Gates der M PMOS-Transistoren 274 sind jeweils an die Massespannung Vss angeschlossen. Somit wirkt jeder der M Transistoren 274 als resistives Element.
Entweder die Referenzspannung VREFS oder die Referenzspannung VREFP wird wahlweise an das Gate des PMOS-Transistors 272 angelegt. Das Leistungssenkungssignal PCUTe wird an das Gate des PMOS-Transistors 272 angelegt.
Mit dieser Konstruktion kann der Pegel der Referenzspannung für das externe Eingangssignal VREFI in die Normalbetriebsart umgeschaltet werden. Falls an das Gate des PMOS-Transistors 272 beispielsweise die Referenzspannung VREFP (2,5 V) angelegt wird, wird die Referenzspannung für das externe Eingangssignal VREFI auf 1,4 V eingestellt. Falls an das Gate des PMOS-Transistors 272 die Referenzspannung VREFS (2,0 V) angelegt wird, wird das Referenzsignal für das externe Eingangssignal VREFI auf 0,9 V eingestellt. Somit kann der Pegel der Referenzspannung für das externe Eingangssignal VREFI für die Eingangssignale mit verschiedenen E/A-Signalpegeln umgeschaltet werden.
Wie in Fig. 9 gezeigt ist, ist parallel zu dem jeweiligen PMOS-Transistor 274 ein Umgehungssicherungselement 275 vorgesehen. Dies ermöglicht eine Feineinstellung des Pegels der Referenzspannung für das externe Eingangssignal VREFI durch Durchschmelzen der Sicherung.
In der Minimalleistungsbetriebsart wird kein externes Eingangssignal angelegt, so daß die Referenzspannung für das externe Eingangssignal VREEI nicht erforderlich ist. Entsprechend ist der PMOS-Transistor 273 in der Minimalleistungsbetriebsart als Reaktion auf die Aktivierung (H-Pegel) des Leistungssenkungssignals PCUTe ausgeschaltet, so daß der Betriebsstrom ausgeschaltet ist, wodurch der Leistungsverbrauch in der Schaltung 270 zur Erzeugung der Referenzspannung für das externe Eingangssignal verringert werden kann.
Wie oben beschrieben worden ist, kann der Leistungsverbrauch in der internen Stromversorgungsschaltung 100 in der Minimalleistungsbetriebsart erheblich verringert werden.
Das Leistungssenkungssignal PCUTe wird an die Gates der NMOS- Transistoren 214, 224, 234 und dergleichen angelegt, um die externe Stromversorgungsspannung Ext.Vdd abzuschalten. Somit müssen der L-Pegel und der H-Pegel des Leistungssenkungssignals PCUTe auf die Massespannung Vss bzw. auf die externe Stromversorgungsspannung Ext.Vdd eingestellt werden.
Im folgenden wird die Konstruktion zur problemlosen Wiederherstellung aus der Minimalleistungsbetriebsart beschrieben.
Wie zuvor beschrieben wurde, wird die Wiederherstellung der Normalbetriebsart aus der Minimalleistungsbetriebsart als Reaktion auf das externe T raktfreigabesignal EXTCKE durchgeführt. In der Halbleiterspeichervorrichtung 1000 wird diese Wiederherstellung der Betriebsart anhand eines durch Puffern des externen Taktfreigabesignals EXTCKE erzeugten internen Taktfreigabesignals INTCKE gesteuert. Entsprechend muß das interne Taktfreigabesignal INTCKE in der Weise erzeugt werden, daß es den Pegelübergang des externen Taktfreigabesignals EXTCKE selbst dann genau widerspiegelt, wenn die Peripherieschaltungsanordnungs-Stromversorgungsspannung VDDP in der Minimalleistungsbetriebsart auf "Ext.Vdd - Vtn" eingestellt ist.
In der Eingangsschaltung 50 der ersten Stufe ist beispielsweise eine Schaltung 280 zur Erzeugung eines internen Taktfreigabesignals aus Fig. 10 vorgesehen.
Wie in Fig. 10 gezeigt ist, enthält die Schaltung 280 zur Erzeugung eines internen Taktfreigabesignals ein Logikgatter 281, das mit der externen Stromversorgungsspannung Ext.Vdd angesteuert wird, und die Logikgatter 282 bis 285, die mit der Peripherieschaltungsanordnungs-Stromversorgungsspannung VDDP angesteuert werden.
Das Logikgatter 281 gibt das Ergebnis der NAND-Operation des externen Taktfreigabesignals EXTCKE und des Leistungssenkungssignals PCUTe aus. Das Logikgatter 282 gibt das Ergebnis der NAND-Operation des externen Taktfreigabesignals EXTCKE und des invertierten Leistungssenkungssignals aus.
Somit arbeitet das Logikgatter 281 in der Minimalleistungsbetriebsart, in der das Leistungssenkungssignal PCUTe auf den H-Pegel eingestellt ist, als Puffer des externen Taktfreigabesignals EXTCKE. In der Normalbetriebsart, in der das Leistungssenkungssignal PCUTe auf den L-Pegel eingestellt ist, arbeitet das Logikgatter 282 als Puffer, der das externe Taktfreigabesignal EXTCKE empfängt.
Die Logikgatter (Inverter) 283, 284 invertieren die Ausgangssignale der Logikgatter 281 bzw. 282. Das Logikgatter 285 gibt das Ergebnis der ODER-Operation der Ausgangssignale der Inverter 283 bzw. 284 als das interne Taktfreigabesignal INTCKE aus.
Somit erzeugt der mit der Peripherieschaltungsanordnungs- Stromversorgungsspannung VDDP angesteuerte Puffer (das Logikgatter 282) in der Normalbetriebsart das interne Taktfreigabesignal INTCKE. In der Minimalleistungsbetriebsart erzeugt der mit der externen Stromversorgungsspannung Ext.Vdd angesteuerte Puffer (das Logikgatter 281) das interne Taktfreigabesignal INTCKE.
Im Ergebnis kann das interne Taktfreigabesignal INTCKE sowohl in der Normalbetriebsart als auch in der Minimalleistungsbetriebsart in der Weise erzeugt werden, daß es den Pegelübergang des externen Taktfreigabesignals EXTCKE genau widerspiegelt.
Das interne Taktfreigabesignal INTCKE wird an eine in dem Peripherieschaltungsanordnungs-Steuerabschnitt 60 enthaltene Leistungssenkungssignal-Erzeugungsschaltung 300 gesendet.
Die Leistungssenkungssignal-Erzeugungsschaltung 300 enthält einen Inverter 302, ein Flipflop 304 und eine Pegelumsetzerschaltung 306. Der Inverter 302 und das Flipflop 304 werden mit der Peripherieschaltungsanordnungs-Stromversorgungsspannung VDDP angesteuert.
Der Inverter 302 invertiert das interne Taktfreigabesignal INTCKE zur Ausgabe. Das Ausgangssignal des Inverters 302 wird als Rücksetz-Eingangssignal an das Flipflop 304 angelegt. An den Setzeingang des Flipflops 304 wird ein Steuersignal /DPD angelegt. Das Steuersignal /DPD ist ein Signal, das auf den L-Pegel eingestellt wird, wenn die Bedingungen für den Eintritt in die Minimalleistungsbetriebsart erfüllt sind. Beispielsweise wird das Steuersignal /DPD gemäß dem Eintrittsverfahren aus Fig. 4 als Reaktion auf die Deaktivierung des Steuersignals S0D auf den L-Pegel aktiviert. Entsprechend dem Eintrittverfahren aus Fig. 5 wird das Steuersignal /DPD als Reaktion auf den Minimalleistungsbetriebsart-Eintrittsbefehl DPE auf den L-Pegel aktiviert.
Entsprechend wird das Ausgangssignal des Flipflops 304 als Reaktion auf die Aktivierung des Steuersignals /DPD auf den L-Pegel auf den H-Pegel gesetzt, während es als Reaktion auf den Übergang des internen Taktfreigabesignals INTCKE auf den H-Pegel auf den L-Pegel zurückgesetzt wird.
Die Pegelumsetzerschaltung 306 setzt den Pegel des Ausgangssignals des Flipflops 304 auf die Amplitude in dem Bereich von der Massespannung Vss bis zu der externen Stromversorgungsspannung Ext.Vdd um und erzeugt so das Leistungssenkungssignal PCUTe.
Somit kann das Leistungssenkungssignal PCUTe gemäß den Betriebsart-Eintrittsverfahren der Fig. 4 und 5 eingestellt werden. Außerdem kann die Wiederherstellung der Normalbetriebsart aus der Minimalleistungsbetriebsart zuverlässig durchgeführt werden.
Bei der Wiederherstellung der Normalbetriebsart aus der Minimalleistungsbetriebsart müssen die Schaltungen 116, 126 zur Erzeugung der internen Stromversorgungsspannung und die Spannungsverstärkerschaltung 136 in der internen Stromversorgungsschaltung schnell betätigt werden, um die internen Stromversorgungsspannungen wieder umzuschalten. Entsprechend müssen die Referenzspannungen VREFP, VREFS, VREFD, die in der Minimalleistungsbetriebsart auf die Massespannung Vss festgesetzt sind, schnell auf einen vorgeschriebenen Pegel wiederhergestellt werden. Insbesondere muß die Referenzspannung VREFD für die Wortleitungsspannung VPP, d. h. für die verstärkte externe Stromversorgungsspannung Ext.Vdd, schnell erzeugt werden.
Im folgenden wird die Konstruktion der Pufferschaltung beschrieben, die gut auf die Wiederherstellung der Normalbetriebsart anspricht. Fig. 11 zeigt beispielhaft die Konstruktion der der Wortleitungsspannung VPP entsprechenden Pufferschaltung 132.
Wie in Fig. 11 gezeigt ist, enthält die Pufferschaltung 132 die PMOS-Transistoren 260, 262 und die NMOS-Transistoren 264, 266, 267, die auf die gleiche Weise wie in der in Fig. 8 gezeigten Pufferschaltung angeordnet sind. Allerdings unterscheidet sich die Pufferschaltung 132 von der in Fig. 8 gezeigten Pufferschaltung dadurch, daß die Pufferschaltung 132 außerdem einen zu dem NMOS-Transistor 267 parallelgeschalteten NMOS-Transistor 268 enthält.
Der NMOS-Transistor 268 ist zwischen einen Knoten N4 und die Massespannung Vss geschaltet und wird als Reaktion auf die Aktivierung (L-Pegel) eines Einschalt-Rücksetzsignals /PORr eingeschaltet.
Das Einschalt-Rücksetzsignal /PORr wird normalerweise während einer festen Zeitperiode beim Start aktiviert. In der vorliegenden Ausführungsform wird das Einschalt-Rücksetzsignal /PORr auch beim Wiederherstellen der Normalbetriebsart aus der Minimalleistungsbetriebsart während einer vorgegebenen Zeitperiode auf den L-Pegel aktiviert.
Somit wird der Pufferschaltung 132 aus Fig. 11 im Vergleich zu der Pufferschaltung mit der Konstruktion aus Fig. 8 in der Aktiv-Periode des Einschalt-Rücksetzsignals /PORr ein erhöhter Betriebsstrom zugeführt, wodurch die Referenzspannung VREFD bei der Wiederherstellung der Normalbetriebsart schnell von der Massespannung Vss steigen kann.
Wie in Fig. 12 gezeigt ist, enthält eine Schaltung 310 zur Erzeugung des Einschalt-Rücksetzsignals einen zwischen die externe Stromversorgungsspannung Ext.Vdd und einen Knoten N6 geschalteten PMOS-Transistor 311, einen zwischen die Knoten N6 und N7 geschalteten PMOS-Transistor 312, einen zwischen den Knoten N7 und die Massespannung Vss geschalteten NMOS- Transistor 313 und einen Inverter 315, der den Spannungspegel am Knoten N7 invertiert und das Einschalt-Rücksetzsignal /PORr erzeugt.
An das Gate des PMOS-Transistors 311 wird ein invertiertes Leistungssenkungssignal /PCUTe angelegt. An den Knoten N6 wird die Referenzspannung VREFDO von der Referenzspannungs- Erzeugungsschaltung 130 angelegt. Die Gates des PMOS-Transistors 312 und des NMOS-Transistors 313 sind jeweils an die Referenzspannungsleitung 114 angeschlossen und bilden einen Inverter.
In der Minimalleistungsbetriebsart ist der PMOS-Transistor 311 eingeschaltet und die Referenzspannung VREFD auf die Massespannung Vss festgesetzt. Im Ergebnis ist der PMOS-Transistor 312 eingeschaltet und der NMOS-Transistor 313 ausgeschaltet. Somit ist das Einschalt-Rücksetzsignal /PORr in Vorbereitung auf die Wiederherstellung der Normalbetriebsart auf den L-Pegel aktiviert.
Wenn die Betriebsart aus der Minimalleistungsbetriebsart in die Normalbetriebsart umgeschaltet wird, beginnen die Referenzspannungen VREFD0 und VREFD von der Referenzspannungs- Erzeugungsschaltung 130 auf einen Wert überzugehen, der dem Sollwert der Wortleitungsspannung VPP in der Normalbetriebsart entspricht. Der NMOS-Transistor 313 wird während einer vorgeschriebenen Zeitperiode, bis die Referenzspannung VREFD größer als ein der Schwellenspannung des NMOS-Transistors 313 entsprechender vorgeschriebener Wert ist, im ausgeschalteten Zustand gehalten. Somit wird das Einschalt-Rücksetzsignal /PORr während dieser Zeitperiode ebenfalls aktiv (L-Pegel) gehalten.
Wenn die Referenzspannung VREFD größer als der vorgeschriebene Wert ist, wird der NMOS-Transistor 313 eingeschaltet, wobei das Einschalt-Rücksetzsignal /PORr auf den H-Pegel deaktiviert wird.
Somit wird bei der Wiederherstellung der Normalbetriebsart als Reaktion auf das Einschalten des PMOS-Transistors 210 ein Betriebsstrompfad der Pufferschaltung 132 sichergestellt, wodurch über die beiden NMOS-Transistoren 267 und 268 der Betriebsstrom der Pufferschaltung 132 zugeführt werden kann. Im Ergebnis steigt die Referenzspannung VREFP bei der Wiederherstellung der Normalbetriebsart aus der Minimalleistungsbetriebsart schneller von der Massespannung Vss an, so daß die Wortleitungsspannung VPP schnell wiederhergestellt werden kann.
Es wird angemerkt, daß die in Fig. 11 gezeigte Konstruktion der Pufferschaltung auf die jeweiligen Pufferschaltungen 112 und 122 für die Peripherieschaltungsanordnungs-Stromversorgungsspannung VDDP und auf die in Fig. 6 gezeigte Speichermatrix-Stromversorgungsspannung VDDS anwendbar ist. In diesem Fall können die Pufferschaltungen 112, 122 und 132 die in Fig. 12 gezeigte Schaltung zur Erzeugung des Einschalt-Rücksetzsignals gemeinsam nutzen.

Zweite Ausführungsform

In der zweiten Ausführungsform wird die Konstruktion der internen Stromversorgungsschaltung zum Aufrechterhalten einer gleichförmigen Steuerreaktion der internen Stromversorgungsspannungen für verschiedene Pegel der externen Stromversorgungsspannung beschrieben.
Zunächst werden in Verbindung mit Fig. 13 die unterschiedlichen Pegel der internen Stromversorgungsspannungen je nach den Pegeln der externen Stromversorgungsspannung beschrieben.
Wie in Fig. 13 gezeigt ist, werden in der zweiten Ausführungsform beispielhaft zwei Typen externer Stromversorgungsspannungen, d. h. eine 2,5 V-Stromversorgungsspannung und eine 2,7 V-Stromversorgungsspannung, angelegt.
Falls die externe 2,7 V-Stromversorgungsspannung angelegt wird, werden die Speichermatrix-Stromversorgungsspannung VDDS und die Peripherieschaltungsanordnungs-Stromversorgungsspannung VDDP durch Abwärtsumsetzen der externen Stromversorgungsspannung Ext.Vdd (2,7 V) auf 2,0 V bzw. 2,5 V eingestellt. Die Wortleitungsspannung VPP wird durch Verstärken der externen Stromversorgungsspannung Ext.Vdd (2,7 V) auf 3,7 V eingestellt. Die Substratspannung VBB wird auf eine negative Spannung von -1 V eingestellt.
Falls die externe 2,5 V-Stromversorgungsspannung angelegt wird, werden die Speichermatrix-Stromversorgungsspannung VDDS, die Wortleitungsspannung VPP und die Substratspannung VBB wie im Fall der externen 2,7 V-Stromversorgungsspannung jeweils auf 2,0 V, 3,7 V und -1 V eingestellt.
Im Fall der niedrigeren externen Stromversorgungsspannung Ext.Vdd, d. h. der externen 2,5 V-Stromversorgungsspannung, kann die Verschlechterung der Ansteuerfähigkeit eines Treibers die Steuerreaktion der internen Stromversorgungsspannungen behindern. Somit wird in der Schaltungsanordnung zur Erzeugung der Speichermatrix-Stromversorgungsspannung die Reaktionsgeschwindigkeit eines Komparators und eines Treibers erhöht. Aus dem gleichen Grund muß in der Schaltungsanordnung in Verbindung mit der Erzeugung der Wortleitungsspannung VPP beispielsweise durch Erhöhen der Größe eines Pumpkondensators die Verstärkungsgeschwindigkeit erhöht werden.
Falls die externe 2,5 V-Stromversorgungsspannung angelegt wird, kann die externe Stromversorgungsspannung Ext.Vdd direkt als die Peripherieschaltungsanordnungs-Stromversorgungsspannung VDDP (2,5 V) verwendet werden. Im folgenden wird dies gelegentlich als "Betriebsart mit Direktverbindung der externen Stromversorgungsspannung" bezeichnet. In der Betriebsart mit Direktverbindung der externen Stromversorgungsspannung ist die interne Stromversorgungsleitung 118, die die Peripherieschaltungsanordnungs-Stromversorgungsspannung VDDP zuführt, direkt mit der externen Stromversorgungsleitung verbunden, wobei die Größe ihres Treibers erhöht ist, um die Stromzuführungsfähigkeit zu verbessern.
Im folgenden wird die Konstruktion der Schaltungsanordnung in Verbindung mit der Erzeugung der Peripherieschaltungsanordnungs-Stromversorgungsspannung VDDP gemäß der zweiten Ausführungsform beschrieben. In der Schaltungsanordnung in Verbindung mit der Erzeugung der Peripherieschaltungsanordnungs- Stromversorgungsspannung VDDP gemäß der zweiten Ausführungsform sind die Referenzspannungs-Erzeugungsschaltung 110, die Pufferschaltung 112 und die in Fig. 6 gezeigte Schaltung 116 zur Erzeugung der internen Stromversorgungsspannung durch eine Referenzspannungs-Erzeugungsschaltung 410, eine Pufferschaltung 412 und eine Schaltung 416 zur Erzeugung der internen Stromversorgungsspannung ersetzt.
Wie in Fig. 14 gezeigt ist, unterscheidet sich die Referenzspannungs-Erzeugungsschaltung 410 der zweiten Ausführungsform von der in Fig. 7 gezeigten der ersten Ausführungsform dadurch, daß die Referenzspannungs-Erzeugungsschaltung 410 ferner ein Logikgatter 415 enthält.
Das Logikgatter 415 gibt das Ergebnis der ODER-Operation eines Leistungssenkungssignals PCUTe und eines Steuersignals VD1 aus. Das Ausgangssignal des Logikgatters 415 wird an das Gate des PMOS-Transistors 252 angelegt.
Das Steuersignal VD1 wird gemäß dem Pegel der externen Stromversorgungsspannung Ext.Vdd eingestellt. Genauer wird, falls die externe Stromversorgungsspannung entsprechend der Betriebsart mit Direktverbindung der externen Stromversorgungsspannung angelegt wird, d. h. falls in dem Beispiel aus Fig. 13 die externe 2,5 V-Stromversorgungsspannung angelegt wird, das Steuersignal VD1 auf den H-Pegel eingestellt. Wenn die externe 2,5 V-Stromversorgungsspannung angelegt wird, wird die externe Stromversorgungsspannung Ext.Vdd wie oben beschrieben direkt mit der internen Stromversorgungsleitung 118 verbunden, um die Peripherieschaltungsanordnungs-Stromversorgungsspannung VDDP zu erzeugen. Somit braucht keine Referenzspannung VREFP0 erzeugt zu werden.
Falls eine höhere externe Stromversorgungsspannung als die der Betriebsart mit Direktverbindung der externen Stromversorgungsspannung angelegt wird, d. h., falls in dem Beispiel aus Fig. 13 die externe 2,7 V-Stromversorgungsspannung angelegt wird, wird das Steuersignal VD1 auf den L-Pegel eingestellt.
Somit wird der PMOS-Transistor 252 nicht nur in der Minimalleistungsbetriebsart, sondern je nach dem angelegten externen Stromversorgungspegel auch in der Normalbetriebsart ausgeschaltet. Entsprechend wird in der Betriebsart mit Direktverbindung der externen Stromversorgungsspannung, in der die Referenzspannung VREFP0 nicht erzeugt zu werden braucht, ein Betriebsstrom der Referenzspannungserzeugungsschaltung 410 ausgeschaltet, so daß der Leistungsverbrauch verringert werden kann.
Wie in Fig. 15 gezeigt ist, ist die Pufferschaltung 412 der zweiten Ausführungsform ebenso wie die Pufferschaltung 112 aus Fig. 8 konstruiert, wobei sie sich aber durch die Art der Zuführung eines Betriebsstroms unterscheidet.
Das Ausgangssignal des Logikgatters 415 wird an das Gate des zwischen die externe Stromversorgungsspannung Ext.Vdd und die Pufferschaltung 412 geschalteten PMOS-Transistors 210 angelegt. Das Logikgatter 415 ist das gleiche wie das aus Fig. 14. Wie in der Referenzspannungs-Erzeugungsschaltung 410 ist in der Betriebsart mit Direktverbindung der externen Stromversorgungsschaltung, in der die Referenzspannung VREFP nicht erzeugt zu werden braucht, ein Betriebsstrom der Pufferschaltung 412 ausgeschaltet, so daß der Leistungsverbrauch verringert werden kann.
Wie in Fig. 16 gezeigt ist, enthält die Schaltung 416 zur Erzeugung der internen Stromversorgungsspannung der zweiten Ausführungsform einen Komparator 430, einen PMOS-Transistor 432, einen NMOS-Transistor 434, die Logikgatter 436, 437, einen Inverter 438 und einen Abschnitt 440 zum Zuführen des internen Stromversorgungsstroms. Der Abschnitt 440 zum Zuführen des internen Stromversorgungsstroms enthält die Treibertransistoren 442, 445.
Der Komparator 430 verstärkt die Spannungsdifferenz zwischen der Referenzspannung VREFP für die Peripherieschaltungs- Stromversorgungsspannung VDDP und der Peripherieschaltungs- Stromversorgungsspannung VDDP selbst und gibt sie an einen Knoten N8 aus. Genauer wird die Spannung am Knoten N8 auf einen Wert näher am H-Pegel (externe Stromversorgungsspannung Ext.Vdd) eingestellt, wenn VDDP > VREFP ist, während sie auf einen Wert näher am L-Pegel (Massespannung Vss) eingestellt wird, wenn VDDP < VREFP ist.
Der PMOS-Transistor 432 ist zwischen die externe Stromversorgungsspannung Ext.Vdd und den Komparator 430 geschaltet. Der NMOS-Transistor 434 ist zwischen den Knoten N8 und die Massespannung Vss geschaltet.
Das Logikgatter 436 gibt das Ergebnis der ODER-Operation des Steuersignals VD1 und eines Testbetriebsart-Signals TMDV an das Gate des PMOS-Transistors 432 aus. Das Testbetriebsart- Signal TMDV ist auf den H-Pegel aktiviert, wenn im Betriebstest die Schaltungsoperation der Betriebsart mit Direktverbindung der externen Stromversorgungsspannung durchgeführt wird.
Wie das Logikgatter 436 gibt auch das Logikgatter 437 das Ergebnis der ODER-Operation des Steuersignals VD1 und des Testbetriebsart-Signals TMDV aus. Das Ausgangssignal des Logikgatters 437 wird an das Gate des NMOS-Transistors 434 angelegt.
Das Gate des Treibertransistors 442 ist an den Knoten N8 angeschlossen, und der Treibertransistor 442 selbst ist zwischen die externe Stromversorgungsleitung 90 und die interne Stromversorgungsleitung 118 geschaltet. Der Treibertransistor 445 ist zwischen die externe Stromversorgungsleitung 90 und die interne Stromversorgungsleitung 118 geschaltet, so daß er parallel zu dem Treibertransistor 442 liegt. Die Treibertransistoren 442, 445 sind jeweils PMOS-Transistoren. Das durch den Inverter 438 invertierte Ausgangssignal des Logikgatters 437 wird an das Gate des Treibertransistors 445 angelegt.
In dieser Konstruktion ist das Testbetriebsart-Signal TMDV im Normalbetrieb auf den L-Pegel eingestellt. Somit werden die jeweiligen Ausgangssignale der Logikgatter 436, 437 auf den L-Pegel eingestellt, falls in der Betriebsart mit Direktverbindung der Stromversorgungsspannung die externe 2,7 V-Stromversorgungsspannung angelegt wird, die höher als die externe Stromversorgungsspannung ist (falls das Steuersignal VD1 auf dem L-Pegel ist). Entsprechend ist der PMOS-Transistor 432 eingeschaltet, während der NMOS-Transistor 434 ausgeschaltet ist. Außerdem ist der Treibertransistor 445 zwangsläufig ausgeschaltet. Somit führt der Treibertransistor 442 gemäß der Spannung am Knoten N8, d. h. dem Spannungsvergleichsergebnis des Komparators 430, der internen Stromversorgungsleitung 118 einen internen Stromversorgungsstrom von der externen Stromversorgungsleitung 90 zu.
Falls dagegen die der Betriebsart mit Direktverbindung der externen Stromversorgungsspannung entsprechende externe 2,5 V-Stromversorgungsspannung angelegt wird (falls das Steuersignal VD1 auf dem H-Pegel ist), sind die jeweiligen Ausgangssignale der Logikgatter 436, 437 auf den H-Pegel eingestellt. Entsprechend ist der PMOS-Transistor 432 ausgeschaltet, während der NMOS-Transistor 434 eingeschaltet ist.
Im Ergebnis ist ein Betriebsstrom des Komparators 430 ausgeschaltet und der Knoten N8 auf die Massespannung Vss festgesetzt. Die parallelgeschalteten Treibertransistoren 442, 445 sind beide zwangläufig eingeschaltet, so daß sie die externe Stromversorgungsleitung 90 mit der internen Stromversorgungsleitung 118 verbinden, wodurch ein interner Stromversorgungsstrom zugeführt wird.
Somit kann selbst in der Betriebsart mit Direktverbindung der externen Stromversorgungsspannung, in der eine niedrigere externe Stromversorgungsspannung angelegt wird und der Treibertransistor eine verhältnismäßig schlechte Stromzufuhrfähigkeit besitzt, die gesamte Stromzufuhrfähigkeit der Treibertransistoren 442 und 445 sichergestellt werden.
Entsprechend kann die gleiche Steuerreaktion der Peripherieschaltungsanordnungs-Stromversorgungsspannung VDDP sichergestellt werden.
Wenn das Testbetriebsart-Signal TMDV im Betriebstest auf den H-Pegel eingestellt ist, sind die jeweiligen Ausgangssignale der Logikgatter 436, 437 zwangsweise auf den H-Pegel geändert. Somit kann für den Test im Normalbetrieb die gleiche Schaltungsoperation wie in der Betriebsart mit Direktverbindung der externen Stromversorgungsspannung durchgeführt werden.
Wie in Fig. 17 gezeigt ist, enthält eine Schaltung 426 zur Erzeugung der internen Stromversorgungsspannung der zweiten Ausführungsform einen Komparator 450, die NMOS-Transistoren 452, 454, 456, die den Betrag des Betriebsstroms des Komparators 450 steuern, die Logikschaltung 457, ein Transfer-Gatter 459, einen Abschnitt 460 zum Zuführen des internen Stromversorgungsstroms, ein Logikgatter 466, einen Inverter 467 und einen PMOS-Transistor 468. Der Abschnitt 460 zum Zuführen des internen Stromversorgungsstroms enthält die Treibertransistoren 462, 465.
Der Komparator 450 verstärkt die Spannungsdifferenz zwischen der Referenzspannung VREFS für die Speichermatrix-Stromversorgungsspannung VDDS und der Speichermatrix-Stromversorgungsspannung VDDS selbst und gibt sie an einen Knoten N9 aus. Genauer wird die Spannung an dem Knoten N9 für VDDS > VREFS auf einen Wert näher am H-Pegel (externe Stromversorgungsspannung Ext.Vdd) eingestellt, während sie für VDDS < VREFS auf einen Wert näher am L-Pegel (Massespannung Vss) eingestellt wird.
Die NMOS-Transistoren 452, 454, 456 sind zwischen dem Komparator 450 und der Massespannung Vss parallelgeschaltet. Das Ausgangssignal der Logikschaltung 457 wird an das Gate des NMOS-Transistors 452 angelegt. Das Logikgatter 457 enthält ein ODER-Gatter, das das Ergebnis der ODER-Operation des Steuersignals VD1 und des Testbetriebsart-Signals TMDV ausgibt, und ein UND-Gatter, das das Ergebnis der UND-Operation des Ausgangssignals des ODER-Gatters und des invertierten Steuersignals /SREF ausgibt. Das Steuersignal SREF wird bei Ausführung des Selbstauffrischbefehls auf den H-Pegel eingestellt, während es außerhalb der Ausführungsperiode des Selbstauffrischbefehls auf den L-Pegel eingestellt wird.
Mit dieser Konstruktion wird die Gate-Spannung des NMOS-Transistors 452 bei der Ausführung des Selbstauffrischbefehls zwangsweise auf den L-Pegel (Massespannung Vss) eingestellt. Außerhalb der Ausführungsperiode des Selbstauffrischbefehls, wenn das Steuersignal VD1 oder das Testbetriebsart-Signal TMDV auf den H-Pegel eingestellt wird, d. h., wenn entsprechend der Betriebsart mit Direktverbindung der externen Stromversorgungsspannung die externe 2,5 V-Stromversorgungsspannung angelegt wird oder wenn im Betriebstest ein vorgeschriebener Betriebstest bestimmt ist, wird die Gate-Spannung des NMOS-Transistors 452 auf den H-Pegel (externe Stromversorgungsspannung Ext.Vdd) eingestellt.
An das Gate des NMOS-Transistors 454 wird das invertierte Steuersignal /SREF angelegt. Im Ergebnis ist der NMOS-Transistor 454 bei Ausführung des Selbstauffrischbefehls ausgeschaltet, während er außerhalb der Ausführungsperiode des Selbstauffrischbefehls eingeschaltet ist. An das Gate des NMOS-Transistors 456 wird die Steuerspannung φ1 angelegt. Somit führt der NMOS-Transistor 456 dem Komparator 450 fortwährend einen feinen Strom zu.
Entsprechend wird während der Ausführung des Selbstauffrischbefehls ein Betriebsstrom des Komparators 450 lediglich über den NMOS-Transistor 456 zugeführt. Außerhalb der Ausführungsperiode des Selbstauffrischbefehls wird, wenn eine höhere externe Stromversorgungsspannung als in der Betriebsart mit Direktverbindung der externen Stromversorgungsspannung angelegt wird, der Betriebsstrom des Komparators 450 über die NMOS-Transistoren 454 und 456 zugeführt. Der Betriebsstrom des Komparators 450 wird über die NMOS-Transistoren 452, 454 und 456 zugeführt, wenn die der Betriebsart mit Direktverbindung der externen Stromversorgungsspannung entsprechende externe Stromversorgungsspannung angelegt wird.
Bei einer solchen Konstruktion ist die Reaktionsgeschwindigkeit des Komparators 450 in der Betriebsart mit Direktverbindung der externen Stromversorgungsspannung gegenüber dem Fall, in dem eine höhere externe Stromversorgungsspannung als in der Betriebsart mit Direktverbindung der externen Stromversorgungsspannung angelegt wird, verbessert. Außerdem wird während der Ausführung des Selbstauffrischbefehls ein verringerter Betriebsstrom des Komparators 450 zugeführt, so daß der Leistungsverbrauch verringert werden kann. Dies liegt daran, daß der Speichermatrixabschnitt 10 während der Ausführung des Selbstauffrischbefehls einen kleinen Strom verbraucht, so daß die für die Speichermatrix-Stromversorgungsspannung VDDS benötigte Steuerreaktion nicht streng ist.
Die Treibertransistoren 462, 465 sind jeweils PMOS-Transistoren, die zwischen der externen Stromversorgungsleitung 90 und der internen Stromversorgungsleitung 128 parallelgeschaltet sind. Das Gate des Treibertransistors 462 ist an den Knoten N9 angeschlossen. Das Gate des Treibertransistors 465 ist über das Transfer-Gatter 459 an den Knoten N9 angeschlossen. Das Gate des Treibertransistors 465 ist über den PMOS-Transistor 468 ebenfalls an die externe Stromversorgungsspannung Ext.Vdd angeschlossen.
Das Transfer-Gatter 459 wird als Reaktion auf das Ausgangssignal des Logikgatters 466 ein- und ausgeschaltet. Genauer wird das Transfer-Gatter 459 eingeschaltet, falls das Steuersignal VD1 oder das Testbetriebsart-Signal TMDV auf den H- Pegel eingestellt wird. Das Übertragungsgatter 459 wird ausgeschaltet, falls das Steuersignal VD1 und das Testbetriebsart-Signal TMDV beide auf den L-Pegel eingestellt werden.
Der PMOS-Transistor 468 ist zwischen die externe Stromversorgungsspannung Ext.Vdd und das Gate des Treibertransistors 465 geschaltet, und sein Gate empfängt das Ausgangssignal des Logikgatters 466.
Somit wird der PMOS-Transistor 468 eingeschaltet und das Transfer-Gatter 459 ausgeschaltet, falls eine höhere externe Stromversorgungsspannung als in der Betriebsart mit Direktverbindung der externen Stromversorgungsspannung angelegt wird. Entsprechend wird der Treibertransistor 465 zwangsweise ausgeschaltet, wodurch der internen Stromversorgungsleitung 128 über den Treibertransistor 462 gemäß der Spannung am Knoten N9 von der externen Stromversorgungsleitung 90 ein interner Stromversorgungsstrom zugeführt wird.
Im Gegensatz dazu ist in der Betriebsart mit Direktverbindung der externen Stromversorgungsspannung das Transfer-Gatter 459 eingeschaltet, während der PMOS-Transistor 468 ausgeschaltet ist. Im Ergebnis ist der Knoten N9 mit den jeweiligen Gattern der Treibertransistoren 462 und 465 verbunden, wodurch über die parallelgeschalteten Treibertransistoren 462 und 465 mit der gleichen Stromzufuhrfähigkeit unabhängig vom Pegel der externen Stromversorgungsspannung ein interner Stromversorgungsstrom zugeführt werden kann. Entsprechend kann die Steuerreaktion der Speichermatrix-Stromversorgungsspannung VDDS selbst in der Betriebsart mit Direktverbindung der externen Stromversorgungsspannung, in der der Treibertransistor eine verhältnismäßig schlechte Stromansteuerfähigkeit besitzt, aufrechterhalten werden.
Im Betriebstest können die jeweiligen Ausgangssignale der Logikgatter 457 und 466 durch Einstellen des Testbetriebsart- Signals TMDV auf den H-Pegel ebenfalls auf den H-Pegel eingestellt werden. Somit kann in der Betriebsart mit Direktverbindung der externen Stromversorgungsspannung die Schaltungsoperation für den Test durchgeführt werden.
In der zweiten Ausführungsform ist die Spannungsverstärkerschaltung 136 aus Fig. 6 durch eine Spannungsverstärkerschaltung 470 ersetzt.
Wie in Fig. 18 gezeigt ist, enthält die Spannungsverstärkerschaltung 136 der zweiten Ausführungsform einen Notfall-Erfassungsabschnitt 500, einen Aktiv-Erfassungsabschnitt 510, einen Standby-Erfassungsabschnitt 520, eine Aktiv-Erfassungsabschnitts-Steuerschaltung 530, eine Verstärkereinheits-Steuerschaltung 545, eine Aktiv-Verstärkereinheit 550 und eine Standby-Verstärkereinheit 570.
Der Notfall-Erfassungsabschnitt 500 aktiviert ein Erfassungssignal LOWE auf den H-Pegel, wenn die Wortleitungsspannung VPP während des Betriebs tiefer als die entsprechende Referenzspannung VREFD wird. Der Aktiv-Erfassungsabschnitt 510 und der Standby-Erfassungsabschnitt 520 arbeiten auf die gleiche Weise wie der Notfall-Erfassungsabschnitt 500. Genauer aktiviert der Aktiv-Erfassungsabschnitt 510 ein Erfassungssignal LOWN auf den H-Pegel, wenn die Wortleitungsspannung VPP während der Aktiv-Periode tiefer als die entsprechende Referenzspannung VREFD wird. Der Standby-Erfassungsabschnitt 520 aktiviert ein Erfassungssignal LOWS auf den H- Pegel, wenn die Wortleitungsspannung VPP während der Standby- Periode tiefer als die entsprechende Referenzspannung VREFD wird.
Der Standby-Erfassungsabschnitt 520 arbeitet sowohl in einer Aktiv-Periode als auch in einer Standby-Periode fortwährend. Der Notfall-Erfassungsabschnitt 500 arbeitet als Reaktion auf die Aktivierung des Erfassungssignals LOWS des Standby-Erfassungsabschnitts 520 außerhalb der Ausführungsperiode des Selbstauffrischbefehls. Der Aktiv-Erfassungsabschnitt 510 arbeitet als Reaktion auf die Aktivierung (d. h. Aktiv-Periode) eines Erfassungsabschnitts-Aktivierungssignals ACTe.
In der H-Pegel-Zeitperiode des internen Taktfreigabesignals INTCKE oder in der Ausführungsperiode des Selbstauffrischbefehls stellt die Aktiv-Erfassungsabschnitt-Steuerschaltung 530 als Reaktion auf die Aktiv-Periode (H-Pegel) eines Steuersignals ACTOR oder des Erfassungssignals LOWN das Erfassungsabschnitt-Aktivierungssignal ACTe auf den aktiven Zustand (H-Pegel) ein.
Die Verstärkereinheits-Steuerschaltung 545 erzeugt anhand der Erfassungssignale LOWE und LOWN von dem Notfall-Erfassungsabschnitt 500 und von dem Aktiv-Erfassungsabschnitt 510 und des Steuersignals ACTOR ein Freigabesignal /PMe zum Betrieb der Aktiv-Verstärkereinheit 550. Die Aktiv-Verstärkereinheit 550 arbeitet in der Aktiv-Periode des Freigabesignals /PMe.
Die Verstärkereinheits-Steuerschaltung 545 aktiviert in der Aktiv-Periode des Erfassungssignals LOWE das Freigabesignal /PMe. Wenn das Erfassungssignal LOWN auf den H-Pegel aktiviert ist, aktiviert die Verstärkereinheits-Steuerschaltung 545 das Freigabesignal /PMe, wenn das Steuersignal ACTOR oder das Erfassungssignal LOWE auf den H-Pegel aktiviert worden ist. In diesem Fall wird das auf diese Weise aktivierte Freigabesignal /PMe im aktiven Zustand gehalten, bis das Erfassungssignal LOWN deaktiviert wird (L-Pegel).
Die Aktiv-Verstärkereinheit 550 enthält einen Ringoszillator 555, eine Frequenzteilerschaltung 560 und die Pumpschaltungen 600a, 600b. Die Pumpschaltungen 600a und 600b sind parallelgeschaltet.
Der Ringoszillator 555 erzeugt als Reaktion auf die Aktivierung des Freigabesignals /PMe ein Schwingungssignal PCLK0. Die Frequenzteilerschaltung 560 teilt das Schwingungssignal PCLK0 und erzeugt einen Pumptakt PCLK mit einer Periode Tc2.
Die Pumpschaltungen 600a, 600b verstärken durch die Ladungspumpoperation als Reaktion auf den Pumptakt PCLK die externe Stromversorgungsspannung Ext.Vdd und geben auf der internen Stromversorgungsleitung 138 die Wortleitungsspannung VPP aus.
Die Standby-Verstärkereinheit 570 enthält einen Ringoszillator 575 und eine Pumpschaltung 610. Der Ringoszillator 575 wird als Reaktion auf die Aktivierung des Erfassungssignals LOWS des Standby-Erfassungsabschnitts 520 in einen Betriebszustand versetzt und erzeugt einen Pumptakt mit einer Periode Tc1 (> Tc2). Die Pumpschaltung 610 verstärkt als Reaktion auf den auf diese Weise durch den Ringoszillator 575 erzeugten Pumptakt die externe Stromversorgungsspannung Ext.Vdd und erzeugt auf der internen Stromversorgungsleitung 138 die Wortleitungsspannung VPP.
Die Periode des in der Aktiv-Verstärkereinheit 550 verwendeten Pumptakts ist kürzer als die des in der Standby-Verstärkereinheit 570 verwendeten Pumptakts. Ein Ladungspumpenkondensator in der Aktiv-Verstärkereinheit 550 besitzt eine größere Kapazität als ein Ladungspumpenkondensator in der Standby-Verstärkereinheit 570. Somit kann die Aktiv-Verstärkereinheit 550 die Verstärkungsoperation mit hoher Geschwindigkeit durchführen, wobei sie allerdings eine verhältnismäßig hohe Leistung verbraucht. Die Standby-Verstärkereinheit 570 führt die Verstärkungsoperation mit verhältnismäßig niedriger Geschwindigkeit durch, verbraucht aber nur eine niedrige Leistung.
Im folgenden wird die Schaltungskonstruktion jedes Abschnitts der Spannungsverstärkerschaltung 470 ausführlich beschrieben.
Wie in Fig. 19 gezeigt ist, enthält der Ringoszillator 555 die auf zyklische Weise verbundenen (2n + 1) Inverterstufen (wobei n eine natürliche Zahl ist). Jedem Inverter 556 wird als Reaktion auf die Aktivierung des Freigabesignals /PMe die externe Stromversorgungsspannung Ext.Vdd zugeführt. Zwischen benachbarten Invertern 556 ist ein darin ausgebildetes Verzögerungselement 558, z. B. ein Diffusionswiderstand, vorgesehen.
Mit einer solchen Konstruktion kann die Spannungsabhängigkeit der Periode des Schwingungssignals PCLK0 durch den Ringoszillator 555 unterdrückt werden. Mit anderen Worten, die Schwankung der Periode des Schwingungssignals PCLK0 kann selbst dann unterdrückt werden, wenn die externe Stromversorgungsspannung Ext.Vdd mit einem anderen Pegel angelegt wird. Im Ergebnis kann die Störung der Steuerung der internen Stromversorgungsspannungen unterdrückt werden.
Im folgenden wird die Konstruktion des Notfall-Erfassungsabschnitts 500, des Aktiv-Erfassungsabschnitts 510 und des Standby-Erfassungsabschnitts 520 beschrieben. Da diese Erfassungsabschnitte genauso konstruiert sind, wird in Verbindung mit Fig. 20 beispielhaft die Konstruktion des Notfall-Erfassungsabschnitts 500 beschrieben.
Wie in Fig. 20 gezeigt ist, enthält der Notfall-Erfassungsabschnitt 500 die PMOS-Transistoren 501 bis 503 und die NMOS- Transistoren 504 bis 506.
Der PMOS-Transistor 501 ist zwischen die externe Stromversorgungsspannung Ext.Vdd und einen Knoten N10 geschaltet, und sein Gate empfängt das Leistungssenkungssignal PCUTe. Die PMOS-Transistoren 502, 503 sind zwischen den Knoten N10 und den Knoten N11 bzw. N13 geschaltet. Die Gates der PMOS-Transistoren 502, 503 sind an den Knoten N11 angeschlossen.
Die NMOS-Transistoren 504, 505 sind zwischen den Knoten N11 bzw. N13 und einen Knoten N12 geschaltet. An das Gate des NMOS-Transistors 504 wird die Referenzspannung VREFD für die Wortleitungsspannung angelegt. An das Gate des NMOS-Transistors 505 wird die Wortleitungsspannung VPP angelegt. Der Transistor 506 ist zwischen den Knoten N12 und die Massespannung Vss geschaltet. An das Gate des Transistors 506 wird ein Betriebszustands-Steuersignal angelegt.
Das Betriebszustands-Steuersignal wird in dem Notfall-Erfassungsabschnitt 500 gemäß dem Ergebnis der UND-Operation des invertierten Steuersignals /SREF und des Erfassungssignals LOWS erzeugt. Entsprechend ist der NMOS-Transistor 506 außerhalb der L-Pegel-Periode des Steuersignals /SREF, d. h. außerhalb der Selbstauffrisch-Periode, in der Aktiv-Periode (H- Pegel) des Erfassungssignals LOWS, eingeschaltet, so daß ein Betriebsstrom des Notfall-Erfassungsabschnitts 500 zugeführt werden kann.
Wie oben beschrieben wurde, braucht in der Minimalleistungsbetriebsart keine Wortleitungsspannung VPP erzeugt zu werden. Somit ist der PMOS-Transistor 501 als Reaktion auf das Leistungssenkungssignal PCUTe ausgeschaltet. Somit wird der Betrieb des Notfall-Erfassungsabschnitts 500 für einen verringerten Leistungsverbrauch unterbrochen.
Der Notfall-Erfassungsabschnitt 500 verstärkt als Reaktion auf die Zufuhr des Betriebsstroms die Spannungsdifferenz zwischen der Wortleitungsspannung VPP und der entsprechenden Referenzspannung VREFD und gibt das Erfassungssignal LOWE an den Knoten N13 aus. Mit anderen Worten, das Erfassungssignal LOWE wird auf den H-Pegel aktiviert, wenn die Wortleitungsspannung VPP tiefer als die entsprechende Referenzspannung VREFD wird.
Das an das Gate des NMOS-Transistors 506 angelegte Betriebszustands-Steuersignal entspricht in dem Aktiv-Erfassungsabschnitt 510 dem Erfassungsabschnitt-Aktivierungssignal ACTe von der Aktiv-Erfassungsabschnitt-Steuerschaltung 530. In dem Standby-Erfassungsabschnitt 520 ist das Betriebszustands- Steuersignal immer auf den H-Pegel eingestellt.
Ansonsten besitzen der Aktiv-Erfassungsabschnitt 510 und der Standby-Erfassungsabschnitt 520 die gleiche Schaltungskonstruktion wie der Notfall-Erfassungsabschnitt 500. In der Minimalleistungsbetriebsart wird der Leistungsverbrauch durch Ausschalten des Betriebsstroms verringert.
Unter Rückbezug auf Fig. 18 besitzen die Pumpschaltungen 600a und 600b die gleiche Konstruktion, und sie können gemäß dem Pegel der externen Stromversorgungsspannung Ext.Vdd die Verstärkungsoperation umschalten.
Es wird angemerkt, daß die Pumpschaltungen 600a und 600b in der folgenden Beschreibung gelegentlich zusammengefaßt als Pumpschaltung 600 bezeichnet werden.
Wie in Fig. 21 gezeigt ist, enthält die Pumpschaltung 600 einen Verstärkungsabschnitt 620, der einen Pumptakt PCLK (Amplitude: Ext.Vdd) empfängt und an einem Knoten Nb0 eine verstärkte Spannung erzeugt, einen Übertragungstransistor 630, der zwischen den Knoten Nb0 und die interne Stromversorgungsleitung 138 geschaltet ist, und einen Gate-Verstärkungsabschnitt 640, der die Gate-Spannung des Transistors 630 verstärkt.
Der Verstärkungsabschnitt 620 enthält die Logikgatter 622, 624, einen PMOS-Transistor 626, einen NMOS-Transistor 628 und die Pumpkondensatoren C1, C2.
Das Logikgatter 622 gibt das Ergebnis der NAND-Operation eines Steuersignals PDB und des Pumptakts PCLK aus. Das Logikgatter 624 gibt das Ergebnis der UND-Operation des Steuersignals PDB und des Pumptakts PCLK aus. Wenn die Verstärkungsgeschwindigkeit erhöht werden soll (im folgenden gelegentlich "Doppelverstärkungs-Betriebsart" genannt), wird das Steuersignal PDB auf den H-Pegel aktiviert, während es andernfalls auf den L-Pegel eingestellt wird (im folgenden gelegentlich "Einfachverstärkungs-Betriebsart" genannt).
Der PMOS-Transistor 626 ist zwischen die externe Stromversorgungsspannung Ext.Vdd und einen Knoten Npc geschaltet. Der NMOS-Transistor 628 ist zwischen den Knoten Npc und die Massespannung Vss geschaltet. Das Ausgangssignal des Logikgatters 622 wird an das Gate des Transistors 626 angelegt, während das Ausgangssignal des Logikgatters 624 an das Gate des Transistors 628 angelegt wird.
Zwischen einen Knoten N1, der den Pumptakt PCLK empfängt, und den Knoten Nb0 ist der Pumpkondensator C1 geschaltet. Zwischen die Knoten Npc und Nb0 ist der Pumpkondensator C2 geschaltet.
In der Doppelverstärkungs-Betriebsart geben die Logikgatter 622 und 624 einen invertierten Takt des Pumptakts PCLK aus. Im Ergebnis sind der PMOS-Transistor 626 und der NMOS-Transistor 628, die als Inverter zum Übertragen des Pumptakts PCLK arbeiten, auf den Betriebszustand eingestellt, wobei sie an den Knoten Npc ein Taktsignal ausgeben, das mit dem Pumptakt PCLK phasengleich ist. Entsprechend führt der Verstärkungsabschnitt 620 unter Verwendung der parallelgeschalteten Pumpkondensatoren C1 und C2 die Verstärkungsoperation aus. Dies erhöht den Betrag der durch eine einzelne Pumpoperation angesammelten Ladungen. Entsprechend wird der internen Stromversorgungsleitung 138 ein erhöhter interner Stromversorgungsstrom zugeführt, wodurch eine verhältnismäßig hohe Verstärkungsgeschwindigkeit erreicht werden kann.
In der Einfachverstärkungs-Betriebsart sind die Ausgangssignale der Logikgatter 622 und 624 auf den H-Pegel bzw. auf den L-Pegel eingestellt. Entsprechend sind der PMOS-Transistor 626 und der NMOS-Transistor 628 beide ausgeschaltet, wodurch der Knoten Npc in einen hochimpedanten Zustand versetzt wird. Somit wird die Verstärkungsoperation in der Einfachverstärkungs-Betriebsart lediglich unter Verwendung des Pumpkondensators C1 durchgeführt.
Bei einer solchen Konstruktion wird durch die Pumpoperation in der Doppelverstärkungs-Betriebsart im Vergleich zum Fall der Einfachverstärkungs-Betriebsart von der Pumpschaltung 600 ein verhältnismäßig großer interner Stromversorgungsstrom zugeführt.
Der Übertragungstransistor 630 verbindet den Knoten Nb0 gemäß der Spannung an einem Knoten Nb2, d. h. der Gate-Spannung, mit der internen Stromversorgungsleitung 138. Um die dem Knoten Nb0 von dem Verstärkungsabschnitt 620 zugeführten Ladungen an die interne Stromversorgungsleitung 138 zu übertragen, muß die Spannung am Knoten Nb2 synchron zur Ladungspumpoperation des Verstärkungsabschnitts 620 verstärkt werden.
Der Gate-Verstärkungsabschnitt 640 enthält eine Verstärkereinheit 650, einen Teiltakt-Erzeugungsabschnitt 655, der der Verstärkereinheit 650 einen Teiltakt Pc zuführt, einen Teiltakt-Erzeugungsabschnitt 660, der einen Teiltakt Pd zuführt, einen zwischen den Teiltakt-Erzeugungsabschnitt 660 und einen Knoten Nb1 geschalteten Kondensator 670, einen Inverter 675, einen zwischen einen Ausgangsknoten des Inverters 675 und den Knoten Nb2 geschalteten Kondensator 680 und eine für den Knoten Nb2 vorgesehene Verstärkereinheit 690.
Die Verstärkereinheit 650 enthält einen zwischen die externe Stromversorgungsspannung Ext.Vdd und den Knoten Nb1 geschalteten NMOS-Transistor 652, einen zwischen den Teiltakt-Erzeugungsabschnitt 655 und das Gate des NMOS-Transistors 652 geschalteten Kondensator 654 und einen zwischen die externe Stromversorgungsspannung Ext.Vdd und das Gate des NMOS-Transistors 652 geschalteten NMOS-Transistor 656. An das Gate des NMOS-Transistors 656 wird die externe Stromversorgungsspannung Ext.Vdd angelegt.
Der Teiltakt-Erzeugungsabschnitt 655 erzeugt gemäß einem Teiltakt Pa, der anhand des Pumptakts PCLK und eines Steuersignals PDB erzeugt wird, einen Teiltakt Pc. Ähnlich erzeugt der Teiltakt-Erzeugungsabschnitt 660 gemäß dem Teiltakt Pa und dem Steuersignal PDB einen Teiltakt Pd.
Der Inverter 675 verbindet als Reaktion auf den Teiltakt Pa entweder den Knoten Nb1 oder die Massespannung Vss mit einem Knoten N12. Die Verstärkereinheit 690 führt als Reaktion auf einen Teiltakt Pb die Verstärkungsoperation durch, um die externe Stromversorgungsspannung Ext.Vdd zur Übertragung an den Knoten Nb2 zu verstärken. Der Teiltakt Pb entspricht einem invertierten Takt des Pumptakts PCLK.
Die Verstärkereinheit 690 enthält einen zwischen die externe Stromversorgungsspannung Ext.Vdd und den Knoten Nb2 geschalteten NMOS-Transistor 692, einen an das Gate des NMOS-Transistors 692 angeschlossenen Kondensator 694, der den Teiltakt Pb empfängt, einen zwischen die externe Stromversorgungsspannung Ext.Vdd und den Knoten Nb0 geschalteten NMOS-Transistor 695 und einen zwischen die externe Stromversorgungsspannung Ext.Vdd und das Gate des NMOS-Transistors 692 geschalteten NMOS-Transistor 696. An das Gate des NMOS-Transistors 692 ist das Gate des NMOS-Transistors 695 angeschlossen. An das Gate des NMOS-Transistors 696 wird die externe Stromversorgungsspannung Ext.Vdd angelegt.
Die Verstärkereinheit 690 enthält ferner die zwischen der externen Stromversorgungsspannung Ext.Vdd und dem Gate des NMOS-Transistors 692 in Serie geschalteten NMOS-Transistoren 697 und 698. Jeder der NMOS-Transistoren 697 und 698 ist diodengeschaltet. Die NMOS-Transistoren 695, 697 und 698 verhindern die Überverstärkung der Gate-Spannung des NMOS-Transistors 692.
Im folgenden wird in Verbindung mit den Fig. 22A und 22B der Betrieb der Pumpschaltung 600 beschrieben.
Fig. 22A zeigt den Betrieb, falls das Steuersignal PDB auf dem L-Pegel ist, d. h. in der Einfachverstärkungs-Betriebsart.
Wie in Fig. 22A gezeigt ist, entspricht der Teiltakt Pb einem invertierten Takt des Pumptakts PCLK. Die fallende Flanke des Pumptakts Pa ist in bezug auf die des Teiltakts Pb verzögert, während seine steigende Flanke zu der des Teiltakts Pb synchron ist. In der Einfachverstärkungs-Betriebsart erzeugt die Teiltakt-Erzeugungsschaltung 655 den Teiltakt Pc als Takt, dessen Polarität in bezug auf den des Teiltakts Pa invertiert ist. Der Teiltakt Pd ist in der Einfachverstärkungs-Betriebsart auf den L-Pegel (Massespannung Vss) festgesetzt.
Entsprechend ist in der Einfachverstärkungs-Betriebsart eine Spannung VNb1 am Knoten Nb1 auf Ext.Vdd festgesetzt. Somit wird eine Spannung VNb2 am Knoten Nb2 verstärkt, so daß sie als Reaktion auf den Teiltakt Pa zwischen Ext.Vdd und 2.Ext.Vdd schwingt. Somit wird eine durch den Verstärkungsabschnitt 620 am Knoten Nb0 erzeugte verstärkte Spannung VNb0 über den Übertragungstransistor 630 an die interne Stromversorgungsleitung 138 übertragen.
Fig. 22B zeigt den Betrieb der Pumpschaltung 600 in der Doppelverstärkungs-Betriebsart.
Wie in Fig. 22B gezeigt ist, erzeugt der Teiltakt-Erzeugungsabschnitt 655 in der Doppelverstärkungs-Betriebsart einen Teiltakt Pc als Takt, der mit dem Teiltakt Pa phasengleich ist. Der Teiltakt-Erzeugungsabschnitt 660 erzeugt in der Doppelverstärkungs-Betriebsart einen Teiltakt Pd als invertierten Takt des Teiltakts Pa.
Bei einer solchen Konstruktion wird eine Spannung VNb1 am Knoten Nb1 verstärkt, so daß sie zwischen Ext.Vdd und 2.Ext.Vdd schwingt. Als Reaktion wird eine Spannung VNb2 am Knoten Nb2 in der Weise verstärkt, daß sie zwischen Ext.Vdd und 3.Ext.Vdd schwingt. Mit anderen Worten, in der Doppelverstärkungs-Betriebsart kann die Gate-Spannung des Übertragungstransistors 630 um einen größeren Betrag als in der Einfachverstärkungs-Betriebsart verstärkt werden.
Entsprechend werden in der Doppelverstärkungs-Betriebsart die dem Knoten Nb0 von dem Verstärkungsabschnitt 620 zugeführten Ladungen über den Übertragungstransistor 630 an die interne Stromversorgungsleitung 138 übertragen, wodurch die Wortleitungsspannung VPP mit verhältnismäßig hoher Geschwindigkeit verstärkt werden kann.
Bei einer solchen Konstruktion wird die Pumpschaltung 600, wenn die externe Stromversorgungsspannung verhältnismäßig niedrig ist (wenn z. B. die externe 2,5 V-Stromversorgungsspannung angelegt wird), in die Doppelverstärkungs-Betriebsart versetzt. Wenn die externe Stromversorgungsspannung verhältnismäßig hoch ist (wenn z. B. die externe 2,7 V-Stromversorgungsspannung angelegt wird), wird die Pumpschaltung 600 in die Einfachverstärkungs-Betriebsart versetzt. Somit kann die Steuerreaktion der Wortleitungsspannung VPP selbst dann aufrechterhalten werden, wenn ein anderer Pegel der externen Stromversorgungsspannung angelegt wird. Genauer braucht lediglich das Steuersignal PDB gemäß dem Pegel der anzulegenden externen Stromversorgungsspannung eingestellt zu werden.
Anstelle des Steuersignals PDB kann das Ergebnis der ODER- Operation des Steuersignals PDB und eines Teststeuersignals, das im Betriebstest auf den H-Pegel eingestellt ist, angelegt werden. Damit kann in der Doppelverstärkungs-Betriebsart ein Schaltungsbetrieb zum Test durchgeführt werden.
Unter Rückbezug auf Fig. 18 besitzt die Pumpschaltung 610 in der Standby-Verstärkereinheit 570 mit Ausnahme dessen, daß die Logikgatter 622, 624, die Transistoren 626, 628 und der Pumpkondensator C2 von dem Verstärkungsabschnitt 620 weggelassen sind, die gleiche Konstruktion wie die Pumpschaltung 600 aus Fig. 21. Die Kapazität des Pumpkondensators C1 ist kleiner als in der Pumpschaltung 600. Da für die Pumpschaltung 610 keine schnelle Reaktion erforderlich ist, besitzt die Pumpschaltung 610 keine Funktion zum Umschalten der Kapazität des Ladungspumpenkondensators gemäß dem Pegel der externen Stromversorgungsspannung.
Wie oben beschrieben worden ist, kann die Steuerreaktion der internen Stromversorgungsspannungen in der zweiten Ausführungsform dadurch, daß die Operation des Zuführens des internen Stromversorgungsstroms in der internen Stromversorgungsschaltung gemäß verschiedenen Pegeln der externen Stromversorgungsspannungen selbst dann umgeschaltet wird, wenn eine verhältnismäßig niedrige externe Stromversorgungsspannung angelegt wird, auf dem gleichen Pegel aufrechterhalten werden.

Dritte Ausführungsform

An die Halbleiterspeichervorrichtung gemäß den Ausführungsformen der Erfindung können mehrere E/A-Signalpegel und mehrere externe Stromversorgungs-Spannungspegel angelegt werden. Dies ermöglicht einen verallgemeinerten Entwurf der Halbleiterspeichervorrichtungen, an die verschiedene E/A-Signalpegel und verschiedene Pegel der externen Stromversorgungsspannung angelegt werden.
Wie oben beschrieben worden ist, wird der Pegel des Steuersignals zum Umschalten des Betriebszustands der internen Stromversorgungsschaltung gemäß den Betriebsbedingungen wie etwa dem E/A-Signalpegel und dem Pegel der anzulegenden externen Stromversorgungsspannung mit diesem verallgemeinerten Entwurf auf einen festen Wert eingestellt. In der dritten Ausführungsform wird die Konstruktion beschrieben, die die von außen an die Halbleiterspeichervorrichtung angelegten Betriebsbedingungen leicht abtasten kann.
Wie in Fig. 23 gezeigt ist, enthält eine Testbetriebsart- Steuerschaltung 700 der dritten Ausführungsform die Testbetriebsart-Eintrittsschaltungen 702, 704, 706, die als Reaktion auf eine Kombination der Adressenbits A0 bis Am (wobei m eine natürliche Zahl ist) eines Adressensignals eine Anweisung zum Durchführen eines spezifischen Betriebstests abtasten.
Jede der Testbetriebsart-Eintrittsschaltungen 702, 704, 706 ist eine Schaltung zum Eintritt in einen üblichen Betriebstest. Die Testbetriebsart-Eintrittsschaltungen 702, 704, 706 tasten aber als Reaktion auf verschiedene Kombinationen von Adressenbits eine Anweisung zum Durchführen des Betriebstests ab. Wenn als Reaktion auf eine jeweilige bestimmte Kombination der Adressenbits A0 bis Am eine Anweisung zum Durchführen des Betriebstests abgetastet wird, gibt jede der Testbetriebsart-Eintrittsschaltungen 702, 704, 706 ein H-Pegel-Signal aus. Die Testbetriebsart-Eintrittsschaltung 702 gibt ein Testeintrittssignal TEa aus.
Ferner enthält die Testbetriebsart-Steuerschaltung 700 die Logikgatter 710, 720, 730 und 740. Das Logikgatter 710 gibt das Ergebnis der NAND-Operation eines Ausgangssignals der Testbetriebsart-Eintrittsschaltung 704 und eines Steuersignals LVVD als Testeintrittssignal TEb aus. Beispielsweise wird das Steuersignal LVVD auf den L-Pegel eingestellt, wenn die externe Stromversorgungsspannung auf einen bestimmten Pegel eingestellt wird, während es andernfalls auf den H-Pegel eingestellt wird.
Das Logikgatter 720 gibt das Ergebnis der NAND-Operation eines Ausgangssignals der Testbetriebsart-Eintrittsschaltung 706 und eines Steuersignals LVIO als Testeintrittssignal TEc aus. Beispielsweise wird das Steuersignal LVIO auf den L-Pegel eingestellt, wenn der E/A-Signalpegel auf einen bestimmten Wert eingestellt wird, während es andernfalls auf den H- Pegel eingestellt wird.
Das Logikgatter 730 gibt das Ergebnis der NAND-Operation der Testeintrittssignale TEb und TEc aus. Das Logikgatter 740 gibt das Ergebnis der ODER-Operation eines Ausgangssignals des Logikgatters 730 und des Testeintrittssignals TEa als Steuersignal TMS aus. Als Reaktion auf die Aktivierung des Steuersignals TMS auf den H-Pegel wird der den Testbetriebsart-Eintrittsschaltungen 702, 704, 706 entsprechende Betriebstest begonnen.
Falls das Steuersignal LVVD auf den L-Pegel eingestellt wird, wird das Testeintrittssignal TEb unabhängig vom Ausgangssignal der Testbetriebsart-Eintrittsschaltung 704 auf den H- Pegel festgesetzt. Im Ergebnis wird der Eintritt in einen entsprechenden bestimmten Betriebstest selbst dann durch das Logikgatter 730 überschrieben, wenn eine bestimmte der Testbetriebsart-Eintrittsschaltung 704 entsprechende Kombination der Adressenbits A0 bis Am angelegt wird. Mit anderen Worten, dieser Betriebstest kann nicht begonnen werden.
Demgegenüber fällt das Testeintrittssignal TEb auf den L-Pegel, falls das Steuersignal LVVD auf den H-Pegel eingestellt wird und die der Testbetriebsart-Eintrittsschaltung 704 entsprechende Kombination der Adressenbits A0 bis Am angelegt wird. Entsprechend kann das Steuersignal TMS auf den H-Pegel aktiviert werden.
Somit kann dadurch bestimmt werden, ob die angelegte externe Stromversorgungsspannung auf einem bestimmten Pegel ist, daß geprüft wird, ob das Steuersignal TMS aktiviert ist, d. h., ob dann, wenn eine bestimmte der Testbetriebsart-Eintrittsschaltung 704 entsprechende Kombination der Adressenbits A0 bis Am angelegt wird, ein bestimmter Betriebstest begonnen werden kann.
Ähnlich kann durch dadurch bestimmt werden, ob ein angelegter E/A-Signalpegel ein bestimmter Pegel ist, daß geprüft wird, ob das Steuersignal TMS aktiviert ist, d. h., ob dann, wenn eine bestimmte der Testbetriebsart-Eintrittsschaltung 706 entsprechende Kombination der Adressenbits A0 bis Am angelegt wird, ein bestimmter Betriebstest begonnen werden kann.
Selbst dann, wenn die Steuersignale LVDD und LVIO beide auf den L-Pegel eingestellt sind, kann ein bestimmter, dem Steuersignal TMS entsprechender Betriebstest dadurch begonnen werden, daß eine bestimmte der Testbetriebsart-Eintrittsschaltung 702 entsprechende Kombination der Adressenbits A0 bis Am zum Aktivieren des Testeintrittssignals TEa angelegt wird.

Abwandlung der dritten Ausführungsform

In der Abwandlung der dritten Ausführungsform wird die Konstruktion beschrieben, mit der auf vereinfachte Weise bestimmt werden kann, ob die externe Stromversorgungsspannung angelegt worden ist, die der in der zweiten Ausführungsform beschriebenen Betriebsart mit Direktverbindung der externen Stromversorgungsspannung entspricht.
Wie in Fig. 24 gezeigt ist, enthält eine Schaltung 760 zur Erfassung des Pegels der externen Stromversorgungsspannung gemäß der Abwandlung der dritten Ausführungsform einen Transistorschalter 765, der im Betriebstest ein externes Pad 750 mit einem Knoten Np verbindet, und einen Transistorschalter 767, der zwischen den Knoten Np und die Massespannung Vss geschaltet ist.
Der Transistorschalter 765 ist ein PMOS-Transistor, dessen Gate ein Teststeuersignal /TE empfängt. Bei Ausführung des Betriebstests, in dem von dem externen Pad 750 direkt die Referenzspannung VREFP angelegt wird, um den Betrieb der internen Stromversorgungs-Spannungsschaltung 116 zu verifizieren, wird das Teststeuersignal /TE auf den L-Pegel aktiviert.
In bezug auf die Schaltung 416 zur Erzeugung der internen Stromversorgungsspannung ist in Fig. 24 nur ein Teil der Konstruktion aus Fig. 16 gezeigt. Die Schaltung 416 zur Erzeugung der internen Stromversorgungsspannung empfängt eine externe Stromversorgungsspannung Ext.Vdd und erzeugt eine Peripherieschaltungsanordnungs-Stromversorgungsspannung VDDP. Wie oben beschrieben wurde, ist das Steuersignal LVVD in der Betriebsart mit Direktverbindung der externen Stromversorgungsspannung auf den H-Pegel eingestellt. Somit ist die externe Stromversorgungsspannung Ext.Vdd über den Treibertransistor 445 direkt mit der internen Stromversorgungsleitung 118 verbunden. Mit anderen Worten, die Peripherieschaltungsanordnungs-Stromversorgungsspannung VDDP wird auf den gleichen Spannungspegel wie die externe Stromversorgungsspannung Ext.Vdd eingestellt, ohne daß der Komparator 430 einen Spannungsvergleich durchführen muß.
Eine VREFP-Erzeugungsschaltung 770 bezeichnet zusammengefaßt die Referenzspannungs-Erzeugungsschaltung 410 und die Pufferschaltung 412 für die Peripherieschaltungsanordnungs-Stromversorgungsspannung VDDP, die in den Fig. 14 bzw. 15 gezeigt sind. Mit anderen Worten ist in der Betriebsart mit Direktverbindung der externen Stromversorgungsspannung, in der das Steuersignal LVVD auf den H-Pegel eingestellt ist, ein Betriebsstrom der VREFP-Erzeugungsschaltung ausgeschaltet, so daß die Erzeugung der Referenzspannung VREFP für den Knoten Np unterbrochen wird.
Wenn das Steuersignal LVVD auf den H-Pegel eingestellt worden ist, wird, wenn das Teststeuersignal /TE auf den L-Pegel aktiviert wird, d. h., wenn die Betriebsart mit Direktverbindung der externen Stromversorgungsspannung angewendet wird, an dem externen Pad 750 ein Leckstrom erzeugt. Entsprechend erleichtert die Erfassung des Leckstroms an den externen Pad 750 die Bestimmung, ob der angelegte Pegel der externen Stromversorgungsspannung der Betriebsart mit Direktverbindung der externen Stromversorgungsspannung entspricht.
Obgleich die Erfindung ausführlich beschrieben und gezeigt wurde, dient dies selbstverständlich lediglich zur Erläuterung und als Beispiel und soll nicht als Beschränkung verstanden werden, wobei der Erfindungsgedanke und der Umfang der Erfindung lediglich durch die beigefügten Ansprüche beschränkt sind.

Claims

1. Halbleiterspeichervorrichtung, die eine Normalbetriebsart und eine Betriebsart mit niedrigem Leistungsverbrauch besitzt, mit:
einer internen Schaltung (10, 50, 60, 70, 75, 80), die eine Datenleseoperation, eine Datenschreiboperation und eine Datenhalteoperation durchführt;
einer ersten externen Stromversorgungsleitung (90), die eine erste externe Stromversorgungsspannung (Ext.Vdd) empfängt;
einer zweiten externen Stromversorgungsleitung (95), die eine zweite externe Stromversorgungsspannung (Vss) empfängt, die niedriger als die erste externe Stromversorgungsspannung (Ext.Vdd) ist;
einer internen Stromversorgungsleitung (118, 128, 138, 168), die eine interne Stromversorgungsspannung (VDDP, VDDS, VPP, VBB, VCP, VBL) an die interne Schaltung (10, 50, 60, 70, 75, 80) sendet; und
einer internen Stromversorgungsschaltung (100), die die erste und die zweite externe Stromversorgungsspannung (Ext.Vdd, Vss) empfängt und die interne Stromversorgungsspannung (VDDP, VDDS, VPP, VBB, VCP, VBL) erzeugt, wobei die interne Stromversorgungsschaltung (100) umfaßt:
einen Referenzspannungs-Erzeugungsabschnitt (110, 120, 130), der die erste und die zweite externe Stromversorgungsspannung (Ext.Vdd, Vss) empfängt und eine Referenzspannung erzeugt, die einem Sollpegel der internen Stromversorgungsspannung (VDDP, VDDS, VPP, VBB, VCP, VBL) entspricht,
einen ersten Stromausschalt-Schalter (252), der in der Betriebsart mit niedrigem Leistungsverbrauch einen Betriebsstrom des Referenzspannungs-Erzeugungsabschnitts (110, 120, 130) ausschaltet,
einen Abschnitt (116, 126, 136, 160) zur Erzeugung der internen Stromversorgungsspannung, der in der Normalbetriebsart gemäß einem Vergleich zwischen der internen Stromversorgungsspannung (VDDP, VDDS, VPP, VBB, VCP, VBL) und der Referenzspannung die interne Stromversorgungsspannung (VDDP, VDDS, VPP, VBB, VCP, VBL) auf dem Sollpegel hält, während er in der Betriebsart mit niedrigem Leistungsverbrauch seinen Betrieb unterbricht, und
einen Verbindungsschalter (214, 224, 234, 244), der in der Betriebsart mit niedrigem Leistungsverbrauch entweder die erste oder die zweite externe Stromversorgungsleitung (90, 95) mit der internen Stromversorgungsleitung (118, 128, 138, 168) verbindet.

2. Halbleiterspeichervorrichtung nach Anspruch 1, gekennzeichnet durch
ein Betriebsartregister (65), das eine mit einem ersten Befehl (MRS) von außen angelegte Betriebsarteinstellung aufrechterhält,
wobei die Betriebsarteinstellung die Bestimmung umfaßt, ob der Übergang aus der Normalbetriebsart in die Betriebsart mit niedrigem Leistungsverbrauch durchgeführt wird, und
wobei dann, wenn in der Betriebsarteinstellung der Übergang bestimmt ist, als Reaktion auf einen zweiten Befehl (SREF, DPE) die Betriebsart mit niedrigem Leistungsverbrauch begonnen wird.

3. Halbleiterspeichervorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die interne Schaltung (300) enthält:
mehrere Speicherzellen (MC), die in einer Matrix angeordnet sind,
mehrere Wortleitungen (WL), die jeweils entsprechend den Speicherzellenzeilen vorgesehen sind und wahlweise aktiviert werden, und
mehrere Bitleitungen (BL, /BL), die jeweils entsprechend den Speicherzellenspalten vorgesehen sind und jeweils entsprechend einer aktivierten Wortleitung (WL) mit den Speicherzellen (MC) verbunden werden, wobei
der zweite Befehl (SREF) ein Auffrischbefehl zum Durchführen der Datenhalteoperation ist, und
die Betriebsart mit niedrigem Leistungsverbrauch nach Beginn des Auffrischbefehls begonnen wird, wobei jede der Wortleitungen (WL) deaktiviert wird.

4. Halbleiterspeichervorrichtung nach Anspruch 2 oder 3, gekennzeichnet durch eine Steuerschaltung (300), die gemäß einem Übergang eines externen Steuersignals (EXTCKE) von einem ersten Pegel auf einen zweiten Pegel in der Betriebsart mit niedrigem Leistungsverbrauch die Wiederherstellung der Normalbetriebsart anweist, wobei das externe Steuersignal (EXTCKE) vor der Eingabe des zweiten Befehls (SREF, DPE) auf den ersten Pegel eingestellt wird.

5. Halbleiterspeichervorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß der erste Pegel entweder der ersten oder der zweiten externen Stromversorgungsspannung (Ext.Vdd, Vss) entspricht, während der zweite Pegel der jeweils anderen (Vss, Ext.Vdd) entspricht, wobei die Halbleiterspeichervorrichtung ferner umfaßt:
eine Schaltung (280) zur Erzeugung eines internen Steuersignals, die das externe Steuersignal (EXTCKE) empfängt und ein internes Steuersignal (INTCKE) erzeugt, wobei die Schaltung (280) zur Erzeugung eines internen Steuersignals enthält:
einen ersten Puffer (281), der in der Betriebsart mit niedrigem Leistungsverbrauch arbeitet und mit der ersten externen Stromversorgungsspannung (Ext.Vdd) angesteuert wird,
einen zweiten Puffer (282), der in der Normalbetriebsart arbeitet und das mit der internen Stromversorgungsspannung (VDDP) angesteuerte externe Steuersignal (EXTCKE) empfängt, und
eine Logikschaltung (283, 284, 285), die das interne Steuersignal (INTCKE) gemäß dem entweder von dem ersten oder von dem zweiten Buffer (281, 282), der in Betrieb ist, empfangenen externen Steuersignal (EXTCKE) entweder auf die interne Stromversorgungsspannung (VDDP, VDDS, VPP, VBB, VCP, VBL) oder auf die zweite externe Stromversorgungsspannung (Vss) einstellt, und
die Steuerschaltung (300) als Reaktion auf das interne Steuersignal (INTCKE) die Wiederherstellung anweist.

6. Halbleiterspeichervorrichtung nach einem vorangehenden Anspruch, dadurch gekennzeichnet, daß die interne Stromversorgungsschaltung (100) enthält:
einen Pufferabschnitt (112, 122, 132), der zwischen dem Referenzspannungs-Erzeugungsabschnitt (110, 120, 130) und dem Abschnitt (116, 126, 136) zur Erzeugung der internen Stromversorgungsspannung vorgesehen ist, um die Referenzspannung von dem Referenzspannungs-Erzeugungsabschnitt (VREFP0, VREFS0, VREFD0) an den Abschnitt (116, 126, 136) zur Erzeugung der internen Stromversorgungsspannung zu senden, und
einen zweiten Stromausschalt-Schalter (210, 220, 230), der in der Betriebsart mit niedrigem Leistungsverbrauch einen Betriebsstrom des Pufferabschnitts (112, 122, 132) ausschaltet.

7. Halbleiterspeichervorrichtung nach Anspruch 6, dadurch gekennzeichnet, daß der Pufferabschnitt (112, 122, 132) einen Betriebsstrom-Steuerabschnitt (267, 268) enthält, der einen Betrag des Betriebsstroms steuert, wobei der Betriebsstrom- Steuerabschnitt (267, 268) den Betrag des Betriebsstroms in einer Übergangsperiode von der Betriebsart mit niedrigem Stromverbrauch in die Normalbetriebsart auf einen größeren Wert als in der Normalbetriebsart einstellt.

8. Halbleiterspeichervorrichtung, bei der ein Pegel einer externen Stromversorgungsspannung (Ext.Vdd) umgeschaltet werden kann, mit:
einer internen Schaltung (10, 50, 60, 70, 75, 80), die eine Datenleseoperation, eine Datenschreiboperation und eine Datenhalteoperation durchführt;
einer externen Stromversorgungsleitung (90), die die externe Stromversorgungsspannung (Ext.Vdd) empfängt;
einer internen Stromversorgungsleitung (118, 128, 138, 168), die eine interne Stromversorgungsspannung (VDDP, VDDS, VPP, VBB, VCP, VBL) an die interne Schaltung (10, 50, 60, 70, 75, 80) sendet; und
einer internen Stromversorgungsschaltung (100), die die externe Stromversorgungsspannung (Ext.Vdd) empfängt und der internen Stromversorgungsleitung (118, 128, 138, 168) einen internen Stromversorgungsstrom zuführt, um die interne Stromversorgungsspannung (VDDP, VDDS, VPP, VBB, VCP, VBL) auf einem Sollpegel zu halten, wobei
der Betrieb des Zuführens des internen Stromversorgungsstroms in der internen Stromversorgungsschaltung (100) gemäß dem Pegel der externen Stromversorgungsspannung (Ext.Vdd) umgeschaltet wird, um unabhängig vom Pegel der externen Stromversorgungsspannung (Ext.Vdd) die gleiche Steuerreaktion der internen Stromversorgungsspannung (VDDP, VDDS, VPP, VBB, VCP, VBL) aufrechtzuerhalten.

9. Halbleiterspeichervorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß die interne Stromversorgungsschaltung (100) enthält:
einen Referenzspannungs-Erzeugungsabschnitt (110, 112), der die externe Stromversorgungsspannung (Ext.Vdd) empfängt und entsprechend dem Sollpegel eine Referenzspannung (VREFP) erzeugt,
einen Spannungsvergleichsabschnitt (430), der gemäß einem Vergleichsergebnis zwischen der Referenzspannung (VREFP) und der internen Stromversorgungsspannung (VDDP, VDDS, VPP, VBB, VCP, VBL) an einem internen Knoten (N8) eine Spannung erzeugt, und
einen Abschnitt (440) zum Zuführen des internen Stromversorgungsstroms, der zwischen der externen Stromversorgungsleitung (90) und der internen Stromversorgungsleitung (118) vorgesehen ist, und der der internen Stromversorgungsleitung (118, 128, 138, 168) unabhängig vom Pegel der externen Stromversorgungsspannung (Ext.Vdd) mit der gleichen Stromzufuhrfähigkeit den internen Stromversorgungsstrom zuführt, und
der Abschnitt (440) zum Zuführen des internen Stromversorgungsstroms den internen Stromversorgungsstrom gemäß der Spannung an dem internen Knoten (N8) zuführt, wenn der Pegel der externen Stromversorgungsspannung (Ext.Vdd) höher als der Sollpegel ist, wobei der Abschnitt (440) zum Zuführen des internen Stromversorgungsstroms in einer Betriebsart mit Direktverbindung der externen Stromversorgungsspannung, in der der Pegel der externen Stromversorgungsspannung (Ext.Vdd) dem Sollpegel entspricht, die externe Stromversorgungsleitung (90) mit der internen Stromversorgungsleitung (118) verbindet, um den internen Stromversorgungsstrom zuzuführen.

10. Halbleiterspeichervorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß die interne Stromversorgungsschaltung (100) enthält:
einen Referenzspannungs-Erzeugungsabschnitt (110, 112), der die externe Stromversorgungsspannung (Ext.Vdd) empfängt und eine dem Sollpegel entsprechende Referenzspannung (VREFP) erzeugt,
einen Spannungsvergleichsabschnitt (430), der gemäß einem Vergleichsergebnis zwischen der Referenzspannung (VREFP) und der internen Stromversorgungsspannung (VDDP) an einem internen Knoten (N8) eine Spannung erzeugt,
einen Stromausschalt-Schalter (432), der einen Betriebsstrom des Spannungsvergleichsabschnitts (430) ausschaltet, wenn der Pegel der externen Stromversorgungsspannung (Ext.Vdd) dem Sollpegel entspricht,
einen Treibertransistor (442), der zwischen der externen Stromversorgungsleitung (90) und der internen Stromversorgungsleitung (118) vorgesehen ist, und der der internen Stromversorgungsleitung (118) einen der Spannung an dem internen Knoten (N8) entsprechenden Strom als den internen Stromversorgungsstrom zuführt, und
einen Verbindungsschalter (434), der in einer Betriebsart mit Direktverbindung der externen Stromversorgungsspannung, in der der Pegel der externen Stromversorgungsspannung (Ext.Vdd) dem Sollpegel entspricht, eingeschaltet ist, so daß eine Spannung (Vss) angeschlossen ist, die den Treibertransistor (442) zu dem internen Knoten (N8) einschaltet.

11. Halbleiterspeichervorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß die interne Stromversorgungsschaltung (100) enthält:
einen Spannungsvergleichsabschnitt (450), der gemäß einem Vergleichsergebnis zwischen einer dem Sollpegel entsprechenden Referenzspannung (VREFS) und der internen Stromversorgungsspannung (VDDS) an einem ersten internen Knoten (N9) eine Spannung erzeugt, und
einen Abschnitt (460) zum Zuführen des internen Stromversorgungsstroms, der zwischen der externen Stromversorgungsleitung (90) und der internen Stromversorgungsleitung (128) vorgesehen ist, und der gemäß der Spannung an dem ersten internen Knoten (N9) der internen Stromversorgungsleitung (118) den internen Stromversorgungsstrom zuführt, wobei
der Abschnitt (460) zum Zuführen des internen Stromversorgungsstroms den internen Stromversorgungsstrom unabhängig vom Pegel der externen Stromversorgungsspannung (Ext.Vdd) mit der gleichen Stromzuführungsfähigkeit zuführt.

12. Halbleiterspeichervorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß die interne Stromversorgungsschaltung (100) enthält:
einen Spannungsvergleichsabschnitt (450), der gemäß einem Vergleichsergebnis zwischen einer dem Sollpegel entsprechenden Referenzspannung (VREFP) und der internen Stromversorgungsspannung (VDDS) an einem ersten internen Knoten (N9) eine Spannung erzeugt,
einen Treibertransistor (462, 465), der zwischen der externen Stromversorgungsleitung (90) und der internen Stromversorgungsleitung (128) vorgesehen ist, und der der internen Stromversorgungsleitung (128) einen der Spannung an dem ersten internen Knoten (N9) entsprechenden Strom als den internen Stromversorgungsstrom zuführt, und
einen ersten Betriebsstrom-Steuerabschnitt (452, 454), der gemäß dem Pegel der externen Stromversorgungsschaltung einen Betrag des dem Spannungsvergleichsabschnitt (450) zuzuführenden Betriebsstroms umschaltet.

13. Halbleiterspeichervorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß
die interne Stromversorgungsspannung (VPP) in einer Normalbetriebsart höher als die externe Stromversorgungsspannung (Ext.Vdd) ist, und
die interne Stromversorgungsschaltung (100) enthält:
einen ersten Erfassungsabschnitt (520), der sowohl in einer Aktiv-Periode als auch in einer Standby-Periode arbeitet, um die Verringerung der internen Stromversorgungsspannung (VDDP, VDDS, VPP, VBB, VCP, VBL) auf einen tieferen als den Sollpegel abzutasten,
einen zweiten Erfassungsabschnitt (510), der in der Aktiv-Periode arbeitet, um die Verringerung der internen Stromversorgungsspannung (VDDP, VDDS, VPP, VBB, VCP, VBL) auf einen tieferen als den Sollpegel abzutasten,
einen dritten Erfassungsabschnitt (500), der als Reaktion auf ein Abtastergebnis des ersten Erfassungsabschnitts (520) in einer Zeitperiode außerhalb der Ausführung eines Selbstauffrischbefehls für die interne Schaltung (10, 50, 60, 70, 75, 80) arbeitet, um die Verringerung der internen Stromversorgungsspannung (VDDP, VDDS, VPP, VBB, VCP, VBL) auf einen tieferen als den Sollpegel abzutasten,
eine erste Verstärkereinheit (550), die als Reaktion auf jeweilige Abtastergebnisse des zweiten und des dritten Erfassungsabschnitts (510, 500) arbeitet, um die externe Stromversorgungsspannung (Ext.Vdd) zu verstärken und so den internen Stromversorgungsstrom zuzuführen, und
eine zweite Verstärkereinheit (570), die als Reaktion auf das Abtastergebnis des ersten Erfassungsabschnitts (520) arbeitet, um die externe Stromversorgungsspannung (Ext.Vdd) zu verstärken und so den internen Stromversorgungsstrom zuzuführen, wobei
die zweite Verstärkereinheit (570) pro Zeiteinheit einen größeren Betrag des internen Stromversorgungsstroms als die erste Verstärkereinheit (550) zuführen kann.

14. Halbleiterspeichervorrichtung nach Anspruch 13, dadurch gekennzeichnet, daß die erste Verstärkereinheit (550) enthält:
einen Oszillationsabschnitt (555, 560), der als Reaktion auf die jeweiligen Abtastergebnisse des zweiten und des dritten Erfassungsabschnitts (510, 500) einen Pumptakt (PCLK) mit einer vorgegebenen Periode erzeugt,
einen Pumpabschnitt (620), der eine Spannung an einem ersten Knoten (Nb0) als Reaktion auf den Pumptakt (PCLK) auf einen höheren Wert als die externe Stromversorgungsspannung (Ext.Vdd) einstellt,
einen Übertragungstransistor (630), der zwischen den ersten Knoten (Nb0) und die interne Stromversorgungsleitung (138) geschaltet ist, und
einen Gate-Verstärkungsabschnitt (640), der eine Gate-Spannung des Übertragungstransistors (630) als Reaktion auf den Pumptakt (PCLK) auf einen höheren Wert als die externe Stromversorgungsspannung (Ext.Vdd) einstellt, und der Pumpabschnitt (620) enthält:
einen ersten Pumpkondensator (C1), der zwischen einen zweiten Knoten (N1), der den Pumptakt (PCLK) empfängt, und den ersten Knoten (Nb0) geschaltet ist,
eine Taktübertragungsschaltung (626, 628), die gemäß dem Pegel der externen Stromversorgungsspannung (Ext.Vdd) in einen Betriebszustand versetzt wird, um den Pumptakt (PCLK) an einen dritten Knoten (Npc) zu senden, und
einen zweiten Pumpkondensator (C2), der zwischen den ersten Knoten (Nb0) und den dritten Knoten (Npc) geschaltet ist.

15. Halbleiterspeichervorrichtung nach Anspruch 14, dadurch gekennzeichnet, daß die Taktübertragungsschaltung (626, 628) als Reaktion auf ein in einer Testbetriebsart angelegtes Signal zwangläufig auf den Betriebszustand eingestellt wird.

16. Halbleiterspeichervorrichtung nach Anspruch 13, dadurch gekennzeichnet, daß die erste Verstärkereinheit (550) enthält:
einen ersten Oszillationsabschnitt (555, 560), der als Reaktion auf die jeweiligen Abtastergebnisse des zweiten und des dritten Erfassungsabschnitts (510, 500) einen ersten Pumptakt (PCLK) mit einer ersten Periode (Tc2) erzeugt,
einen ersten Pumpabschnitt (620), der als Reaktion auf den ersten Pumptakt (PCLK) eine Spannung an einem ersten Knoten (Nb0) auf einen höheren Wert als die externe Stromversorgungsspannung (Ext.Vdd) einstellt,
einen ersten Übertragungstransistor (630), der zwischen den ersten Knoten (Nb0) und die interne Stromversorgungsleitung (138) geschaltet ist, und
einen ersten Gate-Verstärkungsabschnitt (640), der eine Gate-Spannung des ersten Übertragungstransistors (630) als Reaktion auf den ersten Pumptakt (PCLK) auf einen höheren Wert als die externe Stromversorgungsspannung (Ext.Vdd) einstellt,
die zweite Verstärkereinheit (570) enthält:
einen zweiten Oszillationsabschnitt (575), der als Reaktion auf das Abtastergebnis des ersten Erfassungsabschnitts (520) einen zweiten Pumptakt mit einer zweiten Periode (Tc1) erzeugt, die länger als die erste Periode (Tc2) ist,
einen zweiten Pumpabschnitt (610), der als Reaktion auf den zweiten Pumptakt eine Spannung an einem vierten Knoten auf einen höheren Wert als die externe Stromversorgungsspannung (Ext.Vdd) einstellt,
einen zweiten Übertragungstransistor, der zwischen den vierten Knoten und die interne Stromversorgungsleitung (138) geschaltet ist, und
einen zweiten Gate-Verstärkungsabschnitt, der als Reaktion auf den zweiten Pumptakt eine Gate-Spannung des zweiten Übertragungstransistors auf einen höheren Wert als die externe Stromversorgungsspannung (Ext.Vdd) einstellt, und
der erste und der zweite Gate-Verstärkungsabschnitt gemäß dem Pegel der externen Stromversorgungsspannung (Ext.Vdd) einen Verstärkungsbetrag von der externen Stromversorgungsspannung (Ext.Vdd) umschalten.

17. Halbleiterspeichervorrichtung nach Anspruch 13, dadurch gekennzeichnet, daß die erste Verstärkereinheit (550) enthält:
einen Oszillationsabschnitt (555), der als Reaktion auf die Abtastergebnisse des zweiten und des dritten Erfassungsabschnitts (510, 550) einen Pumptakt (PCLK) mit einer vorgegebenen Periode erzeugt, und
eine Pumpschaltung (600a, 600b), die den internen Stromversorgungsstrom durch die Ladungspumpoperation mit dem Pumptakt (PCLK) zuführt, wobei
der Oszillationsabschnitt (555) eine ungerade Anzahl von auf zyklische Weise geschalteten Invertern (556) und ein zwischen die Inverter (556) geschaltetes Verzögerungselement (558) enthält.

18. Halbleiterspeichervorrichtung nach Anspruch 13, dadurch gekennzeichnet, daß die interne Stromversorgungsschaltung (100) enthält:
einen Verbindungsschalter (234), der in einer Betriebsart mit niedrigem Leistungsverbrauch die externe Stromversorgungsleitung (90) mit der internen Stromversorgungsleitung (138) verbindet, und
einen Stromausschalt-Schalter (501), der in der Betriebsart mit niedrigem Leistungsverbrauch einen Betriebsstrom des ersten, zweiten und dritten Erfassungsabschnitts (520, 510, 500) ausschaltet.

19. Halbleiterspeichervorrichtung, an die eine von mehreren Betriebsbedingungen wahlweise angelegt wird, mit einer Betriebstest-Steuerschaltung (700), die während des Betriebstests gemäß einer bestimmten Kombination mehrerer Bits (A0 bis Am) eines vorgegebenen Signals den Beginn eines vorgeschriebenen Tests anweist, wobei
die Betriebstest-Steuerschaltung (700) eine erste Testeintrittsschaltung (704, 706) enthält, die als Reaktion auf die bestimmte Kombination ein erstes Testeintrittssignal (TEb, TEc) aktiviert, und eine Testeintritts-Überschreibschaltung (710, 720, 730) enthält, die das erste Testeintrittssignal (TEb, TEc) zwangsläufig deaktiviert, wenn eine bestimmte der mehreren Betriebsbedingungen bestimmt wird, und
die Betriebstest-Steuerschaltung (700) als Reaktion auf die Aktivierung des ersten Testeintrittsignals (TEb, TEc) den vorgeschriebenen Test beginnt.

20. Halbleiterspeichervorrichtung nach Anspruch 19, dadurch gekennzeichnet, daß
die Betriebstest-Steuerschaltung (700) eine zweite Testeintrittsschaltung (702) enthält, die als Reaktion auf eine weitere, von der bestimmten Kombination verschiedene Kombination der mehreren Bits (A0 bis Am) ein zweites Testeintrittssignal (TEa) aktiviert, und
die Betriebstest-Steuerschaltung (700) als Reaktion auf die Aktivierung entweder des ersten oder des zweiten Testeintrittssignals (TEb, TEc, TEa) den vorgeschriebenen Test beginnt.