JP5109187B2

JP5109187B2 - チャージポンプ

Info

Publication number: JP5109187B2
Application number: JP2008126280A
Authority: JP
Inventors: 弘晃谷崎
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2008-05-13
Filing date: 2008-05-13
Publication date: 2012-12-26
Anticipated expiration: 2028-05-13
Also published as: JP2009278737A

Description

この発明は、クロック信号に応じて交互に充放電するコンデンサを用いて、与えられた電圧を昇圧するチャージポンプに関する。

ＬＳＩ（Large Scale Integrated circuit）の微細化に伴ない、ＬＳＩの電源電圧は低電圧化の方向にある。このため、チャージポンプでは従来よりも効率よく高電圧を発生させる必要があり、従来のチャージポンプを改良するための種々の試みが提案されている。

このような試みの１つとして、低電圧動作における昇圧電圧を確保するために、電荷転送用のＮＭＯＳ（N-channel Metal Oxide Semiconductor）トランジスタのゲートを、電源電圧を２倍に昇圧した電圧で制御する方法がある（たとえば、２００５−３３３６８５号公報（特許文献１）、および山添孝徳らによる非特許文献１（「プラスマイナス高電圧の発生を可能とした基板制御型チャージポンプ回路」、電子情報通信学会論文誌Ｃ、２００４年４月、第Ｊ８７−Ｃ巻、第４号、ｐ．３６９−３７６）を参照）。

また、クロスカップル型のチャージポンプを用いてチャージポンプの高効率化を図る方法も提案されている（たとえば、Changsik Yooらによる非特許文献２（「A Low-Ripple Poly-Si TFT Charge Pump for Driver-Integrated LCD Panel」、IEEE Transactions on Consumer Electronics、２００５年５月、第５１巻、第２号、ｐ．６０６−６１０）を参照）。
特開２００５−３３３６８５号公報山添孝徳、外３名、「プラスマイナス高電圧の発生を可能とした基板制御型チャージポンプ回路」、電子情報通信学会論文誌Ｃ、２００４年４月、第Ｊ８７−Ｃ巻、第４号、ｐ．３６９−３７６ Changsik Yoo、外１名、「A Low-Ripple Poly-Si TFT Charge Pump for Driver-Integrated LCD Panel」、IEEE Transactions on Consumer Electronics、２００５年５月、第５１巻、第２号、ｐ．６０６−６１０

ところで、マイコン製品に供給される外部電源電圧は、およそ１．８Ｖから５．０Ｖまで幅のあることが多い。マイコン製品の汎用性を高めるためには、このような広範な電圧範囲をカバーして回路動作させる必要がある。特に、近年のマイコン製品には、しばしばフラッシュメモリが混載される。このため、フラッシュメモリに用いる高電圧を発生するチャージポンプについても、このような広範囲の外部電源電圧に対応する必要がある。

しかしながら、チャージポンプを種々の大きさの外部電源電圧に対して正常に動作させることは容易でない。たとえば、チャージポンプの昇圧効率は、電源電圧がＭＯＳトランジスタの閾値電圧に近づくほどが低下する。そこで、昇圧効率の低下を避けるため、前述のように外部電源電圧を昇圧するブースト回路を設け、昇圧された電源電圧を用いて電荷転送用トランジスタのゲート電圧を制御したとする。この場合、反対に、ＭＯＳトランジスタのゲート耐圧に近い高電圧の外部電源電圧が与えられると、ブースト回路によって昇圧された電圧がトランジスタのゲート耐圧を越えることになるので、チャージポンプが壊れてしまう。

したがって、本発明の目的は、種々の大きさの電源電圧の供給に対して、正常に動作しかつ目的の昇圧電圧を得ることができるチャージポンプを提供することである。

本発明は要約すれば、信号変換手段と複数のポンプセルとを備えるチャージポンプである。ここで、信号変換手段は、外部電源電圧と外部電源電圧以下の振幅を有する複数の外部クロック信号とを受け、複数の外部クロック信号にそれぞれ同期する複数の内部クロック信号を出力する。そして、信号変換手段は、外部電源電圧が予め定める基準電圧を超える場合に、外部電源電圧以下の複数の内部クロック信号を出力する。さらに、信号変換手段は、外部電源電圧が基準電圧を超えない場合に、外部電源電圧を昇圧した電圧を用いて、外部電源電圧より大きい振幅の複数の内部クロック信号を出力する。また、複数のポンプセルは、入力ノードと出力ノードとの間に直列に接続される。複数のポンプセルは、少なくとも複数の内部クロック信号を駆動用のクロック信号として用いることによって、入力ノードから出力ノードの方向に順々に正電荷を転送する。

本発明によれば、外部電源電圧が基準電圧より低い場合には、外部電源電圧より大きな振幅の内部クロック信号を複数のポンプセルに与える。これによって、昇圧効率の低下を防止できるので目的の昇圧電圧を確保できる。一方、外部電源電圧が基準電圧より高い場合には、外部電源電圧以下の振幅の内部クロック信号を複数のポンプセルに与えるので、ＭＯＳトランジスタのゲート電圧はゲート耐圧を超えることなく、チャージポンプは正常に動作する。

以下、本発明の実施の形態について図面を参照して詳しく説明する。なお、同一または相当する部分には同一の参照符号を付して、その説明を繰り返さない。

［実施の形態１］
図１は、本発明の実施の形態１のチャージポンプ１の構成を示す回路図である。図１を参照して、チャージポンプ１は、入力ノードＰｉｎと出力ノードＰｏｕｔとの間に直列に接続された複数のポンプセルＣＬＡ１〜ＣＬＡ４を含む。なお、図１は、簡単のために４個のポンプセルＣＬＡ１〜ＣＬＡ４の場合を図示しているが、さらに多数のポンプセルが直列接続されていてもよい。

ポンプセルＣＬＡ１〜ＣＬＡ４は、互いに同一の構成を有する。第１番目のポンプセルＣＬＡ１は、第１のノードＰＩ１と第２のノードＰＯ１との間に接続されるＮＭＯＳトランジスタＱＰ１、ノードＰＩ１とトランジスタＱＰ１のゲートとの間に接続されるＮＭＯＳトランジスタＱＧ１、ノードＰＯ１にその一端が接続されるコンデンサＣＰ１、およびトランジスタＱＰ１のゲートにその一端が接続されるコンデンサＣＧ１とを含む。トランジスタＱＧ１のゲートはノードＰＯ１に接続される。また、トランジスタＱＰ１，ＱＧ１の各ドレインは、ノードＰＩ１に接続されるとともに各々のバックゲートに接続される。以下、互いに同一の複数個を総称するとき、または、これらの複数個のうち不特定のものを示すときに参照符号の末尾の数字を省略して記載する場合がある。

図１に示すように、第１のノードＰＩ１は入力ノードＰｉｎに接続される。第２のノードＰＯ１は第２番目のポンプセルＣＬＡ２の第１のノードＰＩ２に接続される。以下同様に、第ｋ番目（ｋは１〜３の整数）のポンプセルＣＬＡｋの第２のノードＰＯｋは、第ｋ＋１番目の第１のノードＰＩｋ＋１に接続される。最後の第４番目のポンプセルＣＬＡ４の第２のノードＰＯ４は出力ノードＰｏｕｔに接続される。各ポンプセルＣＬＡは第１のノードＰＩを介して前段から正電荷を受け、第２のノードＰＯを介して後段に正電荷を出力する。こうして、チャージポンプ１は、入力ノードＰｉｎから出力ノードＰｏｕｔの方向へ正電荷を順々に転送する。

チャージポンプ１は、さらに、ポンプセルＣＬＡ１〜ＣＬＡ４にそれぞれ対応して設けられる信号変換手段としてのブースト回路ＢＧ１〜ＢＧ４および波形整形用のバッファ回路ＰＤＲ１〜ＰＤＲ４を含む。ブースト回路ＢＧ１〜ＢＧ４およびバッファ回路ＰＤＲ１〜ＰＤＲ４は、それぞれ互いに同一の構成を有する。各ブースト回路ＢＧは、対応するポンプセルＣＬＡのコンデンサＣＧの他端に接続される。また、各バッファ回路ＰＤＲは、対応するポンプセルＣＬＡのコンデンサＣＰの他端に接続される。

チャージポンプ１には外部から、４つの外部クロック信号ＧＣＬＫＡ，ＧＣＬＫＢ，ＰＣＬＫＡ，ＰＣＬＫＢが供給される。外部クロック信号ＧＣＬＫＡ，ＧＣＬＫＢ，ＰＣＬＫＡ，ＰＣＬＫＢは外部電源電圧ＶＣＣを用いて生成されるので、それらの振幅はいずれも外部電源電圧ＶＣＣに等しい。

図１に示すように、外部クロック信号ＧＣＬＫＡは、奇数番目のポンプセルＣＬＡ１，ＣＬＡ３のコンデンサＣＧ１，ＣＧ３に接続されたブースト回路ＢＧ１，ＢＧ３に供給される。また、外部クロック信号ＧＣＬＫＢは、偶数番目のポンプセルＣＬＡ２，ＣＬＡ４のコンデンサＣＧ２，ＣＧ４に接続されたブースト回路ＢＧ２，ＢＧ４に供給される。外部クロック信号ＰＣＬＫＡは、バッファ回路ＰＤＲ１，ＰＤＲ３で波形整形された後、奇数番目のポンプセルＣＬＡ１，ＣＬＡ３の各コンデンサＣＰ１，ＣＰ３に供給される。外部クロック信号ＰＣＬＫＢは、バッファ回路ＰＤＲ２，ＰＤＲ４で波形整形された後、偶数番目のポンプセルＣＬＡ２，ＣＬＡ４の各コンデンサＣＰ２，ＣＰ４に供給される。

ブースト回路ＢＧは、電源電圧ＶＣＣの低下に伴なうチャージポンプの昇圧効率の低下を防止するために設けられている。具体的には、各ブースト回路ＢＧは、外部電源電圧ＶＣＣを予め定める基準電圧と比較する。この結果、外部電源電圧ＶＣＣが基準電圧より低い場合に、奇数番のポンプセルＣＬＡに接続されたブースト回路ＢＧは、入力された外部クロック信号ＧＣＬＫＡを外部電源電圧ＶＣＣの２倍の振幅の内部クロック信号ＧＣＬＫＡに変換し、振幅変換された内部クロック信号ＧＣＬＫＡを対応する奇数番のポンプセルＣＬＡに出力する。同様に、外部電源電圧ＶＣＣが基準電圧より低い場合に、偶数番のポンプセルＣＬＡに接続されたブースト回路ＢＧは、入力された外部クロック信号ＧＣＬＫＢを外部電源電圧ＶＣＣの２倍の振幅の内部クロック信号ＧＣＬＫＢに変換し、振幅変換された内部クロック信号ＧＣＬＫＢを対応する偶数番のポンプセルＣＬＡに出力する。これによって、トランジスタＱＰの導通時のゲート電圧が増加するので、これらのトランジスタＱＰの電荷転送効率を改善することができる。

一方、外部電源電圧ＶＣＣが基準電圧より大きい場合には、各ブースト回路ＢＧは、外部電源電圧ＶＣＣに等しい振幅の内部クロック信号ＧＣＬＫＡまたはＧＣＬＫＢを、対応のポンプセルＣＬＡに出力する。こうして、ゲート電圧がゲート耐圧を超えないようにしてチャージポンプ１を正常動作させる。

図２は、図１のブースト回路ＢＧ１の構成の一例を示す回路図である。以下、第１番目のポンプセルＣＬＡ１に接続されるブースト回路ＢＧ１を代表として説明する。

図２を参照して、ブースト回路ＢＧ１は、外部電源電圧ＶＣＣと基準電圧とを比較する電圧比較回路１０と、論理回路２０と、内部電圧発生回路１６と、インバータ回路１７Ａ，１７Ｂとを含む。

電圧比較回路１０は、外部電源電圧ＶＣＣと予め定める基準電圧とを比較して、外部電源電圧ＶＣＣが基準電圧より大きい場合にハイレベルの信号を出力する回路である。以下、電圧比較回路１０の構成の一例を、図３を参照して説明する。

図３は、図２の電圧比較回路１０の構成の一例を示す回路図である。図３の電圧比較回路１０は、直列接続された抵抗素子１１．１〜１１．６（総称する場合または不特定のものを示す場合は抵抗素子１１とも称する）と、ＮＭＯＳトランジスタ１２と、コンパレータ１３とを含む。

直列接続された抵抗素子１１の一端には外部電源電圧ＶＣＣが印加され、他端はトランジスタ１２のドレインに接続される。トランジスタ１２のソースは接地され、ゲートにはバイアス電圧Ｉｒｅｆが与えられる。トランジスタ１２は、ゲート・ソース間のバイアス電圧Ｉｒｅｆによって決まる一定の電流Ｉ１を流す電流源として用いられる。定電流源としてのトランジスタ１２を設けることによって、抵抗素子１１の抵抗値を小さくしても抵抗素子１１を流れる電流が増加しないというメリットがある。

コンパレータ１３の非反転入力端子は、抵抗素子１１．４および１１．５の接続ノードに接続され、反転入力端子には一定の電圧ＶＲＥＦが入力される。ここで、各抵抗素子１１の抵抗値をＲとすると、コンパレータ１３は、非反転入力端子の入力電圧（ＶＣＣ−４×Ｒ×Ｉ１）が反転入力端子の入力電圧（ＶＲＥＦ）より大きい場合にハイレベルの信号ＶＰＰＳＥＬを出力する。逆に、ＶＣＣ−４×Ｒ×Ｉ１がＶＲＥＦより小さい場合に、コンパレータ１３は、ローレベルの信号ＶＰＰＳＥＬを出力する。したがって、前述の基準電圧はＶＲＥＦ＋４×Ｒ×Ｉ１であり、電圧比較回路１０は、外部電源電圧（ＶＣＣ）が基準電圧（ＶＲＥＦ＋４×Ｒ×Ｉ１）より大きい場合にハイレベルの信号ＶＰＰＳＥＬを出力する。

再び図２を参照して、論理回路２０は、外部クロック信号ＧＣＬＫＡの論理レベルを反転させた後、電圧比較回路１０の出力信号ＶＰＰＳＥＬとの論理和（ＯＲ）をとってノードＮＤ３に出力する。したがって、論理回路２０は、電圧比較回路１０の出力信号ＶＰＰＳＥＬがローレベルの場合は、外部クロック信号ＧＣＬＫＡの論理レベルを反転させて出力し、電圧比較回路１０の出力信号ＶＰＰＳＥＬがハイレベルの場合は、ハイレベルの一定の電圧を出力する。

内部電圧発生回路１６は、論理回路２０の出力（ノードＮＤ３の電圧）に応じて、ノードＮＤ１に入力される外部電源電圧ＶＣＣに等しい電圧または外部電源電圧ＶＣＣを２倍に昇圧した電圧をノードＮＤ２に出力する。内部電圧発生回路１６は、ＰＭＯＳ（P-channel Metal Oxide Semiconductor）トランジスタ２１〜２３と、ＮＭＯＳトランジスタ２５，２６と、コンデンサ２８とを含む。まず、これらの接続について説明する。

トランジスタ２１は、ノードＮＤ１とノードＮＤ２との間に接続される。トランジスタ２１のゲートとノードＮＤ２との間にトランジスタ２２が設けられる。さらに、トランジスタ２１のゲートと接地ノードＧＮＤとの間にトランジスタ２５が接続される。トランジスタ２１，２２のバックゲートはノードＮＤ２に接続される。

ノードＮＤ１と接地ノードＧＮＤとの間には、トランジスタ２３，２６が直列に接続される。トランジスタ２３および２６の接続ノードとノードＮＤ２との間にコンデンサ２８が設けられる。

トランジスタ２２，２３，２５，２６のゲートは、ノードＮＤ３に接続される。したがって、これらのトランジスタ２２，２３，２５，２６のオン／オフは、論理回路２０の出力によって制御される。

次に、内部電圧発生回路１６の動作について説明する。まず、外部電源電圧ＶＣＣが基準電圧（前述のＶＲＥＦ＋４×Ｒ×Ｉ１に対応する）よりも大きい場合は、ノードＮＤ３の電圧はハイレベルになる。この場合、トランジスタ２５がオン状態になるので、トランジスタ２１のゲート電圧はローレベルとなり、トランジスタ２１が導通する。これによって、ノードＮＤ２の電圧は外部電源電圧ＶＣＣに等しくなる。さらに、トランジスタ２２，２３，２６がそれぞれオフ、オフ、オンの状態になるので、コンデンサ２８は外部電源と並列接続されることになり、コンデンサ２８は外部電源電圧ＶＣＣまで充電される。

一方、外部電源電圧ＶＣＣが基準電圧より小さい場合は、ノードＮＤ３の電圧は、外部クロック信号ＧＣＬＫＡを反転させた論理レベルになり、ハイレベル（ＶＣＣ）とローレベル（０）との間を変化する。ノードＮＤ３の電圧がハイレベル（外部クロック信号ＧＣＬＫＡがローレベル）の場合は、前述のとおり、ノードＮＤ２の電圧は外部電源電圧ＶＣＣに等しく、コンデンサ２８は外部電源電圧ＶＣＣまで充電される。これに対して、ノードＮＤ３の電圧がローレベル（外部クロック信号ＧＣＬＫＡがハイレベル）の場合は、トランジスタ２２，２５がそれぞれオン、オフの状態になるので、トランジスタ２１のゲート電圧がハイレベルとなり、トランジスタ２１は非導通になる。さらに、トランジスタ２３，２６がそれぞれオン、オフの状態になるので、ノードＮＤ１およびＮＤ２の間がコンデンサ２８によって接続される。この結果、コンデンサ２８と外部電源とが直列に接続されることになるので、ノードＮＤ２の電圧は、外部電源電圧ＶＣＣにコンデンサ２８の電圧が加算された値である２ＶＣＣに等しくなる。

インバータ回路１７Ａは、ノードＮＤ２と接地ノードＧＮＤとの間に直列に接続されたＰＭＯＳトランジスタ２４ＡおよびＮＭＯＳトランジスタ２７Ａとを含むＣＭＯＳ（Complementary Metal Oxide Semiconductor）インバータ回路である。また、インバータ回路１７Ｂは、ノードＮＤ２と接地ノードＧＮＤとの間に直列に接続されたＰＭＯＳトランジスタ２４ＢおよびＮＭＯＳトランジスタ２７Ｂとを含むＣＭＯＳインバータ回路である。トランジスタ２４Ａ，２７Ａのゲートには、外部クロック信号ＧＣＬＫＡが入力される。トランジスタ２４Ａおよび２７Ａの接続ノードは、トランジスタ２４Ｂ，２７Ｂのゲートに接続される。トランジスタ２４Ｂおよび２７Ｂの接続ノードは、ブースト回路ＢＧ１の出力ノードＧＯＵＴ１に接続される。

このようにインバータ回路１７Ａ，１７Ｂは直列に接続され、いずれも内部電圧発生回路１６の出力電圧（ノードＮＤ２の電圧）によって駆動される。インバータ回路１７Ａには外部クロック信号ＧＣＬＫＡが入力され、インバータ回路１７Ｂから内部クロック信号ＧＣＬＫＡが出力される。このため、内部クロック信号ＧＣＬＫＡは、外部クロック信号ＧＣＬＫＡと同位相であり、ノードＮＤ２の電圧に等しい振幅を有する。

したがって、外部電源電圧ＶＣＣが基準電圧より大きい場合には、ノードＮＤ２の電圧は外部電源電圧ＶＣＣに等しいので、ブースト回路ＢＧ１は、外部電源電圧ＶＣＣに等しい振幅の内部クロック信号ＧＣＬＫＡを出力する。一方、外部電源電圧ＶＣＣが基準電圧より小さい場合には、ノードＮＤ２の電圧は、外部クロック信号ＧＣＬＫＡがハイレベル（ＶＣＣ）のとき２ＶＣＣまで上昇し、外部クロック信号ＧＣＬＫＡがローレベル（０）のときＶＣＣとなる。この結果、ブースト回路ＢＧ１は、外部電源電圧ＶＣＣの２倍に等しい振幅に変換された内部クロック信号ＧＣＬＫＡを出力する。

なお、ブースト回路ＢＧ１から出力される内部クロック信号ＧＣＬＫＡの振幅は、内部電圧発生回路１６の構成を変更することによって変更することができる。たとえば、図２の内部電圧発生回路１６を２段直列に接続すれば、出力される内部クロック信号の振幅は３ＶＣＣになる。

図４は、図１のチャージポンプ１の各部の電圧波形を示すタイミング図である。図４は、上から順に、外部クロック信号ＧＣＬＫＡ、ブースト回路ＢＧ１の出力ノードＧＯＵＴ１、トランジスタＱＰ１のゲート（ノードＧＡ１）、外部クロック信号ＰＣＬＫＡ、外部クロック信号ＧＣＬＫＢ、外部クロック信号ＰＣＬＫＢ、ポンプセルＣＬＡ１のノードＰＯ１（ポンプセルＣＬＡ２のノードＰＩ２）の各電圧波形を示す。図４の横軸は時間である。

図４に示すように、外部クロック信号ＧＣＬＫＡと外部クロック信号ＰＣＬＫＡとは互いに逆位相の関係にあり、外部クロック信号ＧＣＬＫＢと外部クロック信号ＰＣＬＫＢとは互いに逆位相の関係にある。さらに、外部クロック信号ＰＣＬＫＡと外部クロック信号ＧＣＬＫＢとは同周期であり、外部クロック信号ＧＣＬＫＡが立上がった後に外部クロック信号ＧＣＬＫＢが立上がり、外部クロック信号ＰＣＬＫＡが立下がる前に外部クロック信号ＧＣＬＫＢが立下がる。ここで、本実施の形態１では、外部クロック信号ＧＣＬＫＡと内部クロック信号ＧＣＬＫＡとが同位相であり、外部クロック信号ＧＣＬＫＢと内部クロック信号ＧＣＬＫＢとが同位相である。したがって、上述の外部クロック信号についての位相関係は、内部クロック信号についての位相関係にもあてはまる。

以下、図１、図４を参照して、チャージポンプ１の動作について説明する。以下の説明では、外部電源電圧ＶＣＣが基準電圧より低いために、ブースト回路ＢＧの出力の振幅が２ＶＣＣまで昇圧されているとする。

時刻ｔ１以前には、外部クロック信号ＰＣＬＫＡがハイレベル（ＶＣＣ）であるので、コンデンサＣＰ１の一端にはハイレベルの電圧ＶＣＣが印加されている。このため、ノードＰＯ１の電位がＶＣＣ以上に上昇するので、トランジスタＱＧ１が導通する。これによって、コンデンサＣＧ１が充電され、ノードＧＡ１の電位がＶＣＣになる。

時刻ｔ１で、外部クロック信号ＰＣＬＫＡがローレベル（０）になると、ノードＰＯ１の電圧は、０Ｖ近くまで低下する。一方、時刻ｔ１で、外部クロック信号ＧＣＬＫＡはローレベル（０）からハイレベル（ＶＣＣ）に変化するので、ブースト回路ＢＧ１の出力ノードＧＯＵＴ１の電圧は２ＶＣＣになる。この結果、トランジスタＱＰ１のゲート（ノードＧＡ１）の電圧は、ＧＯＵＴ１の電圧２ＶＣＣにコンデンサＣＧ１の充電電圧ＶＣＣが加算された３ＶＣＣまで上昇する。これによって、トランジスタＱＰ１が導通するので、時刻ｔ１〜ｔ２の間で、トランジスタＱＰ１を介して転送された正電荷によってコンデンサＣＰ１が充電され、ノードＰＯ１の電圧は外部電源電圧ＶＣＣ近くまで上昇する。

次の時刻ｔ２で、外部クロック信号ＧＣＬＫＡがハイレベル（ＶＣＣ）からローレベル（０）に変化するので、ノードＧＡ１の電圧はＶＣＣに戻る。さらに、外部クロック信号ＰＣＬＫＡがローレベル（０）からハイレベル（ＶＣＣ）に変化するので、ノードＰＯ１の電圧は、外部クロック信号ＰＣＬＫＡの電圧にコンデンサの充電電圧が加算された２ＶＣＣ近くまで上昇する。この結果、トランジスタＱＰ１は非導通になる。

さらに、時刻ｔ２〜ｔ３の間は、外部クロック信号ＧＣＬＫＢがローレベル（０）であり、外部クロック信号ＰＣＬＫＢがハイレベル（ＶＣＣ）である。この結果、ポンプセルＣＬＡ２のトランジスタＱＧ２が導通し、コンデンサＣＧ２が充電され、ノードＧＡ２の電位がＶＣＣになる。

次の時刻ｔ３で、外部クロック信号ＧＣＬＫＢがハイレベル（ＶＣＣ）に変化し、外部クロック信号ＰＣＬＫＢがローレベル（０）に変化する。この結果、ブースト回路ＢＧ２の出力ノードＧＯＵＴ２の電圧は２ＶＣＣになり、トランジスタＱＰ２のゲート（ノードＧＡ２）の電圧は、コンデンサＣＧ２の充電電圧ＶＣＣが加算されて３ＶＣＣまで上昇する。これによって、ポンプセルＣＬＡ２のトランジスタＱＰ２が導通するので、コンデンサＣＰ１に蓄積された電荷がトランジスタＱＰ２を介してポンプセルＣＬＡ２のコンデンサＣＰ２に転送される。

次の時刻ｔ４で、外部クロック信号ＧＣＬＫＢがローレベル（０）に戻り、外部クロック信号ＰＣＬＫＢがハイレベル（ＶＣＣ）に戻るので、トランジスタＱＰ２を介した電荷転送が終了する。次の時刻ｔ５以降、前述の時刻ｔ１以降の過程が繰返されることによって、入力ノードＰｉｎから出力ノードＰｏｕｔの方向へ正電荷が順々に転送される。

ここで、比較のために、ブースト回路ＢＧが用いられていない場合について述べる。この場合、時刻ｔ１〜ｔ２におけるトランジスタＱＰ１のゲート（ノードＧＡ１）の電圧は２ＶＣＣであり、時刻ｔ３〜ｔ４におけるトランジスタＱＰ２のゲート（ノードＧＡ２）の電圧は２ＶＣＣである。このようにトランジスタＱＰのゲートの電圧は、ブースト回路ＢＧが用いられている場合の３ＶＣＣより低くなる。したがって、トランジスタのＱＰの閾値電圧に近い低電源電圧ＶＣＣでチャージポンプ１を動作させるときには、本実施の形態１の場合に比べると、チャネルを流れる電流が減少する。この結果、たとえば、図３の破線３０で示すように、トランジスタＱＰ２の導通時におけるノードＰＯ１（ノードＰＩ２）の電圧変化率が小さくなる。

次に、図５を参照して、ブースト回路ＢＧの効果についてさらに説明する。
図５は、チャージポンプの電流効率と動作電圧との関係を示す図である。図５の縦軸は、チャージポンプに入力される総電流に対するチャージポンプの出力電流（単位時間当たりの電荷の転送量）の割合（電流効率）を表わす。横軸は、動作電圧（電源電圧ＶＣＣ）を表わす。チャージポンプに供給される外部クロック信号ＧＣＬＫＡ，ＧＣＬＫＢ，ＰＣＬＫＡ，ＰＣＬＫＢの振幅は電源電圧ＶＣＣである。

図５を参照して、実施の形態１のチャージポンプ１の場合を実線３３で示す。一方、ブースト回路ＢＧを設けていない第１の比較例を一転鎖線３１で示す。また、全動作電圧範囲で、２倍ブースト回路によって昇圧された電圧でトランジスタＱＰのゲートを制御している第２の比較例を二点鎖線３２で示す。

第２の比較例３２の場合、電源電圧ＶＣＣが高電圧の領域（図５の破線３２Ａ）では、トランジスタＱＰおよびブースト回路に用いられるＭＯＳトランジスタのゲート電圧が耐圧を越える。たとえば、トランジスタのゲート耐圧を６Ｖとした場合に２倍ブースト回路を用いると、３Ｖ以上の電圧でゲート電圧が耐圧を越えることになる。したがって、第２の比較例３２では、マイコン製品で必要な電圧範囲をカバーできない。

一方、第１の比較例３１の場合、図５の高電圧領域で使用可能でもある。しかしながら、動作電圧が低下するにつれて、第２の比較例３１に比べると急激に電流効率が低下する。したがって、第１の比較例３１では、最終的に昇圧された電圧が目的の値に到達しないことになる。

これに対して、実施の形態１のチャージポンプ１の場合３３では、基準電圧Ｖｃ以下の電源電圧ＶＣＣが与えられたとき、外部クロック信号ＧＣＬＫＡ，ＧＣＬＫＢが、振幅が２倍（２ＶＣＣ）の内部クロック信号ＧＣＬＫＡ，ＧＣＬＫＢに変換される。したがって、第２の比較例３２に等しい電流効率が得られ、ブースト回路ＢＧを用いない第１の比較例３１と比べると、より低い電源電圧ＶＣＣでも動作可能である。

一方、基準電圧Ｖｃ以上の電源電圧ＶＣＣが与えられたとき、内部クロック信号ＧＣＬＫＡ，ＧＣＬＫＢの振幅は電源電圧ＶＣＣに等しい。したがって、第１の比較例３１に等しい電流効率が得られ、高電圧の領域でも正常に使用可能である。なお、この場合、ブースト回路ＢＧによる昇圧動作が止まるので、基準電圧Ｖｃ以下の場合に比べて電流効率が増加している。

以上のとおり、実施の形態１のチャージポンプ１によれば、外部電源の電圧ＶＣＣが基準電圧Ｖｃより低い場合には、外部電源の電圧ＶＣＣの２倍の振幅の内部クロック信号ＧＣＬＫＡ，ＧＣＬＫＢがポンプセルＣＬＡに与えられる。これによって、トランジスタＱＰの転送効率の低下が防止されるので、目的の昇圧電圧を確保できる。一方、外部電源の電圧ＶＣＣが基準電圧Ｖｃより高い場合には、外部電源の電圧ＶＣＣに等しい振幅の内部クロック信号をＧＣＬＫＡ，ＧＣＬＫＢがポンプセルＣＬＡに与えられることになる。したがって、トランジスタＱＰのゲート電圧およびブースト回路ＢＧのＭＯＳトランジスタのゲート電圧が耐圧を超えることなく、チャージポンプ１は正常に動作する。このように、実施の形態１のチャージポンプ１は、種々の電源電圧で動作可能であり、マイコン製品に搭載される不揮発性メモリ用のチャージポンプとして好適に使用することができる。

［実施の形態２］
図６は、本発明の実施の形態２のチャージポンプ２の構成を示す回路図である。

図６を参照して、実施の形態２のチャージポンプ２は、図１のブースト回路ＢＧ１〜ＢＧ４を波形整形用のバッファ回路ＧＤＲ１〜ＧＤＲ４にそれぞれ置換え、図１のバッファ回路ＰＤＲ１〜ＰＲＤ４をブースト回路ＢＰ１〜ＢＰ４にそれぞれ置換えたものに等しい。すなわち、実施の形態２のチャージポンプ２には、外部クロック信号ＧＣＬＫＡ，ＧＣＬＫＢを振幅変換するためのブースト回路ＢＧ１〜ＢＧ４に代えて、外部クロック信号ＰＣＬＫＡ，ＰＣＬＫＢを振幅変換するためのブースト回路ＢＰ１〜ＢＰ４が設けられている。

ブースト回路ＢＰ１〜ＢＰ４は、互いに同一の構成を有し、ポンプセルＣＬＡ１〜ＣＬＡ４にそれぞれ対応して設けられる。各ブースト回路ＢＰは、対応するポンプセルＣＬＡのコンデンサＣＰに接続される。また、各バッファ回路ＧＤＲは、対応するポンプセルＣＬＡのコンデンサＣＧに接続される。

ブースト回路ＢＰは、実施の形態１のブースト回路ＢＰと同様に、外部電源電圧ＶＣＣを予め定める基準電圧と比較する。このとき、外部電源電圧ＶＣＣが基準電圧より低い場合には、奇数番のポンプセルＣＬＡに接続されたブースト回路ＢＰは、入力された外部クロック信号ＰＣＬＫＡを外部電源電圧ＶＣＣの２倍の振幅の内部クロック信号ＰＣＬＫＡに変換し、振幅変換された内部クロック信号ＰＣＬＫＡを対応する奇数番のポンプセルＣＬＡに出力する。同様に、外部電源電圧ＶＣＣが基準電圧より低い場合に、偶数番のポンプセルＣＬＡに接続されたブースト回路ＢＰは、入力された外部クロック信号ＰＣＬＫＢを外部電源電圧ＶＣＣの２倍の振幅の内部クロック信号ＰＣＬＫＢに変換し、振幅変換された内部クロック信号ＰＣＬＫＢを対応する偶数番のポンプセルＣＬＡに出力する。これによって、トランジスタＱＧのゲート電圧が増加するので、トランジスタＱＧの導通時のドレイン電流を増加させることができる。さらに、ノードＰＯをポンプアップする電圧が２ＶＣＣに増加するので、トランジスタＱＰの電荷転送効率も改善することができる。

一方、外部電源電圧ＶＣＣが基準電圧より大きい場合には、各ブースト回路ＢＰは、外部電源電圧ＶＣＣに等しい振幅の内部クロック信号ＰＣＬＫＡまたはＰＣＬＫＢを対応するポンプセルＣＬＡに出力することになる。したがって、トランジスタＱＧのゲート電圧およびブースト回路ＢＰのＭＯＳトランジスタのゲート電圧が耐圧を超えることなく、チャージポンプ１は正常に動作する。

ブースト回路ＢＰの具体的な構成は、図２、図３に示したブースト回路ＢＧと同様であるので説明を繰返さない。また、上述したブースト回路ＢＰおよびバッファ回路ＧＤＲ以外のチャージポンプ２の各構成は、図１のチャージポンプ１の構成と同一であるので、共通する部分については同一の参照符号を付して説明を繰返さない。

［実施の形態３］
図７は、本発明の実施の形態３のチャージポンプ３の構成を示す回路図である。図７を参照して、実施の形態３のチャージポンプ３は、図１のバッファ回路ＰＤＲ１〜ＰＲＤ４をブースト回路ＢＰ１〜ＢＰ４にそれぞれ置換えたものに等しい。すなわち、チャージポンプ３には、図１のブースト回路ＢＧ１〜ＢＧ４と図６のブースト回路ＢＰ１〜ＢＰ４の両方が設けられている。したがって、チャージポンプ３は、実施の形態１のチャージポンプ１および実施の形態２のチャージポンプ２の両方の作用効果を奏する。このため、低電源電圧におけるトランジスタＱＰの電荷転送効率がさらに向上する。なお、図７のチャージポンプ３のその他の構成については、実施の形態１，２のチャージポンプ１，２と同様であるので、説明を繰返さない。

［実施の形態４］
図８は、本発明の実施の形態４のチャージポンプ４の構成を示す回路図である。

図８を参照して、チャージポンプ４では、図７の奇数番のポンプセルＣＬＡ１，ＣＬＡ３のコンデンサＣＰ１，ＣＰ３に個別に接続されるブースト回路ＢＰ１，ＢＰ３が、１個のブースト回路ＢＰＡで置換えられる。ブースト回路ＢＰＡは、外部クロック信号ＰＣＬＫＡを受けて、電源電圧ＶＣＣに応じた振幅の内部クロック信号ＰＣＬＫＡを生成し、奇数番目のポンプセルＣＬＡ１，ＣＬＡ３のコンデンサＣＰ１，ＣＰ３に出力する。

同様に、チャージポンプ４では、図７の偶数番のポンプセルＣＬＡ２，ＣＬＡ４のコンデンサＣＰ２，ＣＰ４に個別に接続されるブースト回路ＢＰ２，ＢＰ４が、１個のブースト回路ＢＰＢで置換えられる。ブースト回路ＢＰＢは、外部クロック信号ＰＣＬＫＢを受けて、電源電圧ＶＣＣに応じた振幅の内部クロック信号ＰＣＬＫＢを生成し、偶数番目のポンプセルＣＬＡ２，ＣＬＡ４のコンデンサＣＰ２，ＣＰ４に出力する。

また同様に、チャージポンプ４では、図７の奇数番のポンプセルＣＬＡ１，ＣＬＡ３のコンデンサＣＧ１，ＣＧ３に個別に接続されるブースト回路ＢＧ１，ＢＧ３が、１個のブースト回路ＢＧＡで置換えられる。ブースト回路ＢＧＡは、外部クロック信号ＧＣＬＫＡを受けて、電源電圧ＶＣＣに応じた振幅の内部クロック信号ＧＣＬＫＡを生成し、奇数番目の各ポンプセルＣＬＡ１，ＣＬＡ３のコンデンサＣＧ１，ＣＧ３に出力する。

また同様に、チャージポンプ４は、図７の偶数番のポンプセルＣＬＡ２，ＣＬＡ４のコンデンサＣＧ２，ＣＧ４に個別に接続されるブースト回路ＢＧ２，ＢＧ４が、１個のブースト回路ＢＧＢで置換えられる。すなわち、ブースト回路ＢＧＢは、外部クロック信号ＧＣＬＫＢを受けて、電源電圧ＶＣＣに応じた振幅の内部クロック信号ＧＣＬＫＢを生成し、偶数番目の各ポンプセルＣＬＡ２，ＣＬＡ４のコンデンサＣＧ２，ＣＧ４に出力する。

このように、チャージポンプ４は、外部クロック信号ＧＣＬＫＡ，ＧＣＬＫＢ，ＰＣＬＫＡ，ＰＣＬＫＢに対して１個ずつのブースト回路ＢＧＡ，ＢＧＢ，ＢＰＡ，ＢＰＢを含む。このような場合にも、実施の形態３のチャージポンプ３と同様の作用効果を奏する。なお、ブースト回路ＢＰＡ，ＢＰＢ，ＢＧＢ，ＢＧＡの具体的な構成の例は、図２、図３に示すブースト回路ＢＧ１と同様であるので説明を繰返さない。

［実施の形態５］
図９は、本発明の実施の形態５のチャージポンプ５の構成を示す回路図である。図９のチャージポンプ５は、マイナス電圧の昇圧を行なう例を示すものである。

図９を参照して、チャージポンプ５は、図７のチャージポンプ３の出力ノードＰｏｕｔを、ＮＭＯＳトランジスタＱＺを介して接地することによって、入力ノードＰｉｎから昇圧されたマイナス電圧を取り出すものである。トランジスタＱＺのゲートとドレインとバックゲートとは出力ノードＰｏｕｔに接続される。

図７のチャージポンプ３では、入力ノードＰｉｎから出力ノードＰｏｕｔに正電荷を転送する。この結果、出力ノードＰｏｕｔの電位が入力ノードＰｉｎの電位よりも高くなる。同様の正電荷の転送が、図９のチャージポンプ５においても生じる。図９では、出力ノードＰｏｕｔがダイオード接続されたトランジスタＱＺを介して接地されているので、出力ノードＰｏｕｔの電位が０Ｖ近傍に制限される。この結果、入力ノードＰｉｎの電位がマイナス電圧に昇圧されることになる。このような、マイナス電圧の昇圧の場合にも実施の形態３のチャージポンプ３と同様の作用効果を奏する。

［実施の形態６］
図１０は、本発明の実施の形態６のチャージポンプ６の構成を示す回路図である。図１０は、クロスカップル型のチャージポンプに本発明のブースト回路を適用したものである。

図１０を参照して、チャージポンプ６は、入力ノードＰｉｎと出力ノードＰｏｕｔとの間に直列に接続される複数のポンプセルＣＬＢ１〜ＣＬＢ４を含む。なお、図１０は、簡単のために４個のポンプセルＣＬＢ１〜ＣＬＢ４の場合を図示しているが、さらに多数のポンプセルが直列接続されていてもよい。

ポンプセルＣＬＢ１〜ＣＬＢ４は同一の構成を有する。代表として、第１番目のポンプセルＣＬＢ１の構成を説明する。ポンプセルＣＬＢ１は、ＮＭＯＳトランジスタＲＡ１，ＲＢ１、ＰＭＯＳトランジスタＱＡ１，ＱＢ１、およびコンデンサＣＡ１，ＣＢ１を含む。ここで、トランジスタＲＡ１は、第１のノードＰＩ１とノードＰＡ１との間に接続される。トランジスタＱＡ１は、ノードＰＡ１と第２のノードＰＯ１との間に接続される。トランジスタＲＢ１は、第１のノードＰＩ１とノードＰＢ１との間に接続される。トランジスタＱＢ１は、ノードＰＢ１と第２のノードＰＯ１との間に接続される。コンデンサＣＡ１の一端は、ノードＰＡ１、トランジスタＲＢ１のゲート、およびトランジスタＱＢ１のゲートに接続される。コンデンサＣＢ１の一端は、ノードＰＢ１、トランジスタＲＡ１のゲート、およびトランジスタＱＡ１のゲートに接続される。

チャージポンプ６は、さらに、ポンプセルＣＬＢ１〜ＣＬＢ４のコンデンサＣＡ１〜ＣＡ４の他端にそれぞれ接続されるブースト回路ＢＡ１〜ＢＡ４を含む。各ブースト回路ＢＡには、チャージポンプ６の外部から外部クロック信号ＣＬＫＡが供給される。

また、チャージポンプ６は、さらに、ポンプセルＣＬＢ１〜ＣＬＢ４のコンデンサＣＢ１〜ＣＢ４の他端にそれぞれ接続されるブースト回路ＢＢ１〜ＢＢ４を含む。各ブースト回路ＢＢには、チャージポンプ６の外部から外部クロック信号ＣＬＫＢが供給される。外部クロック信号ＣＬＫＢは、外部クロック信号ＣＬＫＡと逆位相である。

ブースト回路ＢＡ１〜ＢＡ４およびブースト回路ＢＢ１〜ＢＢ４は、互いに同一の構成を有する。ブースト回路ＢＡ，ＢＢは、実施の形態１のブースト回路ＢＰ，ＢＧと同様に、外部電源電圧ＶＣＣを予め定める基準電圧と比較する。このとき、外部電源電圧ＶＣＣが基準電圧より低い場合には、ブースト回路ＢＡは、入力された外部クロック信号ＣＬＫＡを外部電源電圧ＶＣＣの２倍の振幅の内部クロック信号ＣＬＫＡにそれぞれ変換し、振幅変換された内部クロック信号ＣＬＫＡを対応のポンプセルＣＬＢのコンデンサＣＡに出力する。同様に、外部電源電圧ＶＣＣが基準電圧より低い場合に、ブースト回路ＢＢは、入力された外部クロック信号ＣＬＫＢを外部電源電圧ＶＣＣの２倍の振幅の内部クロック信号ＣＬＫＢに変換し、振幅変換された内部クロック信号ＣＬＫＢを対応のポンプセルＣＬＢのコンデンサＣＢに出力する。これによって、トランジスタＲＡ，ＲＢ，ＱＡ，ＱＢの導通時のゲート電圧が増加するので、これらのトランジスタＲＡ，ＲＢ，ＱＡ，ＱＢの電荷転送効率を改善することができる。

一方、外部電源電圧ＶＣＣが基準電圧より大きい場合には、各ブースト回路ＢＡ，ＢＢは、外部電源電圧ＶＣＣに等しい振幅の内部クロック信号ＣＬＫＡ，ＣＬＫＢを対応するポンプセルＣＬＢのコンデンサＣＡ，ＣＢにそれぞれ出力することになる。したがって、トランジスタＲＡ，ＲＢ，ＱＡ，ＱＢのゲート電圧およびブースト回路ＢＡ，ＢＢを構成するＭＯＳトランジスタのゲート電圧が耐圧を超えることなく、チャージポンプ６は正常に動作する。

なお、ブースト回路ＢＡ，ＢＢの具体的な構成例は、図２、図３に示したブースト回路ＢＧと同様であるので説明を繰返さない。

図１１は、図１０のチャージポンプ６の各部の電圧波形を示すタイミング図である。図１１は、上から順に、外部クロック信号ＣＬＫＡ、外部クロック信号ＣＬＫＢ、ノードＰＡ１，ＰＢ１、および１番目のポンプセルＣＬＢの第２のノードＰＯ１の各電圧波形を示す。図１１の横軸は時間である。

図１１に示すように、外部クロック信号ＣＬＫＡと外部クロック信号ＣＬＫＢとは、互いに逆位相の関係にある。ここで、本実施の形態６では、外部クロック信号ＣＬＫＡと内部クロック信号ＣＬＫＡとが互いに同位相であり、外部クロック信号ＣＬＫＢと内部クロック信号ＣＬＫＢとが互いに同位相である。したがって、内部クロック信号ＣＬＫＡと内部クロック信号ＣＬＫＢとについても、互いに逆位相の関係にある。

以下、図１０、図１１を参照して、チャージポンプ６の動作について説明する。以下の説明では、外部電源電圧ＶＣＣが基準電圧より低いために、ブースト回路ＢＡ，ＢＢの出力の振幅が２ＶＣＣまで昇圧されているとする。

時刻ｔ１には、外部クロック信号ＣＬＫＡがローレベル（０）からハイレベル（ＶＣＣ）に変化し、外部クロック信号ＣＬＫＢがハイレベル（ＶＣＣ）からローレベル（０）に変化する。これによって、ポンプセルＣＬＢ１のトランジスタＱＡ１、ＲＢ１が導通し、トランジスタＱＢ１，ＲＡ１が非導通になる。この結果、時刻ｔ１〜ｔ２の間に、コンデンサＣＡ１に蓄積された正電荷がトランジスタＱＡ１を介してポンプセルＣＬＢ２に転送され、ノードＰＡ１の電位は減少する。また、コンデンサＣＢ１には、トランジスタＲＢ１を介して正電荷が蓄積され、ノードＰＢ１の電位は増加する。

次の時刻ｔ２には、外部クロック信号ＣＬＫＡがハイレベル（ＶＣＣ）からローレベル（０）に変化し、外部クロック信号ＣＬＫＢがローレベル（０）からハイレベル（ＶＣＣ）に変化する。これによって、ポンプセルＣＬＢ１のトランジスタＱＡ１、ＲＢ１が非導通になり、トランジスタＱＢ１，ＲＡ１が導通する。この結果、時刻ｔ２〜ｔ３の間に、コンデンサＣＢ１に蓄積された正電荷がトランジスタＱＢ１を介してポンプセルＣＬＢ２に転送され、ノードＰＢ１の電位は減少する。また、コンデンサＣＡ１には、トランジスタＲＡ１を介して正電荷が蓄積され、ノードＰＡ１の電位は増加する。次の時刻ｔ３以降、前述の時刻ｔ１以降の過程が繰返されることによって、入力ノードＰｉｎから出力ノードＰｏｕｔの方向へ正電荷が順々に転送される。

このように、チャージポンプ６は、コンデンサＣＡおよびＣＢのうちの一方へ、前段から転送された電荷を蓄積するのと同時に、他方から電荷を放電させて次段へ電荷転送を行なう。したがって、チャージポンプ６はポンプ効率が優れており、実施の形態３のチャージポンプ３に比べると、同等の回路面積で２倍の出力電流を得ることができる。さらに、２倍ブースト回路ＢＡ，ＢＢを用いることによって、外部電源電圧ＶＣＣがＭＯＳトランジスタの閾値電圧に近い場合でも、電荷転送用トランジスタＲＡ，ＲＢ，ＱＡ，ＱＢの転送効率の低下を防止することができる。逆に、電源電圧ＶＣＣが予め定める基準電圧を超える高電圧の場合には、外部クロック信号ＣＬＫＡ，ＣＬＫＢの振幅の２倍変換を行なわないので、ＭＯＳトランジスタのゲート電圧が耐圧を超えることなく、チャージポンプ６は正常に動作する。

［実施の形態７］
図１２は、本発明の実施の形態７のチャージポンプ７の構成を示す回路図である。

図１２を参照して、チャージポンプ７では、図１０の各ポンプセルＣＬＢのコンデンサＣＡに個別に接続されるブースト回路ＢＡ１〜４が、１個のブースト回路ＢＡ０で置換えられる。ブースト回路ＢＡ０は、外部クロック信号ＣＬＫＡを受けて、電源電圧ＶＣＣに応じた振幅の内部クロック信号ＣＬＫＡを各ポンプセルＣＬＢのコンデンサＣＡに出力する。

同様に、チャージポンプ７では、図１０の各ポンプセルＣＬＢのコンデンサＣＢに個別に接続されるブースト回路ＢＢ１〜ＢＢ４が、１個のブースト回路ＢＢ０で置換えられる。ブースト回路ＢＢ０は、外部クロック信号ＣＬＫＢを受けて、電源電圧ＶＣＣに応じた振幅の内部クロック信号ＣＬＫＢを各ポンプセルＣＬＢのコンデンサＣＢに出力する。

このように、チャージポンプ７は、外部クロック信号ＣＬＫＡ，ＣＬＫＢにそれぞれ対応するブースト回路ＢＡ０，ＢＢ０を含む。このような場合にも、実施の形態６のチャージポンプ６と同様の作用効果を奏する。なお、ブースト回路ＢＡ０，ＢＢ０の具体的な構成例は、図２、図３に示すブースト回路ＢＧ１と同様であるので説明を繰返さない。

［実施の形態８］
図１３は、本発明の実施の形態８のチャージポンプ８の構成を示す回路図である。図１３のチャージポンプ８は、マイナス電圧の昇圧を行なう例を示すものである。

図１３を参照して、チャージポンプ８は、図１０のチャージポンプ６の出力ノードＰｏｕｔを接地することによって、入力ノードＰｉｎから昇圧されたマイナス電圧を取り出すものである。図１０のチャージポンプ６では、入力ノードＰｉｎから出力ノードＰｏｕｔに正電荷を転送する。この結果、出力ノードＰｏｕｔの電位が入力ノードＰｉｎの電位よりも高くなる。同様の正電荷の転送が、図１３のチャージポンプ８においても行なわれる。図１３では、出力ノードＰｏｕｔが接地されているので、出力ノードＰｏｕｔの電位が０に固定される。この結果、入力ノードＰｉｎの電位がマイナス電圧に昇圧されることになる。このような、マイナス電圧の昇圧の場合にも実施の形態６のチャージポンプ６と同様の作用効果を奏する。

今回開示された実施の形態はすべての点で例示であって制限的なものでないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

本発明の実施の形態１のチャージポンプ１の構成を示す回路図である。図１のブースト回路ＢＧ１の構成の一例を示す回路図である。図２の電圧比較回路１０の構成の一例を示す回路図である。図１のチャージポンプ１の各部の電圧波形を示すタイミング図である。チャージポンプの電流効率と動作電圧との関係を示す図である。本発明の実施の形態２のチャージポンプ２の構成を示す回路図である。本発明の実施の形態３のチャージポンプ３の構成を示す回路図である。本発明の実施の形態４のチャージポンプ４の構成を示す回路図である。本発明の実施の形態５のチャージポンプ５の構成を示す回路図である。本発明の実施の形態６のチャージポンプ６の構成を示す回路図である。図１０のチャージポンプ６の各部の電圧波形を示すタイミング図である。本発明の実施の形態７のチャージポンプ７の構成を示す回路図である。本発明の実施の形態８のチャージポンプ８の構成を示す回路図である。

符号の説明

１〜８チャージポンプ、１０電圧比較回路、１３コンパレータ、１６内部電圧発生回路、１７Ａ，１７Ｂインバータ回路、２０論理回路、ＢＡ，ＢＢ，ＢＧ，ＢＰブースト回路、ＢＧＡ，ＢＧＢ，ＢＰＡ，ＢＰＢブースト回路、ＣＡ，ＣＢ，ＣＧ，ＣＰコンデンサ、ＣＬＡ，ＣＬＢポンプセル、ＣＬＫＡ，ＣＬＫＢ外部クロック信号（内部クロック信号）、ＧＣＬＫＡ，ＧＣＬＫＢ外部クロック信号（内部クロック信号）、ＰＣＬＫＡ，ＰＣＬＫＢ外部クロック信号（内部クロック信号）、ＰＩ第１のノード、ＰＯ第２のノード、Ｐｉｎ入力ノード、Ｐｏｕｔ出力ノード、ＱＡ，ＱＢＰＭＯＳトランジスタ、ＲＡ，ＲＢＮＭＯＳトランジスタ、ＱＧ，ＱＰＮＭＯＳトランジスタ、ＶＣＣ外部電源電圧。

Claims

外部電源電圧と前記外部電源電圧以下の振幅を有する複数の外部クロック信号とを受け、前記複数の外部クロック信号にそれぞれ同期する複数の内部クロック信号を出力する信号変換手段を備え、
前記信号変換手段は、前記外部電源電圧が予め定める基準電圧を超える場合に、前記外部電源電圧以下の前記複数の内部クロック信号を出力し、
前記信号変換手段は、前記外部電源電圧が前記基準電圧を超えない場合に、前記外部電源電圧を昇圧した電圧を用いて、前記外部電源電圧より大きい振幅の前記複数の内部クロック信号を出力し、
入力ノードと出力ノードとの間に直列に接続され、少なくとも前記複数の内部クロック信号を駆動用のクロック信号として用いることによって、前記入力ノードから前記出力ノードの方向に順々に正電荷を転送する複数のポンプセルをさらに備える、チャージポンプ。
前記信号変換手段は、前記複数の外部クロック信号として第１および第２の外部クロック信号を受け、前記複数の内部クロック信号として前記第１および第２の外部クロック信号にそれぞれ同期する第１および第２の内部クロック信号を出力し、
前記複数のポンプセルは、外部から駆動用のクロック信号として第３および第４の外部クロック信号をさらに受けて、前記第１および第２の内部クロック信号ならびに前記第３および第４の外部クロック信号を用いることによって前記入力ノードから前記出力ノードの方向に順々に正電荷を転送し、
前記第１の内部クロック信号は、前記第３の外部クロック信号と逆位相であり、
前記第２の内部クロック信号は、前記第４の外部クロック信号と逆位相であり、
前記第１の内部クロック信号は、前記第４の外部クロック信号と同周期であり、前記第４の外部クロック信号が立上がる前に立上がり、前記第４の外部クロック信号が立下がった後に立下がり、
前記複数のポンプセルの各々は、
前段から正電荷を受けるための第１のノードと、
後段に正電荷を出力するための第２のノードと、
前記第１および第２のノード間に接続されるＮチャネルの第１のＭＯＳトランジスタと、
前記第２のノードの電位に従って、前記第１のノードと前記第１のＭＯＳトランジスタのゲートとの間の経路を開閉するＮチャネルの第２のＭＯＳトランジスタと、
前記第２のノードに一端が接続される第１の容量素子と、
前記第１のＭＯＳトランジスタのゲートに一端が接続される第２の容量素子とを含み、
奇数番のポンプセルの前記第１の容量素子の他端には前記第１の内部クロック信号が供給され、
偶数番のポンプセルの前記第１の容量素子の他端には前記第２の内部クロック信号が供給され、
奇数番のポンプセルの前記第２の容量素子の他端には前記第３の外部クロック信号が供給され、
偶数番のポンプセルの前記第２の容量素子の他端には前記第４の外部クロック信号が供給される、請求項１に記載のチャージポンプ。
前記信号変換手段は、
奇数番のポンプセルの前記第１の容量素子に個別に接続される１または複数の第１のブースト回路と、
偶数番のポンプセルの前記第１の容量素子に個別に接続される１または複数の第２のブースト回路とを含み、
前記１または複数の第１のブースト回路および前記１または複数の第２のブースト回路の各々は、
前記外部電源電圧と前記基準電圧とを比較し、前記外部電源電圧が前記基準電圧を越える場合に第１の論理レベルの電圧を出力し、前記外部電源電圧が前記基準電圧を越えない場合に第２の論理レベルの電圧を出力するコンパレータと、
前記コンパレータの出力電圧が前記第１の論理レベルの場合に前記外部電源電圧を内部電圧として出力し、前記コンパレータの出力電圧が前記第２の論理レベルの場合に前記外部電源電圧を昇圧した電圧を前記内部電圧として出力する内部電圧発生回路と、
前記内部電圧によって駆動される１または直列接続された複数のＣＭＯＳインバータ回路とを含み、
前記１または複数の第１のブースト回路の各々に設けられた前記１または直列接続された複数のＣＭＯＳインバータ回路は、前記第１の外部クロック信号を受けて前記第１の内部クロック信号を出力し、
前記１または複数の第２のブースト回路の各々に設けられた前記１または直列接続された複数のＣＭＯＳインバータ回路は、前記第２の外部クロック信号を受けて前記第２の内部クロック信号を出力する、請求項２に記載のチャージポンプ。
前記複数のポンプセルは、外部から駆動用のクロック信号として第１および第２の外部クロック信号をさらに受け、
前記信号変換手段は、前記複数の外部クロック信号として第３および第４の外部クロック信号を受け、前記複数の内部クロック信号として前記第３および第４の外部クロック信号にそれぞれ同期する第３および第４の内部クロック信号を出力し、
前記複数のポンプセルは、前記第１および第２の外部クロック信号ならびに第３および第４の内部クロック信号を用いることによって前記入力ノードから前記出力ノードの方向に順々に正電荷を転送し、
前記第１の外部クロック信号は、前記第３の内部クロック信号と逆位相であり、
前記第２の外部クロック信号は、前記第４の内部クロック信号と逆位相であり、
前記第１の外部クロック信号は、前記第４の内部クロック信号と同周期であり、前記第４の内部クロック信号が立上がる前に立上がり、前記第４の内部クロック信号が立下がった後に立下がり、
前記複数のポンプセルの各々は、
前段から正電荷を受けるための第１のノードと、
後段に正電荷を出力するための第２のノードと、
前記第１および第２のノード間に接続されるＮチャネルの第１のＭＯＳトランジスタと、
前記第２のノードの電位に従って、前記第１のノードと前記第１のＭＯＳトランジスタのゲートとの間の経路を開閉するＮチャネルの第２のＭＯＳトランジスタと、
前記第２のノードに一端が接続される第１の容量素子と、
前記第１のＭＯＳトランジスタのゲートに一端が接続される第２の容量素子とを含み、
奇数番のポンプセルの前記第１の容量素子の他端には前記第１の外部クロック信号が供給され、
偶数番のポンプセルの前記第１の容量素子の他端には前記第２の外部クロック信号が供給され、
奇数番のポンプセルの前記第２の容量素子の他端には前記第３の内部クロック信号が供給され、
偶数番のポンプセルの前記第２の容量素子の他端には前記第４の内部クロック信号が供給される、請求項１に記載のチャージポンプ。
前記信号変換手段は、
奇数番のポンプセルの前記第２の容量素子に個別に接続される１または複数の第３のブースト回路と、
偶数番のポンプセルの前記第２の容量素子に個別に接続される１または複数の第４のブースト回路とを含み、
前記１または複数の第３のブースト回路および前記１または複数の第４のブースト回路の各々は、
前記外部電源電圧と前記基準電圧とを比較し、前記外部電源電圧が前記基準電圧を越える場合に第１の論理レベルの電圧を出力し、前記外部電源電圧が前記基準電圧を越えない場合に第２の論理レベルの電圧を出力するコンパレータと、
前記コンパレータの出力電圧が前記第１の論理レベルの場合に前記外部電源電圧を内部電圧として出力し、前記コンパレータの出力電圧が前記第２の論理レベルの場合に前記外部電源電圧を昇圧した電圧を前記内部電圧として出力する内部電圧発生回路と、
前記内部電圧によって駆動される１または直列接続された複数のＣＭＯＳインバータ回路とを含み、
前記１または複数の第３のブースト回路の各々に設けられた前記１または直列接続された複数のＣＭＯＳインバータ回路は、前記第３の外部クロック信号を受けて前記第３の内部クロック信号を出力し、
前記１または複数の第４のブースト回路の各々に設けられた前記１または直列接続された複数のＣＭＯＳインバータ回路は、前記第４の外部クロック信号を受けて前記第４の内部クロック信号を出力する、請求項４に記載のチャージポンプ。
前記信号変換手段は、前記複数の外部クロック信号として第１〜第４の外部クロック信号を受け、前記複数の内部クロック信号として前記第１〜第４の外部クロック信号にそれぞれ同期する第１〜第４の内部クロック信号を出力し、
前記第１の内部クロック信号は、前記第３の内部クロック信号と逆位相であり、
前記第２の内部クロック信号は、前記第４の内部クロック信号と逆位相であり、
前記第１の内部クロック信号は、前記第４の内部クロック信号と同周期であり、前記第４の内部クロック信号が立上がる前に立上がり、前記第４の内部クロック信号が立下がった後に立下がり、
前記複数のポンプセルは、前記第１〜第４の内部クロック信号を用いることによって前記入力ノードから前記出力ノードの方向に順々に正電荷を転送し、
前記複数のポンプセルの各々は、
前段から正電荷を受けるための第１のノードと、
後段に正電荷を出力するための第２のノードと、
前記第１および第２のノード間に接続されるＮチャネルの第１のＭＯＳトランジスタと、
前記第２のノードの電位に従って、前記第１のノードと前記第１のＭＯＳトランジスタのゲートとの間の経路を開閉するＮチャネルの第２のＭＯＳトランジスタと、
前記第２のノードに一端が接続される第１の容量素子と、
前記第１のＭＯＳトランジスタのゲートに一端が接続される第２の容量素子とを含み、
奇数番のポンプセルの前記第１の容量素子の他端には前記第１の内部クロック信号が供給され、
偶数番のポンプセルの前記第１の容量素子の他端には前記第２の内部クロック信号が供給され、
奇数番のポンプセルの前記第２の容量素子の他端には前記第３の内部クロック信号が供給され、
偶数番のポンプセルの前記第２の容量素子の他端には前記第４の内部クロック信号が供給される、請求項１に記載のチャージポンプ。
前記信号変換手段は、
奇数番のポンプセルの前記第１の容量素子に個別に接続される１または複数の第１のブースト回路と、
偶数番のポンプセルの前記第１の容量素子に個別に接続される１または複数の第２のブースト回路と、
奇数番のポンプセルの前記第２の容量素子に個別に接続される１または複数の第３のブースト回路と、
偶数番のポンプセルの前記第２の容量素子に個別に接続される１または複数の第４のブースト回路とを含み、
前記１または複数の第１のブースト回路、前記１または複数の第２のブースト回路、前記１または複数の第３のブースト回路、および前記１または複数の第４のブースト回路の各々は、
前記外部電源電圧と前記基準電圧とを比較し、前記外部電源電圧が前記基準電圧を越える場合に第１の論理レベルの電圧を出力し、前記外部電源電圧が前記基準電圧を越えない場合に第２の論理レベルの電圧を出力するコンパレータと、
前記コンパレータの出力電圧が前記第１の論理レベルの場合に前記外部電源電圧を内部電圧として出力し、前記コンパレータの出力電圧が前記第２の論理レベルの場合に前記外部電源電圧を昇圧した電圧を前記内部電圧として出力する内部電圧発生回路と、
前記内部電圧によって駆動される１または直列接続された複数のＣＭＯＳインバータ回路とを含み、
前記１または複数の第１のブースト回路の各々に設けられた前記１または直列接続された複数のＣＭＯＳインバータ回路は、前記第１の外部クロック信号を受けて前記第１の内部クロック信号を出力し、
前記１または複数の第２のブースト回路の各々に設けられた前記１または直列接続された複数のＣＭＯＳインバータ回路は、前記第２の外部クロック信号を受けて前記第２の内部クロック信号を出力し、
前記１または複数の第３のブースト回路の各々に設けられた前記１または直列接続された複数のＣＭＯＳインバータ回路は、前記第３の外部クロック信号を受けて前記第３の内部クロック信号を出力し、
前記１または複数の第４のブースト回路の各々に設けられた前記１または直列接続された複数のＣＭＯＳインバータ回路は、前記第４の外部クロック信号を受けて前記第４の内部クロック信号を出力する、請求項６に記載のチャージポンプ。
前記信号変換手段は、前記複数の外部クロック信号として第１および第２の外部クロック信号を受け、前記複数の内部クロック信号として前記第１および第２の外部クロック信号にそれぞれ同期する第１および第２の内部クロック信号を出力し、
前記第１の内部クロック信号は、前記第２の内部クロック信号と逆位相であり、
前記複数のポンプセルは、前記第１および第２の内部クロック信号を用いることによって前記入力ノードから前記出力ノードの方向に順々に正電荷を転送し、
前記複数のポンプセルの各々は、
前段から正電荷を受けるための第１のノードと、
後段に正電荷を出力するための第２のノードと、
前記第１のノードと第３のノードとの間に接続されるＮチャネルの第１のＭＯＳトランジスタと、
前記第３のノードと前記第２のノードとの間に接続されるＰチャネルの第２のＭＯＳトランジスタと、
前記第１のノードと第４のノードとの間に接続されるＮチャネルの第３のＭＯＳトランジスタと、
前記第４のノードと前記第２のノードとの間に接続されるＰチャネルの第４のＭＯＳトランジスタと、
前記第３のノード、前記第３のＭＯＳトランジスタのゲート、および第４のＭＯＳトランジスタのゲートに一端が接続され、他端に前記第１の内部クロック信号が供給される第１の容量素子と、
前記第４のノード、前記第１のＭＯＳトランジスタのゲート、および第２のＭＯＳトランジスタのゲートに一端が接続され、他端に前記第２の内部クロック信号が供給される第２の容量素子とを含む、請求項１に記載のチャージポンプ。
前記信号変換手段は、
前記第１の容量素子に個別に接続される複数の第１のブースト回路と、
前記第２の容量素子に個別に接続される複数の第２のブースト回路とを含み、
前記複数の第１のブースト回路および前記複数の第２のブースト回路の各々は、
前記外部電源電圧と前記基準電圧とを比較し、前記外部電源電圧が前記基準電圧を越える場合に第１の論理レベルの電圧を出力し、前記外部電源電圧が前記基準電圧を越えない場合に第２の論理レベルの電圧を出力するコンパレータと、
前記コンパレータの出力電圧が前記第１の論理レベルの場合に前記外部電源電圧を内部電圧として出力し、前記コンパレータの出力電圧が前記第２の論理レベルの場合に前記外部電源電圧を昇圧した電圧を前記内部電圧として出力する内部電圧発生回路と、
前記内部電圧によって駆動される１または直列接続された複数のＣＭＯＳインバータ回路とを含み、
前記１または複数の第１のブースト回路の各々に設けられた前記１または直列接続された複数のＣＭＯＳインバータ回路は、前記第１の外部クロック信号を受けて前記第１の内部クロック信号を出力し、
前記１または複数の第２のブースト回路の各々に設けられた前記１または直列接続された複数のＣＭＯＳインバータ回路は、前記第２の外部クロック信号を受けて前記第２の内部クロック信号を出力する、請求項８に記載のチャージポンプ。
前記入力ノードに前記外部電源電圧が印加され、前記出力ノードから前記外部電源電圧を昇圧した電圧を出力する、請求項１〜９のいずれか１項に記載のチャージポンプ。
前記出力ノードがＭＯＳトランジスタを介して接地され、前記入力ノードから負電圧を出力する、請求項２〜７のいずれか１項に記載のチャージポンプ。
前記出力ノードが接地され、前記入力ノードから負電圧を出力する、請求項８または９に記載のチャージポンプ。