DE4439661C5

DE4439661C5 - Wortleitungstreiberschaltkreis für eine Halbleiterspeichereinrichtung

Info

Publication number: DE4439661C5
Application number: DE4439661A
Authority: DE
Inventors: Jae-Hyeong Lee
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 1993-11-09
Filing date: 1994-11-07
Publication date: 2007-03-29
Anticipated expiration: 2014-11-08
Also published as: JPH07182860A; ITMI942252A1; DE4447754B4; ITMI942252A0; CN1097233C; DE4439661C2; US5467032A; KR950015380A; FR2712421A1; DE9422048U1; KR960011206B1; FR2712421B1; DE4439661A1; IT1276057B1; CN1106550A

Abstract

Wortleitungstreiberschaltkreis zur Verwendung in einer Halbleiterspeichereinrichtung zum Treiben einer Wortleitung der Speichervorrichtung mit einer Wortleitungstreiberspannung, die größer als eine Stromversorgungsspannung (V_cc) der Speichervorrichtung ist, wobei die Wortleitung mit einer Speicherzelle verbunden ist, um einen Datenzugriff auf die Speicherzelle zu ermöglichen, wobei der Wortleitungstreiberschaltkreis aufweist:
einen Feldeffekt-pull-up-Transistor (M2) mit einer ersten Elektrode zum Empfangen eines Wortleitungstreibersignals (ΦXI), mit einer zweiten Elektrode, die mit der Wortleitung (WL) verbunden ist, und mit einer Gate-Elektrode;
einen Feldeffekttransfertransistor (M1) mit einer ersten Elektrode zum Empfangen eines Reihendekodiersignals (Xd), mit einer zweiten Elektrode, welche mit der Gateelektrode des Feldeffekt-pull-up-Transistors (M2) verbunden ist, und mit einer Gate-Elektrode; und
eine Einrichtung (10) zum Bereitstellen eines Transferverstärkungssignals (ΦXDI) an der Gate-Elektrode des Feldeffekttransfertransistors (M1) in Antwort auf ein Steuersignal (ΦXE), wobei das Transferverstärkungssignal (ΦXDI) in einem ersten Zustand einen Spannungspegel aufweist, der größer als die Stromversorgungsspannung (V_cc) ist;
dadurch gekennzeichnet, daß die Einrichtung (10) zum...

Description

Die Erfindung bezieht sich auf einen Wortleitungstreiberschaltkreis zur Verwendung in einer Halbleiterspeichereinrichtung gemäß dem Oberbegriff des Anspruchs 1.
Mit der rasch ansteigenden Nachfrage nach portablen Computern oder Mikroprozessoren, welche batteriebetrieben sind, ist es notwendig, hochintegrierte Halbleiterspeichereinrichtungen für derartige Einrichtungen zur Verfügung zu stellen. Derartig hoch integrierte Halbleiterspeichereinrichtungen sollten einen so gering wie möglichen Stromverbrauch aufweisen. In einer herkömmlichen Speichereinrichtung, wie etwa einem dynamischen RAM (Random Access Memory) einem pseudostatischem RAM sind die Wortleitungen mit einer Vielzahl von Speicherzellen verbunden, und es wird ein ausreichender Spannungspegel zum Auswählen einer Wortleitung zur Verfügung gestellt, um die gewünschte Speicherzelle durch Treiben dieser Wortleitungen auszuwählen. Da die Wortleitungen sich über eine beträchtliche Länge innerhalb des Speicherzellenfeldes in einer Halbleiterspeichereinrichtung erstrecken können, wird eine höhere Spannung als üblich über einen internen Booster-Schaltkreis der ausgewählten Wortleitung zugeführt, um den Spannungsverlust, der durch den Leitungswiderstand verursacht wird, auszugleichen.
Eine bekannte Struktur für einen Wortleitungstreiberschaltkreis ist in IEEE JOURNAL OF SOLID-STATE CIRCUITS, Vol. 26, Nr. 11, November 1991, Seite 1557, beschrieben und wird in Zusammenhang mit 1 im folgenden beschrieben.
In 1 wird ein Reihendecodiersignal X_D, welches von einem Reihendecoder erzeugt wurde, über einen Transfertransistor M1, dessen Gateanschluß mit der Vorsorgungsspannung V_cc verbunden ist, dem Gateanschluß eines pull-up-Transistors M2 zugeführt, um ein Wortleitungstreibersignal ΦXI an die Wortleitung WL zur Verfügung zu stellen. Das Wortleitungstreibersignal ΦXI stellt ein hohes Spannungssignal dar, welches durch den internen Booster-Schaltkreis der Halbleiterspeichereinrichtung erzeugt wurde und eine Spannung von Vcc + VTN (wobei VTN die Schwellspannung eines n-Typ MOS-Transistors ist) aufweist. Ein Gateanschlußknoten N1 ist zwischen dem Gateanschluß des pull-up-Transistors M2 und dem Transfertransistor M1 verschaltet und wird auf eine Spannung Vcc – VTN vorgeladen, wenn das Reihendecodiersignal X_D aktiviert wird Diese vorgeladene Spannung Vcc – VTN weist einen Pegel auf, der den Spannungsabfall aufgrund der Schwellspannung des Transfertransistors M1 berücksichtigt. Der pull-up-Transistor M2 wird durch die Vorladespannung am Knoten N1 angeschaltet und das Wortleitungstreibersignal ΦXI wird an die Wortleitung WL über den Kanal des angeschalteten Transfertransistors M2 übertragen. Da durch die Gateanschlußkapazität des pull-up-Transistors M2 eine selbstverstärkende Operation implementiert ist, kann das Wortleitungstreibersignal ΦXI in Höhe ber Spannung Vcc + VTN der Wortleitung WL ohne Spannungsabfall zugeführt werden.
Um das Wortleitungstreibersignal ΦXI der Wortleitung WL ohne Spannungsabfall unter Berücksichtigung der geringeren Versorgungsspannung einer hoch integrierten Halbleiterspeichereinrichtung zur Verfügung zu stellen, sollte die Gatespannung des pull-up-Transistors M2, die durch die Gatekapazität des pullup-Transi stors M2 verstärkt wurde, eine Spannung aufweisen, die ausreichend ist, um das Wortleitungstreibersignal ΦXI mit der Spannung Vcc + VTN der Wortleitung WL ohne Spannungsabfall zur Verfügung zu stellen.
Da jedoch der Gateknoten N1 des pull-up-Transistors M2 selbst die Spannung Vcc – VTN aufweist, benötigt es eine lange Zeit, um das Wortleitungstreibersignal ΦXI mit der Spannung Vcc + VTN an die Wortleitung WL ohne Spannungsabfall zur Verfügung zu stellen. Wenn der Spannungspegel geringer wird, wird das verstärkte Wortleitungstreibersignal nicht vollständig zur Wortleitung übertragen. Deshalb weist der Schaltkreis der 1 keine optimale Funktion für Halbleiterspeichereinrichtungen mit geringer Versorgungsspannung und hoher Betriebsgeschwindigkeit auf.
Aus der DE 42 36 456 A1 ist ein Wortleitungstreiberschaltkreis gemäß dem Oberbegriff des Anspruchs 1 bekannt, bei dem die Gate-Elektrode des Transfertransistors auf eine Spannung angehoben wird, deren Pegel gleich der Versorgungsspannung V_cc plus einer vorbestimmten Spannung ist, die niedriger als eine Schwellspannung VTH des Transfertransistors ist. Infolge dieser Spannungsanhebung wird die Gate-Elektrode des pull-up-Transistors auf einen Spannungspegel aufgeladen, welcher der Differenz zwischen dem Pegel an der Gate-Elektrode des Transfertransistors und dessen Schwellspannung VTH entspricht. Diese im Vergleich zum Wortleitungstreiberschaltkreis gemäß 1 höhere Aufladung der Gate-Elektrode des Pull-Up-Transistors gewährleistet, daß die Anstiegsgeschwindigkeit der Wortleitungsspannung selbst bei geringer Versorgungsspannung vergrößert ist. Der Pegel am Gateknoten des Transfertransistors ist bewußt kleiner als Vcc + VTH gewählt, da durch den Einfluß von Störsignalen andernfalls die Gefahr besteht, daß der Signalpegel diesen Wert überschreitet und der Transfertransistor durchschaltet und damit das vom Selbstanhebungsbetrieb angehobene Potential am Gateknoten des pull-up-Transistors herunterzieht.
Die Aufgabe der Erfindung besteht demgegenüber darin, einen Wortleitungstreiberschaltkreis anzugeben, welcher eine verbesserte Operationsgeschwindigkeit der Halbleiterspeichereinrichtung gestattet.
Diese Aufgabe wird erfindungsgemäß bei einem Wortleitungstreiberschaltkreis der eingangs genannten Art durch die kennzeichnenden Merkmale des Anspruchs 1 gelöst.
Mit Hilfe des erfindungsgemäßen Wortleitungstreiberschaltkreises ist eine Steuerung des Transfertransistors in der Weise möglich, daß die Gate-Elektrode des pull-up-Transistors zumindest vor und nach Aktivierung des Wortleitungstreibersignals auf eine Spannung über dem Pegel der Spannungsversorgung aufgeladen ist. Der erfindungsgemäße Wortleitungstreiberschaltkreis besitzt hierfür eine von einem Steuersignal ΦXE gesteuerte Steuereinrichtung 10, welche ein Transferverstärkungssignal ΦXDI mit im Vergleich zum gattungsbildenden Stand der Technik höherem Spannungspegel an der Gate-Elektrode des Transfertransistors bereitstellt. Die Steuereinrichtung 10 ermöglicht nämlich in einer erste Betriebsart – wenn das Steuersignal ΦXE einen ersten logischen Wert aufweist – die Bereitstellung eines Transferverstärkungssignals ΦXDI mit einem Spannungspegel V_pp, der zumindest um eine Schwellspannung VTN des Feldeffekttransfertransistors M1 größer ist als die Stromversorgungsspannung V_cc, und in einer zweiten Betriebsart – wenn das Steuersignal ΦXE einen zweiten logischen Wert aufweist – die Bereitstel lung eines Transferverstärkungssignals ΦXDI mit einem Spannungspegel, welcher der Stromversorgungsspannung V_cc entspricht.
Vorteilhafte Weiterbildungen und Ausgestaltungen des erfindungsgemäßen Wortleitungstreiberschaltkreises sind durch die Merkmale der abhängigen Ansprüche charakterisiert.
Im folgenden werden bevorzugte Ausführungsformen unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert Dabei zeigen die Zeichnungen im einzelnen:
1 einen Schaltkreis eines herkömmlichen Wortleitungstreiberschaltkreises;
2 einen Schaltkreis eines Wortleitungstreiberschaltkreises gemäß der vorliegenden Erfindung;
3 ein Zeitablaufdiagramm zum Verdeutlichen des Betriebs des Schaltkreises der 2; und
4 eine graphische Darstellung der Ausgangscharakteristiken der Schaltkreise der 1 und der 2.
In 2 enthält der erfindungsgemäße Wortleitungstreiberschaltkreis einen Transferverstärkungsschaltkreis 10 zum Bereitstellen einer Spannung Vcc + VTN an den Gateanschluß des Transfertransistors M1. Ein Transferverstärkungssignal ΦXDI, welches den Ausgang des Transferverstärkungsschaltkreises 10 darstellt, wird dem Gateanschluß des Transfertransistors M1 zugeführt, wobei der Kanal des Transistors M1 zwischen einem Anschluß für das Reihendecodiersignal Xd und dem Gateknoten N1 verschaltet ist (das Reihendecodiersignal Xd wird von dem Reihendecoder erzeugt). Wie in 1, ist ebenso in 2 ein Inverter Io zum Empfangen des Reihendecodiersignals Xd vorgesehen, außerdem ein pull-up-Transistor M2, dessen Gateanschluß mit dem Gateknoten N1 verbunden ist und dessen Kanal zwischen einem Anschluß für das Wortleitungstreibersignal ΦXI und der Wortleitung WL verschaltet ist. Weiterhin ist ein pull-down-Transistor M3 vorgesehen ist, dessen Gateanschluß mit dem Ausgangssignal des Inverters Io beaufschlagt wird und dessen Kanal zwischen der Wortleitung WL und dem Massepotential verschaltet ist.
Die P-Kanal-Feldeffekttransistoren mit isoliertem Gate (im folgenden P-Kanal-Transistoren genannt) P1 und P2 weisen von ihren Grundsubstraten (bodies) und den Sourceanschlüssen gemeinsame Verbindungen zu einer Pumpspannung V_pp auf und ihre Gateanschlüsse und Drainanschlüsse sind über Kreuz miteinander gekoppelt Ein N-Kanal-Feldeffektor mit isoliertem Gate (im folgenden N-Kanal-Transistor genannt) M4 weist einen Kanal auf, der zwischen dem Drainanschluß des P-Kanaltransistors P1 und der Substratspannung V_ss verschaltet ist und dessen Gateanschluß mit dem Boosteraktivierungssignal ΦXE verschaltet ist. Ein Inverter 11 empfängt das Boosteraktivierungssignal ΦXE. Ein N-Kanaltransistor M5 weist einen Gateanschluß auf, der mit dem Ausgangsanschluß des Inverters I1 verbunden ist und weist einen Kanal auf, der zwischen dem Drainanschluß des P-Kanaltransistors P2 und der Substratspannung V_ss verschaltet ist. Ein Inverter I2 empfängt ein Signal, welches an dem Steuerknoten 11 auftritt und die Spannung am Drainanschluß des P-Kanaltransistors P2 darstellt (oder dem Gateanschluß des P-Kanaltransistors P1). Ein P-Kanal-Transistor P3 weist einen Gateanschluß auf, der mit dem Steuerknoten 11 verbunden ist und weist einen Sourceanschluß und einen Substratanschluß (body) auf, die mit der Pumpspannung V_pp verbunden sind. Sein Drainanschluß ist mit einem Transferverstärkungsanschluß 12 verbunden, von wo das Transferverstärkungssignal ΦXDI erzeugt wird. Ein P-Kanal-Transistor P4 weist einen Gateanschluß auf, der mit dem Ausgangsanschluß des Inverters I2 verbunden ist und weist einen Substrat (body)- und Sourceanschluß auf, wobei der Substrat (body)-Anschluß mit V_pp und dem Sourceanschluß der Versorgungsspannung V_cc verbunden ist. Der entsprechende Drainanschluß ist mit dem Transverstärkungsanschluß 12 verbunden. Für den Fachmann wird klar sein, daß die Pumpspannung V_pp an das Substrat (body) und den Sourceanschluß der P-Kanal-Transistoren P1, P2, P3 und P4 dazu dient, die Verschlechterung der Stromtreiberfähigkeiten, die durch den Substrateffekt (bodyeffect) bewirkt werden, zu beheben. Die verwendete Pumpspannung beträgt mindestens Vcc + VTN.
Wie in 3 gezeigt ist, ist, solange das Verstärkungs-(boosting)-Aktivierungssignal ΦXE zum Steuern des Transferverstärkungsschaltkreises 10 sich im logischen "low"-Zustand befindet (d. h. vor der Zeit t1), der N-Kanal-Transistor M4 ausgeschaltet und der N-Kanal-Transisior M5, welcher an seinem Gate das invertierte Verstärkungsaktivierungssignal empfängt, angeschaltet. Die Spannung am Steuerknoten 11, die dem Drainanschluß des ausgeschalteten N-Kanal-Transistors M5 zugeführt wird, bleibt somit bei logisch "low". Der P-Kanal-Transistor P3, dessen Gateanschluß mit dem Steuerknoten 11 verbunden ist, wird angeschaltet, wohingegen der P-Kanal-Transistor P4, der den invertierten logischen Zustand des Steuerknotens 11 erhält, ausgeschaltet wird Die Pumpspannung V_pp wird dem Transferverstärkungsanschluß 12 durch den Kanal des angeschalteten P-Kanal-Transistors P3 zugeführt, und im Ergebnis führt das Transferverstärkungssignal ΦXDI die Pumpspannung V_pp dem Gateanschluß des Transfertransistors M1 zu.
Während das Transferverstärkungssignal ΦXDI der Pumpspannung V_pp dem Gateanschluß des Transfertransistors M1 zugeführt wird, für den Fall, daß das Reihendecodiersignal Xd zum Zeitpunkt t0 auf den logischen "high"-Zustand der Leistungsversorgung V_cc gebracht wird, wird dem Gateknoten N1 über den Kanal des Transfertransistors M1, welcher eine ausreichende Gate-Source-Spannung über dem Spannungspegel Vcc + VTN aufweist, eine Spannung in Höhe der Versorgungsspannung V_cc zugeführt. Die Spannung am Knoten N1 ist eine Vorladespannung, die im nächsten Schritt verwendet wird.
Nachdem eine ausreichende Vorladespannung in Höhe von zumindest der Leistungsversorgung V_cc am Gateknoten N1 gebildet wurde, wird das Verstärkungs(boosting)-Aktivierungssignal ΦXE zum Zeitpunkt t1 auf den logischen "high"-Zustand gebracht. Der N-Kanaltransistor M4 wird dabei angeschaltet und der Transistor M5 wird ausgeschaltet. Dann wird der P-Kanal-Transistor P2 angeschaltet und die Pumpspannung V_pp wird dem Steuerknoten 11 über den Kanal des P-Kanal-Transistors P2 zugeführt. Da die Spannung des Steuerknotens 11 auf Höhe des Pumpspannungspegels V_pp liegt, wird der P-Kanal-Transistor P3 ausgeschaltet und der Transistor P4 angeschaltet Die Versorgungsspannung V_cc, die dem Sourceanschluß des P-Kanal-Transistors P4 zugeführt wird, wird zum Transferverstärkungsanschluß 12 über den Kanal des P-Kanaltransistors P4 übertragen, und somit wird das Transferverstärkungssignal ΦXDI von dem Pumpspannungspegel V_pp auf den Versorgungsspannungspegel V_cc zum Zeitpunkt t2 erniedrigt.
Wenn das Wortleitungstreibersignal ΦXI mit einem Spannungspegel von Vcc + VTN zum Zeitpunkt t3 aktiviert wird, nachdem das Transferverstärkungssignal ΦXDI auf den Versorgungsspannungspegel V_cc gebracht worden ist, wird die Gatespannung des pull-up-Transistors M2, die auf die Vorladespannung in Höhe des Versorgungspegels V_cc vorgeladen worden ist, selbst verstärkt (self boosted) auf die Spannung Vcc + VTN, ausgehend vom Versorgungsspannungspegel V_cc, wobei dies aufgrund der Gate-Drain-Kapazität erfolgt. Das Wortleitungstreibersignal ΦXI mit Spannungspegel V_cc + VTN wird zur Wortleitung WL über den Kanal des pull-up-Transistors M2 übertragen. Die Worleitung WL weist eine Spannung von Vcc + VTN auf. Lese- und Schreiboperationen werden dadurch erreicht, daß eine Speicherzelle mit der Wortleitung WL, die auf die Spannung Vcc + VTN gebracht worden ist, verbunden wird Wenn das Wortleitungstreibersignal ΦXI zum Zeitpunkt t4 nicht zur Verfügung gestellt wird, wird die Spannung der Wortleitung WL auf das Massepotential V_ss mit logischem "low"-Pegel erniedrigt.
Wenn das Verstärkungsaktivierungssignal ΦXE auf logisch "low" zum Zeitpunkt t5 gebracht wird, wird der P-Kanaltransistor P3 des Transferverstärkungsschaltkreises 10 angeschaltet und der P-Kanaltransistor P4 ausgeschaltet. Das Transferverstärkungssignal ΦXDI wird zum Zeitpunkt t6 erneut auf den Pumpspannungspegel V_pp mit der Spannung Vcc + VTN, ausgehend von der Versorgungsspannung V_cc verstärkt (erhöht; boosted) und wird dem Gateanschluß des Transfertransistors M1 zugeführt. Da das Reihendecodiersignal Xd noch immer logisch "high" ist, wird der Gateknoten N1 erneut auf die Versorgungsspannung V_cc vorgeladen. Das Wortleitungstreibersignal ΦXI und die Wortleitung WL befinden sich auf dem Substratspannungspegel V_ss und es fließt kein Strom durch den pull-up-Transistor M2. Das Reihendecodiersignal Xd wird zum Zeitpunkt t7 auf logisch "low" gebracht, nachdem der Gateknoten N1 erneut vorgeladen wurde.
Der Prozeß von Zeitpunkt t0 bis zum Zeitpunkt t7 beschreibt das Treiben einer Wortleitung. Da der erfinderische Schaltkreis vor dem Treiben der Wortleitung die Vorladespannung am Gateknoten N1 des pull-up-Transistors M2 auf einen höheren Pegel als den Vcc--VTN-Pegel bringen kann, wird eine erwünschte Gatespannung während der Selbstverstärkung (self boosting) für das Treiben der Wortleitung schnell geladen.
4 zeigt eine graphische Repräsentation einer Wortleitung PWL gemäß der vorliegenden Erfindung im Vergleich zu einer herkömmlichen Wortleitung CWL, wobei die Darstellung durch eine Computersimulation erhalten wurde. Die Simulationsbedingungen betrugen für die Versorgungsspannung V_cc etwa 1,8 V, um eine Halbleiterspeichereinrichtung zu simulieren, die eine geringe Spannung benötigt. Die Temperatur wurde mit zu 83°C angenommen, was etwa der Betriebstemperatur im Inneren einer Halbleiterspeichereinrichtung entspricht. Der Verlauf des eingezeichneten Verstärkungsaktivierungssignals ΦXE wurde gewählt, um ein besseres Verständnis der Wortleitungstreiberoperation zu ermöglichen. Wie in 4 gezeigt ist, benötigt die erfindungsgemäße Wortleitung PWL eine um ΔT kürzere Zeit, um die Versorgungsspannung V_cc von 1,8 V zu erreichen, als dies der Fall sein würde, wenn eine herkömmliche Wortleitung CWL Verwendung finden würde. Um den Spannungspegel Vcc + VTN des Wortleitungstreibersignals ΦXI in der Halbleiterspeichereinrichtung mit geringer Versorgungsspannung zu erreichen, weist die erfindungsgemäß Wortleitung PWL eine Spannungssignalform auf, die fast identisch zu der des Wortleitungstreibersignals ΦXI ist. Jedoch erreicht die herkömmliche Wortleitung CWL den erwünschten Spannungspegel nicht, selbst wenn das Wortleitungstreibersignal ΦXI mit Spannung Vcc + VTN zugeführt wird, da die Wortleitung CWL gegenüber dem Wortleitungstreibersignal ΦXI einen wesentlich sanfteren Anstieg aufweist.
Der Wortleitungstreiberschaltkreis gemäß der vorliegenden Erfindung verkürzt die Wortleitungstreiberzeit und erhöht die Wortleitungstreibereffizienz in einer Halbleiterspeichereinrichtung mit geringer Versorgungsspannung. Daher wird der Zugriff auf die Halbleiterspeichereinrichtung verbessert.
Der Transferverstärkungsschaltkreis 10 der 2 verwendet eine Stromspiegelschaltkreisstruktur, um auf den Spannungszustand des Verstärkungsaktivierungssignals ΦXE zu antworten.
Der Übertragungsverstärkungsschaltkreis 10 kann auch eine andere Struktur mit gleicher Funktion aufweisen. Für den Fachmann wird klar sein, daß der Transferverstärkungsanschluß I2 mit bekannten Einrichtungen zur Stabilisierung der Spannung des Transferverstärkungssignals ΦXDI kombiniert werden kann.

Claims

Wortleitungstreiberschaltkreis zur Verwendung in einer Halbleiterspeichereinrichtung zum Treiben einer Wortleitung der Speichervorrichtung mit einer Wortleitungstreiberspannung, die größer als eine Stromversorgungsspannung (V_cc) der Speichervorrichtung ist, wobei die Wortleitung mit einer Speicherzelle verbunden ist, um einen Datenzugriff auf die Speicherzelle zu ermöglichen, wobei der Wortleitungstreiberschaltkreis aufweist: einen Feldeffekt-pull-up-Transistor (M2) mit einer ersten Elektrode zum Empfangen eines Wortleitungstreibersignals (ΦXI), mit einer zweiten Elektrode, die mit der Wortleitung (WL) verbunden ist, und mit einer Gate-Elektrode; einen Feldeffekttransfertransistor (M1) mit einer ersten Elektrode zum Empfangen eines Reihendekodiersignals (Xd), mit einer zweiten Elektrode, welche mit der Gateelektrode des Feldeffekt-pull-up-Transistors (M2) verbunden ist, und mit einer Gate-Elektrode; und eine Einrichtung (10) zum Bereitstellen eines Transferverstärkungssignals (ΦXDI) an der Gate-Elektrode des Feldeffekttransfertransistors (M1) in Antwort auf ein Steuersignal (ΦXE), wobei das Transferverstärkungssignal (ΦXDI) in einem ersten Zustand einen Spannungspegel aufweist, der größer als die Stromversorgungsspannung (V_cc) ist; dadurch gekennzeichnet, daß die Einrichtung (10) zum Bereitstellen des Transferverstärkungssignals (ΦXDI) enthält: einen ersten PMOS-Transistor (P1) mit einer ersten Elektrode, die an eine Pumpspannung (V_pp) gekoppelt ist, mit einer zweiten Elektrode, und mit einer Gate-Elektrode, wobei die Pumpspannung (V_pp) einen Spannungspegel aufweist, der mindestens um den Betrag einer Schwellspannung (VTH) eines n-Typ MOS-Transistors größer als die Stromversorgungsspannung (V_cc) ist; einen zweiten PMOS-Transistor (P2) mit einer ersten Elektrode, die mit der Pumpspannung (V_pp) gekoppelt ist, mit einer zweiten Elektrode, die mit der Gate-Elektrode des ersten PMOS-Transistor (P1) gekoppelt ist und einer Gate-Elektrode, die mit der zweiten Elektrode des ersten PMOS-Transistors (P1) gekoppelt ist; einen ersten NMOS-Transistor (M4) mit einer ersten Elektrode, die mit der zweiten Elektrode des ersten PMOS-Transistors (P1) und der Gate-Elektrode des zweiten PMOS-Transistors (P2) gekoppelt ist, einen zweiten Elektrode, die an eine Referenzspannung (V_ss) gekoppelt ist, und einer Gate-Elektrode zum Empfangen des Steuersignals (ΦXE); einen ersten Signalinvertierer (I1) zum Empfangen des Steuersignals (ΦXE) und zum Erzeugen eines invertierten Steuersignals (ΦXE); einen zweiten NMOS-Transistor (M5) mit einer ersten Elektrode, die mit der zweiten Elektrode des zweiten PMOS-Transistors (P2) und der Gate-Elektrode des ersten PMOS-Transistors (P1) gekoppelt ist, einer zweiten Elektrode, die an eine Referenzspannung (V_ss) gekoppelt ist, und einer Gate-Elektrode zum Empfangen des invertierten Steuersignals (ΦXE); einen Steuerknoten (11) zwischen der zweiten Elektrode des zweiten PMOS-Transistors (P2) und der ersten Elektrode des zweiten NMOS-Transistors (M5); einen dritten PMOS-Transistor (P3) mit einem an die Pumpspannung (V_pp) gekoppelten Halbleiterkörper, mit einer an die Pumpspannung (V_pp) gekoppelten ersten Elektrode, einer zweiten Elektrode, die mit der Gate-Elektrode des Feldeffekttransfertransistors (M1) gekoopelt ist und einen Gate-Elektrode, die mit dem Steuerknoten (11) verbunden ist; einen vierten PMOS-Transistor (P4) mit einem an die Pumpspannung (V_pp) gekoppelten Halbleiterkörper, mit einer an die Stromversorgungsspannung (V_cc) gekoppelten ersten Elektrode, einer zweiten Elektrode, die mit der Gate-Elektrode des Feldeffekttransfertransistors (M1) gekoppelt ist, und einen Gate-Elektrode zum Empfangen eines Signals, das bezüglich des Signals am Steuerknoten (11) invers ist, wobei die Einrichtung (10) zum Bereitstellen eines Transferverstärkungssignals (XDI) in der ersten Betriebsart – wenn das Steuersignal (XE) einen ersten logischen Wett aufweist – ein Transferverstärkungssignal (XDI) mit einem Spannungspegel (V_pp) erzeugt, der um zumindest eine Schwellspannung (VTN) des Feldeffekttransfertransistors (M1) größer ist als die Stromversorgungsspannung (V_cc), und einer zweiten Betriebsart – wenn das Steuersignal (XE) einen zweiten logischen Wert aufweist, – ein Transferverstärkungssignal (XDI) mit einem Spannungspegel erzeugt, der der Stromversorgungsspannung (V_cc) entspricht, wobei sich die Einrichtung zum Bereitstellen des Transferverstärkungssignals (ΦXDi) zu dem Zeitpunkt, zu dem Wortleitungstreibersignal (ΦXi) aktiviert wird, in der zweiten Betriebsart befindet).
Wortleitungstreiberschaltkreis nach Anspruch 1, dadurch gekennzeichnet, daß der Feldeffekt-pull-up-Transistor (M2) ein NMOS-Transistor ist.
Wortleitungstreiberschaltkreis nach einem der Ansprüche 1 oder 2, gekennzeichnet durch einen pull-down-Transistor (M3), der zwischen der zweiten Elektrode des Feldeffekt-pull-up-Transistors (M2) und der Referenzspannung (V_ss) in Reihe geschaltet ist.
Wortleitungstreiberschaltkreis nach einem der Ansprüche 1 bis 2, gekennzeichnet durch: einen zweiten Signalinvertierer (Io) zum Empfangen des Zeilendekodiersignals (Xd) und zum Erzeugen eines invertierten Zeilendekodiersignals (Xd) und einen NMOS-pull-down-Transistor (M3) mit einer ersten Elektrode, die mit der zweiten Elektrode des Feldeffekt-pull-up-Transistors (M2) gekoppelt ist, einer zweiten Elektrode, die an eine Referenzspannung (V_ss) gekoppelt ist, und einer Gate-Elektrode zum Empfangen des invertierten Zeilendekodiersignals (Xd).