KR100586171B1 - 시스템 온 칩에 임베드된 메모리의 워드라인 구동회로 및구동방법 - Google Patents

시스템 온 칩에 임베드된 메모리의 워드라인 구동회로 및구동방법 Download PDF

Info

Publication number
KR100586171B1
KR100586171B1 KR1020050060329A KR20050060329A KR100586171B1 KR 100586171 B1 KR100586171 B1 KR 100586171B1 KR 1020050060329 A KR1020050060329 A KR 1020050060329A KR 20050060329 A KR20050060329 A KR 20050060329A KR 100586171 B1 KR100586171 B1 KR 100586171B1
Authority
KR
South Korea
Prior art keywords
word line
voltage signal
read
transistor
driving
Prior art date
Application number
KR1020050060329A
Other languages
English (en)
Inventor
정종훈
이효상
방훈진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050060329A priority Critical patent/KR100586171B1/ko
Application granted granted Critical
Publication of KR100586171B1 publication Critical patent/KR100586171B1/ko
Priority to US11/475,152 priority patent/US7366038B2/en
Priority to FR0605995A priority patent/FR2891944B1/fr
Priority to TW095124100A priority patent/TWI426527B/zh
Priority to CN200610101119A priority patent/CN100576354C/zh
Priority to DE102006032132A priority patent/DE102006032132B4/de

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

시스템 온 칩에 임베디드된 메모리 장치의 워드라인 구동회로를 개시한다. 워드라인 구동회로는 워드라인 선택신호에 응답하여 제1 동작모드에서 제1 워드라인 구동전압신호로 워드라인을 구동하기 위한 제1 워드라인 구동기와, 워드라인 선택신호에 응답하여 제2 동작모드에서 상기 제1 워드라인 구동전압신호보다 높은 전압레벨을 가지는 제2 워드라인 구동전압신호로 상기 워드라인을 구동하기 위한 제2 워드라인 구동기를 포함한다. 또한, 구동회로는 제1워드라인 구동기와 워드라인 사이에 연결되고, 제1 동작모드 초기에는 셀프 부스팅된 제어전압신호에 응답하고, 소정 시간 이후에는 안정된 전압레벨을 유지하는 제어전압신호에 응답하여 제1 워드라인 구동전압신호를 워드라인에 전달하기 위한 패스 트랜지스터를 포함한다. 따라서, 대기 전력소모를 최소화하면서 동시에 고속 독출동작을 구현할 수 있다.

Description

시스템 온 칩에 임베드된 메모리의 워드라인 구동회로 및 구동방법{Circuit and Method for Driving Word Line of Memory Embedded SoC}
도 1은 종래의 워드라인 구동회로의 구성도.
도 2는 본 발명에 의한 플래시 메모리의 워드라인 디코더의 구성도.
도 3은 도 2의 워드라인 구동기의 바람직한 일실시예의 구성도.
도 4는 도 3의 게이트 구동회로의 바람직한 일 실시예의 회로도.
도 5는 도 3은 도 2의 워드라인 구동기의 바람직한 다른 실시예의 구성도.
도 6은 도 5의 패스 트랜지스터의 구성도.
도 7은 도 5의 게이트 구동회로의 회로도.
본 발명은 메모리 장치의 워드라인 구동회로 및 구동방법에 관한 것으로 특히 시스템 온 칩(SoC ; System on Chip) 상에 임베디드된 불휘발성 메모리 장치의 워드라인 구동회로 및 구종방법에 관한 것이다.
휴대폰과 같은 휴대장치는 휴대하기 용이하도록 제품의 경박단소화가 경쟁적으로 진행되고 있다. 따라서, 휴대폰 등에서는 CPU, DSP, 메모리 등을 하나의 원칩 상에 구현하는 SoC 기술이 채용된다. 휴대폰 등에 사용되는 SoC에 탑재된 메모리는 DRAM, SRAM 뿐만 아니라 플래시 메모리와 같은 불휘발성 메모리를 포함한다. 플래시 메모리는 배터리 소모 등으로 전원이 차단되더라도 통신 보안을 위한 암호화 및 복호화를 위한 식별코드값을 안전하게 저장하기 위한 것이다. SoC에 탑재된 플래시 메모리는 고속 연산동작을 위하여 속도가 빠른 노아형 플래시 메모리가 주로 사용된다.
이와 같은 플래시 메모리는 소거동작, 프로그램 동작, 독출 동작 등의 3가지 동작모드를 가진다. 각 동작모드마다 셀에 인가되는 전압레벨이 각각 서로 다르다. 따라서, 각 셀에 인가되는 워드라인 전압이 동작모드에 따라 선택적으로 공급되어야 한다.
도 1은 종래의 워드라인 디코더의 워드라인 구동회로의 구성을 나타낸다.
워드라인 구동기는 독출 또는 프로그램 모드 워드라인 구동기(10)와 소거모드 워드라인 구동기(12)를 포함한다. 독출 또는 프로그램 모드 워드라인 구동기(10)는 독출구동전압(VRD) 또는 프로그램 구동전압(VPGM)을 입력받아 워드라인 인에이블 신호(WLENi)에 응답하여 독출구동전압(VRD = 2.6V) 또는 프로그램 구동전압(VPGM = 1V)을 패스 트랜지스터(14)를 통해 워드라인(WLi)에 공급한다. 소거모드 워드라인 구동기(12)는 소거구동전압(VERS ; 독출동작시 3.3V, 소거동작시 11.5V)을 입력받아 워드라인 인에이블 신호(WLENi)에 응답하여 소거구동전압(VERS)을 워드라인(WLi)에 공급한다. 즉 워드라인 구동기는 독출전압 및 프로그램 전압이 전달되는 패스와 소거전압이 전달되는 패스를 패스 트랜지스터(14)를 통하여 분리시킴 으로써 소거동작시 고압 트랜지스터 이외의 트랜지스터들이 브레이크 다운되는 것을 방지한다.
패스 트랜지스터(14)는 독출 또는 프로그램 모드시 턴온되기 위하여 제어전압신호(RDDRV = 6V)가 게이트에 인가된다. 제어전압신호(RDDRV)는 전원전압레벨에서 내부 펌핑회로를 통하여 생성된다. 따라서, 고속 동작을 위하여 전원 투입 후 대기상태에서부터 내부 펌핑회로가 미리 동작하여 동작전압레벨까지 제어전압신호의 레벨을 상승시킨 상태를 유지한다. 그러므로, 독출명령이 인가되면 패스 트랜지스터(12)를 즉시 턴온시켜서 워드라인을 고속으로 구동시킨다.
따라서, 상술한 방식은 대기모드에서 내부 펌핑회로를 동작시키므로 대기모드시 전력소모를 증가시킨다.
대기모드시 전력소모를 줄이기 위한 하나의 접근방안은 제어전압신호(RDDRV)를 생성하지 않고 독출 및 프로그램 모드 워드라인 구동기와 소거모드 워드라인 구동기를 완전 분리시키는 구조를 생각할 수 있다. 그러나, 이 방식은 워드라인 디코더의 사이즈를 증가시키므로 SoC와 같이 적은 메모리 용량을 요구하는 응용분야에서는 적절하지 않다.
다른 접근 방안으로는 셀프 부스팅 방식으로 제어전압신호(RDDRV)를 발생하는 구조를 생각할 수 있다. 셀프 부스팅방식은 내부 펌핑회로 없이 셀프 부스팅에 의해 빠르게 제어 전압신호(RDDRV)를 발생할 수 있으므로 대기모드시 전력을 소모하지 않는다. 그러나, 셀프 부스팅 방식은 패스 트랜지스터의 게이트 노드가 장시간 플로팅상태를 유지하게 되면 누설전류 및 외부 노이즈 등의 영향으로 노드 전 압이 불안정하여 오동작의 우려가 있다. 예컨대, 로우 어드레스 변경없이 컬럼어드레스를 변화시키면서 독출동작을 지속시킬 경우 패스 트랜지스터의 게이트 전압이 플로팅 상태로 장시간 지속되므로 불안정한 전압값을 가지게 될 우려가 있다.
본 발명의 목적은 이와 같은 종래 기술의 문제점을 해결하기 위하여 대기모드시 전력소모를 줄이면서 고속 동작이 가능한 메모리 장치의 워드라인 구동회로 및 구동방법을 제공하는 데 있다.
본 발명의 다른 목적은 셀프 부스팅 및 펌핑 구조의 하이브리드 방식을 사용함으로써 면적증가를 최소화 할 수 있는 메모리 장치의 워드라인 구동회로 및 구동방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여 본 발명의 회로는 워드라인 선택신호에 응답하여 제1 동작모드에서 제1 워드라인 구동전압신호로 워드라인을 구동하기 위한 제1 워드라인 구동기와, 워드라인 선택신호에 응답하여 제2 동작모드에서 상기 제1 워드라인 구동전압신호보다 높은 전압레벨을 가지는 제2 워드라인 구동전압신호로 상기 워드라인을 구동하기 위한 제2 워드라인 구동기를 포함한다. 또한, 제1워드라인 구동기와 워드라인 사이에 연결되고, 제1 동작모드 초기에는 셀프 부스팅된 제어전압신호에 응답하고, 소정 시간 이후에는 안정된 전압레벨을 유지하는 제어전압신호에 응답하여 제1 워드라인 구동전압신호를 워드라인에 전달하기 위한 패스 트랜지스터를 포함한다.
본 발명에서 셀프 부스팅된 제어전압신호는 통상시에는 전원전압레벨로 프리차지되고, 제1 동작 모드 시에는 제1 워드라인 구동전압에 의해 전원전압 레벨로부터 셀프 부스팅된 전압레벨로 유지된다. 또한, 안정된 전압레벨을 유지하는 제어전압신호는 제1동작모드 이후에 펌핑 동작에 의해 소정 시간 이후에 소정 전압레벨로 생성된다.
본 발명의 워드라인 구동회로는 패스 트랜지스터의 게이트를 구동하기 위한 게이트 구동회로를 더 구비한다.
패스 트랜지스터를 하나의 트랜지스터로 구성한 경우, 게이트 구동회로는 패스 트랜지스터의 게이트와 전원전압 사이에 연결되고, 제2 워드라인 구동전압신호에 응답하여 패스 트랜지스터의 게이트를 전원전압으로 프리차지시키는 프리차지 트랜지스터와, 안정된 전압레벨을 유지하는 제어전압신호를 패스 트랜지스터의 게이트에 결합하기 위한 다이오드를 포함한다. 프리차지 트랜지스터는 네이티브 트랜지스터로 구성하는 것이 바람직하다.
패스 트랜지스터를 두개의 투랜지스터로 구성한 경우, 제1워드라인 구동기와 워드라인 사이에 연결되고, 제1 동작모드 초기에는 셀프 부스팅된 제어전압신호에 응답하는 제1 트랜지스터와, 제1워드라인 구동기와 워드라인 사이에 연결되고, 소정 시간 이후에는 안정된 전압레벨을 유지하는 제어전압신호에 응답하여 제1 워드라인 구동전압신호를 워드라인에 전달하기 위한 제2 트랜지스터로 구성할 수 있다.
여기서, 제2 트랜지스터의 사이즈는 상기 제1 트랜지스터의 사이즈에 비해 상대적으로 작게 설계할 수 있다. 그러므로, 펌핑동작시 전류소모를 줄일 수 있다.
제1 트랜지스터의 경우에는 게이트를 전원전압으로 프리차지시키기 위하여 제2 워드라인 구동전압신호에 응답하여 턴온되는 프리차지 트랜지스터와 연결된다. 프리차지 트랜지스터는 네이티브 트랜지스터로 구성하는 것이 바람직하다.
제2 트랜지스터의 게이트에 인가되는 안정된 전압레벨을 유지하는 제어전압신호는 제1동작모드 이후에 펌핑 동작에 의해 생성된다.
본 발명의 구동방법은 대기모드에서 패스 트랜지스터의 게이트를 전원전압으로 프리차지시킨다. 이어서, 독출명령에 응답하여 워드라인 선택신호를 발생하고, 워드라인 선택신호에 응답하여 독출전압신호를 패스 트랜지스터에 인가한다. 인가된 독출전압신호에 의해 패스 트랜지스터의 게이트가 셀프 부스팅되고, 셀프 부스팅된 패스트랜지스터를 통해서 선택된 워드라인에 인가된 독출전압신호에 의해 선택된 워드라인을 초기 구동한다. 이어서, 독출명령 이후에 펌핑된 독출제어전압신호에 의해 패스 트랜지스터를 턴온 상태로 유지한다. 그러므로, 독출동작 초기에는 셀프 부스팅에 의해 패스트랜지스터를 구동하다가 이후에는 펌핑된 제어전압신호에 의해 안정되게 패스 트랜지스터를 구동할 수 있다.
본 발명의 다른 방법은 대기모드에서 제1 패스 트랜지스터의 게이트를 전원전압으로 프리차지시킨다. 프리차징된 상태에서 독출명령에 응답하여 워드라인 선택신호를 발생하고, 워드라인 선택신호에 응답하여 독출전압신호를 제1 패스 트랜지스터에 인가한다. 그러면, 인가된 독출전압신호에 의해 패스 트랜지스터의 게이트가 셀프 부스팅되고, 이에 셀프 부스팅된 패스트랜지스터를 통해서 선택된 워드라인에 인가된 상기 독출전압신호에 의해 선택된 워드라인을 초기 구동한다. 이어 서, 독출명령 이후에 펌핑된 독출제어전압신호에 의해 상기 패스 트랜지스터를 턴온 상태로 유지된다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 구체적으로 설명하고자 한다. 이 실시예는 이 기술에 숙련된 자들이 본 발명을 실시할 수 있게 충분히 상세하게 기술한다.
< 실시예 1 >
도 2는 본 발명에 의한 플래시 메모리의 워드라인 디코더의 구성을 나타내고, 도 3은 워드라인 디코더의 각 워드라인 구동회로들의 바람직한 일실시예의 내부 구성을 나타낸다. 본 발명에서 플래시 메모리는 시스템 온 칩 상에 임베드된 메모리로 독출구동전압인 2.6V 보다 높은 전원전압(VCCH = 3.3V)를 공급받는 응용분야에 적용된 예를 나타낸다.
워드라인 디코더는 2^N 개의 워드라인을 구동하기 위하여 2^N 개의 워드라인 구동기(WLD0~WLD2^N-1)를 포함한다. 즉, 워드라인 디코더는 N비트의 로우 어드레스를 디코딩하여 2^N 개의 워드라인 구동기 중 하나를 활성화시켜서 대응하는 워드라인을 구동한다.
일실시예의 워드라인 구동기는 독출 또는 프로그램 모드 워드라인 구동기(20)와, 소거모드 워드라인 구동기(22)와, 하나의 패스 트랜지스터(24)와, 게이트 구동회로(26)를 포함한다.
독출 또는 프로그램 모드 워드라인 구동기(10)는 독출구동전압(VRD) 또는 프로그램 구동전압(VPGM)을 입력받아 워드라인 인에이블 신호(WLENi)에 응답하여 독 출구동전압(VRD = 2.6V) 또는 프로그램 구동전압(VPGM = 1V)을 패스 트랜지스터(14)를 통해 워드라인(WLi)에 공급한다.
소거모드 워드라인 구동기(12)는 소거구동전압(VERS ; 11.5V)을 입력받아 소거 동작시 워드라인 인에이블 신호(WLENi)에 응답하여 11.5V의 소거구동전압을 워드라인(WLi)에 공급한다. 소거구동전압(VRES)은 독출동작 모드에서는 3.3V의 전압레벨을 유지한다.
패스 트랜지스터(24)는 고압 트랜지스터로 소거모드에서는 턴오프상태로 유지되고, 독출 및 프로그램모드에서는 턴온상태로 구동된다.
게이트 구동회로(26)는 소거구동전압(VERS)과 독출제어전압신호(RDDRV)를 입력받아 게이트 구동전압(GDRV)을 발생하고 발생된 게이트 구동전압(GDRV)을 패스 트랜지스터(24)의 게이트에 제공한다.
도 4는 본 발명의 워드라인 구동회로의 바람직한 일실시예의 게이트 구동회로의 상세회로도를 나타낸다.
도 4를 참조하면, 게이트 구동회로(26)는 프리자치 트랜지스터(NT)와 다이오드(DT)를 포함한다. 프리차지 트랜지스터(NT)는 문턱전압이 0V인 네이티브 트랜지스터 구조를 가지며, 소거구동전압(VERS)에 의해 전원전압(VCCH)을 패스 트랜지스터의 게이트 노드에 제공한다. 따라서, 게이트 노드는 전원전압(VCCH)으로 프리차지된다. 다이오드(DT)는 내부 펌핑회로(미도시)로부터 제공된 독출제어전압신호(RDDRV)를 패스 트랜지스터(24)의 게이트 노드에 결합시킨다. 다이오드(DT)는 고압 트랜지스터의 게이트와 드레인을 공통 연결한 다이오드 연결구조로 구성한다.
이와 같은 일실시예에서는 패스 트랜지스터(24)의 게이트 노드가 VCCH( = 3.3V) 레벨로 프리차지된 상태에서 워드라인 인에이블 신호(WLENi)가 활성화되면, 워드라인 구동기(20)의 출력 레벨이 2.6V 로 상승하게 된다. 이에 패스 트랜지스터게이트 및 드레인 사이의 기생용량결합에 의해 게이트 노드가 3.3V에서 5.8V 정도로 셀프 부스팅되어 패스 트랜지스터(24)가 턴온된다. 따라서, 패스 트랜지스터(24)를 통해 워드라인(WLi)에 독출전압신호(2.6V)가 인가되게 된다. 동시에 메모리 시스템은 대기모드에서 동작모드로 전환되고 내부 펌핑회로가 동작을 개시하게 된다. 이어서, 수백 ns 이후에 내부 펌핑회로로부터 독출제어전압신호(RDDRV)가 게이트 노드에 안정되게 공급된다.
따라서, 초기 대기모드에서 독출명령이 접수되면 셀프 부스팅에 의해 빠르게 패스 트랜지스터를 턴온시켜서 독출구동전압을 워드라인에 전달시켜서 워드라인을 구동시킨다. 이어서, 동작모드에서는 내부 펌핑회로를 동작시켜서 안정된 독출제어전압신호(RDDRV)를 게이트 노드에 전달하여 패스 트랜지스터가 독출모드동안 안정되게 동작상태를 유지하도록 한다.
여기서, VERS는 소거모드에서는 11.5V가 되어 프리차지 트랜지스터(NT)를 강하게 구동시켜서 패스 트랜지스터의 게이트 전압을 3.3V로 유지시킴으로써 워드라인에 인가된 11.5V가 저압 트랜지스터 영역으로 인가되는 것을 차단시킨다.
상기 일실시예에서는 게이트 노드에 프리차지 트랜지스터(NT)와 다이오드 트랜지스터(DT)가 동시에 연결되므로, 전하분배에 의해 셀프 부스팅 효율이 다소 떨어지게 된다. 또한, 다이오드 트랜지스터(DT)의 문턱전압이 바디효과(BODY EFFECT) 에 의해 증가되므로 게이트 노드에 인가되는 전압 레벨이 그만큼 하강되게 된다. 그러므로, 이르 보상하기 위해서 독출제어전압신호(RDDRV)의 레벨을 통상적인 6V 보다 다소 높게 펌핑되도록 하여야 한다. 따라서, 게이트 노드에 6V의 전압 레벨이 인가되도록 내부 펌핑회로의 출력 레벨을 설계하여야 된다.
< 실시예 2 >
도 5는 워드라인 디코더의 각 워드라인 구동회로들의 바람직한 다른 실시예의 내부 구성을 나타내고, 도 6은 패스 트랜지스터의 상세 구조를 나타내고, 도 7은 게이트 구동회로의 상세 구성을 나타낸다. 상술한 일 실시에와 동일한 부분은 동일 부호로 표시하고 구체적인 설명은 생략한다.
도 5를 참조하면, 다른 실시예의 워드라인 구동기는 독출 또는 프로그램 모드 워드라인 구동기(20)와, 소거모드 워드라인 구동기(22)와, 패스 트랜지스터(34)와, 게이트 구동회로(36)를 포함한다.
도 6을 참조하면, 패스 트랜지스터(34)는 두개의 트랜지스터로 구성된다. 제1 패스 트랜지스터(PT1)의 게이트에 게이트 구동회로가 연결되고, 제2 패스 트랜지스터(PT2)의 게이트에는 독출제어전압신호(RDDRV)가 인가된다.
도 7을 참조하면, 게이트 구동회로(36)는 소거구동전압(VERS)을 게이트에 인가받아 전원전압(VCCH)을 제1 패스 트랜지스터(PT1)의 게이트에 제공하는 네이티브 트랜지스터(NT)로 구성된다.
여기서, 제2패스 트랜지스터(PT2)의 사이즈는 제1패스트랜지스터(PT1)의 사이즈와 동일할 필요는 없고 전하펌핑에 의한 전력소모를 줄이기 위하여 최소화하는 것이 바람직하다.
이와 같은 다른 실시예에서는 게이트 구동회로(36)에 의해 제1패스 트랜지스터(PT1)의 게이트 노드가 VCCH( = 3.3V) 레벨로 프리차지된 상태에서 워드라인 인에이블 신호(WLENi)가 활성화되면, 워드라인 구동기(20)의 출력 레벨이 2.6V 로 상승하게 된다. 이에 제1 패스 트랜지스터(PT1)의 게이트 및 드레인 사이의 기생용량결합에 의해 게이트 노드가 3.3V에서 5.8V 정도로 셀프 부스팅되어 제1 패스 트랜지스터(PT1)가 턴온된다. 따라서, 턴온된 제1 패스 트랜지스터(PT1)를 통해 워드라인(WLi)에 독출전압신호(2.6V)가 인가되게 된다. 동시에 메모리 시스템은 독출명령에 의해 대기모드에서 동작모드로 전환되고 내부 펌핑회로가 동작을 개시하게 된다. 이어서, 내부 펌핑회로로부터 독출제어전압신호(RDDRV)가 제2 패스 트랜지스터(PT2)의 게이트에 인가되고 수백 ns 정도 지난 다음에 6V의 동작 레벨로 상승하게 되면 제2 패스 트랜지스터(PT2)가 턴온된다. 그러므로, 제1 및 제2 패스 트랜지스터(PT1, PT2)를 통하여 워드라인이 구동되기 때문에 제1 패스 트랜지스터(PT1)의 게이트 전압이 장시간 플로팅 상태로 유지되어 누설전류 또는 노이즈 등의 영향으로 변동되더라도 제2 패스 트랜지스터(PT2)를 통하여 워드라인 구동전압이 안정되게 공급될 수 있게 된다. 그러므로, 제2 패스 트랜지스터(PT2)는 워드라인 전압 레벨을 일정하게 유지시켜주는 역할만 하면 되므로 트랜지스터의 사이즈를 최소화할 수 있으므로 내부 펌핑회로의 전력소모를 최소화할 수 있다. 또한, 셀프 부스팅되는 제1 패스 트랜지스터(PT1)의 게이트 노드에 하나의 네이티브 트랜지스터(NT)만 연결되므로 일 실시예에 비하여 셀프 부스팅 효율이 상승된다.
따라서, 초기 대기모드에서 독출명령이 접수되면 셀프 부스팅에 의해 빠르게 패스 트랜지스터를 턴온시켜서 독출구동전압을 워드라인에 전달시켜서 워드라인을 구동시킨다. 이어서, 동작모드에서는 내부 펌핑회로를 동작시켜서 안정된 독출제어전압신호(RDDRV)를 게이트 노드에 전달하여 패스 트랜지스터가 독출모드동안 안정되게 동작상태를 유지하도록 한다.
실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다
상술한 바와 같이 본 발명에서는 독출명령 초기에는 셀프 부스팅에 의해 워드라인 구동전압을 패스시키고, 정상동작모드에서 내부 펌핑 회로를 동작시켜서 안정된 독출제어전압을 패스 트랜지스터에 공급함으로써 대기모드에서의 전력소모를 최소화하면서 워드라인의 구동전압 패스 상태를 안정화 시킬 수 있다.

Claims (17)

  1. 워드라인 선택신호에 응답하여 제1 동작모드에서 제1 워드라인 구동전압신호로 워드라인을 구동하기 위한 제1 워드라인 구동기;
    상기 워드라인 선택신호에 응답하여 제2 동작모드에서 상기 제1 워드라인 구동전압신호보다 높은 전압레벨을 가지는 제2 워드라인 구동전압신호로 상기 워드라인을 구동하기 위한 제2 워드라인 구동기;
    상기 제1워드라인 구동기와 상기 워드라인 사이에 연결되고, 상기 제1 동작모드 초기에는 셀프 부스팅된 제어전압신호에 응답하고, 소정 시간 이후에는 안정된 전압레벨을 유지하는 제어전압신호에 응답하여 상기 제1 워드라인 구동전압신호를 상기 워드라인에 전달하기 위한 패스 트랜지스터를 구비한 것을 특징으로 하는 메모리 장치의 워드라인 구동회로.
  2. 제1항에 있어서, 상기 셀프 부스팅된 제어전압신호는
    통상시에는 전원전압레벨로 프리차지되고, 제1 동작 모드 시에는 상기 제1 워드라인 구동전압에 의해 상기 전원전압 레벨로부터 셀프 부스팅된 전압레벨로 유지되는 것을 특징으로 하는 메모리 장치의 워드라인 구동회로.
  3. 제1항에 있어서, 상기 안정된 전압레벨을 유지하는 제어전압신호는
    상기 제1동작모드 이후에 펌핑 동작에 의해 상기 소정 시간 이후에 소정 전 압레벨로 생성된 것을 특징으로 하는 메모리 장치의 워드라인 구동회로.
  4. 제1항에 있어서, 상기 워드라인 구동회로는 상기 패스 트랜지스터의 게이트를 구동하기 위한 게이트 구동회로를 더 구비하는 것을 특징으로 하는 메모리 장치의 워드라인 구동회로.
  5. 제4항에 있어서, 상기 게이트 구동회로는
    상기 패스 트랜지스터의 게이트와 전원전압 사이에 연결되고, 상기 제2 워드라인 구동전압신호에 응답하여 상기 패스 트랜지스터의 게이트를 상기 전원전압으로 프리차지시키는 프리차지 트랜지스터; 및
    상기 안정된 전압레벨을 유지하는 제어전압신호를 상기 패스 트랜지스터의 게이트에 결합하기 위한 다이오드를 구비하는 것을 특징으로 하는 메모리 장치의 워드라인 구동회로.
  6. 제5항에 있어서, 상기 프리차지 트랜지스터는 네이티브 트랜지스터인 것을 특징으로 하는 메모리 장치의 워드라인 구동회로.
  7. 제1항에 있어서, 상기 패스 트랜지스터는
    상기 제1워드라인 구동기와 상기 워드라인 사이에 연결되고, 상기 제1 동작모드 초기에는 셀프 부스팅된 제어전압신호에 응답하는 제1 트랜지스터; 및
    상기 제1워드라인 구동기와 상기 워드라인 사이에 연결되고, 소정 시간 이후에는 안정된 전압레벨을 유지하는 제어전압신호에 응답하여 상기 제1 워드라인 구동전압신호를 상기 워드라인에 전달하기 위한 제2 트랜지스터를 구비한 것을 특징으로 하는 메모리 장치의 워드라인 구동회로.
  8. 제7항에 있어서, 상기 제2 트랜지스터의 사이즈는 상기 제1 트랜지스터의 사이즈에 비해 상대적으로 작은 것을 특징으로 하는 메모리 장치의 워드라인 구동회로.
  9. 제7항에 있어서, 상기 제1 트랜지스터의 게이트에 전원전압을 결합하기 위하여 상기 제2 워드라인 구동전압신호에 응답하여 상기 패스 트랜지스터의 게이트를 상기 전원전압으로 프리차지시키는 프리차지 트랜지스터를 더 구비하는 것을 특징으로 하는 메모리 장치의 워드라인 구동회로.
  10. 제7항에 있어서, 상기 제2 트랜지스터의 게이트에 인가되는 상기 안정된 전압레벨을 유지하는 제어전압신호는
    상기 제1동작모드 이후에 펌핑 동작에 의해 상기 소정 시간 이후에 소정 전압레벨로 생성된 것을 특징으로 하는 메모리 장치의 워드라인 구동회로.
  11. 제9항에 있어서, 상기 프리차지 트랜지스터는 네이티브 트랜지스터인 것을 특징으로 하는 메모리 장치의 워드라인 구동회로.
  12. 워드라인 선택신호에 응답하여 독출모드에서 독출전압신호로 워드라인을 구동하기 위한 독출모드 구동기;
    상기 워드라인 선택신호에 응답하여 소거모드에서 소거전압신호로 상기 워드라인을 구동하기 위한 소거모드 구동기;
    상기 독출모드 구동기와 상기 워드라인 사이에 연결되고, 상기 독출모드 초기에는 셀프 부스팅된 제어전압신호에 응답하고, 소정 시간 이후에는 독출제어전압신호에 응답하여 상기 독출전압신호를 상기 워드라인에 전달하기 위한 패스 트랜지스터를 구비한 것을 특징으로 하는 플래시 메모리 장치의 워드라인 구동회로.
  13. 제12항에 있어서, 상기 셀프 부스팅된 제어전압신호는
    통상시에는 전원전압레벨로 프리차지되고, 독출모드 시에는 상기 독출전압신호에 의해 상기 전원전압 레벨로부터 셀프 부스팅된 전압레벨로 유지되는 것을 특징으로 하는 플래시 메모리 장치의 워드라인 구동회로.
  14. 제12항에 있어서, 상기 독출제어전압신호는
    상기 제1동작모드 이후에 펌핑 동작에 의해 상기 소정 시간 이후에 소정 전압레벨로 생성된 것을 특징으로 하는 플래시 메모리 장치의 워드라인 구동회로.
  15. 제12항에 있어서, 상기 플래시 메모리는 임베디드 플래시 메모리 이고, 상기 전원전압은 상기 독출전압신호의 레벨보다 높은 것을 특징으로 하는 플래시 메모리 장치의 워드라인 구동회로.
  16. 대기모드에서 패스 트랜지스터의 게이트를 전원전압으로 프리차지시키는 단계;
    독출명령에 응답하여 워드라인 선택신호를 발생하는 단계;
    상기 워드라인 선택신호에 응답하여 독출전압신호를 상기 패스 트랜지스터에 인가하는 단계;
    상기 인가된 독출전압신호에 의해 상기 패스 트랜지스터의 게이트가 셀프 부스팅되는 단계;
    상기 셀프 부스팅된 패스트랜지스터를 통해서 선택된 워드라인에 인가된 상기 독출전압신호에 의해 선택된 워드라인을 초기 구동하는 단계;
    상기 독출명령 이후에 펌핑된 독출제어전압신호에 의해 상기 패스 트랜지스터를 턴온 상태로 유지하는 단계를 구비한 것을 특징으로 하는 플래시 메모리 장치의 워드라인 구동방법.
  17. 대기모드에서 제1 패스 트랜지스터의 게이트를 전원전압으로 프리차지시키는 단계;
    독출명령에 응답하여 워드라인 선택신호를 발생하는 단계;
    상기 워드라인 선택신호에 응답하여 독출전압신호를 상기 제1 패스 트랜지스터에 인가하는 단계;
    상기 인가된 독출전압신호에 의해 상기 패스 트랜지스터의 게이트가 셀프 부스팅되는 단계;
    상기 셀프 부스팅된 패스트랜지스터를 통해서 선택된 워드라인에 인가된 상기 독출전압신호에 의해 선택된 워드라인을 초기 구동하는 단계;
    상기 독출명령 이후에 펌핑된 독출제어전압신호에 의해 상기 패스 트랜지스터를 턴온 상태로 유지하는 단계를 구비한 것을 특징으로 하는 플래시 메모리 장치의 워드라인 구동방법.
KR1020050060329A 2005-07-05 2005-07-05 시스템 온 칩에 임베드된 메모리의 워드라인 구동회로 및구동방법 KR100586171B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020050060329A KR100586171B1 (ko) 2005-07-05 2005-07-05 시스템 온 칩에 임베드된 메모리의 워드라인 구동회로 및구동방법
US11/475,152 US7366038B2 (en) 2005-07-05 2006-06-27 Circuit and method of driving a word line of a memory device
FR0605995A FR2891944B1 (fr) 2005-07-05 2006-07-03 Circuit et procede d'attaque de ligne de mots d'un dispositif a memoire
TW095124100A TWI426527B (zh) 2005-07-05 2006-07-03 驅動記憶體元件的字元線的電路及其方法
CN200610101119A CN100576354C (zh) 2005-07-05 2006-07-04 驱动存储器设备的字线的电路和方法
DE102006032132A DE102006032132B4 (de) 2005-07-05 2006-07-05 Schaltung und Verfahren zum Treiben einer Wortleitung eines Speicherbauelements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050060329A KR100586171B1 (ko) 2005-07-05 2005-07-05 시스템 온 칩에 임베드된 메모리의 워드라인 구동회로 및구동방법

Publications (1)

Publication Number Publication Date
KR100586171B1 true KR100586171B1 (ko) 2006-06-07

Family

ID=37182266

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050060329A KR100586171B1 (ko) 2005-07-05 2005-07-05 시스템 온 칩에 임베드된 메모리의 워드라인 구동회로 및구동방법

Country Status (6)

Country Link
US (1) US7366038B2 (ko)
KR (1) KR100586171B1 (ko)
CN (1) CN100576354C (ko)
DE (1) DE102006032132B4 (ko)
FR (1) FR2891944B1 (ko)
TW (1) TWI426527B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7586333B1 (en) * 2006-12-21 2009-09-08 Cypress Semiconductor Corporation High speed, low supply voltage tolerant bootstrapped word line driver with high voltage isolation
JP5846789B2 (ja) * 2010-07-29 2016-01-20 株式会社半導体エネルギー研究所 半導体装置
JP5249394B2 (ja) * 2011-09-28 2013-07-31 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
US8976600B2 (en) * 2013-03-11 2015-03-10 Macronix International Co., Ltd. Word line driver circuit for selecting and deselecting word lines
CN106297868B (zh) * 2015-05-12 2018-11-06 晶豪科技股份有限公司 驱动子字线的半导体存储器元件
US11269764B2 (en) 2017-03-21 2022-03-08 Western Digital Technologies, Inc. Storage system and method for adaptive scheduling of background operations
US11188456B2 (en) * 2017-03-21 2021-11-30 Western Digital Technologies Inc. Storage system and method for predictive block allocation for efficient garbage collection
US10635335B2 (en) 2017-03-21 2020-04-28 Western Digital Technologies, Inc. Storage system and method for efficient pipeline gap utilization for background operations

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960011206B1 (ko) * 1993-11-09 1996-08-21 삼성전자 주식회사 반도체메모리장치의 워드라인구동회로
US6278316B1 (en) 1998-07-30 2001-08-21 Kabushiki Kaisha Toshiba Pump circuit with reset circuitry
TW460876B (en) * 1998-09-30 2001-10-21 Samsung Electronics Co Ltd An integrated circuit memory device with hierarchical word line structure
JP3857461B2 (ja) 1999-03-18 2006-12-13 株式会社東芝 半導体装置
KR100338772B1 (ko) * 2000-03-10 2002-05-31 윤종용 바이어스 라인이 분리된 비휘발성 메모리 장치의 워드라인 드라이버 및 워드 라인 드라이빙 방법
KR100381962B1 (ko) * 2000-08-07 2003-05-01 삼성전자주식회사 비휘발성 메모리 장치의 로우 디코더
KR100378188B1 (ko) * 2000-12-06 2003-03-29 삼성전자주식회사 멀티 로우 어드레스 디스터브 테스트시 모든 워드라인들에동일한 스트레스를 인가하는 워드라인 드라이버 및 그구동방법
JP3702851B2 (ja) 2002-01-24 2005-10-05 セイコーエプソン株式会社 不揮発性半導体装置の昇圧回路
US6859397B2 (en) * 2003-03-05 2005-02-22 Sandisk Corporation Source side self boosting technique for non-volatile memory
JP4962828B2 (ja) * 2004-08-25 2012-06-27 マイクロン テクノロジー， インク． ワード線ドライバ回路およびこれを利用する方法

Also Published As

Publication number Publication date
US7366038B2 (en) 2008-04-29
TWI426527B (zh) 2014-02-11
CN1892913A (zh) 2007-01-10
DE102006032132B4 (de) 2010-04-15
FR2891944B1 (fr) 2014-05-30
DE102006032132A1 (de) 2007-02-22
TW200703364A (en) 2007-01-16
FR2891944A1 (fr) 2007-04-13
US20070008805A1 (en) 2007-01-11
CN100576354C (zh) 2009-12-30

Similar Documents

Publication Publication Date Title
KR100586171B1 (ko) 시스템 온 칩에 임베드된 메모리의 워드라인 구동회로 및구동방법
US6333874B2 (en) Semiconductor memory device having normal and standby modes, semiconductor integrated circuit and mobile electronic unit
KR100816403B1 (ko) 저소비 전력형 다이내믹 랜덤 액세스 메모리
JP5041631B2 (ja) 半導体記憶装置
US7521988B2 (en) Voltage booster for semiconductor device and semiconductor memory device using same
JP4829029B2 (ja) メモリシステム及びメモリチップ
US7936624B2 (en) Reduced power bitline precharge scheme for low power applications in memory devices
KR100471185B1 (ko) 내부 공급 전압의 파워-업 기울기를 제어하기 위한 내부전압 변환기 구조
KR100562654B1 (ko) 균등화신호(ｂｌｅｑ) 구동회로 및 이를 사용한 반도체메모리 소자
US8139437B2 (en) Wordline driving circuit of semiconductor memory device
US6798709B2 (en) Memory device having dual power ports and memory system including the same
JP2007323808A (ja) 半導体記憶装置用ｘデコーダ
US6813216B2 (en) Method for discharging word line and semiconductor memory device using the same
US20100061175A1 (en) Circuit and method for driving word line
US9779814B2 (en) Non-volatile static random access memory devices and methods of operations
US7675798B2 (en) Sense amplifier control circuit and semiconductor device using the same
US6067269A (en) Semiconductor memory device capable of operating at a low power supply voltage
US7414898B2 (en) Semiconductor memory device with internal power supply
US8144493B2 (en) CAM cell memory device
US7158436B2 (en) Semiconductor memory devices
JP4895867B2 (ja) 内部電圧発生回路
JPH11297090A (ja) Ｍｏｓ集積回路および不揮発性メモリ
KR20040102725A (ko) 전압손실없이 고속으로 셀에 데이터를 저장하기 위한 방법및 그를 위한 메모리 장치
GB2416234A (en) Semiconductor memory device including circuit to store access data
KR100630670B1 (ko) 소프트 이레이즈를 방지하는 워드라인 전압 발생기 및이를 구비하는 플래쉬 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160429

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170427

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180430

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 14