FR2891944A1 - Circuit et procede d'attaque de ligne de mots d'un dispositif a memoire - Google Patents
Circuit et procede d'attaque de ligne de mots d'un dispositif a memoire Download PDFInfo
- Publication number
- FR2891944A1 FR2891944A1 FR0605995A FR0605995A FR2891944A1 FR 2891944 A1 FR2891944 A1 FR 2891944A1 FR 0605995 A FR0605995 A FR 0605995A FR 0605995 A FR0605995 A FR 0605995A FR 2891944 A1 FR2891944 A1 FR 2891944A1
- Authority
- FR
- France
- Prior art keywords
- word line
- transistor
- voltage signal
- ballast
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 22
- 230000004044 response Effects 0.000 claims abstract description 38
- 238000005086 pumping Methods 0.000 claims description 16
- 230000036316 preload Effects 0.000 claims description 3
- 230000003213 activating effect Effects 0.000 claims 1
- 230000001413 cellular effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 13
- 238000003199 nucleic acid amplification method Methods 0.000 description 8
- 230000003247 decreasing effect Effects 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000011664 signaling Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 210000000056 organ Anatomy 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000010200 validation analysis Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1045—Read-write mode select circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Read Only Memory (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
Abstract
L'invention concerne un circuit et un procédé d'attaque d'une ligne de mots. Le circuit comprend des premier et second éléments (20, 22) d'attaque de ligne de mots et un transistor ballast (24). En réponse à un signal de sélection de ligne de mots, le premier élément d'attaque peut attaquer une ligne de mots en utilisant un premier signal de tension d'attaque de ligne de mots dans un premier mode de fonctionnement, ou bien le second élément (22) d'attaque de ligne de mots peut attaquer la ligne de mots en utilisant un second signal de tension d'attaque de ligne de mots. Le transistor ballast monté entre l'élément d'attaque et la ligne de mots peut transmettre le premier signal de tension à la ligne de mots en réponse à un signal de tension de commande.Domaine d'application : Dispositifs portables tels que téléphones cellulaires, etc.
Description
Des exemples de formes de réalisation de l'invention concernent un circuit
et un procédé d'attaque d'une ligne de mots d'un dispositif à mémoire, et plus particulièrement un circuit et un procédé d'attaque d'une ligne de mots d'un dispositif à mémoire non volatile qui peut être encastré dans un système sur puce (SOC). En général, il est souhaitable que des dispositifs portables, par exemple des téléphones cellulaires, etc., soient petits et minces pour parvenir à un degré relativement élevé de portabilité. En conséquence, une technique d'un système sur puce (SOC pour "system-on-chip") peut être utilisée pour intégrer plusieurs éléments, par exemple une unité centrale de traitement (CPU), un processeur de signalisation numérique (DSP pour "Digital Signaling Processor), une mémoire, etc. dans une puce, afin de réduire la taille du dispositif portable. Une mémoire encastrée dans un système SOC d'un dispositif portable peut comprendre une mémoire volatile, par exemple une mémoire vive dynamique (DRAM) et une mémoire vive statique (SRAM), ou une mémoire non volatile, par exemple une mémoire flash, etc. Un dispositif à mémoire flash peut être utilisé pour stocker des données, par exemple des codes d'identification utilisés dans le codage et/ou le décodage pour une sécurité de communication, même lorsque l'alimentation en énergie est désactivée du fait, par exemple, d'une batterie épuisée, etc. Une mémoire flash de type NON-OU est généralement utilisée pour un fonctionnement à vitesse élevée du dispositif à mémoire flash encastré dans un système SOC.
La mémoire flash peut avoir trois modes de fonctionnement. Ces trois modes de fonctionnement peuvent comprendre un mode de fonctionnement en effacement, un mode de fonctionnement en programmation et un mode de fonctionnement en lecture. Un niveau de tension appliqué à une cellule peut être modifié suivant le mode de fonctionnement. Par conséquent, une tension de ligne de mots appliquée à chaque cellule doit être déterminée sélectivement en fonction du mode de fonctionnement. La figure 1 des dessins annexés et décrits ci-après est un schéma fonctionnel ci-après illustrant un circuit 5 classique d'attaque de ligne de mots. Un circuit d'attaque de ligne de mots peut comprendre un élément 10 d'attaque de ligne de mots pour un mode de lecture et/ou de programmation et un élément 12 d'attaque de ligne de mots pour un mode d'effacement. L'élément 10 10 d'attaque de ligne de mots pour le mode de lecture et/ou de programmation peut recevoir une tension d'attaque de lecture VRD ou une tension d'attaque de programmation VPGM et peut fournir la tension d'attaque de lecture VRD (par exemple environ 2,6 volts) ou la tension d'attaque de programmation 15 VPGM (par exemple environ 1 volt) à une ligne de mots WLi par l'intermédiaire d'un transistor ballast 14 en réponse à un signal de validation de ligne de mots WL ENi. L'élément d'attaque 12 de ligne de mots pour un mode d'effacement peut recevoir une tension d'attaque d'effacement VERS (par 20 exemple environ 3,3 volts dans un mode de lecture et environ 11,5 volts dans un mode d'effacement) et peut fournir la tension d'attaque d'effacement VERS à la ligne de mots WLi en réponse au signal de validation de ligne de mots WLENI. Par conséquent, un trajet pour la transmission 25 de la tension d'attaque VRD et de la tension d'attaque de programmation VPGM est séparé d'un trajet pour la transmission de la tension d'attaque d'effacement VERS par l'utilisation du transistor ballast 14. En conséquence, dans l'opération d'effacement, on peut éviter un claquage 30 d'un transistor autre qu'un transistor à haute tension. Un signal de tension de commande RDDRV (par exemple environ 6 volts) peut être appliqué à une borne de grille du transistor ballast 14 pour activer le transistor ballast 14 pendant le mode de fonctionnement en lecture et/ou 35 programmation. Le signal de tension de commande RDDRV peut être généré par un circuit de pompage interne à un niveau de tension de puissance. Pour obtenir un fonctionnement à vitesse élevée en utilisant un dispositif classique, le circuit de pompage interne peut fonctionner pendant un mode d'attente avant le moment de la mise sous tension afin que le niveau de tension du signal de tension de commande RDDRV puisse être augmenté et maintenu à un niveau de tension de fonctionnement. Si le circuit de pompage interne est en fonctionnement pendant le mode d'attente lorsqu'un ordre de lecture est appliqué en entrée, le transistor ballast 12 peut être activé sensiblement immédiatement pour attaquer la ligne de mots à une vitesse plus élevée. Cependant, dans le procédé d'attaque de ligne de mots décrit ci-dessus, la consommation d'énergie dans le mode d'attente peut être augmentée du fait du fonctionnement du circuit de pompage interne pendant le mode d'attente. Une approche classique pour réduire la consommation d'énergie dans le mode d'attente consiste à isoler l'élément d'attaque de ligne de mots pour le mode de fonctionnement en lecture et/ou programmation de l'élément d'attaque de ligne de mots pour le mode de fonctionnement en effacement, au lieu de générer le signal de tension de commande RDDRV. Cependant, conformément à ce procédé classique, la taille d'un décodeur de ligne de mots peut être augmentée. Ce procédé classique peut donc ne pas convenir à un système SOC. Une autre approche classique consiste à générer le signal de tension de commande RDDRV par un procédé d'auto- amplification. Dans le procédé d'auto-amplification, le signal de tension de commande RDDRV peut être généré rapidement sans l'utilisation du circuit de pompage interne de manière à éviter une augmentation de la consommation d'énergie dans le mode d'attente. Cependant, par exemple, lorsque l'opération de lecture est effectuée alors qu'on change d'adresse de colonne sans changement quelconque d'une adresse de rangée, la tension de grille du transistor ballast peut être maintenue à un état flottant pendant une longue période. Cependant, une tension de noeud peut devenir instable, provoquant un défaut de fonctionnement d'un dispositif classique soumis à de telles circonstances. La tension de noeud peut devenir instable du fait d'un courant de fuite, d'un bruit, etc. Des exemples de modes de réalisation de l'invention sont prévus pour atténuer et/ou éviter sensiblement un ou plusieurs problèmes dus à des limitations et concernant la technique connexe.
Des exemples de modes de réalisation de l'invention proposent un circuit et un procédé d'attaque d'une ligne de mots d'un dispositif à mémoire. Le circuit d'attaque de la ligne de mots peut fonctionner à une vitesse plus élevée tout en réduisant l'énergie consommée dans un mode d'attente.
Un circuit et un procédé d'attaque d'une ligne de mots d'un dispositif à mémoire selon des exemples de modes de réalisation de l'invention peuvent réduire l'étendue du dispositif à mémoire en adaptant un type hybride d'auto-amplification et de pompage.
Un exemple de forme de réalisation de l'invention propose un circuit pour l'attaque d'une ligne de mots d'un dispositif à mémoire. Le circuit peut comprendre un premier élément d'attaque de ligne de mots configuré pour attaquer une ligne de mots en appliquant un premier signal de tension d'attaque de ligne de mots dans un premier mode de fonctionnement, en réponse à un signal de sélection de ligne de mots ; un second élément d'attaque de ligne de mots configuré pour attaquer la ligne de mots en appliquant un second signal de tension d'attaque de ligne de mots dans un second mode de fonctionnement, en réponse au signal de sélection de ligne de mots ; et un transistor ballast, couplé entre le premier élément d'attaque de ligne de mots et la ligne de mots, configuré pour transmettre le premier signal de tension d'attaque de ligne de mots à la ligne de mots en réponse à un signal de tension de commande. Le signal de tension de commande est auto-amplifié à un stade initial du premier mode de fonctionnement et est maintenu à un niveau de tension stable après une période de temps. Conformément à un exemple de mode de réalisation de l'invention, le signal de tension de commande peut être préchargé à un niveau de tension d'alimentation dans un mode d'attente, et le signal de tension de commande peut être maintenu à un niveau de tension auto-amplifié dans le premier mode de fonctionnement. En réponse à la première tension d'attaque de ligne de mots, le niveau de tension auto-amplifié peut être atteint à partir du niveau de tension d'alimentation. De plus, le signal de tension de commande maintenant le niveau de tension stable peut être généré par une opération de pompage après une période de temps.
Conformément à un exemple de mode de réalisation de l'invention, le circuit d'attaque d'une ligne de mots peut comprendre en outre un circuit d'attaque de grille configuré pour attaquer une grille du transistor ballast. Dans un exemple de mode de réalisation de l'invention dans lequel le transistor ballast est constitué d'un transistor, le circuit d'attaque de grille peut comprendre un transistor de précharge, couplé entre une grille du transistor ballast et une tension d'alimentation, configuré pour précharger la grille du transistor ballast à la tension d'alimentation en réponse au second signal de tension d'attaque de ligne de mots ; et une diode configurée pour coupler le signal de tension de commande maintenant le niveau de tension stable à la grille du transistor ballast. Le transistor de précharge peut être un transistor natif. Dans un exemple de mode de réalisation de l'invention dans lequel le transistor ballast est réalisé à l'aide de deux transistors, le transistor ballast peut comprendre un premier transistor, couplé entre le premier élément d'attaque de ligne de mots et la ligne de mots, configuré pour fonctionner en réponse au signal de tension de commande auto-amplifié au stade initial du premier mode de fonctionnement ; et un second transistor, couplé entre le premier élément d'attaque de ligne de mots et la ligne de mots, configuré pour transmettre le premier signal de tension d'attaque de ligne de mots à la ligne de mots en réponse au signal de tension de commande maintenant le niveau de tension stable après la période de temps prédéterminée. Conformément à un exemple de mode de réalisation de l'invention, la taille du second transistor peut être relativement inférieure à la taille du premier transistor, ce qui permet de réduire la consommation d'énergie pendant une opération de pompage. Conformément à un exemple de mode de réalisation de l'invention, le premier transistor peut être couplé avec le transistor de précharge configuré pour précharger la grille du transistor ballast à une tension d'alimentation en réponse au second signal de tension d'attaque de ligne de mots pour appliquer la tension d'alimentation à la grille du premier transistor. Le transistor de précharge peut être un transistor natif. Conformément à un exemple de mode de réalisation de l'invention, le signal de tension de commande maintenant le niveau de tension stable et appliqué à la grille du second transistor peut être généré par une opération de pompage après une période de temps. Un exemple de mode de réalisation de l'invention propose un procédé d'attaque d'une ligne de mots d'un dispositif à mémoire flash. Le procédé d'attaque de la ligne de mots du dispositif à mémoire flash peut comprendre la précharge d'une grille d'un transistor ballast à une tension d'alimentation dans un mode d'attente ; la génération d'un signal de sélection de ligne de mots en réponse à un ordre de lecture l'application d'un signal de tension de lecture au transistor ballast en réponse au signal de sélection de ligne de mots l'auto-amplification d'une grille du transistor ballast en réponse au signal de tension de lecture appliqué l'attaque d'une ligne de mots sélectionnée en transmettant le signal de tension de lecture à travers le transistor ballast auto-amplifié ; et le maintien d'une tension appliquée à la ligne de mots. La tension appliquée à la ligne de mots peut être maintenue par une commande du transistor ballast afin qu'il reste dans un état actif en réponse à un signal de tension de commande de lecture qui est pompé après une entrée de l'ordre de lecture. Par conséquent, le transistor ballast peut être attaqué par auto-amplification dans un stade initial d'un mode de fonctionnement en lecture, puis il peut être attaqué de façon stable par un signal de tension de commande qui est pompé. Un exemple de mode de réalisation de l'invention propose un procédé pour l'attaque d'une ligne de mots d'un dispositif à mémoire flash. Le procédé d'attaque d'une ligne de mots d'un dispositif à mémoire flash peut comprendre : une précharge d'une grille d'un premier transistor ballast à une tension d'alimentation dans un mode d'attente ; la génération d'un signal de sélection de ligne de mots en réponse à un ordre de lecture ; l'application d'un signal de tension de lecture au premier transistor ballast en réponse au signal de sélection de ligne de mots ; l'auto-amplification d'une grille du premier transistor ballast en réponse au signal de tension de lecture appliqué ; l'attaque d'une ligne de mots sélectionnée en transmettant le signal de tension de lecture à travers le transistor ballast auto-amplifié ; et le maintien dans un état passant d'un second transistor ballast qui est activé par un signal de tension de commande de lecture pompé après l'ordre de lecture.
L'invention sera décrite plus en détail en regard des dessins annexés à titre d'exemples nullement limitatifs et sur lesquels, les mêmes éléments étant désignés par les mêmes références numériques . la figure 1 est un schéma fonctionnel simplifié 35 illustrant un circuit classique d'attaque de ligne de mots ; la figure 2 est un schéma fonctionnel simplifié illustrant un décodeur de ligne de mots d'une mémoire flash selon un exemple de mode de réalisation de l'invention ; la figure 3 est un schéma fonctionnel simplifié illustrant un circuit d'attaque de ligne de mots de la figure 2 selon un exemple de mode de réalisation de l'invention ; la figure 4 est un schéma d'un circuit illustrant un circuit d'attaque de grille de la figure 3 ; la figure 5 est un schéma fonctionnel simplifié illustrant un élément d'attaque de ligne de mots de la figure 2 selon un exemple de mode de réalisation de l'invention ; la figure 6 est un schéma fonctionnel simplifié illustrant un transistor ballast de la figure 5 selon un exemple de mode de réalisation de l'invention ; et la figure 7 est un schéma de circuit illustrant un circuit d'attaque de grille de la figure 5 selon un exemple de mode de réalisation de l'invention.
On comprendra que les termes premier, deuxième, etc. peuvent être utilisés ici pour décrire divers éléments, ces éléments n'étant pas limités par ces termes. Ces termes sont utilisés pour distinguer les éléments les uns des autres. Par exemple, un premier élément pourrait être appelé deuxième élément et, similairement, un deuxième élément pourrait être appelé premier élément de façon indifférente. Le terme "et/ou" utilisé ici inclut l'une quelconque et la totalité des combinaisons d'un ou plusieurs éléments énumérés et associés.
On comprendra que, lorsqu'il est indiqué qu'un élément est "connecté" ou "couplé" à un autre élément, il peut l'être directement ou avec la présence d'éléments intermédiaires. En revanche, lorsqu'un élément est indiqué comme étant "connecté directement" ou "couplé directement" à un autre élément, il l'est sans élément intermédiaire. D'autres mots utilisés pour décrire la relation entre des éléments doivent être interprétés de la même manière (par exemple "entre" par rapport à "directement entre", "adjacent" par rapport à "directement adjacent", etc.). La terminologie utilisée ici est destinée à la description de modes particuliers de réalisation et n'entend pas limiter l'invention. Les articles indéfinis et définis, au singulier, entendent inclure aussi les formes plurielles, sauf si le contexte indique clairement le contraire. On comprendra que les termes "comporte", "comportant", "comprend" et/ou "comprenant", lorsqu'ils sont utilisés ici, spécifient la présence de configurations, éléments entiers, étapes, opérations, organes et/ou constituants indiqués, mais sans exclure la présence ou l'addition d'autres ou plusieurs de ceux-ci et/ou de groupes de ceux-ci.
Tous les termes (y compris les termes techniques et scientifiques) utilisés ici ont la même signification que celle communément comprise de l'homme du métier auquel l'invention appartient, sauf si cela est défini autrement. On comprendra en outre que des termes, tels que ceux définis dans des dictionnaires d'usage courant, peuvent être interprétés comme ayant une signification qui est conforme à leur signification dans le contexte de la technique pertinente et ne seront pas interprétés en un sens idéalisé ou excessivement formel sauf comme expressément défini ici.
La figure 2 est un schéma fonctionnel simplifié illustrant un décodeur de ligne de mots d'une mémoire flash selon un exemple de mode de réalisation de l'invention, et la figure 3 est un schéma fonctionnel simplifié illustrant un circuit d'attaque de ligne de mots de la figure 2 selon un exemple de mode de réalisation de l'invention. Dans un exemple de mode de réalisation de l'invention, une mémoire flash, qui peut être encastrée dans le système SOC, peut avoir une tension d'alimentation VCCH qui est différente d'une tension d'attaque de lecture VRD. Par exemple, la tension d'alimentation VCCH (par exemple environ 3,3 volts) peut être supérieure à la tension d'attaque de lecture VRD (par exemple environ 2,6 volts). Un décodeur de ligne de mots peut comprendre 2N éléments d'attaque de ligne de mots WLDO à WLD2N-1 pour attaquer 2N lignes de mots. Autrement dit, le décodeur de ligne de mots peut décoder une adresse de rangée à N bits et peut activer l'un des 2N éléments d'attaque de ligne de mots pour attaquer une ligne de mots correspondante. Comme montré sur la figure 3, le circuit d'attaque de ligne de mots peut comprendre un élément 20 d'attaque de ligne de mots pour un mode de lecture et/ou de programmation, un élément 22 d'attaque de ligne de mots pour un mode d'effacement, un transistor 24 et un circuit 26 d'attaque de grille selon un exemple de mode de réalisation de l'invention. L'élément 20 d'attaque de ligne de mots pour le mode de lecture et/ou de programmation peut recevoir une tension d'attaque de lecture VRD ou une tension d'attaque de programmation VPGM et peut fournir la tension d'attaque de lecture VRD (par exemple environ 2,6 volts) ou la tension d'attaque de programmation VPGM (par exemple environ 1 volt) à une ligne de mots WLi par l'intermédiaire d'un transistor ballast en réponse à un signal de validation de ligne de mots WL ENi.
L'élément 22 d'attaque de ligne de mots pour le mode d'effacement peut recevoir une tension d'attaque d'effacement VERS (par exemple environ 11,5 volts) et peut appliquer la tension d'attaque d'effacement VERS à la ligne de mots WLi en réponse au signal de validation de ligne de mots WL_ENi dans le mode de fonctionnement en effacement. La tension d'attaque d'effacement VERS peut maintenir un niveau de tension d'environ 3,3 volts pendant le mode de fonctionnement en lecture. Le transistor ballast 24, qui peut être mis en fonctionnement par une tension relativement élevée, peut être désactivé pendant le mode de fonctionnement en effacement et peut être activé pendant le mode de fonctionnement en lecture et/ou programmation. Le circuit 26 d'attaque de grille peut recevoir le signal d'attaque d'effacement VERS et le signal de tension 5 de commande de lecture RDDRV pour générer une tension d'attaque de grille GDRV. La tension d'attaque de grille GDRV peut être appliquée à une borne de grille du transistor ballast 24. La figure 4 est un schéma de circuit illustrant le 10 circuit d'attaque de grille selon un exemple de mode de réalisation de l'invention. Le circuit d'attaque de grille décrit en regard de la figure 4 peut être utilisé en tant que circuit d'attaque de grille 26 de la figure 3. En référence à la figure 4, le circuit d'attaque de 15 grille 26 peut comprendre un transistor de précharge NT et une diode DT. Le transistor de précharge NT peut avoir une structure de transistor natif avec une tension de seuil d'environ 0 volt. Le transistor de précharge NT peut fournir une tension d'alimentation VCCH à une borne de grille du 20 transistor ballast 24 en réponse à la tension d'attaque d'effacement VERS. Par conséquent, la borne de grille du transistor ballast 24 peut être chargée à la tension d'alimentation VCCH. La diode DT peut appliquer électriquement le signal de tension de commande de lecture RDDRV produit 25 par un circuit de pompage interne (non représenté) à la borne de grille du transistor ballast 24. La diode DT peut être réalisée sous la forme d'un transistor monté en diode fonctionnant à une tension relativement élevée, dans lequel la grille et le drain peuvent être mis en commun. 30 Conformément à un exemple de mode de réalisation de l'invention, si le signal de validation de ligne de mots WLENi est activé sous les conditions dans lesquelles la borne de grille du transistor ballast 24 est préchargée au niveau de tension de VCCH (par exemple environ 3,3 volts), 35 le niveau de tension d'une sortie de l'élément 20 d'attaque de ligne de mots peut être porté à environ 2,6 volts. Par conséquent, la borne de grille du transistor ballast 24 peut être auto-amplifiée d'environ 3,3 volts à environ 5,8 volts par un couplage parasite entre les bornes de grille et de drain du transistor ballast, de façon que le transistor ballast 24 puisse être activé. En conséquence, le signal de tension de lecture (par exemple environ 2,6 volts) peut être appliqué à la ligne de mots WLi par l'intermédiaire du transistor ballast 24. De plus, on peut faire passer le mode d'un système de mémoire d'un mode d'attente à un mode de fonctionnement, par exemple, un mode de fonctionnement en lecture) et le circuit de pompage interne peut commencer à fonctionner. En conséquence, le signal de tension de commande de lecture RDDRV peut être appliqué à la borne de grille du transistor ballast 24 de façon stable après un délai de, par exemple, quelques centaines de nanosecondes, qui peut correspondre à un temps de retard associé au circuit de pompage interne. Selon un exemple de mode de réalisation de l'invention, si un ordre de lecture est reçu pendant un mode d'attente, le transistor ballast 24 peut être activé rapidement par auto-amplification pour transmettre le signal d'attaque de lecture VRD, attaquant ainsi la ligne de mots. De plus, le circuit de pompage interne peut fonctionner pendant le mode de fonctionnement pour fournir le signal de tension de commande de lecture RDDRV à la borne de grille du transistor ballast 24 afin que le transistor ballast fonctionne de façon stable. La tension d'attaque d'effacement VERS peut avoir un niveau de tension d'environ 11,5 volts pour attaquer fortement le transistor de précharge NT afin que la tension de grille du transistor ballast 24 puisse être maintenue à environ 3,3 volts. On peut donc réduire la possibilité que la tension d'attaque d'effacement VERS, qui peut avoir un niveau de tension d'environ 11,5 volts, appliquée à la ligne de mots, soit transmise à une zone de transistors à basse tension.
Selon un exemple de mode de réalisation de l'invention, le transistor de précharge NT et le transistor monté en diode DT peuvent être couplés sensiblement simultanément à la borne de grille du transistor ballast 24. De plus, étant donné que la tension de seuil du transistor en diode DT peut être augmentée du fait d'un effet de corps, le niveau de tension appliqué à la borne de grille du transistor ballast 24 peut être diminué. En conséquence, le niveau de tension du signal de tension de commande de lecture RDDRV peut être pompé de façon à dépasser un niveau de tension commun (par exemple environ 6 volts), afin qu'une tension d'environ 6 volts puisse être appliquée à la borne de grille du transistor ballast 24. La figure 5 est un schéma fonctionnel simplifié illustrant un circuit d'attaque de ligne de mots de la figure 2 selon un exemple de mode de réalisation de l'invention, la figure 6 est un schéma de circuit illustrant un transistor ballast de la figure 5 selon un exemple de mode de réalisation de l'invention, et la figure 7 est un schéma de circuit illustrant un circuit d'attaque de grille de la figure 5 selon un exemple de mode de réalisation de l'invention. Les mêmes références numériques désignent des éléments identiques ou similaires à ceux des figures 3 et 4 et, par conséquent, on ne répétera pas la description des mêmes éléments pour plus de brièveté. Comme montré sur la figure 5, un circuit d'attaque de ligne de mots selon un exemple de mode de réalisation de l'invention peut comprendre un élément 20 d'attaque de ligne de mots pour un mode de lecture et/ou de programmation, un élément 22 d'attaque de ligne de mots pour un mode d'effacement, un transistor ballast 34 et un circuit d'attaque de grille 36. Comme montré sur la figure 6, le transistor ballast 34 peut comprendre deux transistors. Une borne de grille d'un premier transistor ballast PT1 peut être couplée au circuit d'attaque de grille 36. Le signal de tension de commande de lecture RDDRV peut être appliqué à une borne de grille d'un second transistor ballast PT2. Comme montré sur la figure 7, le circuit d'attaque de grille 36 peut comprendre un transistor natif NT, qui peut recevoir la tension d'attaque d'effacement VERS à sa borne de grille, pour fournir une tension d'alimentation VCCH à une borne de grille du premier transistor ballast PT1. Selon un exemple de mode de réalisation de l'invention, la taille du second transistor ballast PT2 peut être différente de la taille du premier transistor ballast PT1. Par exemple, la taille du second transistor ballast PT2 peut être diminuée pour réduire la consommation d'énergie. Selon un exemple de mode de réalisation, si le signal de validation de ligne de mots WLENi est activé alors que le noeud de grille du premier transistor ballast PT1 est préchargé à un niveau de tension de VCCH (par exemple environ 3,3 volts), le niveau de sortie de l'élément 20 d'attaque de ligne de mots peut être porté à un niveau de tension d'environ 2,6 volts. Par conséquent, la borne de grille du premier transistor ballast PT1 peut être auto-amplifiée d'environ 3,3 volts à environ 5,8 volts par un couplage parasite entre les bornes de grille et de drain du premier transistor ballast PT1 afin que le premier transistor ballast PT1 puisse être activé.
Par conséquent, le signal de tension de lecture (par exemple environ 2,6 volts) peut être appliqué à une ligne de mots WLi par l'intermédiaire du premier transistor ballast activé PT1. De plus, on peut faire passer le mode du système de mémoire d'un mode d'attente à un mode de fonctionnement, et un circuit de pompage interne peut commencer à fonctionner. En conséquence, le signal de tension de commande de lecture RDDRV peut être appliqué à une borne de grille du second transistor ballast PT2 par l'intermédiaire du circuit de pompage interne, et le second transistor ballast PT2 peut être activé sous une condition dans laquelle un niveau de tension du signal de tension de commande de lecture RDDRV est élevé à un niveau de fonctionnement d'environ 6 volts après un retard de quelques centaines de nanosecondes, par exemple. Etant donné que la ligne de mots peut être attaquée en utilisant le premier transistor ballast PT1 et le second transistor ballast PT2, bien que la tension degrille du premier transistor ballast PT1 puisse être maintenue à un état flottant pendant un temps relativement long, qui, dans des dispositifs classiques, peut aboutir à ce que la tension d'attaque soit soumise à l'effet d'un courant de fuite ou d'un bruit, la tension d'attaque de la ligne de mots peut être appliquée de façon stable par l'intermédiaire du second transistor ballast PT2 selon un exemple de mode de réalisation de l'invention.
Le second transistor ballast PT2 peut être utilisé pour maintenir la tension de ligne de mots à un niveau de tension constant conformément à un exemple de mode de réalisation de l'invention, en sorte que le second transistor PT2 peut avoir une taille plus petite. Par conséquent, la consommation d'énergie du circuit de pompage interne peut être réduite. De plus, l'efficacité de l'auto-amplification peut être augmentée si la borne de grille du premier transistor ballast auto-amplifié PT1 est couplée à un transistor natif unique NT conformément à un exemple de mode de réalisation de l'invention. Par conséquent, conformément à un exemple de mode de réalisation de l'invention, si un ordre de lecture est reçu pendant un mode d'attente, le transistor ballast peut être rapidement activé par auto-amplification pour transmettre le signal d'attaque de lecture à la ligne de mots. De plus, le circuit de pompage interne peut fonctionner dans le mode de fonctionnement suivant (par exemple en mode de fonctionnement en lecture) pour appliquer le signal de tension de commande de lecture RDDRV à la borne de grille du transistor ballast 34 afin que le transistor ballast 34 puisse fonctionner de façon stable pendant le mode de lecture, par exemple.
Comme décrit ci-dessus, conformément aux exemples de modes de réalisation de l'invention, la tension d'attaque de ligne de mots peut être appliquée à la ligne de mots en utilisant le procédé d'auto-amplification lorsque l'ordre de lecture est reçu pendant un mode d'attente, et la tension d'attaque de ligne de mots peut être fournie à la ligne de mots par la mise en oeuvre du circuit de pompage interne pendant le mode de fonctionnement. Par conséquent, la consommation d'énergie dans le mode d'attente peut être diminuée et une transmission stable de la tension d'attaque à la ligne de mots peut encore être assurée. De plus, l'étendue de la puce du dispositif à mémoire peut être réduite par l'utilisation d'un procédé hybride d'auto-amplification et de pompage comme décrit en référence aux exemples de modes de réalisation de l'invention. Il va de soi que de nombreuses modifications peuvent être apportées au circuit et au procédé décrits et représentés sans sortir du cadre de l'invention.
Claims (14)
1. Circuit pour attaquer une ligne de mots d'un dispositif à mémoire, caractérisé en ce qu'il comporte : un premier élément (20) d'attaque de ligne de mots configuré pour attaquer une ligne de mots (WLi) en appliquant un premier signal de tension d'attaque de ligne de mots dans un premier mode de fonctionnement, en réponse à un signal de sélection de ligne de mots ; un second élément (22) d'attaque de ligne de mots configuré pour attaquer la ligne de mots (WLi) en appliquant un second signal de tension d'attaque de ligne de mots dans un second mode de fonctionnement, en réponse au signal de sélection de ligne de mots ; et un transistor ballast (24), couplé entre le premier élément d'attaque de ligne de mots et la ligne de mots, configuré pour transmettre le premier signal de tension d'attaque de ligne de mots à la ligne de mots en réponse à un signal de tension de commande, le signal de tension de commande étant auto-amplifié à un stade initial du premier mode de fonctionnement et étant maintenu à un niveau de tension stable.
2. Circuit selon la revendication 1, caractérisé en ce que la tension du second signal de tension d'attaque de ligne de mots est supérieure au niveau de tension du premier signal de tension d'attaque de ligne de mots.
3. Circuit selon la revendication 1, caractérisé en ce que le signal de tension de commande est préchargé à un niveau de tension d'alimentation dans un mode d'attente, et le signal de tension de commande maintient un niveau de tension auto-amplifié dans le premier mode de fonctionnement, le niveau de tension auto-amplifié étant atteint à partir du niveau de tension d'alimentation.
4. Circuit selon la revendication 3, caractérisé en ce que le niveau de tension auto-amplifié est atteint à partir du niveau de tension d'alimentation en réponse à la seconde tension d'attaque de ligne de mots.
5. Circuit selon la revendication 1, caractérisé en ce que le signal de tension de commande maintenant le niveau de tension stable est généré par une opération de pompage après une période de temps.
6. Circuit selon la revendication 1, caractérisé en ce qu'il comporte en outre : un circuit (26) d'attaque de grille configuré pour attaquer une grille du transistor ballast.
7. Circuit selon la revendication 6, caractérisé en 10 ce que le circuit d'attaque de grille comprend : un transistor de précharge (NT), couplé entre une grille du transistor ballast et une tension d'alimentation (VCCH), configuré pour précharger la grille du transistor ballast à la tension d'alimentation en réponse au second 15 signal de tension d'attaque de ligne de mots ; et une diode (DT) configurée pour coupler le signal de tension de commande maintenant le niveau de tension stable à la grille du transistor ballast.
8. Circuit selon la revendication 7, caractérisé en 20 ce que le transistor de précharge est un transistor natif.
9. Circuit selon la revendication 1, caractérisé en ce que le transistor ballast comprend : un premier transistor (PT1), couplé entre le premier élément d'attaque de ligne de mots et la ligne de mots, 25 configuré pour fonctionner en réponse au signal de tension de commande auto-amplifié au stade initial du premier mode de fonctionnement ; et un second transistor (PT2), couplé entre le premier élément d'attaque de ligne de mots et la ligne de mots, et 30 configuré pour transmettre le premier signal de tension d'attaque de ligne de mots à la ligne de mots en réponse au signal de tension de commande maintenant le niveau de tension stable après une période de temps.
10. Circuit selon la revendication 9, caractérisé en 35 ce que la taille du second transistor est relativement inférieure à la taille du premier transistor.
11. Circuit selon la revendication 9, caractérisé en ce qu'il comporte en outre : un transistor de précharge (NT) configuré pour précharger la grille du transistor ballast à une tension d'alimentation en réponse au second signal de tension d'attaque de ligne de mots afin d'appliquer la tension d'alimentation à la grille du premier transistor.
12. Circuit selon la revendication 9, caractérisé en ce que le signal de tension de commande maintenant le niveau de tension stable et appliqué à la grille du second transistor est généré par une action de pompage après la période de temps prédéterminée.
13. Circuit selon la revendication 11, caractérisé en ce que le transistor de précharge est un transistor natif. 15
14. Circuit selon la revendication 1, caractérisé en ce que le premier élément d'attaque de ligne de mots est un élément d'attaque de mode de lecture appliquant un signal de tension de lecture dans un mode de fonctionnement en lecture, 20 en réponse au signal de sélection de ligne de mots ; le second élément d'attaque de ligne de mots est un élément d'attaque de mode d'effacement appliquant un signal de tension d'effacement dans un mode de fonctionnement en effacement, en réponse au signal de sélection de ligne de 25 mots ; et le transistor ballast est configuré de façon à transmettre le signal de tension de lecture en tant que première tension d'attaque de ligne de mots à la ligne de mots en utilisant le signal de tension de commande auto- 30 amplifié à un stade initial du mode de fonctionnement en lecture et le signal de commande de lecture après une période de temps. Circuit selon la revendication 14, caractérisé en ce que le signal de tension de commande de lecture est 35 préchargé à un niveau de tension d'alimentation dans un mode d'attente, et le signal de tension de commande delecture maintient un niveau de tension auto-amplifié dans le mode de fonctionnement en lecture, le niveau de tension auto-amplifié étant atteint à partir du niveau de tension d'alimentation, en réponse au signal de tension de lecture. 16. Circuit selon la revendication 14, caractérisé en ce que le signal de tension de commande de lecture est généré par une opération de pompage après la période de temps. 17. Circuit selon la revendication 14, caractérisé en ce que le dispositif à mémoire est un dispositif à mémoire flash encastré, et le niveau de la tension d'alimentation est plus élevé que le niveau de tension du signal de tension de lecture. 18. Procédé d'attaque d'une ligne de mots d'un 15 dispositif à mémoire flash, caractérisé en ce qu'il comprend : une précharge d'une grille d'un transistor ballast (24) à une tension d'alimentation dans un mode d'attente ; la génération d'un signal de sélection de ligne de 20 mots en réponse à un ordre de lecture ; l'application d'un signal de tension de lecture au transistor ballast en réponse au signal de sélection de ligne de mots ; l'auto-amplification de la grille du transistor ballast 25 en réponse au signal de tension de lecture appliqué ; l'attaque d'une ligne de mots sélectionnée en transmettant le signal de tension de lecture par l'intermédiaire du transistor ballast auto-amplifié ; et le maintien d'une tension appliquée à la ligne de 30 mots. 19. Procédé selon la revendication 18, caractérisé en ce que le maintien de la tension comprend : la commande du transistor ballast afin qu'il reste dans un état activé en réponse à un signal de tension de 35 commande de lecture qui est pompé après une entrée de l'ordre de lecture.20. Procédé selon la revendication 18, caractérisé en ce que le maintien de la tension comprend : l'activation d'un second transistor ballast en réponse à un signal de tension de commande de lecture pompé après 5 l'ordre de lecture.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050060329A KR100586171B1 (ko) | 2005-07-05 | 2005-07-05 | 시스템 온 칩에 임베드된 메모리의 워드라인 구동회로 및구동방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2891944A1 true FR2891944A1 (fr) | 2007-04-13 |
| FR2891944B1 FR2891944B1 (fr) | 2014-05-30 |
Family
ID=37182266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0605995A Active FR2891944B1 (fr) | 2005-07-05 | 2006-07-03 | Circuit et procede d'attaque de ligne de mots d'un dispositif a memoire |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7366038B2 (fr) |
| KR (1) | KR100586171B1 (fr) |
| CN (1) | CN100576354C (fr) |
| DE (1) | DE102006032132B4 (fr) |
| FR (1) | FR2891944B1 (fr) |
| TW (1) | TWI426527B (fr) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7586333B1 (en) * | 2006-12-21 | 2009-09-08 | Cypress Semiconductor Corporation | High speed, low supply voltage tolerant bootstrapped word line driver with high voltage isolation |
| JP5846789B2 (ja) * | 2010-07-29 | 2016-01-20 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP5249394B2 (ja) * | 2011-09-28 | 2013-07-31 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置 |
| US8976600B2 (en) * | 2013-03-11 | 2015-03-10 | Macronix International Co., Ltd. | Word line driver circuit for selecting and deselecting word lines |
| CN106297868B (zh) * | 2015-05-12 | 2018-11-06 | 晶豪科技股份有限公司 | 驱动子字线的半导体存储器元件 |
| US11269764B2 (en) | 2017-03-21 | 2022-03-08 | Western Digital Technologies, Inc. | Storage system and method for adaptive scheduling of background operations |
| US11188456B2 (en) * | 2017-03-21 | 2021-11-30 | Western Digital Technologies Inc. | Storage system and method for predictive block allocation for efficient garbage collection |
| US10635335B2 (en) | 2017-03-21 | 2020-04-28 | Western Digital Technologies, Inc. | Storage system and method for efficient pipeline gap utilization for background operations |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960011206B1 (ko) * | 1993-11-09 | 1996-08-21 | 삼성전자 주식회사 | 반도체메모리장치의 워드라인구동회로 |
| US6278316B1 (en) | 1998-07-30 | 2001-08-21 | Kabushiki Kaisha Toshiba | Pump circuit with reset circuitry |
| TW460876B (en) * | 1998-09-30 | 2001-10-21 | Samsung Electronics Co Ltd | An integrated circuit memory device with hierarchical word line structure |
| JP3857461B2 (ja) | 1999-03-18 | 2006-12-13 | 株式会社東芝 | 半導体装置 |
| KR100338772B1 (ko) * | 2000-03-10 | 2002-05-31 | 윤종용 | 바이어스 라인이 분리된 비휘발성 메모리 장치의 워드라인 드라이버 및 워드 라인 드라이빙 방법 |
| KR100381962B1 (ko) * | 2000-08-07 | 2003-05-01 | 삼성전자주식회사 | 비휘발성 메모리 장치의 로우 디코더 |
| KR100378188B1 (ko) * | 2000-12-06 | 2003-03-29 | 삼성전자주식회사 | 멀티 로우 어드레스 디스터브 테스트시 모든 워드라인들에동일한 스트레스를 인가하는 워드라인 드라이버 및 그구동방법 |
| JP3702851B2 (ja) | 2002-01-24 | 2005-10-05 | セイコーエプソン株式会社 | 不揮発性半導体装置の昇圧回路 |
| US6859397B2 (en) * | 2003-03-05 | 2005-02-22 | Sandisk Corporation | Source side self boosting technique for non-volatile memory |
| JP4962828B2 (ja) * | 2004-08-25 | 2012-06-27 | マイクロン テクノロジー， インク． | ワード線ドライバ回路およびこれを利用する方法 |
-
2005
- 2005-07-05 KR KR1020050060329A patent/KR100586171B1/ko active IP Right Grant
-
2006
- 2006-06-27 US US11/475,152 patent/US7366038B2/en active Active
- 2006-07-03 FR FR0605995A patent/FR2891944B1/fr active Active
- 2006-07-03 TW TW095124100A patent/TWI426527B/zh active
- 2006-07-04 CN CN200610101119A patent/CN100576354C/zh active Active
- 2006-07-05 DE DE102006032132A patent/DE102006032132B4/de active Active
Also Published As
| Publication number | Publication date |
|---|---|
| DE102006032132A1 (de) | 2007-02-22 |
| US20070008805A1 (en) | 2007-01-11 |
| DE102006032132B4 (de) | 2010-04-15 |
| TW200703364A (en) | 2007-01-16 |
| CN1892913A (zh) | 2007-01-10 |
| US7366038B2 (en) | 2008-04-29 |
| TWI426527B (zh) | 2014-02-11 |
| KR100586171B1 (ko) | 2006-06-07 |
| CN100576354C (zh) | 2009-12-30 |
| FR2891944B1 (fr) | 2014-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2891944A1 (fr) | Circuit et procede d'attaque de ligne de mots d'un dispositif a memoire | |
| FR2871281A1 (fr) | Procede et dispositif d'alimentation de puissance duale pour une memoire non-volatile embarquee | |
| JP4052895B2 (ja) | メモリセル情報の読み出し回路および半導体記憶装置 | |
| JP2021177442A (ja) | 強誘電体メモリの中のマルチレベルストレージ | |
| JP2021120916A (ja) | セクションの独立による複数のメモリセクション内での並列アクセス技術 | |
| KR100980606B1 (ko) | 워드라인 구동회로 및 구동방법 | |
| FR2778012A1 (fr) | Dispositif et procede de lecture de cellules de memoire eeprom | |
| FR2753829A1 (fr) | Circuit de lecture pour memoire non volatile fonctionnant avec une basse tension d'alimentation | |
| US20220199153A1 (en) | Semiconductor device | |
| FR3007186A1 (fr) | Dispositif de memoire compact associant un plan memoire du type sram et un plan memoire du type non volatil, et procedes de fonctionnement | |
| FR3048809A1 (fr) | ||
| US7697339B2 (en) | Sense amplifier overdriving circuit and semiconductor device using the same | |
| US7251184B2 (en) | Semiconductor memory device | |
| US8467230B2 (en) | Data security for dynamic random access memory using body bias to clear data at power-up | |
| US20100315888A1 (en) | Semiconductor device | |
| EP0601922B1 (fr) | Mémoire EEPROM organisée en mots de plusieurs bits | |
| JP2006147015A (ja) | 半導体記憶装置 | |
| US9754663B1 (en) | Apparatus for switching voltage and semiconductor memory apparatus having the same | |
| FR3007185A1 (fr) | Dispositif de memoire associant un plan-memoire du type sram et un plan-memoire du type non volatil, et procedes de fonctionnement | |
| US20190156868A1 (en) | Semiconductor memory device | |
| JP4028840B2 (ja) | 半導体読み出し回路 | |
| EP0703584A1 (fr) | Procédé de décodage d'addresse dans une mémoire en circuit intégré et circuit mémoire mettant en oeuvre le procédé | |
| US7193888B2 (en) | Nonvolatile memory circuit based on change in MIS transistor characteristics | |
| US7450453B2 (en) | Semiconductor memory device and method for driving bit line sense amplifier thereof | |
| US20120092938A1 (en) | Semiconductor memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PLFP | Fee payment |
Year of fee payment: 11 |
|
| PLFP | Fee payment |
Year of fee payment: 12 |
|
| PLFP | Fee payment |
Year of fee payment: 13 |
|
| PLFP | Fee payment |
Year of fee payment: 15 |
|
| PLFP | Fee payment |
Year of fee payment: 16 |
|
| PLFP | Fee payment |
Year of fee payment: 17 |
|
| PLFP | Fee payment |
Year of fee payment: 18 |
|
| PLFP | Fee payment |
Year of fee payment: 19 |