DE102006032132A1 - Schaltung und Verfahren zum Treiben einer Wortleitung eines Speicherbauelements - Google Patents

Schaltung und Verfahren zum Treiben einer Wortleitung eines Speicherbauelements Download PDF

Info

Publication number
DE102006032132A1
DE102006032132A1 DE102006032132A DE102006032132A DE102006032132A1 DE 102006032132 A1 DE102006032132 A1 DE 102006032132A1 DE 102006032132 A DE102006032132 A DE 102006032132A DE 102006032132 A DE102006032132 A DE 102006032132A DE 102006032132 A1 DE102006032132 A1 DE 102006032132A1
Authority
DE
Germany
Prior art keywords
word line
voltage signal
read
transistor
response
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102006032132A
Other languages
English (en)
Other versions
DE102006032132B4 (de
Inventor
Jong-Hoon Yongin Jung
Hyo-Sang Yongin Lee
Hoon-Jin Bang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102006032132A1 publication Critical patent/DE102006032132A1/de
Application granted granted Critical
Publication of DE102006032132B4 publication Critical patent/DE102006032132B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

Die Erfindung bezieht sich auf eine Schaltung zum Treiben einer Wortleitung eines Speicherbauelements mit einem ersten Wortleitungstreiber (20), der konfiguriert ist, um eine Wortleitung (WL<0>) in Reaktion auf ein Wortleitungsauswahlsignal (WL_EN<0>) durch Anlegen eines ersten Wortleitungstreiberspannungssignals (VRD, VPGM) in einem ersten Betriebsmodus zu treiben, einem zweiten Wortleitungstreiber (22), der konfiguriert ist, um die Wortleitung in Reaktion auf das Wortleitungsauswahlsignal durch Anlegen eines zweiten Wortleitungstreiberspannungssignals (VERS) in einem zweiten Betriebsmodus zu treiben, und einem Passiertransistor (24), der zwischen dem ersten Wortleitungstreiber und der Wortleitung eingeschleift und konfiguriert ist, um das erste Wortleitungstreiberspannungssignal in Reaktion auf ein Steuerspannungssignal (RDDRV) zur Wortleitung zu übertragen, und auf ein korrespondierendes Wortleitungstreiberverfahren. DOLLAR A Erfindungsgemäß sind Steuerspannungssignalmittel (26) zur Selbstverstärkung des Steuerspannungssignals während einer Anfangsstufe des ersten Betriebsmodus und zum Halten desselben auf einem stabilen Spannungspegel vorhanden. DOLLAR A Verwendung z. B. in Flashspeichern von tragbaren Geräten, wie Mobiltelefonen.

Description

  • Die Erfindung betrifft eine Schaltung und ein Verfahren zum Treiben einer Wortleitung eines Speicherbauelements.
  • Allgemein ist es für tragbare Geräte wünschenswert, beispielsweise für Mobiltelefone usw., klein und dünn zu sein, um einen relativ hohen Portabilitätsgrad zu erzielen. Entsprechend kann eine System-auf-Chip-Technik (SOC-Technik) angewendet werden, um eine Mehrzahl von Elementen in einem einzigen Chip zu integrieren, beispielsweise eine zentrale Verarbeitungseinheit (CPU), einen digitalen Signalprozessor (DSP), Speicher usw., um die Abmessung des tragbaren Gerätes zu reduzieren.
  • Ein in einem SOC eines tragbaren Gerätes eingebetteter Speicher kann flüchtigen Speicher, beispielsweise dynamischen Speicher mit direktem Zugriff (DRAM) und statischen Speicher mit direktem Zugriff (SRAM), oder nichtflüchtigen Speicher umfassen, beispielsweise Flashspeicher usw. Ein Flashspeicherbauelement kann zum Speichern von Daten verwendet werden, beispielsweise für Identifikationscodes, die zum Codieren und/oder Decodieren für Kommunikationssicherheit verwendet werden, auch wenn Leistung beispielsweise aufgrund einer leeren Batterie usw. deaktiviert wird. Ein NOR-Typ-Flashspeicher wird allgemein für Hochgeschwindigkeitsbetrieb für das in einem SOC eingebettete Flashspeicherbauelement verwendet.
  • Der Flashspeicher kann drei Betriebsarten aufweisen. Die drei Betriebsarten können einen Löschbetriebsmodus, einen Programmierbetriebsmodus und einen Lesebetriebsmodus umfassen. Ein an eine Zelle angelegter Spannungspegel kann entsprechend dem Betriebsmodus variiert werden. Entsprechend sollte eine an jede Zelle angelegte Wortleitungsspannung selektiv in Abhängigkeit von dem Betriebsmodus festgelegt werden.
  • 1 zeigt ein Blockdiagramm einer herkömmlichen Wortleitungstreiberschaltung, die einen Wortleitungstreiber 10 für einen Lese- und/oder Programmiermodus und einen Wortleitungstreiber 12 für einen Löschmodus umfasst. Der Wortleitungstreiber 10 für den Lese- und/oder Programmiermodus kann eine Lesetreiberspannung VRD oder eine Programmiertreiberspannung VPGM empfangen und in Reaktion auf ein Wortleitungsfreigabesignal WL_ENi die Lesetreiberspannung VRD (z.B. ungefähr 2,6 V) oder die Programmiertreiberspannung VPGM (z.B. ungefähr 1 V) einer Wortleitung WLi über einen Passiertransistor 14 zur Verfügung stellen. Der Wortleitungstreiber 12 für den Löschmodus kann eine Löschtreiberspannung VERS (z.B. ungefähr 3,3 V während eines Lesemodus und ungefähr 11,5 V in einem Löschmodus) empfangen und in Reaktion auf das Wortleitungsfreigabesignal WL_ENi die Löschtreiberspannung VERS der Wortleitung WLi zur Verfügung stellen. Daher ist ein Pfad zum Übertragen der Lesetreiberspannung VRD und der Programmiertreiberspannung VPGM durch die Verwendung des Passier transistors 14 von einem Pfad zum Übertragen der Löschtreiberspannung VERS getrennt. Entsprechend kann während des Löschvorgangs ein Durchbruch eines anderen Transistors als eines Transistors für hohe Spannung verhindert werden.
  • Ein Steuerspannungssignal RDDRV (z.B. ungefähr 6 V) kann an einen Gateanschluss des Passiertransistors 14 angelegt werden, um den Passiertransistor 14 während des Lese- und/oder Programmiermodus zu aktivieren. Das Steuerspannungssignal RDDRV kann durch eine interne Pumpschaltung mit einem Versorgungsspannungspegel erzeugt werden. Um unter Verwendung eines herkömmlichen Bauteils einen Hochgeschwindigkeitsbetrieb auszuführen, kann die interne Pumpschaltung während eines Bereitschaftsmodus („Stand-by-Modus") arbeiten, bevor die Leistung angeschaltet wird, so dass der Spannungspegel des Steuerspannungssignals RDDRV erhöht und auf einem Betriebsspannungspegel gehalten werden kann. Wenn die interne Pumpschaltung während des Bereitschaftsmodus bei Eingabe eines Lesebefehls betrieben wird, kann der Passiertransistor 14 im Wesentlichen sofort aktiviert werden, um die Wortleitung mit einer höheren Geschwindigkeit zu treiben.
  • Bei dem oben beschriebenen Wortleitungstreiberverfahren kann jedoch der Energieverbrauch aufgrund des Betriebs der internen Pumpschaltung während des Bereitschaftsmodus erhöht sein.
  • Ein herkömmlicher Ansatz, den Energieverbrauch während des Bereitschaftsmodus zu reduzieren, besteht darin, den Wortleitungstreiber für den Lese- und/oder Programmiermodus vom Wortleitungstreiber für den Löschmodus zu isolieren, anstatt das Steuerspannungssignal RDDRV zu erzeugen. Entsprechend diesem herkömmlichen Verfahren kann jedoch die Abmessung des Wortleitungsdecoders erhöht sein. Daher ist dieses herkömmliche Verfahren als solches eventuell nicht für ein SOC geeignet.
  • Ein anderer herkömmlicher Ansatz besteht darin, das Steuerspannungssignal RDDRV durch ein Verfahren der Selbstverstärkung („selfboosting") zu erzeugen. Während des Selbstverstärkungsverfahrens kann das Steuerspannungssignal RDDRV schnell ohne die Verwendung der internen Pumpschaltung erzeugt werden, so dass der Energieverbrauch während des Bereitschaftsmodus nicht erhöht wird. Wenn jedoch beispielsweise der Lesevorgang ausgeführt wird, während eine Spaltenadresse ohne eine Änderung einer Zeilenadresse geändert wird, kann die Gatespannung des Passiertransistors für eine lange Zeitperiode in einem floatenden Zustand gehalten werden. Eine Knotenspannung kann jedoch instabil werden, wodurch eine Fehlfunktion in einem herkömmlichen Bauelement verursacht werden kann, das diesen Umständen ausgesetzt ist. Die Knotenspannung kann aufgrund von Leckstrom, Rauschen usw. instabil werden.
    •
  • Der Erfindung liegt als technisches Problem die Bereitstellung einer Schaltung und eines Verfahrens zum Treiben einer Wortleitung eines Speicherbauelements zugrunde, die in der Lage sind, die oben erwähnten Unzulänglichkeiten des Standes der Technik zu reduzieren oder im Wesentlichen zu verhindern, und insbesondere ein Treiben einer Wortleitung eines Speicherbauelements mit hoher Betriebsgeschwindigkeit ermöglichen, während der Energieverbrauch in einem Bereitschaftsmodus reduziert wird.
  • Die Erfindung löst dieses Problem durch die Bereitstellung einer Schaltung mit den Merkmalen des Patentanspruchs 1 und eines Verfahrens mit den Merkmalen des Patentanspruchs 18.
  • Vorteilhafte Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
  • Erfindungsgemäß kann ein Bereich des Speicherbauelements durch Adaptieren eines Selbstverstärkungs- und Pumphybridtyps reduziert werden. Ein Passiertransistor kann beispielsweise durch Selbstverstärken in einer Anfangsstufe eines Lesebetriebsmodus getrieben werden, und kann dann durch ein gepumptes Steuerspannungssignal stabil getrieben werden.
    •
  • Vorteilhafte, nachfolgend beschriebene Ausführungsformen der Erfindung sowie das zu deren besserem Verständnis oben erläuterte, herkömmliche Ausführungsbeispiel sind in den Zeichnungen dargestellt. Es zeigen:
  • 1 ein Blockdiagramm einer herkömmlichen Wortleitungstreiberschaltung,
  • 2 ein Blockdiagramm eines Wortleitungsdecoders eines Flashspeichers gemäß der Erfindung,
  • 3 ein Blockdiagramm einer Wortleitungstreiberschaltung, die für eine Verwendung im Decoder von 2 geeignet ist, gemäß der Erfindung,
  • 4 ein Schaltbild einer Gatetreiberschaltung, die für eine Verwendung in der Schaltung von 3 geeignet ist,
  • 5 ein Blockdiagramm eines anderen Wortleitungstreibers, der für eine Verwendung im Decoder von 2 geeignet ist, gemäß der Erfindung,
  • 6 ein Blockdiagramm eines Passiertransistors, der für eine Verwendung im Wortleitungstreiber von 5 geeignet ist, und
  • 7 ein Schaltbild einer Gatetreiberschaltung, die für eine Verwendung im Wortleitungstreiber von 5 geeignet ist.
  • Nachfolgend werden erfindungsgemäße Ausführungsbeispiele im Detail unter Bezugnahme auf die korrespondierenden 2 bis 7 beschrieben, in denen gleiche Elemente durch gleiche Bezugszeichen repräsentiert werden.
  • Es versteht sich, dass, wenn in der Beschreibung angegeben wird, dass ein Element mit einem anderen Element „verbunden" oder „gekoppelt" ist, das Element direkt mit dem anderen Element oder über ein oder eine Mehrzahl von Zwischenelementen mit dem anderen Element verbunden oder gekoppelt sein kann. Im Gegensatz dazu sind, wenn ein Element mit einem anderen Element als „direkt verbunden" bzw. „direkt gekoppelt" bezeichnet wird, keine Zwischenelemente vorhanden. Andere Begriffe, die zur Beschreibung des Verhältnisses zwischen Elementen verwendet werden, sind auf analoge Art zu interpretieren (z.B. „zwischen" gegenüber „direkt zwischen", „benachbart" gegenüber „direkt benachbart" usw.).
  • 2 zeigt ein Blockdiagramm eines Ausführungsbeispiels eines Wortleitungsdecoders für einen Flashspeicher gemäß der Erfindung, der in einem SOC eingebettet sein kann und eine Versorgungsspannung VCCH aufweisen kann, die von einer Lesetreiberspannung VRD verschieden ist. Die Versorgungsspannung VCCH (beispielsweise ungefähr 3,3 V) sein kann z.B. höher als die Lesetreiberspannung VRD (z.B. ungefähr 2,6 V) sein.
  • Der Wortleitungsdecoder kann 2N Wortleitungstreiber WLD0 bis WLD2N-1 zum Treiben von 2N Wortleitungen umfassen. Das bedeutet, dass der Wortleitungsdecoder eine N-Bit-Zeilenadresse decodiert und einen der 2N Wortleitungstreiber aktiviert, um eine korrespondierende Wortleitung zu treiben.
  • 3 zeigt eine Wortleitungstreiberschaltung, die in einem erfindungsgemäßen Ausführungsbeispiel für eine Verwendung in dem Decoder von 2 geeignet ist. Wie aus 3 ersichtlich ist, umfasst diese Wortleitungstreiberschaltung einen Wortleitungstreiber 20 für einen Lese- und/oder Programmiermodus, einen Wortleitungstreiber 22 für einen Löschmodus, einen Passiertransistor 24 und eine Gatetreiberschaltung 26.
  • Der Wortleitungstreiber 20 für den Lese- und/oder Programmiermodus empfängt eine Lesetreiberspannung VRD oder eine Programmiertreiberspannung VPGM und stellt in Reaktion auf ein Wortleitungsfreigabesignal WL_ENi die Lesetreiberspannung VRD (z.B. ungefähr 2,6 V) oder die Programmiertreiberspannung VPGM (z.B. ungefähr 1 V) einer Wortleitung WLi über einen Passiertransistor zur Verfügung.
  • Der Wortleitungstreiber 22 für den Löschmodus empfängt eine Löschtreiberspannung VERS (z.B. ungefähr 11,5 V) und stellt die Löschtreiberspannung VERS während des Löschbetriebsmodus in Reaktion auf das Wortleitungsfreigabesignal WL_ENi der Wortleitung WLi zur Verfügung. Die Löschtreiberspannung VERS kann während des Lesebetriebsmodus einen Spannungspegel von ungefähr 3,3 V halten.
  • Der Passiertransistor 24, der mit einer relativ hohen Spannung betreibbar ist, kann während des Löschbetriebsmodus deaktiviert sein und während des Lese- und/oder Programmiermodus aktiviert sein.
  • Die Gatetreiberschaltung 26 empfängt die Löschtreiberspannung VERS und das Lesesteuerspannungssignal RDDRV, um eine Gatetrei berspannung GDRV zu erzeugen. Die Gatetreiberspannung GDRV wird einem Gateanschluss des Passiertransistors 24 zur Verfügung gestellt.
  • 4 zeigt eine Realisierung der Gatetreiberschaltung 26 gemäß einem Ausführungsbeispiel der Erfindung. Unter Bezugnahme auf 4 umfasst die Gatetreiberschaltung 26 einen Vorladetransistor NT und eine Diode DT. Der Vorladetransistor NT kann eine native Transistorstruktur mit einer Schwellwertspannung von ungefähr 0 V aufweisen. Der Vorladetransistor NT stellt in Reaktion auf die Löschtreiberspannung VERS eine Versorgungsspannung VCCH einem Gateanschluss des Passiertransistors 24 zur Verfügung. Dadurch kann der Gateanschluss des Passiertransistors 24 auf die Versorgungsspannung VCCH vorgeladen werden. Die Diode DT kann elektrisch mit dem Lesesteuerspannungssignal RDDRV verbunden sein, das durch eine interne Pumpschaltung (nicht dargestellt) dem Gateanschluss des Passiertransistors 24 zur Verfügung gestellt wird. Die Diode DT kann als ein als diodenverschalteter Transistor implementiert sein, der bei einer relativ hohen Spannung betrieben wird, wobei ein Gate und eine Drain gemeinsam gekoppelt sein können.
  • Entsprechend einem erfindungsgemäßen Ausführungsbeispiel kann, wenn das Wortleitungsfreigabesignal WL_ENi unter den Umständen aktiviert wird, in denen der Gateanschluss des Passiertransistors 24 auf den Spannungspegel von VCCH (z.B. ungefähr 3,3 V) vorgeladen ist, der Spannungspegel einer Ausgabe des Wortleitungstreibers 20 auf ungefähr 2,6 V erhöht werden. Entsprechend kann der Gateanschluss des Passiertransistors 24 von ungefähr 3,3 V durch eine parasitäre Kopplung zwischen dem Gate- und dem Drainanschluss des Passiertransistors auf ungefähr 5,8 V selbstverstärkt werden, so dass der Passiertransistor 24 aktiviert werden kann. Dadurch kann das Lesespannungstreibersignal oder das Lesespannungssignal (von z.B. ungefähr 2,6 V) über den Passiertransistor 24 an die Wortleitung WLi angelegt werden. Zusätzlich kann ein Speichersystemmodus von einem Bereitschaftsmodus in einen Betriebsmodus geändert werden, (z.B. in den Lesebetriebsmodus), und die interne Pumpschaltung kann mit dem Betrieb beginnen. Als Konsequenz wird das Lesesteuerspannungssignal RDDRV nach einer Verzögerung von beispielsweise Hunderten von Nanosekunden, die mit einer Verzögerungszeit korrespondieren, die mit der internen Pumpschaltung assoziiert ist, stabil an den Gateanschluss des Passiertransistors 24 angelegt.
  • Erfindungsgemäß kann, wenn ein Lesebefehl während eines Bereitschaftsmodus empfangen wird, der Passiertransistor 24 durch Selbstverstärkung schnell aktiviert werden, um die Lesetreiberspannung VRD zu übertragen, wodurch die Wortleitung getrieben wird. Zusätzlich kann die interne Pumpschaltung während des Betriebsmodus betrieben werden, um dem Gateanschluss des Passiertransistors 24 das Lesesteuerspannungssignal RDDRV zur Verfügung zu stellen, so dass der Passiertransistor stabil arbeitet.
  • Die Löschtreiberspannung VERS kann einen Spannungspegel von ungefähr 11,5 V aufweisen, um den Vorladetransistor NT stark zu treiben, so dass die Gatespannung des Passiertransistors 24 auf ungefähr 3,3 V gehalten werden kann. Dadurch kann die Wahrscheinlichkeit reduziert werden, dass die an die Wortleitung angelegte Löschtreiberspannung VERS, die einen Spannungspegel von ungefähr 11,5 V aufweist, in den Bereich eines Niedrigspannungstransistors übertragen wird.
  • Erfindungsgemäß können der Vorladetransistor NT und der Diodentransistor DT im Wesentlichen gleichzeitig mit dem Gateanschluss des Passiertransistors 24 gekoppelt werden. Zusätzlich kann der an den Gateanschluss des Passiertransistors 24 angelegte Spannungspegel reduziert werden, weil die Schwellwertspannung des Diodentransistors DT aufgrund eines Body-Effekts erhöht sein kann. Entsprechend kann der Spannungspegel des Lesesteuerspannungssignals RDDRV gepumpt werden, um einen gemeinsamen Spannungspegel (z.B. ungefähr 6 V) zu übersteigen, so dass eine Spannung von ungefähr 6 V an den Gateanschluss des Passiertransistors 24 angelegt werden kann.
  • 5 zeigt eine Wortleitungstreiberschaltung, die für eine Verwendung im Decoder von 2 geeignet ist, entsprechend einem anderen erfindungsgemäßen Ausführungsbeispiel, 6 zeigt einen Passiertransistor, der erfindungsgemäß für eine Verwendung in der Schaltung von 5 geeignet ist, und 7 zeigt eine Gatetreiberschaltung, die erfindungsgemäß für eine Verwendung in der Schaltung von 5 geeignet ist. Gleiche Bezugszeichen benennen gleiche oder ähnliche Elemente wie diejenigen in den 3 und 4, so dass zur Verkürzung auf eine wiederholende Beschreibung dieser gleichen Elemente verzichtet wird.
  • Die Wortleitungstreiberschaltung gemäß 5 umfasst einen Wortleitungstreiber 20 für einen Lese und/oder Programmiermodus, einen Wortleitungstreiber 22 für einen Löschmodus, einen Passiertransistor 34 und eine Gatetreiberschaltung 36.
  • Wie aus 6 ersichtlich ist, umfasst der Passiertransistor 34 in diesem Ausführungsbeispiel zwei Transistoren. Ein Gateanschluss eines ersten Passiertransistors PT1 ist mit der Gatetreiberschaltung 36 gekoppelt. Das Lesesteuerspannungssignal RDDRV wird an einen Gateanschluss eines zweiten Passiertransistors PT2 angelegt.
  • Wie aus 7 ersichtlich ist, umfasst die Gatetreiberschaltung 36 in diesem Ausführungsbeispiel einen nativen Transistor NT, der die Löschtreiberspannung VERS an seinem Gateanschluss empfängt, um eine Versorgungsspannung VCCH am Gateanschluss des ersten Passiertransistors PT1 bereitzustellen.
  • Erfindungsgemäß kann eine Abmessung des zweiten Passiertransistors PT2 von einer Abmessung des ersten Passiertransistors PT1 verschieden sein. Die Abmessung des zweiten Passiertransistors PT2 kann z.B. verkleinert sein, um den Energieverbrauch zu reduzieren.
  • Entsprechend einem Ausführungsbeispiel kann, wenn das Wortleitungsfreigabesignal WL_ENi aktiviert wird, während der Gateknoten des ersten Passiertransistors PT1 auf einen Spannungspegel der Versorgungsspannung VCCH (z.B. ungefähr 3,3 V) vorgeladen wird, der Ausgabepegel des Wortleitungstreibers 20 auf einen Spannungspegel von ungefähr 2,6 V erhöht werden. Entsprechend kann der Gateanschluss des ersten Passiertransistors PT1 von ungefähr 3,3 V auf ungefähr 5,8 V durch eine parasitäre Kopplung zwischen dem Gate- und dem Drainanschluss des ersten Passiertransistors PT1 selbstverstärkt werden, so dass der erste Passiertransistor PT1 aktiviert werden kann.
  • Dadurch kann das Lesespannungssignal (z.B. ungefähr 2,6 V) über den aktivierten ersten Passiertransistor PT1 an eine Wortleitung WLi angelegt werden. Zusätzlich kann ein Speichersystemmodus von einem Bereitschaftsmodus in einen Betriebsmodus geändert werden und eine interne Pumpschaltung kann mit dem Betrieb beginnen. Als Konsequenz kann das Lesesteuerspannungssignal RDDRV über die interne Pumpschaltung an den Gateanschluss des zweiten Passiertransistors PT2 angelegt werden, und der zweite Passiertransistor PT2 kann unter einer Bedingung aktiviert werden, in der ein Spannungspegel des Lesesteuerspannungssignals RDDRV beispielsweise nach einer Verzögerung von Hunderten von Nanosekunden auf einen Betriebspegel von ungefähr 6 V erhöht wird.
  • Da die Wortleitung durch die Verwendung des ersten Passiertransistors PT1 und des zweiten Passiertransistors PT2 getrieben werden kann, kann die Wortleitungstreiberspannung erfindungsgemäß über den zwei ten Passiertransistor PT2 stabil angelegt werden, auch wenn die Gatespannung des ersten Passiertransistors PT1 für einen relativ langen Zeitraum in einem floatenden Zustand gehalten wird, was in herkömmlichen Bauelementen dazu führen kann, dass die Treiberspannung durch einen Leckstrom oder Rauschen beeinflusst wird.
  • Der zweite Passiertransistor PT2 kann verwendet werden, um die Wortleitungsspannung erfindungsgemäß auf einem konstanten Spannungspegel zu halten, so dass der zweite Transistor PT2 eine kleinere Abmessung aufweisen kann. Entsprechend kann der Energieverbrauch der internen Pumpschaltung reduziert werden. Zusätzlich kann die Effizienz der Selbstverstärkung erhöht werden, wenn der Gateanschluss des selbstverstärkenden ersten Passiertransistors PT1 erfindungsgemäß mit einem einzelnen nativen Transistor NT gekoppelt ist.
  • Dadurch kann erfindungsgemäß, wenn ein Lesebefehl während eines Bereitschaftsmodus empfangen wird, der Passiertransistor durch die Selbstverstärkung schnell aktiviert werden, um die Lesetreiberspannung zur Wortleitung zu übertragen. Zusätzlich kann die interne Pumpschaltung während des nachfolgenden Betriebsmodus (z.B. einem Lesebetriebsmodus) betrieben werden, um beispielsweise dem Gateanschluss des Passiertransistors 34 das Lesesteuerspannungssignal RDDRV zur Verfügung zu stellen, so dass der Passiertransistor 34 während des Lesemodus stabil arbeiten kann.
  • Wie oben beschrieben ist, wird die Wortleitungstreiberspannung der Wortleitung gemäß exemplarischen Ausführungsbeispielen der Erfindung durch Verwendung des Selbstverstärkungsverfahrens zur Verfügung gestellt, wenn der Lesebefehl während eines Bereitschaftsmodus empfangen wird, und während des Betriebsmodus wird die Wortleitungstreiberspannung der Wortleitung durch den Betrieb der internen Pumpschaltung zur Verfügung gestellt. Dadurch kann der Energieverbrauch während des Bereitschaftsmodus reduziert und eine stabile Übertragung der Treiberspannung zur Wortleitung trotzdem gewährleistet werden. Zusätzlich kann eine Chipfläche des Speicherbauelements durch die Verwendung eines Hybridverfahrens des Selbstverstärkens und Pumpens reduziert werden, wie oben in Bezug auf erfindungsgemäße Ausführungsbeispiele beschrieben.

Claims (20)

  1. Schaltung zum Treiben einer Wortleitung eines Speicherbauelements, insbesondere eines Flashspeicherbauelements, mit – einem ersten Wortleitungstreiber (20), der konfiguriert ist, um eine Wortleitung (WL<0>) in Reaktion auf ein Wortleitungsauswahlsignal (WL_EN<0>) durch Anlegen eines ersten Wortleitungstreiberspannungssignals (VRD, VPGM) in einem ersten Betriebsmodus zu treiben, – einem zweiten Wortleitungstreiber (22), der konfiguriert ist, um die Wortleitung in Reaktion auf das Wortleitungsauswahlsignal durch Anlegen eines zweiten Wortleitungstreiberspannungssignals (VERS) in einem zweiten Betriebsmodus zu treiben, und – einem Passiertransistor (24), der zwischen dem ersten Wortleitungstreiber und der Wortleitung eingeschleift und konfiguriert ist, um das erste Wortleitungstreiberspannungssignal in Reaktion auf ein Steuerspannungssignal (RDDRV) zur Wortleitung zu übertragen, gekennzeichnet durch – Steuerspannungssignalmittel (26) zur Selbstverstärkung des Steuerspannungssignals (RDDRV) während einer Anfangsstufe des ersten Betriebsmodus und zum Halten desselben auf einem stabilen Spannungspegel.
  2. Schaltung nach Anspruch 1, wobei eine Spannung des zweiten Wortleitungstreiberspannungssignals höher als ein Spannungspegel des ersten Wortleitungstreiberspannungssignals ist.
  3. Schaltung nach Anspruch 1 oder 2, wobei die Steuerspannungssignalmittel dafür eingerichtet sind, das Steuerspannungssignal in einem Bereitschaftsmodus auf einen Versorgungsspannungspegel vorzuladen und das Steuerspannungssignal im ersten Betriebsmodus auf einem selbstverstärkten Spannungspegel zu halten, wobei der selbstverstärkte Spannungspegel vom Versorgungsspannungspegel erhalten wird.
  4. Schaltung nach Anspruch 3, wobei der selbstverstärkte Spannungspegel in Reaktion auf das zweite Wortleitungstreiberspannungssignal vom Versorgungsspannungspegel erhalten wird.
  5. Schaltung nach einem der Ansprüche 1 bis 4, wobei die Steuerspannungssignalmittel das den stabilen Spannungspegel haltende Steuerspannungssignal nach einer Zeitperiode durch einen Pumpvorgang erzeugen.
  6. Schaltung nach einem der Ansprüche 1 bis 5, wobei die Steuerspannungssignalmittel eine Gatetreiberschaltung (26) umfassen, die konfiguriert ist, um ein Gate des Passiertransistors zu treiben.
  7. Schaltung nach Anspruch 6, wobei die Gatetreiberschaltung einen Vorladetransistor (NT) umfasst, der zwischen einem Gate des Passiertransistors und einer Versorgungsspannung eingeschleift und konfiguriert ist, um das Gate des Passiertransistors in Reaktion auf das zweite Wortleitungstreiberspannungssignal auf die Versorgungsspannung vorzuladen.
  8. Schaltung nach Anspruch 6 oder 7, wobei die Gatetreiberschaltung eine Diode (DT) umfasst, die konfiguriert ist, um das auf dem stabilen Spannungspegel gehaltene Steuerspannungssignal zum Gate des Passiertransistors zu koppeln.
  9. Schaltung nach einem der Ansprüche 1 bis 8, wobei der Passiertransistor (34) umfasst: – einen ersten Transistor (PT1), der zwischen dem ersten Wortleitungstreiber und der Wortleitung eingeschleift und konfiguriert ist, um in Reaktion auf das selbstverstärkte Steuerspannungssignal während der Anfangsstufe des ersten Betriebsmodus zu arbeiten, und – einen zweiten Transistor (PT2), der zwischen dem ersten Wortleitungstreiber und der Wortleitung eingeschleift und konfiguriert ist, um nach einer Zeitperiode das erste Wortleitungstreiberspannungssignal in Reaktion auf das auf dem stabilen Spannungspegel gehaltene Steuerspannungssignal zur Wortleitung zu übertragen.
  10. Schaltung nach Anspruch 9, wobei eine Abmessung des zweiten Transistors relativ kleiner als eine Abmessung des ersten Transistors ist.
  11. Schaltung nach Anspruch 9 oder 10, wobei der Vorladetransistor (NT) die Versorgungsspannung zum Gate des ersten Transistors koppelt.
  12. Schaltung nach einem der Ansprüche 9 bis 11, wobei das auf dem stabilen Spannungspegel gehaltene Steuerspannungssignal an ein Gate des zweiten Transistors angelegt wird.
  13. Schaltung nach einem der Ansprüche 7 bis 12, wobei der Vorladetransistor ein nativer Transistor ist.
  14. Schaltung nach einem der Ansprüche 1 bis 13, wobei – der erste Wortleitungstreiber ein Lesemodustreiber ist, der in einem Lesebetriebsmodus in Reaktion auf das Wortleitungsauswahlsignal ein Lesetreiberspannungssignal (VRD) anlegt, – der zweite Wortleitungstreiber ein Löschmodustreiber ist, der in einem Löschbetriebsmodus in Reaktion auf das Wortleitungsauswahlsignal ein Löschtreiberspannungssignal (VERS) anlegt, und – der Passiertransistor konfiguriert ist, um während der Anfangsstufe des Lesebetriebsmodus unter Verwendung des selbstverstärkten Steuerspannungssignals das Lesetreiberspannungssignal als die erste Wortleitungstreiberspannung und nach einer Zeitperiode das Lesesteuerspannungssignal an die Wortleitung zu übertragen.
  15. Schaltung nach Anspruch 14, wobei das Lesesteuerspannungssignal in einem Bereitschaftsmodus auf einen Versorgungsspannungspegel vorgeladen wird und das Lesesteuerspannungssignal im Lesebetriebsmodus auf einem selbstverstärkten Spannungspegel gehalten wird, wobei der selbstverstärkte Spannungspegel in Reaktion auf das Lesetreiberspannungssignal vom Versorgungsspannungspegel erhalten wird.
  16. Schaltung nach Anspruch 14 oder 15, wobei die Steuerspannungssignalmittel dafür eingerichtet sind, das Lesesteuerspannungssignal nach der Zeitperiode durch einen Pumpvorgang zu erzeugen.
  17. Schaltung nach einem der Ansprüche 14 bis 16, wobei das Speicherbauelement ein eingebettetes Flashspeicherbauelement ist und ein Pegel der Versorgungsspannung höher als ein Spannungspegel des Lesespannungssignals ist.
  18. Verfahren zum Treiben einer Wortleitung eines Speicherbauelements, insbesondere eines Flashspeicherbauelements, mit den Schritten: – Vorladen eines Gates eines Passiertransistors (24) auf eine Versorgungsspannung in einem Bereitschaftsmodus, – Erzeugen eines Wortleitungsauswahlsignals (WL_EN<0>) in Reaktion auf einen Lesebefehl, – Anlegen eines Lesetreiberspannungssignals (VRD) an den Passiertransistor in Reaktion auf das Wortleitungsauswahlsignal, – Selbstverstärken eines Gates des Passiertransistors in Reaktion auf das angelegte Lesetreiberspannungssignal, – Treiben einer ausgewählten Wortleitung durch Übertragen des Lesetreiberspannungssignals über den selbstverstärkten Passiertransistor und – Halten einer an die Wortleitung angelegten Spannung.
  19. Verfahren nach Anspruch 18, wobei das Halten der Spannung umfasst, dass der Passiertransistor gesteuert wird, um in Reaktion auf ein Lesesteuerspannungssignal in einem aktivierten Zustand zu bleiben, das nach einer Eingabe des Lesebefehls gepumpt wird.
  20. Verfahren nach Anspruch 18, wobei das Halten der Spannung umfasst, dass ein zweiter Passiertransistor (PT2) in Reaktion auf ein nach dem Lesebefehl gepumptes Lesesteuerspannungssignal aktiviert wird.
DE102006032132A 2005-07-05 2006-07-05 Schaltung und Verfahren zum Treiben einer Wortleitung eines Speicherbauelements Active DE102006032132B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2005-0060329 2005-07-05
KR1020050060329A KR100586171B1 (ko) 2005-07-05 2005-07-05 시스템 온 칩에 임베드된 메모리의 워드라인 구동회로 및구동방법

Publications (2)

Publication Number Publication Date
DE102006032132A1 true DE102006032132A1 (de) 2007-02-22
DE102006032132B4 DE102006032132B4 (de) 2010-04-15

Family

ID=37182266

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006032132A Active DE102006032132B4 (de) 2005-07-05 2006-07-05 Schaltung und Verfahren zum Treiben einer Wortleitung eines Speicherbauelements

Country Status (6)

Country Link
US (1) US7366038B2 (de)
KR (1) KR100586171B1 (de)
CN (1) CN100576354C (de)
DE (1) DE102006032132B4 (de)
FR (1) FR2891944B1 (de)
TW (1) TWI426527B (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7586333B1 (en) * 2006-12-21 2009-09-08 Cypress Semiconductor Corporation High speed, low supply voltage tolerant bootstrapped word line driver with high voltage isolation
JP5846789B2 (ja) * 2010-07-29 2016-01-20 株式会社半導体エネルギー研究所 半導体装置
JP5249394B2 (ja) * 2011-09-28 2013-07-31 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
US8976600B2 (en) * 2013-03-11 2015-03-10 Macronix International Co., Ltd. Word line driver circuit for selecting and deselecting word lines
CN106297868B (zh) * 2015-05-12 2018-11-06 晶豪科技股份有限公司 驱动子字线的半导体存储器元件
US11188456B2 (en) * 2017-03-21 2021-11-30 Western Digital Technologies Inc. Storage system and method for predictive block allocation for efficient garbage collection
US11269764B2 (en) 2017-03-21 2022-03-08 Western Digital Technologies, Inc. Storage system and method for adaptive scheduling of background operations
US10635335B2 (en) 2017-03-21 2020-04-28 Western Digital Technologies, Inc. Storage system and method for efficient pipeline gap utilization for background operations

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960011206B1 (ko) * 1993-11-09 1996-08-21 삼성전자 주식회사 반도체메모리장치의 워드라인구동회로
US6278316B1 (en) 1998-07-30 2001-08-21 Kabushiki Kaisha Toshiba Pump circuit with reset circuitry
TW460876B (en) * 1998-09-30 2001-10-21 Samsung Electronics Co Ltd An integrated circuit memory device with hierarchical word line structure
JP3857461B2 (ja) 1999-03-18 2006-12-13 株式会社東芝 半導体装置
KR100338772B1 (ko) * 2000-03-10 2002-05-31 윤종용 바이어스 라인이 분리된 비휘발성 메모리 장치의 워드라인 드라이버 및 워드 라인 드라이빙 방법
KR100381962B1 (ko) * 2000-08-07 2003-05-01 삼성전자주식회사 비휘발성 메모리 장치의 로우 디코더
KR100378188B1 (ko) * 2000-12-06 2003-03-29 삼성전자주식회사 멀티 로우 어드레스 디스터브 테스트시 모든 워드라인들에동일한 스트레스를 인가하는 워드라인 드라이버 및 그구동방법
JP3702851B2 (ja) 2002-01-24 2005-10-05 セイコーエプソン株式会社 不揮発性半導体装置の昇圧回路
US6859397B2 (en) * 2003-03-05 2005-02-22 Sandisk Corporation Source side self boosting technique for non-volatile memory
JP4962828B2 (ja) * 2004-08-25 2012-06-27 マイクロン テクノロジー， インク． ワード線ドライバ回路およびこれを利用する方法

Also Published As

Publication number Publication date
FR2891944B1 (fr) 2014-05-30
FR2891944A1 (fr) 2007-04-13
US7366038B2 (en) 2008-04-29
CN100576354C (zh) 2009-12-30
US20070008805A1 (en) 2007-01-11
KR100586171B1 (ko) 2006-06-07
TWI426527B (zh) 2014-02-11
CN1892913A (zh) 2007-01-10
TW200703364A (en) 2007-01-16
DE102006032132B4 (de) 2010-04-15

Similar Documents

Publication Publication Date Title
DE102006032132B4 (de) Schaltung und Verfahren zum Treiben einer Wortleitung eines Speicherbauelements
DE10138952B4 (de) Halbleiterspeicherbauelement und Wortleitungsauswahlschaltung hierfür
DE69333631T2 (de) Halbleiterspeicheranordnung
DE10237995B4 (de) Interne Spannungserzeugungsschaltung, zugehöriges Halbleiterspeicherbauelement und Leistungszufuhrverfahren
DE60129073T2 (de) Halbleiterspeicheranordnung
DE60215576T2 (de) Wortleitungstreiber für eine Halbleiterspeicheranordnung
DE4439661C5 (de) Wortleitungstreiberschaltkreis für eine Halbleiterspeichereinrichtung
DE102006058181B4 (de) Phasenwechselspeicherbauelement und Verfahren zum Lesen von Daten in einem Phasenwechselspeicherbauelement
DE102006034265B4 (de) Verfahren zum Programmieren eines Flash-Speicherelements und Flash-Speicherelement
DE102004060347B4 (de) Blockschalter in einer Flashspeichervorrichtung
DE102005061375B4 (de) NOR-Flashspeicherbauelement mit Mehrpegel-Speicherzelle und Bitwert-Detektionsverfahren
DE19909092B4 (de) Halbleiterspeicher
DE19549532B4 (de) Synchrone Halbleiterspeichervorrichtung mit Selbstvorladefunktion
DE102005028642A1 (de) Flash-Speicherbauelemt mit verbesserter Löschfunktion und Verfahren zur Steuerung einer Löschoperation desselben
DE19749602C2 (de) Substratspannungs-Generatorschaltung
DE112010000955T5 (de) NAND-Flasharchitektur mit mehrstufiger Zeilendecodierung
DE4232025A1 (de) Elektrisch loeschbarer und programmierbarer nichtfluechtiger halbleiterspeicher mit automatischem schreibpruefungs-controller
DE102005039847A1 (de) Zeilen-Decoderschaltung für Nand-Flash-Speicher und Verfahren zum Zuführen einer Betriebsspannung unter Benutzung derselben
DE102008023819A1 (de) Verfahren zum Betrieb eines Speicherbauelements und elektronisches Bauelement
DE102005052213A1 (de) Programmierverfahren und nichtflüchtiges Speicherbauelement
DE10318814B4 (de) Speicherbauelement und dessen Verwendung
DE102004041519B4 (de) Programmiersteuerschaltung und Programmiersteuerverfahren
DE102005035136B4 (de) Halbleiterbauelement und Speicherzelleninitialisierungsverfahren
DE102006036147B4 (de) Zeilendecoder und zugehöriges Halbleiterspeicherbauelement
DE10154272B4 (de) Verfahren und Schaltung zum Erzeugen einer angehobenen Spannung für einen nichtflüchtigen ferroelektrischen Speicher

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition