CN100576354C - 驱动存储器设备的字线的电路和方法 - Google Patents

驱动存储器设备的字线的电路和方法 Download PDF

Info

Publication number
CN100576354C
CN100576354C CN200610101119A CN200610101119A CN100576354C CN 100576354 C CN100576354 C CN 100576354C CN 200610101119 A CN200610101119 A CN 200610101119A CN 200610101119 A CN200610101119 A CN 200610101119A CN 100576354 C CN100576354 C CN 100576354C
Authority
CN
China
Prior art keywords
word line
voltage signal
circuit
transistor
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200610101119A
Other languages
English (en)
Other versions
CN1892913A (zh
Inventor
郑钟勋
李孝祥
方薰振
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1892913A publication Critical patent/CN1892913A/zh
Application granted granted Critical
Publication of CN100576354C publication Critical patent/CN100576354C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

字线驱动电路可以包括第一字线驱动器、第二字线驱动器、以及通路晶体管。响应于字线选择信号，第一字线驱动器可以在第一操作模式下利用第一字线驱动电压信号来驱动字线，或者第二字线驱动器可以利用第二字线驱动电压信号来驱动字线。耦合于第一字线驱动器与字线之间的通路晶体管可以响应于控制电压信号将第一字线驱动电压信号传送给字线，其中该控制电压信号在第一操作模式的初始阶段被自升压、并且在一时间周期之后被维持在稳定的电压电平上。

Description

驱动存储器设备的字线的电路和方法
技术领域
本发明的示例实施例涉及驱动存储器设备的字线的电路和方法，更具体地，涉及驱动可以嵌入片上系统(system-on-chip，SOC)的非易失性存储器设备的字线的电路和方法。
背景技术
通常，希望诸如蜂窝电话等的便携式设备小而薄，以达到相对较高的便携性。因此，可以采用片上系统(SOC)技术将例如中央处理单元(CPU)、数字信号处理器(DSP)、存储器等的多个元件集成到一个芯片中，以减小便携式设备的尺寸。
嵌入便携式设备的SOC中的存储器可以包含例如动态随机存取存储器(DRAM)以及静态随机存取存储器(SRAM)的易失性存储器、或者例如闪存等的非易失性存储器。闪存设备可被用来存储数据，例如在通信安全的编码和/或解码中使用的识别代码，即使当由于例如电池耗尽等等原因而断电时也如此。NOR型闪存一般用于嵌入SOC中的闪存设备中的高速操作。
闪存可以具有三种操作模式。这三种操作模式可以包含擦除操作模式、编程操作模式、以及读取操作模式。可以根据操作模式来改变施加到单元的电压电平。因此，应该根据操作模式来选择性地确定施加到每个单元的字线电压。
图1为显示常规字线驱动电路的方框图。
字线驱动器可以包含用于读取和/或编程模式的字线驱动器10以及用于擦除模式的字线驱动器12。用于读取和/或编程模式的字线驱动器10可以接收读取驱动电压VRD或编程驱动电压VPGM，并且可以响应于字线使能信号WL_ENi，通过通路(pass)晶体管14将读取驱动电压VRD(例如大约2.6V)或编程驱动电压VPGM(例如大约1V)提供给字线WLi。用于擦除模式的字线驱动器12可以接收擦除驱动电压VERS(例如，在读取模式下大约为3.3V，而在擦除模式下大约为11.5V)，并且可以响应于字线使能信号WL_ENi，将擦除驱动电压VERS提供给字线WLi。因此，通过利用通路晶体管14，将用于传送读取驱动电压VRD与编程驱动电压VPGM的路径与用于传送擦除驱动电压VERS的路径相分离。因此，在擦除操作中，可以防止击穿为非高压晶体管的晶体管。
在读取和/或编程操作模式期间，控制电压信号RDDRV(例如大约6V)可被施加到通路晶体管14的栅极端，以激活通路晶体管14。控制电压信号RDDRV可以由电源电压电平上的内部激励电路(pumping circuit)生成。为了利用常规设备进行高速操作，该内部激励电路可以在接通电源之前的待命模式期间操作，从而控制电压信号RDDRV的电压电平可以被增加并维持在操作电压电平。如果当输入读取命令时内部激励电路正在待命模式期间操作，则基本可以即时地激活通路晶体管14来以较高速度驱动字线。
然而，在上述字线驱动方法中，由于待命模式期间内部激励电路的操作，可能会增加待命模式下的功耗。
减少待命模式下功耗的一种常规途径是将用于读取和/或编程操作模式的字线驱动器与用于擦除操作模式的字线驱动器相隔离，以替代生成控制电压信号RDDRV。然而，根据该常规方法，可能会增加字线译码器的尺寸。如此，该常规方法可能不适用于SOC。
另一种常规途径是通过自升压(self-boosting)方法来生成控制电压信号RDDRV。在自升压方法中，可以在不使用内部激励电路的情况下，迅速生成控制电压信号RDDRV，从而可以不增加待命模式下的功耗。然而，例如，当在改变列地址而不改变行地址的同时进行读取操作时，通路晶体管的栅极电压对于一长时间周期可以被维持在浮动状态。然而，节点电压可能会变得不稳定，从而使得遇到这些情况的常规电路发生故障。由于泄露电流、噪声等等，节点电压可能会变得不稳定。
发明内容
提供本发明的示例实施例，以减少和/或基本消除由于现有技术的局限所造成的一个或多个问题。
本发明的示例实施例提供了一种驱动存储器设备的字线的电路和方法。驱动字线的电路能够以较高速度操作，同时减少待命模式下的功耗。
根据本发明示例实施例的、驱动存储器设备的字线的电路和方法可以通过采用混合型自升压和激励来减少存储器设备的面积。
本发明的示例实施例提供了一种驱动存储器设备的字线的电路。该电路可以包括：第一字线驱动器，其被配置来响应于字线选择信号，通过在第一操作模式下施加第一字线驱动电压信号来驱动字线；第二字线驱动器，其被配置来响应于字线选择信号，通过在第二操作模式下施加第二字线驱动电压信号来驱动字线；以及通路晶体管，其耦合于第一字线驱动器与字线之间，被配置来响应于控制电压信号将第一字线驱动电压信号传送给字线。该控制电压信号在第一操作模式的初始阶段被自升压、并且在一时间周期之后被维持在稳定的电压电平上，其中，所述第一操作模式为读取模式和编程模式中的至少一个，且所述第二操作模式为擦除模式。
根据本发明的示例实施例，控制电压信号可以在待命模式下被预充电至电源电压电平，并且控制电压信号可以在第一操作模式下维持自升压的电压电平。响应于第一字线驱动电压，可以从电源电压电平获得该自升压的电压电平。另外，可以在一时间周期后通过激励操作来生成维持稳定电压电平的控制电压信号。
根据本发明的示例实施例，驱动字线的电路还可以包含：栅极驱动电路，其被配置来驱动通路晶体管的栅极。
在其中通路晶体管由一个晶体管实现的本发明的示例实施例中，栅极驱动电路可以包含：预充电晶体管，其耦合于通路晶体管的栅极与电源电压之间，被配置来响应于第二字线驱动电压信号、将通路晶体管的栅极预充电至电源电压；以及二极管，其被备置来将维持稳定电压电平的控制电压信号耦合到通路晶体管的栅极。该预充电晶体管可以为天然晶体管。
在其中通路晶体管由两个晶体管实现的本发明的示例实施例中，通路晶体管可以包含：第一晶体管，其耦合于第一字线驱动器与字线之间，被配置来响应于自升压的控制电压信号在第一操作模式初始阶段操作；以及第二晶体管，其耦合于第一字线驱动器与字线之间，被配置来在一预定时间周期之后、响应于维持稳定电压电平的控制电压信号、将第一字线驱动电压信号传送给字线。
根据本发明的示例实施例，第二晶体管的尺寸可以相对小于第一晶体管的尺寸，这可以减少激励操作期间的功耗。
根据本发明的示例实施例，第一晶体管可以与预充电晶体管耦合，该预充电晶体管被配置来响应于第二字线驱动电压信号、将通路晶体管的栅极预充电至电源电压，以将电源电压耦合到第一晶体管的栅极。该预充电晶体管可以为天然晶体管。
根据本发明的示例实施例，维持稳定电压电平、并被施加到第二晶体管栅极的控制电压信号可以是在一时间周期之后通过激励操作而生成的。
本发明的示例实施例提供了一种驱动闪存设备的字线的方法。该驱动闪存设备的字线的方法可以包含：在待命模式下，将通路晶体管的栅极预充电至电源电压；响应于读取命令，生成字线选择信号；响应于字线选择信号，将读取电压信号施加到通路晶体管；响应于所施加的读取电压信号，对通路晶体管的栅极进行自升压；通过借助自升压的通路晶体管传送读取电压信号，驱动所选择的字线；以及维持施加到字线的电压。所述施加到字线的电压可以通过以下维持：响应于输入读取命令之后激励的读取控制电压信号，控制通路晶体管以保持在激活状态。因此，通路晶体管可以在读取操作模式的初始阶段由自升压驱动，然后可以由所激励的控制电压信号稳定地驱动。
本发明的示例实施例提供了一种驱动闪存设备的字线的方法。该驱动闪存设备的字线的方法可以包含：在待命模式下，将第一通路晶体管的栅极预充电至电源电压；响应于读取命令，生成字线选择信号；响应于字线选择信号，将读取电压信号施加到第一通路晶体管；响应于所施加的读取电压信号，对第一通路晶体管的栅极进行自升压；通过借助自升压的通路晶体管传送读取电压信号，驱动所选择的字线；以及维持由读取命令之后激励的读取控制电压信号激活的第二通路晶体管的导通状态。
附图说明
通过以下结合附图考虑的对本发明示例实施例的描述，本发明的示例实施例对本领域普通技术人员变得更明显，在附图中，相同元件由相同的附图标记表示。请注意附图用于解释目的，因此不限制本发明的示例实施例。
图1为显示常规字线驱动电路的方框图；
图2为显示根据本发明示例实施例的闪存的字线译码器的方框图；
图3为显示根据本发明示例实施例的图2中的字线驱动电路的方框图；
图4为显示图3中的栅极驱动电路的电路图；
图5为显示根据本发明的示例实施例的、图2中字线驱动器的方框图；
图6为显示根据本发明的示例实施例的、图5中通路晶体管的方框图；
图7为显示根据本发明的示例实施例的、图5中栅极驱动电路的电路图。
具体实施方式
此后，将参照附图详细解释本发明的示例实施例。
应该理解，虽然此处可以使用术语第一、第二等等来描述各个元件，但是这些元件不应该受这些术语的限制。这些术语是用来区分各个元件的。例如，可以将第一元件称为第二元件，以及类似地，可以将第二元件称为第一元件，而不会脱离本分明的范围。此处所用的术语“和/或”包括一或多个相关的所列术语的任意和所有组合。
应该理解，当称一元件被“连接”或“耦合”到另一元件时，其可以直接连接或耦合到该另一元件，或者可能存在中间的元件。相反，当称一元件被“直接连接”或“直接耦合”到另一元件时，不存在中间的元件。应该以类似的方式解释用来描述元件之间关系的其他词语(例如“之间”相对于“直接在...之间”，“邻近”相对于“直接邻近”等等)。
此处使用的术语用于描述特定示例实施例的目的，而不是要限制本发明。此处使用的单数形式也要包含复数形式，除非上下文明确作出另外的指示。还应该理解：此处使用的术语“包含”、“包括”指明存在所声明的特征、整数、步骤、元件、和/或组件，但是不排除存在其他一或多个特征、整数、步骤、元件、组件、和/或其群组。
除非另外定义，否则此处使用的所有术语都具有与本发明所属技术领域普通技术人员通常理解相同的含义。还应该理解：在常用词典中定义的术语应该被理解为具有与其在相关技术上下文中的含义一致的含义，而不应该以理想化或过于形式化的意思解释，除非此处明确定义如此。
图2为显示根据本发明示例实施例的闪存的字线译码器的方框图，图3为显示根据本发明示例实施例的图2中的字线驱动电路的方框图。
在本发明的示例实施例中，可以嵌入SOC中的闪存可以具有不同于读取驱动电压VRD的电源电压VCCH。例如，电源电压VCCH(例如大约3.3V)可以高于读取驱动电压VRD(例如大约2.6V)。
字线译码器可以包含2N个字线驱动器WLD0至WLD2N-1，以驱动2N条字线。也就是，字线译码器可以解码N-比特行地址，并且可以激活2N个字线驱动器之一来驱动相应的字线。
如图3所示，根据本发明的示例实施例，字线驱动电路可以包含用于读取和/或编程模式的字线驱动器20、用于擦除模式的字线驱动器22、通路晶体管24、以及栅极驱动电路26。
用于读取和/或编程模式的字线驱动器20可以接收读取驱动电压VRD或编程驱动电压VPGM，并且可以响应于字线使能信号WL_ENi，通过通路晶体管，将读取驱动电压VRD(例如大约2.6V)或编程驱动电压VPGM(例如大约1V)提供给字线WLi。
用于擦除模式的字线驱动器22可以接收擦除驱动电压VERS(例如大约11.5V)，并且可以在擦除操作模式下响应于字线使能信号WL_ENi，将擦除驱动电压VERS提供给字线WLi。擦除驱动电压VERS可以在读取操作模式期间维持大约3.3V的电压电平。
通路晶体管24可以由相对较高的电压操作，其可以在擦除操作模式期间被无效，并且可以在读取和/或编程操作模式期间被激活。
栅极驱动电路26可以接收擦除驱动电压VERS以及读取控制电压信号RDDRV，以生成栅极驱动电压GDRV。可以将栅极驱动电压GDRV提供给通路晶体管24的栅极端。
图4为显示根据本发明示例实施例的栅极驱动电路的电路图。针对图4描述的栅极驱动电路可以被用作为图3中的栅极驱动电路26。
参照图4，栅极驱动电路26可以包含预充电晶体管NT与二极管DT。预充电晶体管NT可以具有门限电压大约为0V的天然晶体管(native transistor)结构。预充电晶体管NT可以响应于擦除驱动电压VERS，向通路晶体管24的栅极端提供电源电压VCCH。因此，通路晶体管24的栅极端可以被预充电至电源电压VCCH。二极管DT可以将由内部激励电路(未显示)提供的读取控制电压信号RDDRV电连接到通路晶体管24的栅极端。二极管DT可以被实现为以相对较高电压操作的二极管式连接(diode connected)的晶体管，其中栅极与漏极共同耦合。
根据本发明的示例实施例，如果在通路晶体管24的栅极端被预充电至电压电平VCCH(例如大约3.3V)的情况下激活字线使能信号WL_ENi，则字线驱动器20的输出的电压电平可以被增加到大约2.6V。因此，通路晶体管24的栅极端可以被通路晶体管的栅极与漏极终端之间的寄生耦合从大约3.3V自升压至大约5.8V，从而可以激活通路晶体管24。因此，通过通路晶体管24，可以向字线WLi施加读取电压信号(例如大约2.6V)。另外，存储器系统的模式可以从待命模式改变为操作模式(例如读取操作模式)，并且内部激励电路可以开始操作。因此，在例如几百纳秒的延迟(这可能对应于与内部激励电路相关的时间延迟)之后，可以稳定地向通路晶体管24的栅极端施加读取控制电压信号RDDRV。
根据本发明的示例实施例，如果在待命模式期间收到读取命令，则可以通过自升压迅速激活通路晶体管24，以传送读取驱动电压VRD，由此驱动字线。另外，内部激励电路可以在操作模式下操作，以向通路晶体管24的栅极端提供读取控制电压信号RDDRV，从而通路晶体管稳定地操作。
擦除驱动电压VERS可以具有大约11.5V的电压电平，以有力地驱动预充电晶体管NT，从而通路晶体管24的栅极电压可以被维持在大约3.3V。因此，可以减少施加到字线的、电压电平大约为11.5V的擦除驱动电压VERS被传送到低压晶体管区域的可能性。
根据本发明的示例实施例，预充电晶体管NT与二极管DT可以被基本上同时地耦合到通路晶体管24的栅极端。另外，因为由于衬底效应(body effect)可以增加二极管DT的门限电压，所以可以减少施加到通路晶体管24的栅极端的电压电平。因此，读取控制电压信号RDDRV的电压电平可以被激励超过公共电压电平(例如大约6V)，从而可以向通路晶体管24的栅极端施加大约6V的电压。
图5为显示根据本发明的示例实施例的、图2中字线驱动电路的方框图，图6为显示根据本发明的示例实施例的、图5中通路晶体管的电路图，图7为显示根据本发明的示例实施例的、图5中栅极驱动电路的电路图。相同的附图标记表示与图3与4中相同或类似的元件，因此为了简洁将省略对相同元件的重复描述。
如图5所示，根据本发明的示例实施例的字线驱动电路可以包含用于读取和/或编程模式的字线驱动器20、用于擦除模式的字线驱动器22、通路晶体管34、以及栅极驱动电路36。
如图6所示，通路晶体管34可以包含两个晶体管。第一通路晶体管PT1的栅极端可以耦合到栅极驱动电路36。可以向第二通路晶体管PT2的栅极端施加读取控制电压信号RDDRV。
如图7所示，栅极驱动电路36可以包含天然晶体管NT，其可以在其栅极端接收擦除驱动电压VERS，用来向第一通路晶体管PT1的栅极端提供电源电压VCCH。
根据本发明的示例实施例，第二通路晶体管PT2的尺寸可以不同于第一通路晶体管PT1的尺寸。例如，可以减少第二通路晶体管PT2的尺寸，以减少功耗。
根据本发明的示例实施例，如果在第一通路晶体管PT1的栅极节点被预充电至VCCH的电压电平(例如大约3.3V)的同时激活字线使能信号WL_ENi，则字线驱动器20的输出电平可以被增加到大约2.6V的电压电平。因此，第一通路晶体管PT1的栅极端可以被第一通路晶体管PT1的栅极与漏极终端之间的寄生耦合从大约3.3V自升压到大约5.5V，从而可以激活第一通路晶体管PT1。
因此，通过激活的第一通路晶体管PT1，可以向字线WLi施加读取电压信号(例如大约2.6V)。另外，存储器系统的模式可以从待命模式改变为操作模式，并且内部激励电路可以开始操作。因此，可以通过内部激励电路向第二通路晶体管PT2的栅极端施加读取控制电压信号RDDRV，并且在例如几百纳秒的延迟之后，在读取控制电压信号RDDRV的电压电平增加到大约6V的操作电平的条件下，可以激活第二通路晶体管PT2。
根据本发明的示例实施例，因为字线可以由第一通路晶体管PT1与第二通路晶体管PT2驱动，所以即使第一通路晶体管PT1的栅极电压可以对于相对较长的时间被维持在浮动状态，其在常规设备中可以导致驱动电压受到露电流或噪声的影响，也可以通过第二通路晶体管PT2稳定地施加字线驱动电压。
根据本发明的示例实施例，第二通路晶体管PT2可以用来维持字线电压于恒定电压电平，从而第二通路晶体管PT2可以具有较小的尺寸。因此，可以减少内部激励电路的功耗。另外，根据本发明的示例实施例，如果自升压的第一通路晶体管PT1的栅极端被耦合到单个天然晶体管NT，则可以增加自升压的效率。
因此，根据本发明的示例实施例，如果在待命模式期间接收到读取命令，则可以通过自升压迅速激活通路晶体管，以向字线传送读取驱动电压。另外，内部激励电路可以在随后操作模式下操作(例如读取操作模式)，以向通路晶体管34的栅极端提供读取控制电压信号RDDRV，从而通路晶体管34可以在例如读取操作模式期间稳定地操作。
如上所述，根据本发明的示例实施例，当在待命模式期间接收到读取命令时，可以通过利用自升压方法，向字线提供字线驱动电压，并且可以通过在操作模式期间操作内部激励电路，向字线提供字线驱动电压。因此，可以减少待命模式下的功耗，并且仍然确保向字线稳定地传送驱动电压。另外，通过使用相对于本发明示例实施例描述的自升压与激励的混合方法，可以减少存储器设备的芯片面积。
由此描述了本发明的示例实施例，应该理解：本发明不限于上述中所列的具体细节，并且在不脱离本发明的精神与范围的前提下可以有对本发明示例实施例的许多明显的改变。

Claims (20)

1.一种驱动存储器设备的字线的电路，包括：
第一字线驱动器，其被配置来响应于字线选择信号，通过在第一操作模式下施加第一字线驱动电压信号来驱动字线；
第二字线驱动器，其被配置来响应于字线选择信号，通过在第二操作模式下施加第二字线驱动电压信号来驱动字线；以及
通路晶体管，其耦合于第一字线驱动器与字线之间，被配置来响应于控制电压信号将第一字线驱动电压信号传送给字线，其中该控制电压信号在第一操作模式的初始阶段被自升压、并且被维持在稳定的电压电平上，
其中，所述第一操作模式为读取模式和编程模式中的至少一个，且所述第二操作模式为擦除模式。
2.如权利要求1所述的电路，其中第二字线驱动电压信号的电压电平高于第一字线驱动电压信号的电压电平。
3.如权利要求1所述的电路，其中控制电压信号在待命模式下被预充电至电源电压电平，并且控制电压信号在第一操作模式下维持自升压的电压电平，该自升压的电压电平是从电源电压电平获得的。
4.如权利要求3所述的电路，其中自升压的电压电平是响应于第二字线驱动电压从电源电压电平获得的。
5.如权利要求1所述的电路，其中维持稳定电压电平的控制电压信号是在一时间周期后通过激励操作而生成的。
6.如权利要求1所述的电路，还包含：
栅极驱动电路，其被配置来驱动通路晶体管的栅极。
7.如权利要求6所述的电路，其中栅极驱动电路包含：
预充电晶体管，其耦合于通路晶体管的栅极与电源电压之间，被配置来响应于第二字线驱动电压信号将通路晶体管的栅极预充电至电源电压；以及
二极管，其被配置来将维持稳定电压电平的控制电压信号耦合到通路晶体管的栅极。
8.如权利要求7所述的电路，其中预充电晶体管为天然晶体管。
9.如权利要求1所述的电路，其中通路晶体管包含：
第一晶体管，其耦合于第一字线驱动器与字线之间，被配置来在第一操作模式的初始阶段响应于自升压的控制电压信号而操作；以及
第二晶体管，其耦合于第一字线驱动器与字线之间，被配置来在一时间周期之后、响应于维持稳定电压电平的控制电压信号将第一字线驱动电压信号传送给字线。
10.如权利要求9所述的电路，其中第二晶体管的尺寸相对小于第一晶体管的尺寸。
11.如权利要求9所述的电路，还包含：
预充电晶体管，其被配置来响应于第二字线驱动电压信号，将通路晶体管的栅极预充电至电源电压，以将电源电压耦合到第一晶体管的栅极。
12.如权利要求9所述的电路，其中维持稳定电压电平并被施加到第二晶体管栅极的控制电压信号是在预定的时间周期之后通过激励操作来生成的。
13.如权利要求11所述的电路，其中预充电晶体管为天然晶体管。
14.如权利要求1所述的电路，其中
第一字线驱动器为读取模式驱动器，其响应于字线选择信号在读取操作模式下施加读取电压信号；
第二字线驱动器为擦除模式驱动器，其响应于字线选择信号在擦除操作模式下施加擦除电压信号；
通路晶体管被配置来，在读取操作模式的初始阶段利用自升压的读取控制电压信号、以及在一时间周期之后利用读取控制电压信号，向字线传送作为第一字线驱动电压的读取电压信号。
15.如权利要求14所述的电路，其中读取控制电压信号在待命模式下被预充电至电源电压电平，并且读取控制电压信号在读取操作模式下维持自升压的电压电平，该自升压的电压电平是响应于读取电压信号从电源电压电平而获得的。
16.如权利要求14所述的电路，其中读取控制电压信号是在一时间周期之后通过激励操作而生成的。
17.如权利要求14所述的电路，其中存储器设备为嵌入式闪存设备，并且电源电压的电平高于读取电压信号的电压电平。
18.一种驱动闪存设备的字线的方法，包含：
在待命模式下，将通路晶体管的栅极预充电至电源电压；
响应于读取命令，生成字线选择信号；
响应于字线选择信号，将读取电压信号施加到通路晶体管；
响应于所施加的读取电压信号，对通路晶体管的栅极进行自升压；
通过借助自升压的通路晶体管传送读取电压信号，驱动所选择的字线；以及
维持施加到字线的电压。
19.如权利要求18所述的方法，其中维持电压的步骤包含：
响应于输入读取命令之后激励的读取控制电压信号，控制通路晶体管以保持在激活状态。
20.如权利要求18所述的方法，其中维持电压的步骤包含：
响应于读取命令之后激励的读取控制电压信号，激活第二通路晶体管。
CN200610101119A 2005-07-05 2006-07-04 驱动存储器设备的字线的电路和方法 Active CN100576354C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050060329A KR100586171B1 (ko) 2005-07-05 2005-07-05 시스템 온 칩에 임베드된 메모리의 워드라인 구동회로 및구동방법
KR60329/05 2005-07-05

Publications (2)

Publication Number Publication Date
CN1892913A CN1892913A (zh) 2007-01-10
CN100576354C true CN100576354C (zh) 2009-12-30

Family

ID=37182266

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610101119A Active CN100576354C (zh) 2005-07-05 2006-07-04 驱动存储器设备的字线的电路和方法

Country Status (6)

Country Link
US (1) US7366038B2 (zh)
KR (1) KR100586171B1 (zh)
CN (1) CN100576354C (zh)
DE (1) DE102006032132B4 (zh)
FR (1) FR2891944B1 (zh)
TW (1) TWI426527B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7586333B1 (en) * 2006-12-21 2009-09-08 Cypress Semiconductor Corporation High speed, low supply voltage tolerant bootstrapped word line driver with high voltage isolation
JP5846789B2 (ja) * 2010-07-29 2016-01-20 株式会社半導体エネルギー研究所 半導体装置
JP5249394B2 (ja) * 2011-09-28 2013-07-31 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
US8976600B2 (en) * 2013-03-11 2015-03-10 Macronix International Co., Ltd. Word line driver circuit for selecting and deselecting word lines
CN106297868B (zh) * 2015-05-12 2018-11-06 晶豪科技股份有限公司 驱动子字线的半导体存储器元件
US11188456B2 (en) * 2017-03-21 2021-11-30 Western Digital Technologies Inc. Storage system and method for predictive block allocation for efficient garbage collection
US10635335B2 (en) 2017-03-21 2020-04-28 Western Digital Technologies, Inc. Storage system and method for efficient pipeline gap utilization for background operations
US11269764B2 (en) 2017-03-21 2022-03-08 Western Digital Technologies, Inc. Storage system and method for adaptive scheduling of background operations

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960011206B1 (ko) * 1993-11-09 1996-08-21 삼성전자 주식회사 반도체메모리장치의 워드라인구동회로
US6278316B1 (en) 1998-07-30 2001-08-21 Kabushiki Kaisha Toshiba Pump circuit with reset circuitry
TW460876B (en) * 1998-09-30 2001-10-21 Samsung Electronics Co Ltd An integrated circuit memory device with hierarchical word line structure
JP3857461B2 (ja) 1999-03-18 2006-12-13 株式会社東芝 半導体装置
KR100338772B1 (ko) * 2000-03-10 2002-05-31 윤종용 바이어스 라인이 분리된 비휘발성 메모리 장치의 워드라인 드라이버 및 워드 라인 드라이빙 방법
KR100381962B1 (ko) * 2000-08-07 2003-05-01 삼성전자주식회사 비휘발성 메모리 장치의 로우 디코더
KR100378188B1 (ko) * 2000-12-06 2003-03-29 삼성전자주식회사 멀티 로우 어드레스 디스터브 테스트시 모든 워드라인들에동일한 스트레스를 인가하는 워드라인 드라이버 및 그구동방법
JP3702851B2 (ja) 2002-01-24 2005-10-05 セイコーエプソン株式会社 不揮発性半導体装置の昇圧回路
US6859397B2 (en) * 2003-03-05 2005-02-22 Sandisk Corporation Source side self boosting technique for non-volatile memory
JP4962828B2 (ja) * 2004-08-25 2012-06-27 マイクロン テクノロジー， インク． ワード線ドライバ回路およびこれを利用する方法

Also Published As

Publication number Publication date
US7366038B2 (en) 2008-04-29
CN1892913A (zh) 2007-01-10
DE102006032132B4 (de) 2010-04-15
FR2891944B1 (fr) 2014-05-30
US20070008805A1 (en) 2007-01-11
FR2891944A1 (fr) 2007-04-13
KR100586171B1 (ko) 2006-06-07
DE102006032132A1 (de) 2007-02-22
TW200703364A (en) 2007-01-16
TWI426527B (zh) 2014-02-11

Similar Documents

Publication Publication Date Title
CN100576354C (zh) 驱动存储器设备的字线的电路和方法
CN101162609B (zh) 非易失性存储器件以及对其编程的方法
KR100729357B1 (ko) 읽기 속도를 향상시킬 수 있는 플래시 메모리 장치
JP3863005B2 (ja) メモリセルデコーダ及びこれを備える半導体メモリ装置
KR100609576B1 (ko) 플래쉬 메모리 소자의 블럭 스위치
KR101132018B1 (ko) 전압 스위치 회로 및 이를 이용한 불휘발성 메모리 장치
JP2007323808A (ja) 半導体記憶装置用ｘデコーダ
JP2006073168A (ja) フラッシュメモリ素子及びこれを用いたフラッシュメモリセルの消去方法
JP2001256775A (ja) 強誘電体メモリ
KR20090098437A (ko) 반도체 메모리 소자 및 이의 소거 방법
KR101618063B1 (ko) 비휘발성 반도체 메모리 장치 및 그것의 독출 방법
JPH10340588A (ja) 不揮発性メモリ装置及びその記入方法
JP2001351390A (ja) フラッシュメモリの消去動作制御方法およびフラッシュメモリの消去動作制御装置
KR20150121288A (ko) 고전압 스위치 회로 및 이를 포함하는 비휘발성 메모리
US7403420B2 (en) Flash memory device and associated recharge method
KR100526576B1 (ko) 고전압 전달 회로
KR100854908B1 (ko) 반도체 메모리 소자의 셀 어레이 및 이의 동작 방법
KR102509328B1 (ko) 전압 스위치 장치 및 이를 구비하는 반도체 메모리 장치
KR101024125B1 (ko) 플래시 메모리 소자의 블럭 디코더
KR20120037187A (ko) 반도체 메모리 장치 및 그의 동작 방법
KR100520653B1 (ko) 전원 제어 기능을 갖는 불휘발성 강유전체 메모리 장치
US7193888B2 (en) Nonvolatile memory circuit based on change in MIS transistor characteristics
US7710806B2 (en) Memory device and method for improving speed at which data is read from non-volatile memory
KR20130037065A (ko) 반도체 장치
JP3705925B2 (ja) Ｍｏｓ集積回路および不揮発性メモリ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant