DE9422048U1

DE9422048U1 - Wortleitungstreiberschaltkreis für eine Halbleiterspeichereinrichtung

Info

Publication number: DE9422048U1
Application number: DE9422048U
Authority: DE
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 1993-11-09
Filing date: 1994-11-07
Publication date: 1997-08-01
Anticipated expiration: 2004-11-08
Also published as: CN1097233C; DE4439661C5; IT1276057B1; KR960011206B1; DE4439661C2; DE4439661A1; CN1106550A; KR950015380A; ITMI942252A1; JPH07182860A; ITMI942252A0; FR2712421A1; DE4447754B4; US5467032A; FR2712421B1

Description

Wortieitungstreiberschaltkreis für eine Halbleiterspeichereinricntung

Die Erfindung bezieht sich auf einen Wortieitungstreiberschaltkreis zur Verwendung in einer Halbleiterspeichereinrichtung gemäß dem Oberbegriff des Anspruchs 1.

Mit der rasch ansteigenden Nachfrage nach portablen Computern oder Mikroprozessoren, welche batteriebetrieben sind, ist es notwendig, hochintegrierte Halbleiterspeichereinrichtungen für derartige Einrichtungen zur Verfügung zu stellen. Derartig hoch integrierte Halbleiterspeichereinrichtungen sollten einen so gering wie möglichen Stromverbrauch aufweisen. In einer herkömmlichen Speichereinrichtung, wie etwa einem dynamischen RAM (Random Access Memory), einem pseudostatischem RAM sind die Wortleitungen mit einer Vielzahl von Speicherzellen verbunden, und es wird ein ausreichender Spannungspegel zum Auswählen einer Wortleitung zur Verfugung gestellt, um die gewünschte Speicherzelle durch Treiben dieser Wortleitungen auzuwählen. Da die Wortleitungen sich über eine beträchtliche Länge innerhalb des Speicherzellenfeldes in einer Halbleiterspeichereinrichtung erstrecken können, wird eine höhere Spannung als üblich über einen internen Booster-Schalt- kreis der ausgewählten Wortleitung zugeführt, um den Spannungsverlust, der durch den Leitungswiderstand verursacht wird, auszugleichen. Eine bekannte Struktur für einen Wortleitungstreiberschaltkreis ist in IEEE JOURNAL OF SOLID-STATE CüRCIUT, Vol. 26, Nr. 11, November 1991, Seite 1557, beschrieben und wird in Zusammenhang mit Fig. 1 im folgenden beschrieben.

In Fig. 1 wird ein Reihendecodiersignal X , welches von einem Reihendecoder erzeugt wurde, über einen Transfertransistor Ml, dessen Gateanschluß mit der Vorsorgungsspannung Vcc verbunden ist, dem Gateanschluß eines pull-up-Transistors M2 zugeführt, um ein Wortleitungstreibersignal &phgr;&KHgr;&Igr; an die Wortleitung WL zur Verfügung zu stellen. Das Wortleitungstreibersignal &phgr;&KHgr;&Igr; stellt ein hohes Spannungssignal dar, welches durch den inter-

nen Booster-Schaltkreis der Halbleiterspeichereinrichtung erzeugt wurde und eine Spannung von Vcc+VTN (wobei VTN die Schwellspannung eines &eegr;-Typ MOS-Transistors ist) aufweist. Ein Gateanschlußknoten Nl ist zwischen dem Gateanschluß des pull-up-Transistors M2 und dem Transfertransistor Ml verschaltet und wird auf eine Spannung Vcc-VTN vorgeladen, wenn das Reihendecodiersignal X_D aktiviert wird. Diese vorgeladene Spannung Vcc-VTN weist einen Pegel auf, der den Spannungsabfall aufgrund der Schwel!spannung des Transfertransistors Ml berücksichtigt. Der pull-up-Transistor M2 wird durch die Vorladespannung am Knoten Nl angeschaltet, und das Wortleitungstreibersignal &phgr;&KHgr;&Igr; wird an die Wortleitung WL über den Kanal des angeschalteten Transfertransistors M2 übertragen. Da durch die Gateanschlußkapazität des pull-up-Transistors M2 eine selbstverstärkende Operation implementiert ist, kann das Wortleitungstreibersignal &phgr;&KHgr;&Igr; in Höhe der Spannung Vcc+VTN der Wortleitugn WL ohne Spannungsabfall zugeführt werden.

Um das Wortleitungstreibersignal &phgr;&KHgr;&Igr; der Wortleitung WL ohne Spannungsabfall unter Berücksichtigung der geringeren Versorgungsspannung einer hoch integrierten Halbleiterspeichereinrichtung zur Verfügung zu stellen, sollte die Gatespannung des pull-up-Transistors M2, die durch die Gatekapazität des pullup-Transistors M2 verstärkt wurde, eine Spannung aufweisen, die ausreichend ist, um das Wortleitungstreibersignal &phgr;&KHgr;&Igr; mit der Spannung Vcc+VTN der Wortleitung WL ohne Spannungabfall zur Verfügung zu stellen.

Da jedoch der Gateknoten Nl des pull-up-Transistors M2 selbst die Spannung Vcc-VTN aufweist, benötigt es eine lange Zeit, um das Wortleitungstreibersignal &phgr;&KHgr;&Igr; mit der Spannung Vcc+VTN an die Wortleitung WL ohne Spannungsabfall zur Verfügung zu stellen. Wenn der Spannungspegel geringer wird, wird das verstärkte Wortleitungstreibersignal nicht vollständig zur Wortleitung übertragen. Deshalb weist der Schaltkreis der Fig. 1 keine optimale Funktion für Halbleiterspeichereinrichtungen mit geringer Versorgungsspannung und hoher Betriebsgeschwindigkeit auf.

Aus der DE 42 36 456 A1 ist ein Wortleitungstreiberschaltkreis gemäß dem Oberbegriff des Anspruchs 1 bekannt bei dem die Gate-Elektrode des Transfertransistors auf eine Spannung angehoben wird, deren Pegel gleich der Versorgungsspannung Vcc plus einer vorbestimmten Spannung ist, die niedriger als eine Schwellspannung VTH des Transfertransistors ist. Infolge dieser Spannungsanhebung wird die Gate-Elektrode des puil-up-Transistors auf einen Spannungspegel aufgeladen, welcher der Differenz zwischen dem Pegel an der Gate-Elektrode des Transfertransistors und dessen Schwellspannung VTH entspricht. Diese im Vergleich zum Wortieitungstreiberschaltkreis gemäß Fig. 1 höhere Aufladung der Gate-Elektrode des PuH-Up-Transistors gewährleistet, daß die Anstiegsgeschwindigkeit eier Wortieitungsspannung selbst bei geringer Versorgungsspannung vergrößert ist. Der Pegei am Gateknoten des Transfertransistors ist bewußt kleiner als Vcc + VTH gewählt, da durch den Einfluß von Störsignalen andernfalls die Gefahr besteht, daß der Signalpegel diesen Wert überschreitet und der Transfertransistor durchschaltet und damit das vom Seibstanhebungsbetrieb angehobene Potential am Gateknoten des pull-up-Transistors herunterzieht.

Die Aufgabe der Erfindung besteht demgegenüber darin, einen Wortieitungstreiberschaitkreis anzugeben, welcher eine verbesserte Gperationsgeschwindigkeit der Halbleiterspeichereinrichtung gestattet.

Diese Aufgabe wird erfindungsgemäß bei einem Wortieitungstreiberschaitkreis der eingangs genannten Art durch die kennzeichnenden Merkmale des Anspruchs 1 gelöst.

Mit Hilfe des erfindungsgemäßen Wortieitungstreiberschaltkretses ist eine Steuerung des Transfertransistors in der Weise möglich, daß die Gate-Bektrode des pull-up-Transistors zumindest vor und nach Aktivierung des Wortleitungstreibersignals auf eine Spannung über dem Pegel der Spannungsversorgung aufgeladen ist. Der erfindungsgemäße Wortleiiungstreiberschaltkreis besitzt hierfür eine von einem Steuersignal &phgr;&KHgr;&Egr; gesteuerte Steuereinrichtung 10, welche ein Transferverstärkungssignal <j>XDI mit im Vergleich zum gatiungsbüdenden Stand der Technik höherem Spannungspege! an der Gate-Elektrode des Transfertransistors bereitstellt. Die erfindungsgemäße Steuereinrichtung 10 ermöglicht nämlich in einer erste Betriebsart - wenn das Steuersignal &phgr;&KHgr;&Egr; einen'ersten logischen Wert aufweist - die Bereitstellung eines Transferverstärkungssignals tj>XDI mit einem Spannungspegel V_pp, der zumindest um eine Schweilspannung VTN des Feldeffekttransfertransistors M1 größer ist als die S'romversorgungsspannung V₀₀, und in einer zweiten Betriebsart - wenn das Steuersigna! &phgr;&KHgr;&Egr; einen zweiten logischen Wert aufweist - die Bereitstellung eines Transferverstäricungssignais <j>XD! mit einem Spannungspeget, welcher der Stromversorgungsspannung V₀₅ entspricht.

Vorteilhafte Weiterbildungen und Ausgestaltungen des erfindungsgemäßen Wortleitungstreiberschaitkreises sind durch die Merkmale der abhängigen Ansprüche charakterisiert.

Im folgenden werden bevorzugte Ausführungsformen unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert. Dabei zeigen die Zeichnungen im einzelnen:

Fig. 1 einen Schaltkreis eines herkömmlichen Wortleitungstreiberschaltkreises;

Fig. 2 einen Schaltkreis eines Wortleitungstreiberschaltkreises gemäß der vorliegenden Erfindung;

Fig. 3 ein Zeitablaufdiagramm zum Verdeutlichen des Betriebs des Schaltkreises der Fig. 2,- und

Fig. 4 eine graphische Darstellung der Ausgangscharakteristiken der Schaltkreise der Fig. l und der Fig. 2.

In Fig. 2 enthält der erfindungsgemäße Wortleitungstreiberschaltkreis einen Transferverstärkungsschaltkreis 10 zum Bereitstellen einer Spannung "cc+VTN an den Gateanschluß des Transfertransistors Ml. Ein Transferverstärkungssignal &phgr;&KHgr;&Oacgr;&Igr;, welches den Ausgang des Trar.sferverstärkungsschaltkreises 10 darstellt, wird dem Gateanschluß des Transfertransistors Ml zugeführt, wobei der Kanal des Tranistors Ml zwischen einem Anschluß für das Reihendeccdiersignal Xd und dem Gateknoten Nl verschaltet ist (das Reihendecodiersignal Xd wird von dem Reihendecoder erzeug-) . Wie in Fig. 1, ist ebenso in Fig. ein Inverter Io zum Empfangen des Reihendecodiersignals Xd vorgesehen, außerdem ein pull-up-Transistor M2, dessen Gateanschluß mit dem Gatekneten Nl verbunden ist und dessen Kanal zwischen einem Anschluß für das Wortleitungstreibersignal &phgr;&KHgr;&Igr; und der Wortleitung WL verschaltet ist. Weiterhin ist ein pull-down-Transistcr M3 vorgesehen ist, dessen Gateanschluß mit dem Ausgangs signal des Inverters Io beaufschlagt wird und dessen Kanal zwischen der Wcrtleitung WL und dem Massepotential verschaltet ist.

Die P-Kanal-Feldeffekttransistoren mit isoliertem Gate (im folgenden P-Kanal-Transisccren genannt) Pl und P2 weisen von ihren Grundsubstraten (bodies) und den Sourceanschlüssen gemeinsame Verbindungen zu einer P urr.p spannung Vpp auf und ihre Gateanschlüsse und Drainanschlüsse sind über Kreuz miteinander gekoppelt. Ein N-Kanal-Feldeffektor mit isoliertem Gate (im folgenden N-Kanal-Transistor genannt) M4 weist einen Kanal auf, der zwischen dem Drainanschluß des P-Kanaltransistors Pl und der Subs trat spannung Vs s verschaltet ist und dessen Gateanschluß mit dem Bocsteraktivierungssignal &phgr;&KHgr;&Egr; verschaltet ist. Ein Invertert Il empfängt das Boosteraktivierungssignal

&phgr;&KHgr;&Egr;. Ein N-Kanaltransistor M5 weist einen Gateanschluß auf, der mit dem Ausgangsanschluß des Inverters Il verbunden ist und weist einen Kanal auf, der zwischen dem Drainanschluß des P-Kanaltransistors P2 und der Substratspannung Vss verschaltet ist. Ein Inverter 12 empfängt ein Signal, welches an dem Steuerknoten 11 auftritt und die Spannung am Drainanschluß des P-Kanaltransistors P2 darstellt (oder dem Gateanschluß des P-Kanaltransistors Pl). Ein P-Kanal-Transistor P3 weist einen Gateanschluß auf, der mit dem Steuerknoten 11 verbunden ist und weist einen Sourceanschluß und einen Substratanschluß (body) auf, die mit der Pumpspannung Vpp verbunden sind. Sein Drainanschluß ist mit einem Transferverstärkungsanschluß 12 verbunden, von wo das Transferverstärkungssignal &phgr;&KHgr;&Oacgr;&Igr; erzeugt wird. Ein P-Kanal-Transistor P4 weist einen Gateanschluß auf, der mit dem Ausgangsanschluß des Inverters 12 verbunden ist und weist einen Substrat (body)- und Sourceanschluß auf, wobei der Substrat (body)-Anschluß mit Vpp und dem Sourceanschluß der Versorgungsspannung Vcc verbunden ist. Der entsprechende Drainanschluß ist mit dem Transverstärkungsanschluß 12 verbunden. Für den Fachmann wird klar sein, daß die Pumpspannung Vpp an das Substrat (body) und den Sourceanschluß der P-Kanal-Transistcren Pl, P2, P3 und P4 dazu dient, die Verschlechterung der Stromtreiberfähigkeiten, die durch den Substrateffekt (bodyeffect) bewirkt werden, zu beheben. Die verwendete Pumpspannung beträgt mindestens Vcc+ VTN.

Wie in Fig. 3 gezeigt ist, ist, solange das Verstärkungs-(boosting)-Aktivierungssignal &phgr;&KHgr;&Egr; zum Steuern des Transferverstärkungsschaltkreises 10 sich im logischen "low"-Zustand befindet (d.h. vor der Zeit ti), der N-Kanal-Transistor M4 ausgeschaltet und der N-Kanal-Transistor M5, welcher an seinem Gate das invertierte Verstärkungsaktivierungssignal empfängt, angeschaltet. Die Spannung am Steuerknoten 11, die dem Drainanschluß des ausgeschalteten N-Kanal-Tranistors M5 zugeführt wird, bleibt somit bei logisch "low". Der P-Kanal-Transistor P3, dessen Gateanschluß mit dem Steuerknoten 11 verbunden ist, wird angeschaltet, wohingegen der P-Kanal-Transistor P4, der den invertierten logischen Zustand des Steuerknotens 11

erhält, ausgeschaltet wird. Die Pumpspannung Vpp wird dem Transferverstärkungsanschluß 12 durch den Kanal des angeschalteten P-Kanal-Transistcrs P3 zugeführt, und im Ergebnis führt das Transferverstärkungssignal &phgr;&KHgr;&OHacgr;&Igr; die Pumpspannung Vpp dem Gateanschluß des Transfertransistors Ml zu.

Während das Transferverstärkungssignal &phgr;&KHgr;&OHacgr;&Igr; der Pumpspannung Vpp dem Gateanschluß des Transfertransistors Ml zugeführt wird, für den Fall, daß das Reihendecodiersignal Xd zum Zeitpunkt to auf den logischen "high"-Zustand der Leistungsversorgung Vcc gebracht wird, wird dem Gateknoten Nl über den Kanal des Transfertransistcrs Ml, welcher eine ausreichende Gate-Source-Spannung über dem Spannungspegel Vcc+VTN aufweist, eine Spannung in riebe der Versorgungs spannung Vcc zugeführt. Die Spannung am Knoten Nl ist eine Vorladespannung, die im nächsten Schritt verwendet wird.

Nachdem eine ausreichende Vorladespannung in Höhe von zumindest der Leistungsversorgung Vcc am Gateknoten Nl gebildet wurde, wird das Verstärkungs (boosting)-Aktivierungssignal &phgr;&KHgr;&Xgr; zum Zeitpunkt ti auf den logischen "high"-Zustand gebracht. Der N-Kanaltransistcr M4 wird dabei angeschaltet und der Transistor M5 wird ausgeschaltet. Dann wird der P-Kanal-Transistor P2 angeschaltet und die Fumpspannung Vpp wird dem Steuerknoten 11 über den Kanal des P-Kanal-Transistors P2 zugeführt. Da die Spannung des Steuerknotens 11 auf Höhe des Pumpspannungspegels Vpp liegt, wird der P-Kanal-Transistor P3 ausgechaltet und der Transistor P4 angeschaltet. Die Versorgungsspannung Vcc, die dem Sourceanschluß des ?-Kanal-Tranistors P4 zugeführt wird, wird zum Transferverstärkungsanschluß 12 über den Kanal des P-Kanaltransistors P 4 übertragen, und somit wird das Transferverstärkungssignal pXDI von dem Pumpspannungspegel Vpp auf den Versorgungsspannungspegel Vcc zum Zeitpunkt t2 erniedrigt .

Wenn das Wortleitungstreibersignal &phgr;&KHgr;&Igr; mit einem Spannungspegel von Vcc+VTN zum Zeitpunkt t3 aktiviert wird, nachdem das Transferverstärkungssignal 0XDI auf den Versorgungs-

.-. .te-äfe -

spannungspegel Vcc gebracht worden ist, wird die Gatespannung des pull-up-Transistors M2, die auf die Vorladespannung in Höhe des Versorgungspegels Vcc vorgeladen worden ist, selbst verstärkt (self boosted) auf die Spannung Vcc+VTN, ausgehend vom Versorgungsspannungspegel Vcc, wobei dies aufgrund der Gate-Drain-Kapazität erfolgt. Das Wortleitungstreibersiganl &phgr;&KHgr;&Igr; mit Spannungspegel Vcc+VTN wird zur Wortleitung WL über den Kanal des pull-up-Transistors M2 übertragen. Die Wortleitung WL weist eine Spannung von Vcc+VTN auf. Lese- und Schreiboperationen werden dadurch erreicht, daß eine Speicherzelle mit der Wortleitung WL, die auf die Spannung Vcc+VTN gebracht worden ist, verbunden wird. Wenn das Wortleitungstreibersignal &phgr;&KHgr;&Igr; zum Zeitpunkt t4 nicht zur Verfügung gestellt wird, wird die Spannung der Wortleicung WL auf das Massepotential Vss mit logischem "low"-Pegel erniedrigt.

Wenn das Verstärkungsaktivierungssignal &phgr;&KHgr;&Egr; auf logisch "low" zum Zeitpunkt t5 gebracht wird, wird der P-Kanaltransistor P3 des Transferverstärkungsschaltkreises 10 angeschaltet und der P-Kanaltransistor P4 ausgschaltet. Das Transferverstärkungssignal <pXDI wird zum Zeitpunkt t6 erneut auf den Pumpspannungspegel Vpp mit der Spannung Vcc+VTN, ausgehend von der Versorgungsspannung Vcc verstärkt (erhöht; boosted) und wird dem Gateanschluß des Transfertransistors Ml zugeführt. Da das Reihendecodiersignal Xd noch immer logisch "high" ist, wird der Gateknoten Nl erneut auf die Versorgungsspannung Vcc vorgeladen. Das Wortleitungstreibersignal &phgr;&KHgr;&Igr; und die Wortleitung WL befinden sich auf dem Substratspannungspegel Vss und es fließt kein Strom durch den pull-up-Transistor M2. Das Reihendecodiersignal Xd wird zum Zeitpunkt t7 auf logisch "low" gebracht, nachdem der Gateknoten Nl erneut vorgeladen wurde.

Der Prozeß von Zeitpunkt to bis zum Zeitpunkt t7 beschreibt das Treiben einer Wortleitung. Da der erfinderische Schaltkreis vor dem Treiben der Wortleitung die Vorladespannung am Gateknoten Nl des pull-up-Transistors M2 auf einen höheren Pegel als den Vcc-VTN-Pegel bringen kann, wird eine erwünschte

Gatespannung während der Selbstverstärkung (self boosting) für das Treiben der Wortleitung schnell geladen.

Fig. 4 zeigt eine graphische Repräsentation einer Wortleitung PWL gemäß der vorliegenden Erfindung im Vergleich zu einr herkömmlichen Wortleitung CWL, wobei die Darstellung durch eine Computersimulation erhalten wurde. Die Simulationsbedingungen betrugen für die Vers&ogr;rgungsspannung Vcc etwa 1,8 V, um eine Halbleiterspeichereinrichtung zu simulieren, die eine geringe Spannung benötigt. Die Temperatur wurde mit zu 83°C angenommen, was etwa der Betriebstemperatur im Inneren einer Halbleiterspeichereinrichtung entspricht. Der Verlauf des eingezeichneten Verstärkungsaktivierungssignals &phgr;&KHgr;&Egr; wurde gewählt, um ein besseres Verständnis der Wortieirungstreiberoperation zu ermöglichen. Wie in Fig. 4 gezeigt ist, benötigt die erfindungsgemäße Wortleitung FWL eine um &Dgr;&Tgr; kürzere Zeit, um die Versorgungsspannung Vcc von 1,8 V zu erreichen, als dies der Fall sein würde, wenn eine herkömmliche Wortleitung CWL Verwendung finden würde. Um den Spannungspegel Vcc+VTN des Wortleitungstreiber signals &phgr;&KHgr;&Igr; in der Halbleiterspeichereinrichtung mit geringer Versorgungsspannung zu erreichen, weist die erfindungsgemäß Wortleitung ?WL eine Spannungssignalform auf, die fast identisch zu der des Wortleitungstreibersignals &phgr;&KHgr;&Igr; ist. Jedoch erreicht die herkömmliche Wortleitung CWL den erwünschten Spannungspegel nicht, selbst wenn das Wortleitungstreibersignal &phgr;&KHgr;&Igr; mit Spannung Vcc+VTN zugeführt wird, da die Wortleitung CWL gegenüber dem Wortleitungstreibersignal &phgr;&KHgr;&Igr; einen wesentlich sanfteren Anstieg aufweist.

Der Wortleitungstreiberschaitkreis gemäß der vorliegenden Erfindung verkürzt die Wortleirungstreiberzeit und erhöht die Wortleitungstreibereffizienz in einer Halbleiterspeichereinrichtung mit geringer Verscrgungsspannung. Daher wird der Zugriff auf die Halbleiterspeichereinrichtung verbessert.

Der Transferverstärkungsschaltkreis 10 der Fig. 2 verwendet eine Stromspiegelschaltkreisstruktur, um auf den Spannungszustand des Verstärkungsaktivierungssignals &phgr;&KHgr;&Egr; zu antworten.

Der Übertragungsverstärkungsschaltkreis 10 kann auch eine andere Struktur mit gleicher Funktion aufweisen. Für den Fachmann wird klar sein, daß der Transferverstärkungsanschluß 12 mit bekannten Einrichtungen zur Stabilisierung der Spannung des Transfervestärkungssignals &phgr;&KHgr;&OHgr;&Igr; kombiniert werden kann.

Claims

1. Wortleitungstreiberschaltkreis zur Verwendung in einer Halbleiterspeichereinrichtung zum Treiben einer Wortleitung der Speichervorrichtung mit einer Wortleitungstreiberspannung, die größer ais eine Stromversorgungsspannung (V_cc) der Speichervorrichtung ist, wobei die Wortleitung mit einer Speicherzelle verbunden ist, um einen Datenzugriff auf die Speicherzeile zu ermöglichen, wobei der Wortleitungstreiberschaltkreis aufweist:

einen Feldeffekt-pull-up-Transistor (M2) mit einer ersten Elektrode zum Empfangen eines Wortleitungstreibersignals (0Xl), mit einer zweiten Elektrode, die mit der Wortleitung (WL) verbunden ist, und mit einer Gate-Elektrode;

einen Feldeffekttransfertransistor (M 1) mit einer ersten Elektrode zum Empfangen eines Reihendekodiersignals (Xd), mit einer zweiten Elektrode, welche mit der Gateelektrode des Feideffekt-pull-up-Transistors (M2) verbunden ist, und mit einer Gate-Elektrode; und

eine Einrichtung (10) zum Bereitstellen eines Transferverstärkungssignals (0XDI) an der Gate-Elektrode des Feldeffekttransfertransistors (M 1) in Antwort auf ein Steuersignal (0XE), wobei das Transferverstärkungssignal (0XDI) in einem ersten Zustand einen Spannungspegel aufweist, der größer als die Stromversorgungsspannung (V_cc) ist;

■ # £ * »t « &diams; &diams;

-2-

dadurch gekennzeichnet, daß die Einrichtung (10) zum Bereitstellen des Transferverstärkungssignais (0XDI) enthält:

einen ersten PMOS-Transistor (P1) mit einer ersten Elektrode, die an eine Pumpspannung (V_pp) gekoppelt ist, mit einer zweiten Elektrode, und mit einer Gate-Elektrode, wobei die Pumpspannung (V_pp) einen Spannungspegel aufweist, der mindestens um den Betrag einer Schwellspannung (VTH) eines n-Typ MOS-Transistors größer als die Stromversorgungsspannung (V_cc) ist;

einen zweiten PMOS-Transistor (P2) mit einer ersten Elektrode, die mit der Pumpspannung (V_pp) gekoppelt ist, mit einer zweiten Elektrode, die mit der Gate-Eiektrode des ersten PMOS-Transistors (P1) gekoppelt ist und einer Gate-Elektrode, die mit der zweiten Elektrode des ersten PMOS-Transistors (P1) gekoppelt ist;

einen ersten NMOS-Transistor (M4) mit einer ersten Elektrode, die mit der zweiten Elektrode des ersten PMOS-Transistors (P1) und der Gate-Eiektrode des zweiten PMOS-Transistors (P2) gekoppelt ist, einer zweiten Elektrode, die an eine Referenzspannung (V_gs) gekoppelt ist, und einer Gate-Elektrode zum Empfangen des Steuersignals (0XE);

einen ersten Signalinvertierer (11) zum Empfangen des Steuersignals (<pXE) und zum Erzeugen eines invertierten Steuersignals (0XE);

einen zweiten NMOS-Transistor (M5) mit einer ersten Elektrode, die mit der zweiten Elektrode des zweiten PMOS-Transistors (P2) und der Gate-Eiektrode des ersten PMOS-Transistors (P1) gekoppelt ist, einer zweiten Elektrode, die an eine Referenzspannung (V_ss) gekoppelt ist, und einer Gate-Elektrode zum Empfangen des invertierten Steuersignals (0XE);

einen Steuerknoten (11) zwischen der zweiten Elektrode des zweiten PMOS-Transistors (P2) und der ersten Elektrode des zweiten NMOS-Transistors (M5);

einen dritten PMOS-Transistor (P3) mit einem an die Pumpspannung (V_pp) gekoppelten Halbleiterkörper, mit einer an die Pumpspannung (V ) gekoppelten ersten Elektrode, einer zweiten Elektrode, die mit der Gate-Elektrode des Feldeffekttransfertransistors (M1) gekoppelt ist und einer Gate-Elektrode, die mit dem Steuerknoten (11) verbunden ist;

-3 -

einen vierten PMOS-Transistor (P4) mit einem an die Pumpspannung {V_pp) gekoppelten Halbleiterkörper, mit einer an die Stromversorgungsspannung (V_cc) gekoppelten ersten Elektrode, einer zweiten Elektrode, die mit der Gate-Elektrode des Feldeffekttransfertransistors (M1) gekoppelt ist, und einer Gate-Eiektrode zum Empfangen eines Signals, das bezüglich des Signals am Steuerknoten (11) invers ist.

2. Wortleitungstreiberschaltkreis nach Anspruch 1,

dadurch gekennzeichnet, daß der Feldeffekt-puil-up-Transistor (M2) ein NMOS-Transistor ist.

3. Wortleitungstreiberschaltkreis nach einem der Ansprüche 1 oder 2,
gekennzeichnet durch einen Feldeffekt-pull-down-Transistor (M3), der zwischen der zweiten Elektrode des pull-up-Transistors (M2) und der Referenzspannung (V_ss) in Reihe geschaltet ist.

4. Wortieitungstreiberschaitkreis nach einem der Ansprüche 1 bis 2,
gekennzeichnet durch:

einen zweiten Signalinvertierer (lo) zum Empfangen des Zeälendekodäersignais (Xd) und zum Erzeugen eines invertierten Zeiiendekodiersignals (Xd); und

einen NMOS-pull-down-Transistor (M3) mit einer ersten Elektrode, die mit der zweiten Elektrode des Feldeffekt-pull-up-Transistors (M2) gekoppelt ist, einer zweiten Elektrode, die an eine Referenzspannung (V_ss) gekoppelt ist, und einer Gate-Elektrode zum Empfangen des invertierten Zeiiendekodiersignals (KE).