DE4447754B4

DE4447754B4 - Verfahren zum Treiben einer Wortleitung einer Halbleiterspeichereinrichtung

Info

Publication number: DE4447754B4
Application number: DE4447754A
Authority: DE
Inventors: Jae-Hyeong Lee
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 1993-11-09
Filing date: 1994-11-07
Publication date: 2012-04-26
Anticipated expiration: 2014-11-08
Also published as: DE9422048U1; KR950015380A; CN1106550A; FR2712421B1; DE4439661A1; ITMI942252A1; KR960011206B1; FR2712421A1; ITMI942252A0; US5467032A; CN1097233C; JPH07182860A; DE4439661C5; IT1276057B1; DE4439661C2

Abstract

Verfahren zum Treiben einer Wortleitung einer Halbleiterspeichereinrichtung mit einer Wortleitungstreiberspannung, die größer als eine Stromversorgungsspannung (Vcc) der Halbleiterspeichervorrichtung ist, wobei die Wortleitung mit einer Speicherzelle verbunden ist, um einen Datenzugriff auf die Speicherzelle zu ermöglichen, mit folgenden Schritten: – Empfangen eines Wortleitungstreibersignals (øXI) durch eine erste Elektrode eines Feldeffekt-pull-up-Transistors (M2), der mit einer zweiten Elektrode mit der Wortleitung (WL) und mit einer Gate-Elektrode mit einem Feldeffekttransfertransistor (M1) verbunden ist, der an einer ersten Elektrode ein Reihendekodiersignal (Xd) empfängt und mit einer zweiten Elektrode mit der Gateelektrode des Feldeffekt-pull-up-Transistors (M2) verbunden ist; – Empfangen eines Transferverstärkungssignals (øXDI) durch eine Gate-Elektrode des Feldeffekttransistors (M1); – Bereitstellen des Transferverstärkungssignals (øXDI) durch eine Einrichtung (10) vermittels: – eines ersten PMOS-Transistors (P1) mit einer ersten Elektrode, die an eine Pumpspannung (V) gekoppelt ist, mit einer zweiten Elektrode, und mit einer Gate-Elektrode, wobei die Pumpspannung (Vpp) einen Spannungspegel aufweist, der mindestens um...

Description

Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Treiben einer Wortleitung einer Halbleiterspeichereinrichtung.
Mit der rasch ansteigenden Nachfrage nach portablen Computern oder Mikroprozessoren, welche batteriebetrieben sind, ist es notwendig, hochintegrierte Halbleiterspeichereinrichtungen für derartige Einrichtungen zur Verfügung zu stellen. Derartig hoch integrierte Halbleiterspeichereinrichtungen sollten einen so gering wie moglichen Stromverbrauch aufweisen. In einer herkommlichen speichereinrichtung, wie etwa einem dynamischen RAM (Random Access Memory), einem pseudostatischem RAM sind die Wortleitungen mit einer Vielzahl von Speicherzellen verbunden, und es wird ein ausreichender Spannungspegel zum Auswählen einer Wortleitung zur Verfügung gestellt, um die gewünschte Speicherzelle durch Treiben dieser Wortleitungen auzuwählen. Da die Wort leitungen sich über eine beträchtliche Länge innerhalb des Speicherzellenfeldes in einer Halbleiterspeichereinrichtung erstrecken können, wird eine hohere Spannung als üblich über einen internen Booster-Schalt-kreis der ausgewählten Wortleitung zugefuhrt, um den Spannungsverlust, der durch den Leitungswiderstand verursacht wird, auszugleichen. Eine bekannte Struktur für einen Wortleitungstreiberschaltkreis ist in IEEE JOURNAL OF SOLID-STATE CURCIUT, Vol. 26, Nr. 11, November 1991, Seite 1557, beschrieben und wird in Zusammenhang mit 1 im folgenden beschrieben.
In 1 wird ein Reihendecodiersignal X_D, welches von einem Reihendecoder erzeugt wurde, über einen Transfertransistor M1, dessen Gateanschluß mit der Vorsorgungsspannung Vcc verbunden ist, dem Gateanschluß eines pull-up-Transistors M2 zugefuhrt, um ein Wortleitungstreibersignal XI an die Wortleitung WL zur Verfügung zu stellen. Das Wortleitungstreibersignal øXI stellt ein hohes Spannungssignal dar, welches durch den internen Booster-Schaltkreis der Halbleiterspeichereinrichtung erzeugt wurde und eine Spannung von Vcc + VTN (wobei VTN die Schwellspannung eines n-Typ MOS-Transistors ist) aufweist. Ein Gateanschlußknoten N1 ist zwischen dem Gateanschluß des pull-up-Transistors M2 und dem Transfertransistor M1 verschaltet und wird auf eine Spannung Vcc – VTN vorgeladen, wenn das Reihendecodiersignal X_D aktiviert wird. Diese vorgeladene Spannung Vcc – VTN weist einen Pegel auf, der den Spannungsabfall aufgrund der Schwellspannung des Transfertransistors M1 berücksichtigt. Der pull-up-Transistor M2 wird durch die Vorladespannung am Knoten N1 angeschaltet, und das Wortleitungstreibersignal øXI wird an die Wortleitung WL über den Kanal des angeschalteten Transfertransistors M2 übertragen. Da durch die Gateanschlußkapazität des pull-up-Transistors M2 eine selbstverstärkende Operation implementiert ist, kann das Wortleitungstreibersignal øXI in Höhe der Spannung Vcc + VTN der Wortleitugn WL ohne Spannungsabfall zugeführt werden.
Um das Wortleitungstreibersignal øXI der Wortleitung WL ohne Spannungsabfall unter Berücksichtigung der geringeren Versorgungsspannung einer hoch integrierten Halbleiterspeichereinrichtung zur Verfügung zu stellen, sollte die Gatespannung des pull-up-Transistors M2, die durch die Gatekapazität des pull-up-Transistors M2 verstärkt wurde, eine Spannung aufweisen, die ausreichend ist, um das Wortleitungstreibersignal øXI mit der Spannung Vcc + VTN der Wortleitung WL ohne Spannungabfall zur Verfügung zu stellen.
Da jedoch der Gateknoten N1 des pull-up-Transistors M2 selbst die Spannung Vcc – VTN aufweist, benötigt es eine lange Zeit, um das Wortleitungstreibersignal øXI mit der Spannung Vcc + VTN an die Wortleitung WL ohne Spannungsabfall zur Verfügung zu stellen. Wenn der Spannungspegel geringer wird, wird das verstärkte Wortleitungstreibersignal nicht vollständig zur Wortleitung übertragen. Deshalb weist der Schaltkreis der 1 keine optimale Funktion für Halbleiterspeichereinrichtungen mit geringer Versorgungsspannung und hoher Betriebsgeschwindigkeit auf.
Es ist die Aufgabe der vorliegenden Erfindung, ein Verfahren zum Treiben einer Wortleitung einer Halbleiterspeichervorrichtung mit hoher Operationsgeschwindigkeit zur Verfugung zu stellen.
Diese Aufgabe wird erfindungsgemäß gelöst durch ein Verfahren zum Treiben einer Wortleitung einer Halbleiterspeichereinrichtung mit einer Wortleitungstreiberspannung, die großer als eine Stromversorgungsspannung der Halbleiterspeichervorrichtung ist, wobei die Wortleitung mit einer Speicherzelle verbunden ist, um einen Datenzugriff auf die Speicherzelle zu ermöglichen, mit folgenden Schritten: Empfangen eines Wortleitungstreibersignals durch eine erste Elektrode eines Feldeffekt-pull-up-Transistors, der mit einer zweiten Elektrode mit der Wortleitung und mit einer Gate-Elektrode mit einem Feldeffekttransfertransistor verbunden ist, der an einer ersten Elektrode ein Reihendekodiersignal empfängt und mit einer zweiten Elektrode mit der Gateelektrode des Feldeffekt-pull-up-Transistors verbunden ist; Empfangen eines Transferverstärkungssignals durch eine Gate-Elektrode des Feldeffekttransistors; Bereitstellen des Transferverstärkungssignals durch eine Einrichtung vermittels: eines ersten PMOS-Transistors mit einer ersten Elektrode, die an eine Pumpspannung gekoppelt ist, mit einer zweiten Elektrode, und mit einer Gate-Elektrode, wobei die Pumpspannung einen Spannungspegel aufweist, der mindestens um den Betrag einer Schwellspannung eines n-Typ MOS-Transistors großer als die Stromversorgungsspannung ist, eines zweiten PMOS-Transistors mit einer ersten Elektrode, die mit der Pumpspannung gekoppelt ist, mit einer zweiten Elektrode, die mit der Gate-Elektrode des ersten PMOS-Transistor gekoppelt ist und einer Gate-Elektrode, die mit der zweiten Elektrode des ersten PMOS-Transistors gekoppelt ist; Empfangen des Steuersignals durch eine Gate-Elektrode eines ersten NMOS-Transistors mit einer ersten Elektrode, die mit der zweiten Elektrode des ersten PMOS-Transistors und der Gate-Elektrode des zweiten PMOS-Transistors gekopgelt ist, und einer zweiten Elektrode, die an eine Referenzspannung gekoppelt ist; Empfangen des Steuersignals durch einen ersten Signalinvertierer und Erzeugen eines invertierten Steuersignals; Empfangen des invertierten Steuersignals durch die Gate-Elektrode eines zweiten NMOS-Transistors mit einer ersten Elektrode, die mit der zweiten Elektrode des zweiten PMOS-Transistors und der Gate-Elektrode des ersten PMOS-Transistors gekoppelt ist, und einer zweiten Elektrode, die an eine Referenzspannung gekoppelt ist, eines Steuerknotens zwischen der zweiten Elektrode des zweiten PMOS-Transistors und der ersten Elektrode des zweiten NMOS-Transistors, eines dritten PMOS-Transistors mit einem an die Pumpspannung gekoppelten Korper, mit einer an die Pumpspannung gekoppelten ersten Elektrode, einer zweiten Elektrode, die mit der Gate-Elektrode des Feldeffekttransfertransistors gekoppelt ist und einer Gate-Elektrode, die mit dem Steuerknoten verbunden ist, Empfangen eines Signals, das bezüglich des Signals am Steuerknoten invers ist, durch die Gate-Elektrode eines vierten PMOS-Transistors mit einem an die Pumpspannung gekoppelten Körper, mit einer an die Stromversorgungsspannung gekoppelten ersten Elektrode und einer zweiten Elektrode, die mit der Gate-Elektrode des Feldeffekttransfertransistors gekoppelt ist; Erzeugen des Transferverstarkungssignals mit einem Spannungspegel, der um zumindest eine Schwellspannung des Feldeffekttransfertransistors größer ist als die Stromversorgungsspannung, in einer ersten Betriebsart – wenn das Steuersignal einen ersten logischen Wert aufweist – und mit einem Spannungspegel, der der Stromversorgungsspannung entspricht in einer zweiten Betriebsart – wenn das Steuersignal einen zweiten logischen Wert aufweist – durch die Einrichtung in Antwort auf ein Steuersignal; wobei sich die Einrichtung zum Bereitstellen des Transferverstärkungssignals zu dem Zeitpunkt, zu dem das Wortleitungstreibersignal aktiviert wird, in der zweiten Betriebsart befindet.
Eine bevorzugte Ausführungsform der vorliegenden Erfindung soll einen Wortleitungstreiberschaltkreis zur Verfügung stellen, der in einer Halbleiterspeichereinrichtung mit geringer Versorgungsspannung und hoher Arbeitsgeschwindigkeit effektiv benutzt werden kann.
Eine weitere Ausführungsform der Erfindung soll eine Halbleiterspeichereinrichtung zur Verfügung stellen, die eine hohe Datenzugriffsgeschwindigkeit fur jede Speicherzelle gestattet.
Gemäß der Erfindung wird ein Wortleitungstreiberschaltkreis angegeben, der einen Feldeffekt-pull-up-Transistor mit isoliertem Gate aufweist, wobei der Gateknoten mit einem Reihendecodiersignal über den Feldeffektransistor verbunden ist. Weiterhin zwischen der Wortleitung und einem Wortleitungstreibersignal mit vorgegebener Spannung verbunden ist. Weiterhin weist der Schaltkreis einen Schaltkreis zum Bereitstellen eines Transfervertärkungssignals auf, welches in Antwort auf ein vorgegebenes Steuersignal erzeugt wurde, an das Gate des Transfertransistors, wodurch eine Vorladung des Gateknotens auf eine Spannung erfolgt, die zumindest vor und nachdem das Wortleitungstreibersignal aktiviert wurde, über der Spannungsversorgung liegt.
Im folgenden werden bevorzugte Ausführungsformen unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert.
Dabei zeigen die Zeichnungen im einzelnen:
1 einen Schaltkreis eines herkömmlichen Wortleitungstreiberschaltkreises;
2 einen Schaltkreis eines Wortleitungstreiberschaltkreises gemaß der vorliegenden Erfindung;
3 ein Zeitablaufdiagramm zum Verdeutlichen des Betriebs des Schaltkreises der 2; und
4 eine graphische Darstellung der Ausgangscharakteristiken der Schaltkreise der 1 und der 2.
In 2 enthält der erfindungsgemäße Wortleitungstreiberschaltkreis einen Transferverstärkungsschaltkreis 10 zum Bereitstellen einer Spannung Vcc + VTN an den Gateanschluß des Transfertransistors M1. Ein Transferverstärkungssignal øXDI, welches den Ausgang des Transferverstärkungsschaltkreises 10 darstellt, wird dem Gateanschluß des Transfertransistors M1 zugeführt, wobei der Kanal des Tranistors M1 zwischen einem Anschluß für das Reihendecodiersignal Xd und dem Gateknoten N1 verschaltet ist (das Reihendecodiersignal Xd wird von dem Reihendecoder erzeugt). Wie in 1, ist ebenso in 2 ein Inverter Io zum Empfangen des Reihendecodiersignals Xd vorgesehen, außerdem ein pull-up-Transistor M2, dessen Gateanschluß mit dem Gateknoten N1 verbunden ist und dessen Kanal zwischen einem Anschluß für das Wortleitungstreibersignal øXI und der Wortleitung WL verschaltet ist. Weiterhin ist ein pull-down-Transistor M3 vorgesehen ist, dessen Gateanschluß mit dem Ausgangssignal des Inverters To beaufschlagt wird und dessen Kanal zwischen der Wortleitung WL und dem Massepotential verschaltet ist.
Die P-Kanal-Feldeffekttransistoren mit isoliertem Gate (im folgenden P-Kanal-Transistoren genannt) P1 und P2 weisen von ihren Grundsubstraten (bodies) und den Sourceanschlüssen gemeinsame Verbindungen zu einer Pumpspannung Vpp auf und ihre Gateanschlüsse und Drainanschlüsse sind über Kreuz miteinander gekoppelt. Ein N-Kanal-Feldeffektor mit isoliertem Gate (im folgenden N-Kanal-Transistor genannt) M4 weist einen Kanal auf, der zwischen dem Drainanschluß des P-Kanaltransistors P1 und der Substratspannung Vss verschaltet ist und dessen Gateanschluß mit dem Boosteraktivierungssignal øXE verschaltet ist. Ein Invertert I1 empfängt das Boosteraktivierungssignal øXE. Ein N-Kanaltransistor M5 weist einen Gateanschluß auf, der mit dem Ausgangsanschluß des Inverters I1 verbunden ist und weist einen Kanal auf, der zwischen dem Drainanschluß des P-Kanaltransistors P2 und der Substratspannung Vss verschaltet ist. Ein Inverter I2 empfängt ein Signal, welches an dem Steuerknoten 11 auftritt und die Spannung am Drainanschluß des P-Kanaltransistors P2 darstellt (oder dem Gateanschluß des P-Kanaltransistors P1). Ein P-Kanal-Transistor P3 weist einen Gateanschluß auf, der mit dem Steuerknoten 11 verbunden ist und weist einen Sourceanschluß und einen Substratanschluß (body) auf, die mit der Pumpspannung Vpp verbunden sind. Sein Drainanschluß ist mit einem Transferverstärkungsanschluß 12 verbunden, von wo das Transferverstärkungssignal øXDI erzeugt wird. Ein P-Kanal-Transistor P4 weist einen Gateanschluß auf, der mit dem Ausgangsanschluß des Inverters I2 verbunden ist und weist einen Substrat(body)- und Sourceanschluß auf, wobei der Substrat(body)-Anschluß mit Vpp und dem Sourceanschluß der Versorgungsspannung Vcc verbunden ist. Der entsprechende Drainanschluß ist mit dem Transverstärkungsanschluß 12 verbunden. Für den Fachmann wird klar sein, daß die Pumpspannung Vpp an das Substrat (body) und den Sourceanschluß der P-Kanal-Transistoren P1, P2, P3 und P4 dazu dient, die Verschlechterung der Stromtreiberfähigkeiten, die durch den Substrateffekt (bodyeffect) bewirkt werden, zu beheben. Die verwendete Pumpspannung beträgt mindestens Vcc + VTN.
Wie in 3 gezeigt ist, ist, solange das Verstärkungs(boosting)-Aktivierungssignal øXE zum Steuern des Transferverstärkungsschaltkreises 10 sich im logischen ”low”-Zustand befindet (d. h. vor der Zeit t1), der N-Kanal-Transistor M4 ausgeschaltet und der N-Kanal-Transistor M5, welcher an seinem Gate das invertierte Verstärkungsaktivierungssignal empfängt, angeschaltet. Die Spannung am Steuerknoten 11, die dem Drainanschluß des ausgeschalteten N-Kanal-Tranistors M5 zugeführt wird, bleibt somit bei logisch ”low”. Der P-Kanal-Transistor P3, dessen Gateanschluß mit dem Steuerknoten 11 verbunden ist, wird angeschaltet, wohingegen der P-Kanal-Transistor P4, der den invertierten logischen Zustand des Steuerknotens 11 erhält, ausgeschaltet wird. Die Pumpspannung Vpp wird dem Transferverstärkungsanschluß 12 durch den Kanal des angeschalteten P-Kanal-Transistors P3 zugeführt, und im Ergebnis führt das Transferverstärkungssignal øXDI die Pumpspannung Vpp dem Gateanschluß des Transfertransistors M1 zu.
Während das Transferverstärkungssignal øXDI der Pumpspannung Vpp dem Gateanschluß des Transfertransistors M1 zugeführt wird, für den Fall, daß das Reihendecodiersignal Xd zum Zeitpunkt t₀ auf den logischen ”high”-Zustand der Leistungsversorgung Vcc gebracht wird, wird dem Gateknoten N1 über den Kanal des Transfertransistors M1, welcher eine ausreichende Gate-Source-Spannung über dem Spannungspegel Vcc + VTN aufweist, eine Spannung in Höhe der Versorgungsspannung Vcc zugeführt. Die Spannung am Knoten N1 ist eine Vorladespannung, die im nächsten Schritt verwendet wird.
Nachdem eine ausreichende Vorladespannung in Höhe von zumindest der Leistungsversorgung Vcc am Gateknoten N1 gebildet wurde, wird das Verstärkungs(boosting)-Aktivierungssignal øXE zum Zeitpunkt t1 auf den logischen ”high”-Zustand gebracht. Der N-Kanaltransistor M4 wird dabei angeschaltet und der Transistor M5 wird ausgeschaltet. Dann wird der P-Kanal-Transistor P2 angeschaltet und die Pumpspannung Vpp wird dem Steuerknoten 11 über den Kanal des P-Kanal-Transistors P2 zugeführt. Da die Spannung des Steuerknotens 11 auf Höhe des Pumpspannungspegels Vpp liegt, wird der P-Kanal-Transistor P3 ausgechaltet und der Transistor P4 angeschaltet. Die Versorgungsspannung Vcc, die dem Sourceanschluß des P-Kanal-Tranistors P4 zugeführt wird, wird zum Transferverstärkungsanschluß 12 über den Kanal des P-Kanaltransistors P4 übertragen, und somit wird das Transferverstärkungssignal øXDI von dem Pumpspannungspegel Vpp auf den Versorgungsspannungspegel Vcc zum Zeitpunkt t2 erniedrigt.
Wenn das Wortleitungstreibersignal øXI mit einem Spannungspegel von Vcc + VTN zum Zeitpunkt t3 aktiviert wird, nachdem das Transferverstärkungssignal øXDI auf den Versorgungsspannungspegel Vcc gebracht worden ist, wird die Gatespannung des pull-up-Transistors M2, die auf die Vorladespannung in Höhe des Versorgungspegels Vcc vorgeladen worden ist, selbst verstärkt (self boosted) auf die Spannung Vcc + VTN, ausgehend vom Versorgungsspannungspegel Vcc, wobei dies aufgrund der Gate-Drain-Kapazität erfolgt. Das Wortleitungstreibersiganl øXI mit Spannungspegel Vcc + VTN wird zur Wortleitung WL über den Kanal des pull-up-Transistors M2 übertragen. Die Wortleitung WL weist eine Spannung von Vcc + VTN auf. Lese- und Schreiboperationen werden dadurch erreicht, daß eine Speicherzelle mit der Wortleitung WL, die auf die Spannung Vcc + VTN gebracht worden ist, verbunden wird. Wenn das Wortleitungstreibersignal øXI zum Zeitpunkt t4 nicht zur Verfügung gestellt wird, wird die Spannung der Wortleitung WL auf das Massepotential Vss mit logischem ”low”-Pegel erniedrigt.
Wenn das Verstärkungsaktivierungssignal øXE auf logisch ”low” zum Zeitpunkt t5 gebracht wird, wird der P-Kanaltransistor P3 des Transferverstärkungsschaltkreises 10 angeschaltet und der P-Kanaltransistor P4 ausgeschaltet. Das Transferverstärkungssignal øXDI wird zum Zeitpunkt t6 erneut auf den Pumpspannungspegel Vpp mit der Spannung Vcc + VTN, ausgehend von der Versorgungsspannung Vcc verstärkt (erhöht; boosted) und wird dem Gateanschluß des Transfertransistors M1 zugeführt. Da das Reihendecodiersignal Xd noch immer logisch ”high” ist, wird der Gateknoten N1 erneut auf die Versorgungsspannung Vcc vorgeladen. Das Wortleitungstreibersignal øXI und die Wortleitung WL befinden sich auf dem Substratspannungspegel Vss und es fließt kein Strom durch den pull-up-Transistor M2. Das Reihendecodiersignal Xd wird zum Zeitpunkt t7 auf logisch ”low” gebracht, nachdem der Gateknoten N1 erneut vorgeladen wurde.
Der Prozeß von Zeitpunkt t0 bis zum Zeitpunkt t7 beschreibt das Treiben einer Wortleitung. Da der erfinderische Schaltkreis vor dem Treiben der Wortleitung die Vorladespannung am Gateknoten N1 des pull-up-Transistors M2 auf einen höheren Pegel als den Vcc-VTN-Pegel bringen kann, wird eine erwünschte Gatespannung während der Selbstverstärkung (self boosting) für das Treiben der Wortleitung schnell geladen.
4 zeigt eine graphische Repräsentation einer Wortleitung PWL gemäß der vorliegenden Erfindung im Vergleich zu einr herkömmlichen Wortleitung CWL, wobei die Darstellung durch eine Computersimulation erhalten wurde. Die Simulationsbedingungen betrugen für die Versorgungsspannung Vcc etwa 1,8 V, um eine Halbleiterspeichereinrichtung zu simulieren, die eine geringe Spannung benötigt. Die Temperatur wurde mit zu 83°C angenommen, was etwa der Betriebstemperatur im Inneren einer Halbleiterspeichereinrichtung entspricht. Der Verlauf des eingezeichneten Verstärkungsaktivierungssignals øXE wurde gewählt, um ein besseres Verständnis der Wortleitungstreiberoperation zu ermöglichen. Wie in 4 gezeigt ist, benötigt die erfindungsgemäße Wortleitung PWL eine um ΔT kürzere Zeit, um die Versorgungsspannung Vcc von 1,8 V zu erreichen, als dies der Fall sein würde, wenn eine herkömmliche Wortleitung CWL Verwendung finden würde. Um den Spannungspegel Vcc + VTN des Wortleitungstreibersignals øXI in der Halbleiterspeichereinrichtung mit geringer Versorgungsspannung zu erreichen, weist die erfindungsgemäß Wortleitung PWL eine Spannungssignalform auf, die fast identisch zu der des Wortleitungstreibersignals øXI ist. Jedoch erreicht die herkömmliche Wortleitung CWL den erwünschten Spannungspegel nicht, selbst wenn das Wortleitungstreibersignal øXI mit Spannung Vcc + VTN zugeführt wird, da die Wortleitung CWL gegenüber dem Wortleitungstreibersignal øX1 einen wesentlich sanfteren Anstieg aufweist.
Der Wortleitungstreiberschaltkreis gemäß der vorliegenden Erfindung verkürzt die Wortleitungstreiberzeit und erhöht die Wortleitungstreibereffizienz in einer Halbleiterspeichereinrichtung mit geringer Versorgungsspannung. Daher wird der Zugriff auf die Halbleiterspeichereinrichtung verbessert.
Der Transferverstärkungsschaltkreis 10 der 2 verwendet eine Stromspiegelschaltkreisstruktur, um auf den Spannungszustand des Verstärkungsaktivierungssignals øXE zu antworten.
Der Übertragungsverstärkungsschaltkreis 10 kann auch eine andere Struktur mit gleicher Funktion aufweisen. Für den Fachmann wird klar sein, daß der Transferverstärkungsanschluß I2 mit bekannten Einrichtungen zur Stabilisierung der Spannung des Transfervestärkungssignals øXDI kombiniert werden kann.

Claims

Verfahren zum Treiben einer Wortleitung einer Halbleiterspeichereinrichtung mit einer Wortleitungstreiberspannung, die größer als eine Stromversorgungsspannung (V_cc) der Halbleiterspeichervorrichtung ist, wobei die Wortleitung mit einer Speicherzelle verbunden ist, um einen Datenzugriff auf die Speicherzelle zu ermöglichen, mit folgenden Schritten: – Empfangen eines Wortleitungstreibersignals (øXI) durch eine erste Elektrode eines Feldeffekt-pull-up-Transistors (M2), der mit einer zweiten Elektrode mit der Wortleitung (WL) und mit einer Gate-Elektrode mit einem Feldeffekttransfertransistor (M1) verbunden ist, der an einer ersten Elektrode ein Reihendekodiersignal (Xd) empfängt und mit einer zweiten Elektrode mit der Gateelektrode des Feldeffekt-pull-up-Transistors (M2) verbunden ist; – Empfangen eines Transferverstärkungssignals (øXDI) durch eine Gate-Elektrode des Feldeffekttransistors (M1); – Bereitstellen des Transferverstärkungssignals (øXDI) durch eine Einrichtung (10) vermittels: – eines ersten PMOS-Transistors (P1) mit einer ersten Elektrode, die an eine Pumpspannung (V) gekoppelt ist, mit einer zweiten Elektrode, und mit einer Gate-Elektrode, wobei die Pumpspannung (V_pp) einen Spannungspegel aufweist, der mindestens um den Betrag einer Schwellspannung (VTH) eines n-Typ MOS-Transistors größer als die Stromversorgungsspannung (V_cc) ist, – eines zweiten PMOS-Transistors (P2) mit einer ersten Elektrode, die mit der Pumpspannung (V_pp) gekoppelt ist, mit einer zweiten Elektrode, die mit der Gate-Elektrode des ersten PMOS-Transistor (P1) gekoppelt ist und einer Gate-Elektrode, die mit der zweiten Elektrode des ersten PMOS-Transistors (P1) gekoppelt ist; – Empfangen des Steuersignals (øXE) durch eine Gate-Elektrode eines ersten NMOS-Transistors (M4) mit einer ersten Elektrode, die mit der zweiten Elektrode des ersten PMOS-Transistors (P1) und der Gate-Elektrode des zweiten PMOS-Transistors (P2) gekoppelt ist, und einer zweiten Elektrode, die an eine Referenzspannung (V_ss) gekoppelt ist; – Empfangen des Steuersignals (øXE) durch einen ersten Signalinvertierer (I1) und Erzeugen eines invertierten Steuersignals (øXE) ; – Empfangen des invertierten Steuersignals (øXE) durch die Gate-Elektrode eines zweiten NMOS-Transistors (M5) mit einer ersten Elektrode, die mit der zweiten Elektrode des zweiten PMOS-Transistors (P2) und der Gate-Elektrode des ersten PMOS-Transistors (P1) gekoppelt ist, und einer zweiten Elektrode, die an eine Referenzspannung (V_ss) gekoppelt ist, – eines Steuerknotens (11) zwischen der zweiten Elektrode des zweiten PMOS-Transistors (P2) und der ersten Elektrode des zweiten NMOS-Transistors (M5), – eines dritten PMOS-Transistors (P3) mit einem an die Pumpspannung (V_pp) gekoppelten Körper, mit einer an die Pumpspannung (V_pp) gekoppelten ersten Elektrode, einer zweiten Elektrode, die mit der Gate-Elektrode des Feldeffekttransfertransistors (M1) gekoppelt ist und einer Gate-Elektrode, die mit dem Steuerknoten (11) verbunden ist, – Empfangen eines Signals, das bezüglich des Signals am Steuerknoten (11) invers ist, durch die Gate-Elektrode eines vierten PMOS-Transistors (P4) mit einem an die Pumpspannung (V_pp) gekoppelten Körper, mit einer an die Stromversorgungsspannung (V_cc) gekoppelten ersten Elektrode und einer zweiten Elektrode, die mit der Gate-Elektrode des Feldeffekttransfertransistors (M1) gekoppelt ist; – Erzeugen des Transferverstärkungssignals (øXDI) mit einem Spannungspegel (V_pp), der um zumindest eine Schwellspannung (VTN) des Feldeffekttransfertransistors (M1) größer ist als die Stromversorgungsspannung (V_cc), in einer ersten Betriebsart – wenn das Steuersignal (øXE) einen ersten logischen Wert aufweist – und mit einem Spannungspegel, der der Stromversorgungsspannung (V_cc) entspricht in einer zweiten Betriebsart – wenn das Steuersignal (øXE) einen zweiten logischen Wert aufweist – durch die Einrichtung (10) in Antwort auf ein Steuersignal (øXE); wobei sich die Einrichtung zum Bereitstellen des Transferverstärkungssignals (øXDi) zu dem Zeitpunkt, zu dem das Wortleitungstreibersignal (øXi) aktiviert wird, in der zweiten Betriebsart befindet.