JP5151106B2 - 半導体メモリおよびシステム - Google Patents
半導体メモリおよびシステム Download PDFInfo
- Publication number
- JP5151106B2 JP5151106B2 JP2006262757A JP2006262757A JP5151106B2 JP 5151106 B2 JP5151106 B2 JP 5151106B2 JP 2006262757 A JP2006262757 A JP 2006262757A JP 2006262757 A JP2006262757 A JP 2006262757A JP 5151106 B2 JP5151106 B2 JP 5151106B2
- Authority
- JP
- Japan
- Prior art keywords
- refresh
- word
- signal
- control circuit
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
- G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
- G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C2211/406—Refreshing of dynamic cells
- G11C2211/4065—Low level details of refresh operations
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
Description
れぞれ接続されたトランジスタを有する。ワードドライバは、トランジスタを使用することにより、アクセス期間にアドレスにより選択されるワード線を活性化し、非アクセス期間にワード線を非活性化する。
信号RREQ(リフレッシュコマンド)を生成する。リフレッシュアドレスカウンタは、リフレッシュ要求信号RREQに応じてカウント動作し、複数ビットからなるリフレッシュアドレス信号RFAを順次生成する。リフレッシュアドレス信号RFAは、後述するワード線WLを選択するためのロウアドレス信号である。より詳細には、リフレッシュアドレス信号RFAは、リフレッシュするメモリセルMCと、リフレッシュするメモリセルMCが属するメモリブロックBLK(BLK0−3のいずれか)であるリフレッシュブロックREFBLK(図10)とを示す。
路PREを動作するためのタイミング信号である。コラム制御信号CLZは、メモリコア28内のコラムスイッチを選択するためのタイミング信号であり、内部コマンド信号ICMDのみに応答して出力される。
のワードドライバWDRVとを有している。すなわち、4つのワードドライバWDRVが、各ワードデコーダWDECに対応して形成されている。ワードドライバWDRVは、256本のワード線WL(WL0、WL1、...、WL255)にそれぞれ対応して形成されている。読み出し動作、書き込み動作およびリフレッシュ動作において、データ端子DQ毎にワードデコーダWDECのいずれかが、ロウアドレス信号IRAに応じて選択される。選択されたワードデコーダWDECは、ワード制御信号RDOUTを負電圧VNNに設定する。選択されないワードデコーダWDECは、ワード制御信号RDOUTを昇圧電圧VPPに設定する。
VPPより低い、例えば、内部電源電圧VII(第2高電圧)が供給される内部電源線VII(第2高電圧線)に接続する(第1動作)。
Sインバータ34aと、ワード線WLをワードリセット信号WLRST(WLRST0−3)に応じて負電圧線VNNに接続するnMOSトランジスタ34bとを有している。ワードドライバWDRVは、pMOSトランジスタ34cのゲートで負電圧VNN(低レベル電圧)のワード制御信号RDOUTを受けたときに、pMOSトランジスタ34cのドレイン(出力)に接続されたワード線WLのレベルを昇圧電圧VPP(高レベル電圧)に活性化し、昇圧電圧VPPまたは内部電源電圧VIIのワード制御信号RDOUTをゲートで受けたときにワード線WLのレベルを負電圧VNN(低レベル電圧)に非活性化する。
コード信号WLDVの1つ(例えばWLDV0)を低レベル(VNN)から高レベル(VPP)に変化する(図7(f))。高レベルのデコード信号WLDVを受けるワードドライバWDRVは、ワードリセット信号WLRSTを、デコード信号WLDVに同期して非活性化する(図7(g))。低レベルのワード制御信号RDOUTを受ける4つのワードドライバWDRVのうち、高レベル(VPP)のデコード信号WLDVを受けるワードドライバWDRVは、デコード信号WLDVに同期して、図に太い破線で示すように、ワード線WL(例えば、WL0)を昇圧電圧VPPに変化する(図7(h))。これにより、アクセス動作(読み出し動作または書き込み動作)が実行される。なお、特に図示していないが、低レベルのワード制御信号RDOUTを受ける4つのワードドライバWDRVのうち、低レベルのデコード信号WLDVを受ける3つのワードドライバWDRVは、ワードリセット信号WLRSTを高レベルに保持し、ワード線WLを負電圧VNNに保持する。このため、アクセス動作は実行されない。
定される(図9(b))。すなわち、この実施形態では、ロウ駆動信号RDDRVが、リフレッシュ動作REFの開始に同期して内部電源電圧VIIから昇圧電圧VPPに変化することが防止される。また、ロウ駆動信号RDDRVが、リフレッシュ動作REFの終了に同期して昇圧電圧VPPから内部電源電圧VIIに変化することが防止される。
充放電の回数を4分の1に減らすことができる。
れ、動作信号OPT0Xを低論理レベルに設定する。このとき、ロウ駆動信号線RDDRVは、昇圧電圧VPPに設定される。
電圧制御回路VCNTのゲート制御回路30(図4、図5)は、仕様信号SPECが第2仕様を示すときに、リフレッシュアドレス信号RFAに関わらず、すべてのメモリブロックBLK0−3において、リフレッシュブロック信号REFBLKZを活性化する。これにより、第2仕様の動作が実現できる。
および第5の実施形態の発明をDRAMに適用してもよい。この場合、DRAMの動作は、アクティブ期間ACTV中のリフレッシュ動作REFがオートリフレッシュコマンドAREFに応答して実行されることを除き、各実施形態と同じである。また、システムSYSは、図6の擬似SRAMをDRAMに置き換えることで形成される。
(付記1)
メモリセルおよびメモリセルに接続されたワード線を各々有する複数のメモリブロックと、
前記メモリブロックに対応してそれぞれ形成され、前記ワード線のレベルを活性化/非活性化するワード制御回路とを備え、
前記各ワード制御回路は、
対応するメモリブロックのアクセス期間にワード制御信号を低レベル電圧に活性化し、対応するメモリブロックの非アクセス期間に前記ワード制御信号を高レベル電圧に非活性化するワードデコーダと、
前記ワード制御信号をゲートで受け、出力が前記ワード線にそれぞれ接続されたトランジスタを有し、前記トランジスタを使用することにより、アクセス期間にアドレスにより選択されるワード線を活性化し、非アクセス期間にワード線を非活性化するワードドライバと、
前記ワード制御信号用の前記高レベル電圧を前記ワードデコーダに供給するための高レベル電圧線を、対応するメモリブロックのアクセス期間に第1高電圧が供給される第1高電圧線に接続し、対応するメモリブロックの非アクセス期間に第1高電圧より低い第2高電圧が供給される第2高電圧線に接続する第1動作を実施する電圧制御回路とを備えていることを特徴とする半導体メモリ。
(付記2)
付記1記載の半導体メモリにおいて、
半導体メモリの動作仕様を、外部制御により第1仕様または第2仕様に設定するための設定部を備え、
前記電圧制御回路は、前記設定部の設定値が第1仕様を示すときに第1動作を実施し、前記設定部の設定値が第2仕様を示すときに、第1動作を禁止し、全てのメモリブロックの前記高レベル電圧線を前記高レベル電圧線に接続し続けることを特徴とする半導体メモリ。
(付記3)
付記1記載の半導体メモリにおいて、
内部リフレッシュ要求に応答して、リフレッシュするメモリセルとリフレッシュするメモリセルが属するメモリブロックであるリフレッシュブロックとを示すリフレッシュアドレスを順次生成するリフレッシュアドレスカウンタを備え、
前記アクセス期間は、アクセス要求に応答して前記メモリセルがアクセスされるアクティブ期間と、メモリの外部からのアクセス要求の受け付けを禁止し、内部で発生するリフレッシュ要求に応答して前記メモリセルがリフレッシュされるセルフセルフリフレッシュ期間とを有し、
前記リフレッシュブロックを除くメモリブロックに対応する電圧制御回路は、前記第1動作を実施し、
前記リフレッシュブロックに対応する電圧制御回路は、前記高レベル電圧線を前記第1高電圧線に接続し続ける第2動作を実施することを特徴とする半導体メモリ。
(付記4)
付記3記載の半導体メモリにおいて、
半導体メモリの動作仕様を、外部制御により第1仕様または第2仕様に設定するための設定部を備え、
前記電圧制御回路は、前記設定部の設定値が第1仕様を示すときに、リフレッシュアドレスに応じて第1動作または第2動作を実施し、前記設定部の設定値が第2仕様を示すときに、第1動作および第2動作を禁止し、全てのメモリブロックの前記高レベル電圧線を前記高レベル電圧線に接続し続けることを特徴とする半導体メモリ。
(付記5)
付記1記載の半導体メモリにおいて、
前記アクセス期間は、アクセス要求に応答して前記メモリセルがアクセスされるアクティブ期間と、メモリの外部からのアクセス要求の受け付けを禁止し、内部で発生するリフレッシュ要求に応答して前記メモリセルがリフレッシュされるセルフセルフリフレッシュ期間とを有し、
前記電圧制御回路は、前記セルフリフレッシュ期間に前記第1動作を実施し、前記アクティブ期間に高レベル電圧線を第1高電圧線に接続する第3動作を実施することを特徴とする半導体メモリ。
(付記6)
付記5記載の半導体メモリにおいて、
半導体メモリの動作仕様を、外部制御により第1仕様または第2仕様に設定するための設定部を備え、
前記電圧制御回路は、前記設定部の設定値が第1仕様を示すときに、アクセス期間に応じて第1動作または第3動作を実施し、前記設定部の設定値が第2仕様を示すときに、第1動作および第3動作を禁止し、全てのメモリブロックの前記高レベル電圧線を前記高レベル電圧線に接続し続けることを特徴とする半導体メモリ。
(付記7)
付記1記載の半導体メモリにおいて、
前記アクセス期間は、アクセス要求に応答して前記メモリセルがアクセスされるアクティブ期間と、メモリの外部からのアクセス要求の受け付けを禁止し、内部で発生するリフレッシュ要求に応答して前記メモリセルがリフレッシュされるセルフセルフリフレッシュ期間とを有し、
前記電圧制御回路は、前記セルフリフレッシュ期間に前記第1動作を実施し、前記アクティブ期間に、前記メモリブロックのいずれかがアクセスされるときに、前記高レベル電圧線を前記第1高電圧線に接続し、前記メモリブロックがいずれもアクセスされないときに前記高レベル電圧線を前記第2高電圧線に接続する第4動作を実施することを特徴とする半導体メモリ。
(付記8)
付記7記載の半導体メモリにおいて、
半導体メモリの動作仕様を、外部制御により第1仕様または第2仕様に設定するための設定部を備え、
前記電圧制御回路は、前記設定部の設定値が第1仕様を示すときに、アクセス期間に応じて第1動作または第4動作を実施し、前記設定部の設定値が第2仕様を示すときに、第1動作および第4動作を禁止し、全てのメモリブロックの前記高レベル電圧線を前記高レベル電圧線に接続し続けることを特徴とする半導体メモリ。
(付記9)
付記1記載の半導体メモリにおいて、
前記アクセス期間は、アクセス要求に応答して前記メモリセルがアクセスされるアクティブ期間と、メモリの外部からのアクセス要求の受け付けを禁止し、内部で発生するリフレッシュ要求に応答して前記メモリセルがリフレッシュされるセルフセルフリフレッシュ期間とを有し、
前記電圧制御回路は、前記アクティブ期間の前記アクセス要求に応答して前記高レベル電圧線を前記第1高電圧線に接続し、前記セルフリフレッシュ期間のリフレッシュ要求に対応するリフレッシュ動作の完了に応答して前記高レベル電圧線を前記第2高電圧線に接続する第5動作を実施し、第5動作が実施されていないセルフリフレッシュ期間に第1動作を実施することを特徴とする半導体メモリ。
(付記10)
付記9記載の半導体メモリにおいて、
半導体メモリの動作仕様を、外部制御により第1仕様または第2仕様に設定するための設定部を備え、
前記電圧制御回路は、前記設定部の設定値が第1仕様を示すときに、アクセス期間に応じて第1動作または第5動作を実施し、前記設定部の設定値が第2仕様を示すときに、第1動作および第5動作を禁止し、全てのメモリブロックの前記高レベル電圧線を前記高レベル電圧線に接続し続けることを特徴とする半導体メモリ。
(付記11)
付記1記載の半導体メモリにおいて、
外部端子を介して供給される前記アクセス要求である読み出しコマンドおよび書き込みコマンドを解読するコマンドデコーダと、
前記リフレッシュ要求であるリフレッシュコマンドを所定の周期で生成するリフレッシュ制御回路と、
前記読み出しコマンドおよび前記書き込みコマンドに応答する読み出し動作および書き込み動作と、前記リフレッシュコマンドに応答するリフレッシュ動作とを実行するために、前記メモリアレイを動作するためのタイミング信号を出力する動作制御回路とを備え、
前記動作制御回路は、前記読み出しコマンドおよび前記書き込みコマンドと前記リフレッシュコマンドとが競合するときに、前記読み出し動作または前記書き込み動作と前記リフレッシュ動作とのどちらを優先させるかを決める裁定回路を備えていることを特徴とする半導体メモリ。
(付記12)
付記1記載の半導体メモリにおいて、
通常動作モード中に、外部端子を介して供給される前記アクセス要求である読み出しコマンドおよび書き込みコマンドを解読するコマンドデコーダと、
前記アクセス要求を受け付けないセルフリフレッシュモード中に、前記リフレッシュ要求であるリフレッシュコマンドを所定の周期で生成するリフレッシュ制御回路と、
前記読み出しコマンドおよび前記書き込みコマンドに応答するアクセス動作と、前記リフレッシュコマンドに応答するリフレッシュ動作とを実行するために、前記メモリアレイを動作するためのタイミング信号を出力する動作制御回路とを備えていることを特徴とする半導体メモリ。
(付記13)
付記2、付記4、付記6、付記8および付記10のいずれか1項記載の半導体メモリにおいて、
前記設定部は、外部コマンドに応じて設定されるモードレジスタを備えていることを特徴とする半導体メモリ。
(付記14)
付記2、付記4、付記6、付記8および付記10のいずれか1項記載の半導体メモリにおいて、
前記設定部は、プログラム可能な不揮発性の記憶部を有するプログラム回路を備えていることを特徴とする半導体メモリ。
(付記15)
半導体メモリと、前記半導体メモリのアクセスを制御するコントローラとを備えたシステムであって、
前記半導体メモリは、
メモリセルおよびメモリセルに接続されたワード線を各々有する複数のメモリブロックと、
前記メモリブロックに対応してそれぞれ形成され、前記ワード線のレベルを活性化/非活性化するワード制御回路とを備え、
前記各ワード制御回路は、
対応するメモリブロックのアクセス期間にワード制御信号を低レベル電圧に活性化し、対応するメモリブロックの非アクセス期間に前記ワード制御信号を高レベル電圧に非活性化するワードデコーダと、
前記ワード制御信号をゲートで受け、出力が前記ワード線にそれぞれ接続されたトラン
ジスタを有し、アクセス期間に、前記トランジスタのうちアドレスにより選択されるワード線を活性化し、非アクセス期間にワード線を非活性化するワードドライバと、
前記ワード制御信号用の前記高レベル電圧を前記ワードデコーダに供給するための高レベル電圧線を、対応するメモリブロックのアクセス期間に第1高電圧が供給される第1高電圧線に接続し、対応するメモリブロックの非アクセス期間に第1高電圧より低い第2高電圧が供給される第2高電圧線に接続する第1動作を実施する電圧制御回路とを備えていることを特徴とするシステム。
Claims (7)
- メモリセルおよびメモリセルに接続されたワード線を各々有する複数のメモリブロックと、
前記メモリブロックに対応してそれぞれ形成され、前記ワード線のレベルを活性化/非活性化するワード制御回路とを備え、
前記各ワード制御回路は、
対応するメモリブロックのアクセス期間にワード制御信号を低レベル電圧に活性化し、対応するメモリブロックの非アクセス期間に前記ワード制御信号を高レベル電圧に非活性化するワードデコーダと、
前記ワード制御信号をゲートで受け、出力が前記ワード線にそれぞれ接続されたトランジスタを有し、アクセス期間にアドレスにより選択されるワード線を活性化し、非アクセス期間にワード線を非活性化するワードドライバと、
前記ワード制御信号用の前記高レベル電圧を前記ワードデコーダに供給するための高レベル電圧線を、第1高電圧が供給される第1高電圧線または第1高電圧より低い第2高電圧が供給される第2高電圧線に接続する電圧制御回路と、
リフレッシュ動作を実行するために内部で発生する内部リフレッシュ要求に応答して、リフレッシュするメモリセルとリフレッシュするメモリセルが属するメモリブロックであるリフレッシュブロックとを示すリフレッシュアドレスを順次生成するリフレッシュアドレスカウンタとを備え、
読み出し動作または書き込み動作を実行するためのアクセス要求を受け付け可能なアクティブ期間と、半導体メモリの外部からのアクセス要求の受け付けを禁止し、前記内部リフレッシュ要求を受け付け可能なセルフリフレッシュ期間とを有し、
前記リフレッシュブロックに対応する電圧制御回路は、前記セルフリフレッシュ期間に前記高レベル電圧線を前記第1高電圧線に接続し、
前記リフレッシュブロックを除くメモリブロックに対応する電圧制御回路は、前記セルフリフレッシュ期間に前記高レベル電圧線を前記第2高電圧線に接続することを特徴とする半導体メモリ。 - 請求項1記載の半導体メモリにおいて、
半導体メモリの動作仕様を、外部制御により第1仕様または第2仕様に設定するための設定部を備え、
前記設定部の設定値が第1仕様を示すときに、前記リフレッシュブロックに対応する前記電圧制御回路は、前記セルフリフレッシュ期間に前記高レベル電圧線を前記第1高電圧線に接続し、前記リフレッシュブロックを除くメモリブロックに対応する前記電圧制御回路は、前記セルフリフレッシュ期間に前記高レベル電圧線を前記第2高電圧線に接続し、
前記設定部の設定値が第2仕様を示すときに、全てのメモリブロックの前記電圧制御回路は、前記高レベル電圧線を前記第1高電圧線に接続することを特徴とする半導体メモリ。 - 請求項1記載の半導体メモリにおいて、
前記リフレッシュブロックを除くメモリブロックに対応する前記電圧制御回路は、前記アクティブ期間の読み出し動作または書き込み動作が実行される期間に、前記高レベル電圧線を前記第1高電圧線に接続し、読み出し動作または書き込み動作が実行されない期間に前記高レベル電圧線を前記第2高電圧線に接続し、
前記リフレッシュブロックに対応する前記電圧制御回路は、前記アクティブ期間に、前記高レベル電圧線を前記第1高電圧線に接続し続けることを特徴とする半導体メモリ。 - 請求項1記載の半導体メモリにおいて、
読み出し動作、書き込み動作またはリフレッシュ動作が実行される前記メモリブロックに対応する前記電圧制御回路は、前記アクティブ期間に読み出し動作、書き込み動作またはリフレッシュ動作が最初に実行されるときに前記高レベル電圧線を前記第1高電圧線に接続し、前記セルフリフレッシュ期間の前記内部リフレッシュ要求に対応するリフレッシュ動作の完了に応答して前記高レベル電圧線を前記第2高電圧線に接続することを特徴とする半導体メモリ。 - 請求項1ないし請求項4のいずれか1項記載の半導体メモリにおいて、
外部端子を介して供給される前記アクセス要求である読み出しコマンドおよび書き込みコマンドを解読するコマンドデコーダと、
前記内部リフレッシュ要求であるリフレッシュコマンドを所定の周期で生成するリフレッシュ制御回路と、
前記読み出しコマンドおよび前記書き込みコマンドに応答する読み出し動作および書き込み動作と、前記リフレッシュコマンドに応答するリフレッシュ動作とを実行するために、前記メモリアレイを動作するためのタイミング信号を出力する動作制御回路とを備え、
前記動作制御回路は、前記読み出しコマンドおよび前記書き込みコマンドと前記リフレッシュコマンドとが競合するときに、前記読み出し動作または前記書き込み動作と前記リフレッシュ動作とのどちらを優先させるかを決める裁定回路を備えていることを特徴とする半導体メモリ。 - 請求項1ないし請求項4のいずれか1項記載の半導体メモリにおいて、
通常動作モード中に、外部端子を介して供給される前記アクセス要求である読み出しコマンドおよび書き込みコマンドを解読するコマンドデコーダと、
前記アクセス要求を受け付けないセルフリフレッシュモード中に、前記内部リフレッシュ要求であるリフレッシュコマンドを所定の周期で生成するリフレッシュ制御回路と、
前記読み出しコマンドおよび前記書き込みコマンドに応答するアクセス動作と、前記リフレッシュコマンドに応答するリフレッシュ動作とを実行するために、前記メモリアレイを動作するためのタイミング信号を出力する動作制御回路とを備えていることを特徴とする半導体メモリ。 - 半導体メモリと、前記半導体メモリのアクセスを制御するコントローラとを備えたシステムであって、
前記半導体メモリは、
メモリセルおよびメモリセルに接続されたワード線を各々有する複数のメモリブロックと、
前記メモリブロックに対応してそれぞれ形成され、前記ワード線のレベルを活性化/非活性化するワード制御回路とを備え、
前記各ワード制御回路は、
対応するメモリブロックのアクセス期間にワード制御信号を低レベル電圧に活性化し、対応するメモリブロックの非アクセス期間に前記ワード制御信号を高レベル電圧に非活性化するワードデコーダと、
前記ワード制御信号をゲートで受け、出力が前記ワード線にそれぞれ接続されたトランジスタを有し、アクセス期間にアドレスにより選択されるワード線を活性化し、非アクセス期間にワード線を非活性化するワードドライバと、
前記ワード制御信号用の前記高レベル電圧を前記ワードデコーダに供給するための高レベル電圧線を、第1高電圧が供給される第1高電圧線または第1高電圧より低い第2高電圧が供給される第2高電圧線に接続する電圧制御回路と、
リフレッシュ動作を実行するために内部で発生する内部リフレッシュ要求に応答して、リフレッシュするメモリセルとリフレッシュするメモリセルが属するメモリブロックであるリフレッシュブロックとを示すリフレッシュアドレスを順次生成するリフレッシュアドレスカウンタとを備え、
読み出し動作または書き込み動作を実行するためのアクセス要求を受け付け可能なアクティブ期間と、半導体メモリの外部からのアクセス要求の受け付けを禁止し、前記内部リフレッシュ要求を受け付け可能なセルフリフレッシュ期間とを有し、
前記リフレッシュブロックに対応する電圧制御回路は、前記セルフリフレッシュ期間に前記高レベル電圧線を前記第1高電圧線に接続し、
前記リフレッシュブロックを除くメモリブロックに対応する電圧制御回路は、前記セルフリフレッシュ期間に前記高レベル電圧線を前記第2高電圧線に接続することを特徴とするシステム。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006262757A JP5151106B2 (ja) | 2006-09-27 | 2006-09-27 | 半導体メモリおよびシステム |
EP07115184A EP1906409B1 (en) | 2006-09-27 | 2007-08-29 | Semiconductor memory and system |
DE602007009007T DE602007009007D1 (de) | 2006-09-27 | 2007-08-29 | Halbleiterspeicher und -system |
US11/892,975 US7564736B2 (en) | 2006-09-27 | 2007-08-29 | Semiconductor memory and system |
CN2007101546821A CN101154435B (zh) | 2006-09-27 | 2007-09-21 | 半导体存储器及系统 |
KR1020070096479A KR100992470B1 (ko) | 2006-09-27 | 2007-09-21 | 반도체 메모리 및 시스템 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006262757A JP5151106B2 (ja) | 2006-09-27 | 2006-09-27 | 半導体メモリおよびシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008084428A JP2008084428A (ja) | 2008-04-10 |
JP5151106B2 true JP5151106B2 (ja) | 2013-02-27 |
Family
ID=38896890
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006262757A Expired - Fee Related JP5151106B2 (ja) | 2006-09-27 | 2006-09-27 | 半導体メモリおよびシステム |
Country Status (6)
Country | Link |
---|---|
US (1) | US7564736B2 (ja) |
EP (1) | EP1906409B1 (ja) |
JP (1) | JP5151106B2 (ja) |
KR (1) | KR100992470B1 (ja) |
CN (1) | CN101154435B (ja) |
DE (1) | DE602007009007D1 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4962206B2 (ja) * | 2007-08-10 | 2012-06-27 | 富士通セミコンダクター株式会社 | 半導体記憶装置及びワードデコーダ制御方法 |
KR100968155B1 (ko) * | 2008-10-02 | 2010-07-06 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
JP5343544B2 (ja) * | 2008-12-08 | 2013-11-13 | 富士通セミコンダクター株式会社 | 半導体メモリ、半導体装置およびシステム |
US8400866B2 (en) * | 2009-08-06 | 2013-03-19 | Magsil Corporation | Voltage boosting in MRAM current drivers |
CN102081964B (zh) * | 2009-11-30 | 2014-12-10 | 国际商业机器公司 | 动态随机访问存储器刷新的方法和系统 |
US8588022B2 (en) | 2011-08-24 | 2013-11-19 | Micron Technology, Inc. | Memory refresh methods, memory section control circuits, and apparatuses |
US9196330B2 (en) * | 2012-01-17 | 2015-11-24 | Qualcomm Incorporated | Mimicking multi-voltage domain wordline decoding logic for a memory array |
WO2014050050A1 (en) * | 2012-09-26 | 2014-04-03 | Ps4 Luxco S.A.R.L. | Semiconductor device having hierarchically structured word lines |
KR102130171B1 (ko) * | 2014-01-13 | 2020-07-03 | 에스케이하이닉스 주식회사 | 반도체장치 및 반도체시스템 |
CN107104665B (zh) * | 2016-02-19 | 2020-08-28 | 中芯国际集成电路制造(上海)有限公司 | 电平转换电路 |
US10659045B2 (en) | 2017-06-27 | 2020-05-19 | Silicon Laboratories Inc. | Apparatus with electronic circuitry having reduced leakage current and associated methods |
KR102615012B1 (ko) | 2018-11-12 | 2023-12-19 | 삼성전자주식회사 | 메모리 장치 및 그것의 동작 방법 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07111084A (ja) * | 1993-10-13 | 1995-04-25 | Oki Micro Design Miyazaki:Kk | 半導体集積回路装置 |
KR960011206B1 (ko) * | 1993-11-09 | 1996-08-21 | 삼성전자 주식회사 | 반도체메모리장치의 워드라인구동회로 |
JP3667787B2 (ja) * | 1994-05-11 | 2005-07-06 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
KR0121131B1 (ko) * | 1994-10-13 | 1997-11-10 | 문정환 | 반도체 메모리장치의 구동회로 |
US5701143A (en) * | 1995-01-31 | 1997-12-23 | Cirrus Logic, Inc. | Circuits, systems and methods for improving row select speed in a row select memory device |
JPH10112181A (ja) * | 1996-10-08 | 1998-04-28 | Fujitsu Ltd | 半導体記憶装置 |
JP4437710B2 (ja) * | 2003-10-30 | 2010-03-24 | 富士通マイクロエレクトロニクス株式会社 | 半導体メモリ |
WO2006013632A1 (ja) * | 2004-08-05 | 2006-02-09 | Fujitsu Limited | 半導体メモリ |
JP5343544B2 (ja) * | 2008-12-08 | 2013-11-13 | 富士通セミコンダクター株式会社 | 半導体メモリ、半導体装置およびシステム |
-
2006
- 2006-09-27 JP JP2006262757A patent/JP5151106B2/ja not_active Expired - Fee Related
-
2007
- 2007-08-29 DE DE602007009007T patent/DE602007009007D1/de active Active
- 2007-08-29 EP EP07115184A patent/EP1906409B1/en not_active Expired - Fee Related
- 2007-08-29 US US11/892,975 patent/US7564736B2/en active Active
- 2007-09-21 KR KR1020070096479A patent/KR100992470B1/ko active IP Right Grant
- 2007-09-21 CN CN2007101546821A patent/CN101154435B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP1906409A2 (en) | 2008-04-02 |
EP1906409A3 (en) | 2008-09-17 |
US20080074942A1 (en) | 2008-03-27 |
KR20080028799A (ko) | 2008-04-01 |
EP1906409B1 (en) | 2010-09-08 |
KR100992470B1 (ko) | 2010-11-08 |
US7564736B2 (en) | 2009-07-21 |
JP2008084428A (ja) | 2008-04-10 |
DE602007009007D1 (de) | 2010-10-21 |
CN101154435A (zh) | 2008-04-02 |
CN101154435B (zh) | 2012-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5151106B2 (ja) | 半導体メモリおよびシステム | |
JP5343544B2 (ja) | 半導体メモリ、半導体装置およびシステム | |
JP4437710B2 (ja) | 半導体メモリ | |
US7317648B2 (en) | Memory logic for controlling refresh operations | |
US7548468B2 (en) | Semiconductor memory and operation method for same | |
US6834021B2 (en) | Semiconductor memory having memory cells requiring refresh operation | |
US7672181B2 (en) | Semiconductor memory, test method of semiconductor memory and system | |
US6219292B1 (en) | Semiconductor memory device having reduced power requirements during refresh operation by performing refresh operation in a burst method | |
JP2008084426A (ja) | 半導体メモリおよびシステム | |
US7688659B2 (en) | Semiconductor memory capable of testing a failure before programming a fuse circuit and method thereof | |
JP2006294216A (ja) | 半導体記憶装置 | |
JP4566621B2 (ja) | 半導体メモリ | |
KR20060087199A (ko) | 선택적 리프레쉬가 가능한 반도체 메모리 디바이스 | |
US20050105372A1 (en) | Semiconductor memory | |
US7327627B2 (en) | Semiconductor memory | |
JP4137060B2 (ja) | 半導体メモリおよびダイナミックメモリセルの電荷蓄積方法 | |
JP2009289305A (ja) | 半導体メモリ、半導体メモリのデータ読み出し方法およびメモリ制御システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090423 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111129 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120821 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121015 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121119 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151214 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5151106 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |