FR2712421A1 - Circuit de commande d'une ligne de mots pour dispositif de mémoire à semi-conducteur. - Google Patents
Circuit de commande d'une ligne de mots pour dispositif de mémoire à semi-conducteur. Download PDFInfo
- Publication number
- FR2712421A1 FR2712421A1 FR9412977A FR9412977A FR2712421A1 FR 2712421 A1 FR2712421 A1 FR 2712421A1 FR 9412977 A FR9412977 A FR 9412977A FR 9412977 A FR9412977 A FR 9412977A FR 2712421 A1 FR2712421 A1 FR 2712421A1
- Authority
- FR
- France
- Prior art keywords
- word line
- voltage
- transistor
- gate
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title abstract description 16
- 230000003321 amplification Effects 0.000 abstract description 24
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 24
- 230000004044 response Effects 0.000 abstract description 4
- 230000005669 field effect Effects 0.000 description 16
- 238000005086 pumping Methods 0.000 description 15
- 238000002955 isolation Methods 0.000 description 13
- 230000004913 activation Effects 0.000 description 12
- 239000000758 substrate Substances 0.000 description 10
- 239000004020 conductor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000036316 preload Effects 0.000 description 3
- 244000309466 calf Species 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 108090000623 proteins and genes Proteins 0.000 description 2
- 238000004448 titration Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 238000005094 computer simulation Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
Abstract
Un circuit de commande de ligne de mots à utiliser dans un dispositif de mémoire à semi-conducteur comporte un transistor de tirage vers le haut (M2) ayant un nud de grille connecté à un signal de décodage de rangées (Xd) à travers un transistor de transfert (M1), et étant connecté entre la ligne de mots et un signal de commande de ligne de mots ayant une tension prescrite, et un circuit pour fournir un signal d'amplification de transfert généré en réponse à un signal de commande prescrit à la grille du transistor de transfert (M1), de manière à précharger le nud de grille (N1) à une tension supérieure au moins à une tension de puissance, au moins avant et après que le signal de commande de ligne de mots soit activé.
Description
" Circuit de commande d'une ligne de mots pour dispositif de mémoire à
semi-conducteur "
DOMAINE DE L'INVENTION
La présente invention concerne un circuit de commande d'une ligne de mots à utiliser dans un dispositif de mémoire à semi-conducteur pour commander une ligne de mots connectée à une cellule de mémoire pour accomplir une
opération d'accès à une donnée pour la cellule de mémoire.
L'invention concerne également un dispositif de
mémoire à semi-conducteur comportant une ligne de mots con-
nectée à une cellule de mémoire, un transistor de tirage vers le haut à effet de champ avec grille d'isolation, dont le canal est connecté entre la ligne de mots et un signal de commande de ligne de mots, un transistor de tirage vers le bas à effet de champ avec grille d'isolation, dont le canal est connecté entre la ligne de mots et une tension de substrat, un transistor de transfert à effet de champ avec
grille d'isolation dont le canal est connecté entre un si-
gnal de décodage de rangées et la grille du transistor de tirage vers le haut, et un inverseur pour inverser l'état logique du signal de décodage de rangées pour appliquer l'état logique inversé à la grille du transistor de tirage
vers le bas.
Avec la demande rapidement croissante pour des ordinateurs portables et des microprocesseurs incorporant une batterie, il est nécessaire de disposer de dispositifs de mémoire à semi-conducteur hautement intégrés adéquats
pour ces ensembles. De tels dispositifs de mémoire à semi-
conducteur hautement intégrés devraient avoir une consomma-
tion de puissance aussi basse que possible. En conséquence, l'utilisation d'une tension de puissance basse est une ten-
dance générale. Dans un dispositif de mémoire à semi-
conducteur tel qu'une mémoire vive dynamique, une mémoire vive statique ou une mémoire vive pseudo-statique, il y a
plusieurs lignes de mots connectées à une pluralité de cel-
lules de mémoire, et un niveau de tension suffisant doit être fourni à un signal pour sélectionner une ligne de mots dans le but de sélectionner la cellule de mémoire désirée en commandant ces lignes de mots. Du fait que les lignes de
mots s'étendent sur une longueur considérable dans le ré-
seau de cellules de mémoire d'un dispositif de mémoire à semi-conducteur avec une haute intégration et une structure fine, une tension plus élevée qu'une tension de puissance
typique est fournie, à travers un circuit de survoltage in-
terne, à une ligne de sélection de mots, pour tenir compte de la chute de tension de la tension de signal provoquée par la résistance de la ligne etc. Une structure connue pour un circuit de commande de ligne de mots destiné à de
telles opérations est décrite dans IEEE JOURNAL OF SOLID-
STATE CIRCUIT, vol.26, N 11, novembre 1991, page 1557 et
est ici incorporée par référence dans la figure 1.
En se référant à la figure 1, un signal de dé-
codage de rangées XD généré par un décodeur de rangées est appliqué, à travers un transistor de transfert M1 dont la grille est connectée à une tension de puissance Vcc, à la
grille d'un transistor de tirage vers le haut M2 pour four-
nir un signal de commande de ligne de mots "XI à une ligne de mots WL. Le signal de commande de ligne de mots "XI est
un signal de tension haute élaboré par un circuit de sur-
voltage interne du dispositif de mémoire à semi-conducteur et possède une tension Vcc + VTN (o VTN est la tension de seuil d'un transistor MOS de type n). Un noeud de grille N1 connecté entre la grille du transistor de tirage vers le haut M2 et le transistor de transfert M1 est préchargé à
une tension Vcc - VTN lorsque le signal de décodage de ran-
gées XD est activé. Cette tension de précharge Vcc - VTN a un niveau tenant compte de la chute de tension provoquée par la tension de seuil du transistor de transfert Ml. Le
transistor de tirage vers le haut M2 est allumé par la ten-
sion de précharge d'un noeud N1, et le signal de commande de ligne de mots "XI est transféré à la ligne de mots WL à travers le canal du transistor de transfert allumé M2. Du fait qu'un fonctionnement autosurvolté est obtenu par la capacité de grille (constituée entre la grille et le drain)
du transistor de tirage vers le haut M2, le signal de com-
mande de ligne de mots "XI dont le niveau de tension est à peu près Vcc + VTN, peut être fourni à la ligne de mots WL
sans aucune chute de tension.
Pour pouvoir appliquer le signal de commande de
ligne de mots "XI à la ligne de mots WL sans chute de ten-
sion compte tenu de la tension de puissance basse du dispo-
sitif de mémoire à semi-conducteur hautement intégré, la tension de grille du transistor de tirage vers le haut M2, autosurvoltée par la capacité de grille du transistor de tirage vers le haut M2, devrait avoir une valeur suffisante pour fournir le signal de commande de ligne de mots "XI avec la tension Vcc + VTN à la ligne de mots WL sans aucune
chute de tension.
Toutefois, du fait que le noeud de grille N1 du transistor de tirage vers le haut M2 est autosurvolté à la tension Vcc - VTN, il faut un temps long pour transférer le signal de commande de ligne de mots cXI ayant la tension Vcc + VTN, à la ligne de mots WL sans chute de tension. Si
le niveau de tension de puissance devient inférieur, le si-
gnal de commande de ligne de mots survolté n'est pas trans-
féré complètement à la ligne de mots. En conséquence, le
circuit de la figure 1 possède une efficacité de fonction-
nement limité pour un dispositif de mémoire à semi-
conducteur utilisant une tension de puissance basse et exé-
cutant des opérations à haute vitesse.
RESUME DE L'INVENTION
Un but de l'invention est de procurer un cir-
cuit de commande de ligne de mots ayant une haute vitesse
de fonctionnement dans un dispositif de mémoire à semi-
conducteur. Un autre but de l'invention est de procurer un circuit de commande de ligne de mots qui peut être utilisé
efficacement dans un dispositif de mémoire à semi-
conducteur utilisant une tension de puissance basse et exé-
cutant des opérations à haute vitesse.
Encore un autre but de l'invention est de pro-
curer un dispositif de mémoire à semi-conducteur exécutant des opérations d'accès de données à haute vitesse pour une
cellule de mémoire.
Conformément à un aspect de l'invention, il est prévu un circuit de commande de ligne de mots comportant un transistor de tirage vers le haut à effet de champ avec grille d'isolation ayant un noeud de grille connecté à un signal de décodage de rangées à travers un transistor de transfert à effet de champ avec grille d'isolation, ce
transistor étant connecté entre la ligne de mots et un si-
gnal de commande de ligne de mots ayant une tension pres-
crite, et un circuit pour fournir un signal d'amplification de transfert généré en réponse à un signal de commande prescrit à la grille du transistor de transfert, de manière à précharger le noeud de grille à une tension supérieure au moins à la tension de puissance, au moins avant et après que le signal de commande de ligne de mots soit activé. Le signal d'amplification de transfert est au moins identique
en tension au signal de commande de ligne de mots.
L'invention concerne également un dispositif de
mémoire à semi-conducteur caractérisé en ce qu'il com-
porte: - des premier et second moyens de tirage vers le haut dont les sources sont connectées en commun à une tension de pompage, et dont les grilles et les drains sont connectés en croix les uns aux autres,
- des premier et second moyens de source de courant connec-
tés respectivement entre les premier et second moyens de
tirage vers le haut et la tension de substrat, ces pre-
mier et second moyens de source de courant étant, de ma-
nière complémentaire, mis en oeuvre en concordance avec un signal d'activation de survoltage, - un noeud de commande connecté entre les seconds moyens de tirage vers le haut et les seconds moyens de source de courant, et - des troisième et quatrième moyens de tirage vers le haut
pour fournir la tension de pompage à la grille du tran-
sistor de transfert, ces troisième et quatrième moyens de titrage vers le haut étant de manière complémentaire mis
en oeuvre en concordance avec la tension du noeud de com-
mande.
BREVE DESCRIPTION DES DESSINS
La présente invention sera décrite ci-après de
manière plus détaillée à l'aide de modes de réalisation re-
présentés dans les dessins annexés dans lesquels:
- la figure 1 est un schéma d'un circuit de commande de li-
gne de mots conventionnel;
- la figure 2 est un schéma d'un circuit de commande de li-
gne de mots selon la présente invention;
- la figure 3 est un chronogramme montrant le fonctionne-
ment du circuit de la figure 2; et
- la figure 4 est un graphique montrant les caractéristi-
ques de sortie des circuits des figures 1 et 2.
DESCRIPTION DETAILLEE DU MODE DE REALISATION
PREFERE
Dans l'explication des dessins, des symboles et
références numériques similaires sont utilisés pour dési-
gner des éléments similaires. En se référant à la figure 2, un circuit de commande de ligne de mots conforme à l'invention comporte un circuit d'amplification de transfert 10 pour fournir une tension Vcc + VTN à la grille du transistor de transfert M1 représentée sur la figure 1. Un signal d'amplification de transfert fXDI qui constitue la sortie du circuit d'amplification de transfert 10, est connecté à la grille du transistor de transfert M1 dont le canal est connecté entre un signal de décodage de rangées Xd (généré par un décodeur de rangées) et le noeud de grille N1. Comme c'est le cas sur la figure 1, il est aussi prévu un inverseur Io
pour recevoir le signal de décodage de rangées Xd, un tran-
sistor de tirage vers le haut M2 dont la grille est connec-
tée au noeud de grille N1 et le canal connecté entre le signal de commande de ligne de mots XI et la ligne de mots WL, et un transistor de tirage vers le bas M3 dont la grille est connectée au signal de sortie de l'inverseur de l'inverseur Io et dont le canal est connecté entre la ligne
de mots WL et la tension de substrat Vss.
Les transistors à effet de champ avec grille d'isolation et canal P (ciaprès dénommés " transistor à canal p ") P1 et P2 ont des corps et des sources connectés en commun à une tension de pompage Vpp et ont leurs grilles et leurs drains connectés en croix les uns aux autres. Un transistor à effet de champ avec grille d'isolation à canal
N (ci-après dénommé " transistor à canal n ") M4 a son ca-
nal connecté entre le drain du transistor à canal p Pi et
la tension de substrat Vss, et sa grille connectée au si-
gnal d'activation de survoltage 4XE. Un inverseur Il reçoit le signal d'activation de survoltage "XE. Un transistor à canal n M5 a sa grille connectée à la borne de sortie de l'inverseur Il et son canal connecté entre le drain du
transistor à canal p P2 et la tension de substrat Vss.
Un inverseur I2 reçoit un signal apparaissant au noeud de commande 11 qui est le drain du transistor à canal p P2 (ou la grille du transistor à canal p Pi). Un transistor à canal p P3 a sa grille connectée au noeud de commande 11, sa source et son corps sont connectés à la tension de pompage Vpp et son drain est connecté à la borne
d'amplification de transfert 12 à partir de laquelle le si-
gnal d'amplification de transfert *XDI est généré. Un tran-
sistor à canal p P4 a sa grille connectée à la borne de sortie de l'inverseur I2, son corps et sa source connectés à la tension de puissance Vcc et son drain connecté à la borne d'amplification de transfert 12. L'homme du métier remarquera que l'application de la tension de pompage Vpp à chaque corps et source des transistors à canal p P1, P2, P3 et P4, revient à supprimer la dégradation de la capacité de commande de courant provoquée par un effet de corps. La tension de pompage utilisée ici est au moins supérieure à
la tension Vcc + VTN.
En se référant à la figure 3, alors que le si-
gnal d'activation de survoltage "XE pour la commande du si-
gnal d'amplification de transfert 10 est au niveau logique " bas " (c'est-à-dire avant l'instant tl), le transistor à canal n M4 est bloqué et le transistor à canal n M5 dont la grille reçoit le signal inversé du signal d'activation de
survoltage *XE, est passant. La tension du noeud de com-
mande 11 connecté au drain du transistor à canal n passant M5 est maintenue au niveau logique " bas ". Le transistor à
canal p P3 dont la grille est connectée au noeud de com-
mande 11, est passant, tandis que le transistor à canal p P4 recevant l'état logique inversé en provenance du noeud de commande 11, est bloqué. La tension de pompage Vpp est
fournie à la borne d'amplification de transfert 12 à tra-
vers le canal du transistor à canal p passant P3, et comme
résultat, le signal d'amplification de transfert *XDI ap-
plique la tension de pompage Vpp à la grille du transistor
de transfert Ml.
Pendant que le signal d'amplification de trans-
fert "XDI au niveau de la tension de pompage Vpp est appli-
qué à la grille du transistor de transfert M1, si le signal de décodage de rangées Xd est activé à l'instant tO avec le niveau logique " haut " du niveau de tension de puissance Vcc, une tension d'un niveau de tension de puissance Vcc est fournie au noeud de grille N1 à travers le canal du transistor de transfert Ml ayant une tension grille-source suffisante, supérieure au moins à la tension Vcc + VTN. La
tension du noeud N1 est une " tension de précharge " utili-
sée dans l'opération suivante.
Après qu'une tension de précharge suffisamment supérieure au moins au niveau de la tension de puissance Vcc, soit établie au noeud de la porte Ni, le signal d'activation de survoltage "XE est relevé au niveau logique " haut " à l'instant tl. Le transistor à canal n M4 est passant et M5 est bloqué. Alors le transistor à canal p P2 est passant et la tension de pompage Vpp est chargée au
noeud de contrôle 11 à travers le canal du transistor à ca-
nal p P2. Du fait que la tension du noeud de contrôle 11 est au niveau de la tension de pompage Vpp, le transistor à canal p P3 est bloqué et P4 est passant. La tension de puissance Vcc appliquée à la source du transistor à canal p P4 est transférée à la borne d'amplification de transfert
12 via le canal du transistor à canal p P4, et ainsi le si-
gnal d'amplification de transfert "XDI est abaissé à partir du niveau de la tension de pompage Vpp jusqu'au niveau de
la tension de puissance Vcc à l'instant t2.
Si le signal de commande de ligne de mots "XI d'un niveau de tension Vcc + VTN est activé à l'instant t3 après que le signal d'amplification de transfert "XDI soit abaissé au niveau de tension de puissance Vcc, la tension de grille du transistor de tirage vers le bas M2 qui a été préchargée à la tension de précharge au niveau de tension de puissance Vcc, est autosurvoltée au niveau de Vcc + VTN à partir du niveau de puissance Vcc par la capacité grille-
drain. Le signal de commande de ligne de mots "XI d'un ni-
veau de tension Vcc + VTN est transféré à la ligne de mots WL à travers le canal du transistor de tirage vers le haut M2. La ligne de mots WL est à la tension Vcc + VTN. Les opérations de lecture et d'écriture sont accomplies pour
une cellule de mémoire connectée à la ligne de mots WL ame-
née à la tension Vcc + VTN. Si le signal de commande de li-
gne de mots "XI n'est pas positionné à l'instant t4 après la commande de ligne de mots, la tension de ligne de mots
WL est abaissée au niveau de tension de substrat Vss au ni-
veau logique " bas ".
Si le signal d'activation de survoltage XE est
abaissé au niveau logique " bas " à l'instant t5, le tran-
sistor à canal p P3 du circuit d'amplification de transfert 10 est passant et le transistor à canal p P4 est bloqué. Le
signal d'amplification de transfert "XDI est à nouveau sur-
volté à l'instant t4 jusqu'au niveau de tension de pompage Vpp du niveau de tension Vcc + VTN à partir du niveau de
tension de puissance Vcc et appliqué à la grille du tran-
sistor de transfert Mi. Du fait que le signal de décodage de rangées Xd est encore au niveau logique " haut ", le noeud de grille N1 est à nouveau préchargé au niveau de tension de puissance Vcc. Le signal de commande de ligne de mots XI et la ligne de mots WL sont au niveau de tension de substrat Vss et le courant ne passe pas à travers le transistor de tirage vers le haut M2. Le signal de décodage de rangées Xd est abaissé au niveau logique " bas " à l'instant t7 après que le noeud de la porte N1 ait été à
nouveau préchargé.
Le processus entre les instants tO jusqu'à t7
est un enchaînement pour la commande d'une ligne de mots.
Du fait que le circuit de l'invention peut positionner, avant la commande de ligne de mots, la tension de précharge d'un noeud de grille Ni du transistor de tirage vers le
haut M2 à un niveau supérieur au niveau de tension Vcc -
VTN, une tension de grille souhaitée est rapidement char-
gée pendant l'autosurvoltage pour la commande de ligne de mots. La figure 4 représente les courbes de la ligne
de mots de l'invention PWL et d'une ligne de mots conven-
tionnelle CWL en rapport avec le signal de commande de li-
gne de mots "XI, obtenues par une simulation d'ordinateur.
Les conditions de simulation sont une tension de puissance Vcc d'à peu près 1,8 volt en considérant un dispositif de
mémoire à semi-conducteur utilisant une tension de puis-
sance basse et une température d'à peu près 83 C, ce qui
correspond essentiellement à la température de fonctionne-
ment à l'intérieur d'un dispositif de mémoire à semi-
conducteur. La forme d'onde de tension du signal d'activation de survoltage "XI utilisée ici est représentée pour obtenir une meilleure compréhension du fonctionnement de la commande de ligne de mots. En se référant à nouveau à la figure 4, la ligne de mots de l'invention PWL nécessite un temps plus court de AT pour atteindre la tension de puissance Vcc de 1,8 volt, que cela n'aurait été le cas avec la ligne de mots conventionnelle CWL. En atteignant le niveau de tension Vcc + VTN du signal de commande de ligne de mots "XI dans le dispositif de mémoire à semi-conducteur utilisant une tension de puissance basse, la ligne de mots de l'invention PWL a une forme d'onde de tension qui est presque identique au signal de commande de ligne de mots "XI. Toutefois, la ligne de mots conventionnelle n'atteint
pas le niveau de tension désiré même si le signal de com-
mande de ligne de mots XXI d'un niveau de tension Vcc + VTN est fourni, du fait que la ligne de mots CWL a une courbe de montée beaucoup plus lente que le signal de commande de
ligne de mots XI.
Le circuit de commande de ligne de mots con-
forme à la présente invention peut raccourcir la durée de
commande de ligne de mots et augmenter l'efficacité de com-
mande de ligne de mots dans un dispositif de mémoire à se-
mi-conducteur utilisant une tension de puissance basse. En conséquence, le fonctionnement de l'accès aux données du
dispositif de mémoire à semi-conducteur est amélioré.
Le circuit d'amplification de transfert 10 de
la figure 2 utilise une structure usuelle de circuit symé-
trique pour répondre à l'état de tension du signal d'activation de survoltage "XE. Le circuit d'amplification de transfert 10 peut être modifié avec d'autres structures ayant la même fonction. L'homme du métier notera que la borne d'amplification de transfert I2 est combinée avec des moyens connus pour la stabilisation de la tension du signal
d'amplification de transfert "XDI.
R E V E N D I CATIONS
1) Circuit de commande d'une ligne de mots à utiliser dans un dispositif de mémoire à semi-conducteur
pour commander une ligne de mots (WL) connectée à une cel-
lule de mémoire pour accomplir une opération d'accès à une donnée pour la cellule de mémoire, caractérisé en ce qu'il comporte: - un transistor de tirage vers le haut à effet de champ avec grille d'isolation (M2) connectée entre la ligne de mots (WL) et un signal de commande de la ligne de mots
(+XI) ayant une tension prescrite, le transistor de ti-
rage vers le haut ayant un noeud de grille (N1) connecté à un signal de décodage de rangées (Xd) à travers un transistor de transfert (Ml) à effet de champ avec grille d'isolation, et - des moyens pour fournir un signal d'amplification de transfert ("XDI) généré en réponse au signal de commande prescrit à la grille du transistor de transfert à effet de champ avec grille d'isolation, de manière à précharger le noeud de grille (N1) à une tension au moins au-dessus d'une tension de puissance au moins avant et après que le
signal de commande de la ligne de mots soit activé.
2) Circuit de commande d'une ligne de mots se-
lon la revendication 1, caractérisé en ce que le signal de
commande prescrit est un signal d'activation de survoltage.
3) Circuit de commande d'une ligne de mots com-
portant une ligne de mots connectée à une cellule de mé-
moire, un transistor de tirage vers le haut (M2) à effet de champ avec grille d'isolation dont le canal est connecté
entre la ligne de mots (WL) et un signal de commande de li-
gne de mots (+XI), un transistor de tirage vers le bas (M3) à effet de champ avec grille d'isolation dont le canal est connecté entre la ligne de mots et une tension de substrat, un transistor de transfert (M1) à effet de champ avec
grille d'isolation dont le canal est connecté entre un si-
gnal de décodage de rangées (Xd) et la grille du transistor de tirage vers le haut, et un inverseur (Io) pour inverser
l'état logique du signal de décodage de rangées pour appli-
quer l'état logique inversé à la grille du transistor de tirage vers le bas, caractérisé en ce qu'il comprend:
des moyens pour fournir à la grille du transis-
tor de transfert un signal d'amplification de transfert gé-
néré en réponse à un signal de commande prescrit, de manière à précharger la grille du transistor de tirage vers
le haut (M2) à une tension supérieure au moins à une ten-
sion de puissance, au moins avant et après que le signal de
commande de ligne de mots soit activé.
4) Circuit de commande de ligne de mots selon
la revendication 3, caractérisé en ce que le signal de com-
mande prescrit est un signal d'activation de survoltage.
) Circuit de commande de ligne de mots selon la revendication 3, caractérisé en ce que le signal
d'amplification de transfert est au moins identique en ten-
sion, au signal de commande de ligne de mots.
6) Dispositif de mémoire à semi-conducteur com-
portant une ligne de mots connectée à une cellule de mé-
moire, un transistor de tirage vers le haut à effet de champ avec grille d'isolation, dont le canal est connecté entre la ligne de mots et un signal de commande de ligne de mots, un transistor de tirage vers le bas à effet de champ avec grille d'isolation, dont le canal est connecté entre la ligne de mots et une tension de substrat, un transistor de transfert à effet de champ avec grille d'isolation dont
le canal est connecté entre un signal de décodage de ran-
gées et la grille du transistor de tirage vers le haut, et
un inverseur pour inverser l'état logique du signal de dé-
codage de rangées pour appliquer l'état logique inversé à la grille du transistor de tirage vers le bas, caractérisé en ce qu'il comporte en outre: - des premier et second moyens de tirage vers le haut (Pi,
P2) dont les sources sont connectées en commun à une ten-
sion de pompage, et dont les grilles et les drains sont connectés en croix les uns aux autres, - des premier et second moyens de source de courant (M4, M5) connectés respectivement entre les premier et second moyens de tirage vers le haut et la tension de substrat, ces premier et second moyens de source de courant étant, de manière complémentaire, mis en oeuvre en concordance avec un signal d'activation de survoltage (+XE), un noeud de commande connecté entre les seconds moyens de tirage vers le haut et les seconds moyens de source de courant, et - des troisième et quatrième moyens de tirage vers le haut (P3, P4) pour fournir la tension de pompage à la grille du transistor de transfert, ces troisième et quatrième
moyens de titrage vers le haut étant de manière complé-
mentaire mis en oeuvre en concordance avec la tension du
noeud de commande.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930023695A KR960011206B1 (ko) | 1993-11-09 | 1993-11-09 | 반도체메모리장치의 워드라인구동회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2712421A1 true FR2712421A1 (fr) | 1995-05-19 |
| FR2712421B1 FR2712421B1 (fr) | 1996-10-25 |
Family
ID=19367624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9412977A Expired - Lifetime FR2712421B1 (fr) | 1993-11-09 | 1994-10-28 | Circuit de commande d'une ligne de mots pour dispositif de mémoire à semi-conducteur. |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5467032A (fr) |
| JP (1) | JPH07182860A (fr) |
| KR (1) | KR960011206B1 (fr) |
| CN (1) | CN1097233C (fr) |
| DE (3) | DE4439661C5 (fr) |
| FR (1) | FR2712421B1 (fr) |
| IT (1) | IT1276057B1 (fr) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001039373A1 (fr) * | 1999-11-23 | 2001-05-31 | Koninklijke Philips Electronics N.V. | Circuit translateur de tension perfectionne |
Families Citing this family (67)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0121131B1 (ko) * | 1994-10-13 | 1997-11-10 | 문정환 | 반도체 메모리장치의 구동회로 |
| US5544112A (en) * | 1995-06-02 | 1996-08-06 | International Business Machines Corporation | Word line driver circuit |
| JP2800730B2 (ja) * | 1995-08-17 | 1998-09-21 | 日本電気株式会社 | 半導体記憶装置 |
| US5719507A (en) * | 1995-10-12 | 1998-02-17 | Xilinx, Inc. | Logic gate having transmission gate for electrically configurable device multiplexer |
| KR100220939B1 (ko) * | 1995-12-29 | 1999-09-15 | 김영환 | 반도체 메모리 장치의 워드라인 구동방법 |
| US5737267A (en) * | 1996-04-10 | 1998-04-07 | Townsend And Townsend And Crew Llp | Word line driver circuit |
| KR100227268B1 (ko) * | 1996-07-18 | 1999-11-01 | 윤종용 | 멀티 뱅크 메모리장치 |
| JPH10302469A (ja) * | 1997-04-25 | 1998-11-13 | Fujitsu Ltd | 半導体記憶装置 |
| US5802009A (en) * | 1997-04-28 | 1998-09-01 | Micron Technology, Inc. | Voltage compensating output driver circuit |
| KR100245556B1 (ko) * | 1997-05-27 | 2000-02-15 | 윤종용 | 워드 라인 구동 회로를 갖는 soi 반도체 램 장치 |
| KR100300024B1 (ko) * | 1997-11-07 | 2001-09-03 | 김영환 | 워드라인구동제어장치 |
| US7332375B1 (en) | 1998-06-24 | 2008-02-19 | Amkor Technology, Inc. | Method of making an integrated circuit package |
| US6143981A (en) | 1998-06-24 | 2000-11-07 | Amkor Technology, Inc. | Plastic integrated circuit package and method and leadframe for making the package |
| US6320446B1 (en) * | 1999-02-17 | 2001-11-20 | Elbrus International Limited | System for improving low voltage CMOS performance |
| KR100369393B1 (ko) * | 2001-03-27 | 2003-02-05 | 앰코 테크놀로지 코리아 주식회사 | 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법 |
| US7095273B2 (en) * | 2001-04-05 | 2006-08-22 | Fujitsu Limited | Voltage generator circuit and method for controlling thereof |
| US6646950B2 (en) | 2001-04-30 | 2003-11-11 | Fujitsu Limited | High speed decoder for flash memory |
| US6449211B1 (en) * | 2001-08-31 | 2002-09-10 | Intel Corporation | Voltage driver for a memory |
| US7245007B1 (en) * | 2003-09-18 | 2007-07-17 | Amkor Technology, Inc. | Exposed lead interposer leadframe package |
| US6977861B1 (en) | 2004-08-05 | 2005-12-20 | Oki Electric Industry Co., Ltd. | Nonvolatile semiconductor memory device |
| US7126862B2 (en) * | 2005-03-08 | 2006-10-24 | Spansion Llc | Decoder for memory device |
| US7355905B2 (en) | 2005-07-01 | 2008-04-08 | P.A. Semi, Inc. | Integrated circuit with separate supply voltage for memory that is different from logic circuit supply voltage |
| KR100586171B1 (ko) * | 2005-07-05 | 2006-06-07 | 삼성전자주식회사 | 시스템 온 칩에 임베드된 메모리의 워드라인 구동회로 및구동방법 |
| US7507603B1 (en) | 2005-12-02 | 2009-03-24 | Amkor Technology, Inc. | Etch singulated semiconductor package |
| KR100725993B1 (ko) * | 2005-12-28 | 2007-06-08 | 삼성전자주식회사 | 누설 전류를 방지하는 로우 디코더 회로 및 이를 구비하는반도체 메모리 장치 |
| US7968998B1 (en) | 2006-06-21 | 2011-06-28 | Amkor Technology, Inc. | Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package |
| JP5151106B2 (ja) * | 2006-09-27 | 2013-02-27 | 富士通セミコンダクター株式会社 | 半導体メモリおよびシステム |
| JP5068088B2 (ja) * | 2007-02-26 | 2012-11-07 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
| US7977774B2 (en) | 2007-07-10 | 2011-07-12 | Amkor Technology, Inc. | Fusion quad flat semiconductor package |
| US7687899B1 (en) | 2007-08-07 | 2010-03-30 | Amkor Technology, Inc. | Dual laminate package structure with embedded elements |
| US7777351B1 (en) | 2007-10-01 | 2010-08-17 | Amkor Technology, Inc. | Thin stacked interposer package |
| US8089159B1 (en) | 2007-10-03 | 2012-01-03 | Amkor Technology, Inc. | Semiconductor package with increased I/O density and method of making the same |
| US7847386B1 (en) | 2007-11-05 | 2010-12-07 | Amkor Technology, Inc. | Reduced size stacked semiconductor package and method of making the same |
| US7956453B1 (en) | 2008-01-16 | 2011-06-07 | Amkor Technology, Inc. | Semiconductor package with patterning layer and method of making same |
| US7723852B1 (en) | 2008-01-21 | 2010-05-25 | Amkor Technology, Inc. | Stacked semiconductor package and method of making same |
| US8067821B1 (en) | 2008-04-10 | 2011-11-29 | Amkor Technology, Inc. | Flat semiconductor package with half package molding |
| US7768135B1 (en) | 2008-04-17 | 2010-08-03 | Amkor Technology, Inc. | Semiconductor package with fast power-up cycle and method of making same |
| US7808084B1 (en) | 2008-05-06 | 2010-10-05 | Amkor Technology, Inc. | Semiconductor package with half-etched locking features |
| US8125064B1 (en) | 2008-07-28 | 2012-02-28 | Amkor Technology, Inc. | Increased I/O semiconductor package and method of making same |
| US8184453B1 (en) | 2008-07-31 | 2012-05-22 | Amkor Technology, Inc. | Increased capacity semiconductor package |
| US7847392B1 (en) | 2008-09-30 | 2010-12-07 | Amkor Technology, Inc. | Semiconductor device including leadframe with increased I/O |
| US7989933B1 (en) | 2008-10-06 | 2011-08-02 | Amkor Technology, Inc. | Increased I/O leadframe and semiconductor device including same |
| US8008758B1 (en) | 2008-10-27 | 2011-08-30 | Amkor Technology, Inc. | Semiconductor device with increased I/O leadframe |
| US8089145B1 (en) | 2008-11-17 | 2012-01-03 | Amkor Technology, Inc. | Semiconductor device including increased capacity leadframe |
| US8072050B1 (en) | 2008-11-18 | 2011-12-06 | Amkor Technology, Inc. | Semiconductor device with increased I/O leadframe including passive device |
| US7875963B1 (en) | 2008-11-21 | 2011-01-25 | Amkor Technology, Inc. | Semiconductor device including leadframe having power bars and increased I/O |
| US7982298B1 (en) | 2008-12-03 | 2011-07-19 | Amkor Technology, Inc. | Package in package semiconductor device |
| US8487420B1 (en) | 2008-12-08 | 2013-07-16 | Amkor Technology, Inc. | Package in package semiconductor device with film over wire |
| US8680656B1 (en) | 2009-01-05 | 2014-03-25 | Amkor Technology, Inc. | Leadframe structure for concentrated photovoltaic receiver package |
| US20170117214A1 (en) | 2009-01-05 | 2017-04-27 | Amkor Technology, Inc. | Semiconductor device with through-mold via |
| US8058715B1 (en) | 2009-01-09 | 2011-11-15 | Amkor Technology, Inc. | Package in package device for RF transceiver module |
| US8026589B1 (en) | 2009-02-23 | 2011-09-27 | Amkor Technology, Inc. | Reduced profile stackable semiconductor package |
| US7960818B1 (en) | 2009-03-04 | 2011-06-14 | Amkor Technology, Inc. | Conformal shield on punch QFN semiconductor package |
| US8575742B1 (en) | 2009-04-06 | 2013-11-05 | Amkor Technology, Inc. | Semiconductor device with increased I/O leadframe including power bars |
| US8674485B1 (en) | 2010-12-08 | 2014-03-18 | Amkor Technology, Inc. | Semiconductor device including leadframe with downsets |
| TWI557183B (zh) | 2015-12-16 | 2016-11-11 | 財團法人工業技術研究院 | 矽氧烷組成物、以及包含其之光電裝置 |
| US8648450B1 (en) | 2011-01-27 | 2014-02-11 | Amkor Technology, Inc. | Semiconductor device including leadframe with a combination of leads and lands |
| CN102420007B (zh) * | 2011-11-30 | 2013-08-14 | 中国科学院微电子研究所 | 一种字线偏置电路 |
| CN102592655B (zh) * | 2011-11-30 | 2014-01-29 | 中国科学院微电子研究所 | 自举预充电的快速限幅字线偏置电路 |
| US9704725B1 (en) | 2012-03-06 | 2017-07-11 | Amkor Technology, Inc. | Semiconductor device with leadframe configured to facilitate reduced burr formation |
| KR101486790B1 (ko) | 2013-05-02 | 2015-01-28 | 앰코 테크놀로지 코리아 주식회사 | 강성보강부를 갖는 마이크로 리드프레임 |
| KR101563911B1 (ko) | 2013-10-24 | 2015-10-28 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 |
| US9673122B2 (en) | 2014-05-02 | 2017-06-06 | Amkor Technology, Inc. | Micro lead frame structure having reinforcing portions and method |
| KR20160074907A (ko) * | 2014-12-19 | 2016-06-29 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치의 워드라인 구동회로 |
| CN108694969B (zh) * | 2017-04-05 | 2021-02-26 | 中芯国际集成电路制造(北京)有限公司 | 字线升压电路和包括字线升压电路的存储器 |
| US10854272B1 (en) * | 2019-06-24 | 2020-12-01 | Micron Technology, Inc. | Apparatuses and methods for controlling word line discharge |
| US11990175B2 (en) | 2022-04-01 | 2024-05-21 | Micron Technology, Inc. | Apparatuses and methods for controlling word line discharge |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2243233A (en) * | 1990-04-06 | 1991-10-23 | Mosaid Inc | DRAM word line driver |
| EP0460694A2 (fr) * | 1990-06-08 | 1991-12-11 | Nec Corporation | Dispositif de mémoire à semi-conducteurs avec un circuit d'attaque pour éléver la tension de ligne de mot deux fois |
| US5202851A (en) * | 1990-03-09 | 1993-04-13 | Goldstar Electron Co., Ltd. | Word line driving circuit |
| EP0557066A2 (fr) * | 1992-02-17 | 1993-08-25 | Fujitsu Limited | Circuit de commande de ligne de mots et mémoire à semi-conducteurs l'utilisant |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4622479A (en) * | 1982-12-14 | 1986-11-11 | Thomson Components-Mostek Corporation | Bootstrapped driver circuit for high speed applications |
| US5265052A (en) * | 1989-07-20 | 1993-11-23 | Texas Instruments Incorporated | Wordline driver circuit for EEPROM memory cell |
| JPH0812754B2 (ja) * | 1990-08-20 | 1996-02-07 | 富士通株式会社 | 昇圧回路 |
| JP2773786B2 (ja) * | 1991-02-15 | 1998-07-09 | 日本電気アイシーマイコンシステム株式会社 | 書き込み電圧発生回路 |
| JP3376594B2 (ja) * | 1991-11-20 | 2003-02-10 | 日本電気株式会社 | 行デコーダ |
| JP3179848B2 (ja) * | 1992-03-27 | 2001-06-25 | 三菱電機株式会社 | 半導体記憶装置 |
| US5399920A (en) * | 1993-11-09 | 1995-03-21 | Texas Instruments Incorporated | CMOS driver which uses a higher voltage to compensate for threshold loss of the pull-up NFET |
-
1993
- 1993-11-09 KR KR1019930023695A patent/KR960011206B1/ko not_active IP Right Cessation
-
1994
- 1994-10-28 FR FR9412977A patent/FR2712421B1/fr not_active Expired - Lifetime
- 1994-11-02 US US08/332,794 patent/US5467032A/en not_active Expired - Lifetime
- 1994-11-07 DE DE4439661A patent/DE4439661C5/de not_active Expired - Lifetime
- 1994-11-07 IT IT94MI002252A patent/IT1276057B1/it active IP Right Grant
- 1994-11-07 DE DE9422048U patent/DE9422048U1/de not_active Expired - Lifetime
- 1994-11-07 DE DE4447754A patent/DE4447754B4/de not_active Expired - Lifetime
- 1994-11-09 CN CN94118176A patent/CN1097233C/zh not_active Expired - Lifetime
- 1994-11-09 JP JP6274648A patent/JPH07182860A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5202851A (en) * | 1990-03-09 | 1993-04-13 | Goldstar Electron Co., Ltd. | Word line driving circuit |
| GB2243233A (en) * | 1990-04-06 | 1991-10-23 | Mosaid Inc | DRAM word line driver |
| EP0460694A2 (fr) * | 1990-06-08 | 1991-12-11 | Nec Corporation | Dispositif de mémoire à semi-conducteurs avec un circuit d'attaque pour éléver la tension de ligne de mot deux fois |
| EP0557066A2 (fr) * | 1992-02-17 | 1993-08-25 | Fujitsu Limited | Circuit de commande de ligne de mots et mémoire à semi-conducteurs l'utilisant |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001039373A1 (fr) * | 1999-11-23 | 2001-05-31 | Koninklijke Philips Electronics N.V. | Circuit translateur de tension perfectionne |
Also Published As
| Publication number | Publication date |
|---|---|
| IT1276057B1 (it) | 1997-10-24 |
| DE4439661C2 (de) | 1998-03-05 |
| CN1097233C (zh) | 2002-12-25 |
| FR2712421B1 (fr) | 1996-10-25 |
| KR950015380A (ko) | 1995-06-16 |
| KR960011206B1 (ko) | 1996-08-21 |
| DE4439661A1 (de) | 1995-05-11 |
| ITMI942252A0 (it) | 1994-11-07 |
| JPH07182860A (ja) | 1995-07-21 |
| US5467032A (en) | 1995-11-14 |
| ITMI942252A1 (it) | 1996-05-07 |
| DE4447754B4 (de) | 2012-04-26 |
| DE4439661C5 (de) | 2007-03-29 |
| CN1106550A (zh) | 1995-08-09 |
| DE9422048U1 (de) | 1997-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2712421A1 (fr) | Circuit de commande d'une ligne de mots pour dispositif de mémoire à semi-conducteur. | |
| US6671201B2 (en) | Method for writing data into a semiconductor memory device and semiconductor memory therefor | |
| US6407956B2 (en) | Semiconductor memory device | |
| US6347058B1 (en) | Sense amplifier with overdrive and regulated bitline voltage | |
| EP0594834B1 (fr) | Circuit intermediaire entre un circuit logique a basse tension et un etage de sortie a haute tension realises dans une technologie cmos standard | |
| US7889574B2 (en) | Semiconductor memory device employing clamp for preventing latch up | |
| JP2516296B2 (ja) | ワ―ドライン駆動回路 | |
| US7355915B2 (en) | Memory circuit with supply voltage flexibility and supply voltage adapted performance | |
| FR2536607A1 (fr) | Circuit d'interface | |
| FR2488006A1 (fr) | Circuit de report perfectionne pour un additionneur binaire | |
| US5504715A (en) | Word line loading compensating circuit of semiconductor memory device | |
| FR2738386A1 (fr) | Procede et circuit de programmation et d'effacement d'une memoire | |
| EP0262013A1 (fr) | Amplificateur de lecture | |
| JP3053562B2 (ja) | 半導体メモリ装置のビット線感知回路 | |
| FR2634047A1 (fr) | Pilote d'amplificateur de lecture pour dispositif a memoire | |
| US6873559B2 (en) | Method and apparatus for enhanced sensing of low voltage memory | |
| FR2768274A1 (fr) | Circuit de generation d'une haute tension de programmation ou d'effacement d'une memoire | |
| FR2792459A1 (fr) | Dispositif a semiconducteur ayant un transistor mis | |
| FR2750240A1 (fr) | Generateur de reference de tension | |
| EP1365418A1 (fr) | Mémoire effacable et programmable électriquement comprenant un dispositif de gestion d'une tension d'alimentaire interne | |
| JP3554638B2 (ja) | 半導体回路 | |
| EP0678868A1 (fr) | Circuit multiplicateur de tension | |
| JPH05225778A (ja) | ワード線駆動回路 | |
| EP1018747A2 (fr) | Procédé et circuit de programmation d'une cellule de mémoire | |
| KR100357498B1 (ko) | 반도체 메모리 |