FR2536607A1 - Circuit d'interface - Google Patents
Circuit d'interface Download PDFInfo
- Publication number
- FR2536607A1 FR2536607A1 FR8318759A FR8318759A FR2536607A1 FR 2536607 A1 FR2536607 A1 FR 2536607A1 FR 8318759 A FR8318759 A FR 8318759A FR 8318759 A FR8318759 A FR 8318759A FR 2536607 A1 FR2536607 A1 FR 2536607A1
- Authority
- FR
- France
- Prior art keywords
- field effect
- gate field
- insulated gate
- effect transistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
- H03K19/09448—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET in combination with bipolar transistors [BIMOS]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
- H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
- H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017509—Interface arrangements
- H03K19/017518—Interface arrangements using a combination of bipolar and field effect transistors [BIFET]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Abstract
L'INVENTION CONCERNE UN CIRCUIT D'INTERFACE. LE CIRCUIT D'INTERFACE COMPORTE ESSENTIELLEMENT UN ELEMENT DE CHUTE DE TENSION P1 CONNECTE EN SERIE AVEC LES CIRCUITS CONDUCTEURS DE DEUX TRANSISTORS A EFFET DE CHAMP A GRILLE ISOLEE P1, N1 DE TYPE COMPLEMENTAIRE DE CONDUCTIVITE, ENTRE DEUX BORNES D'ALIMENTATION 15, MASSE. LES GRILLES DES TRANSISTORS A EFFET DE CHAMP SONT CONNECTEES A UNE BORNE D'ENTREE T1 QUI RECOIT UN SIGNAL D'ENTREE ET LEURS DRAINS SONT CONNECTES A UNE BORNE DE SORTIE 2. L'INVENTION S'APPLIQUE NOTAMMENT A L'INTERFACE ENTRE DES CIRCUITS TTL ET DES CIRCUITS CMOS.
Description
La présente invention concerne un circuit d'interface
fonctionnant comme un circuit de décalage de niveau.
Il est souvent nécessaire et/ou souhaitable de faire fonctionner différents éléments d'un ensemble électronique à des niveaux différents de tension Aux endroits o les différents éléments sont reliés, ils
doivent être couplés entre eux Les signaux aux inter-
faces ne sont pas nécessairement Compatibles Il est donc nécessaire de prévoir des circuits d'interface et de décalage de niveau qui peuvent rendre compatibles une partie de l'ensemble avec une autre Pour qu'un circuit d'interface ou de décalage de niveau convienne, il doit être compatible avec les autres circuits de l'ensemble, en ce qui concerne entre autres choses la vitesse de fonctionnement, le nombre des composants et
la réduction au minimum de la consommation.
A titre d'exemple, la figure 1 A illustre un problème soulevé par l'interface du signal de sortie d'un circuit logique à transistorstransistors (TTL) avec
l'entrée d'un circuit à métal-oxyde-semiconducteur-
complémentaire (CMOS) Le signal d'entrée TTL désigné par VIN et représenté sur la figure 1, est au niveau logique " 1 " ou "haut" qui se situe entre environ 2,4 V et 5 V et au niveau logique " O " ou "bas" qui se situe entre OV et 0,4 V Le plus mauvais cas pour distinguer entre 'Les niveaux TTL "haut" et "bas" se présente pour un niveau "haut" de 2,4 V et un niveau "bas" de 0,4 V. Dans les circuits CMOS> il est courant de prévoir un tampon d'entrée constitué par des transistors à effet de champ à grille isolée (IGFET) à canal P et à
canal N connectés en série, formant un "inverseur complé-
mentaire" Si la tension d'alimentation (VDD) du circuit CMOS est par exemple 5 V, les signaux logiques " 1 ? et " O " doivent être voisins respectivement de 5 V et O V pour assurer que si l'un des deux transistors à effet de champ à grille isolée est bloqué, l'autre est bloqué Mais si la tension VIN "la plus haute" est 2,4 V, un problème
2 2536601
se pose car les deux transistors à effet de champ à grille
isolée à canal P et à canal N sont débloqués simultanément.
Il en résulte une impédance relativement basse entre VDD et la masse et cela peut produire un niveau de dissipation de puissance inacceptablement élevé Pour éviter ce problème et pour assurer des états stables aux niveaux d'entrée de 0,4 V et 2,4 V, la technique antérieure suggère que l'impédance du transistor à effet de champ à grille isolée à canal P soit beaucoup plus grande (généralement
au moins dix fois plus grande) que l'impédance du transis-
tor à effet de champ à grille isolée à canal N lorsqu'ils sont tous deux conducteurs; c'est-à-dire que la dimension du transistor à effet de champ à grille isolée à canal N est beaucoup plus grande que celle du transistor à effet de champ à grille isolée à canal P La grande "distorsion" de l'inverseur d'entrée permet que la sortie soit définie pour des entrées TTL, mais soulève de nombreux autres problèmes. Tout d'abord pour des signaux d'entrée allant d'une tension d'alimentation à l'autre ( 0-5 V) lorsque la distorsion du tampon d'entrée n'est pas nécessaire, la
réponse du tampon d'entrée est rendue hautement dyssimé-
trique La très faible capacité d'attaque du transistor à effet de champ à grille isolée à canal P (comparativement à celui à canal N) entraîne des retards considérablement
accrus pour les transitions du signal d'entrée de pola-
rité (par exemple 2,4 V à 0,4 V) comparativement à celles de polarité opposée La réponse du circuit est donc retardée dans un sens et son fonctionnement est sévèrement
dégradé.
Un autre problème est la forte dissipation de puissance de l'inverseur en réponse à des entrées de niveau TTL Un avantage principal de la technologie CMOS est sa consommation extrêmement faible à l'état de repos de l'ordre du microwatt Mais cette faible dissipation d'énergie n'est valable qu'avec des niveaux d'entrée
CMOS d'une tension d'alimentation à l'autre La dissipa-
tion statique avec des entrées de niveau TTL peut-être de plusieurs ordres de grandeur supérieure, dans la plage du milliwatt Une augmentation -de l'impédance des composants à canal P et à canal N diminue la consommation Mais cela ne constitue pas une solution va Lable dans des circuits à grande vitesse car l'impédance des composants à canal P doit être beaucoup plus grande que celle des composants
à canal N et le temps de charge ou de décharge'des capa-
cités nodales deviennent trop longs Par contre, 11 aug-
mentation des dimensions des composants (réduisant leur impédance) réduit les retards mais aggrave le problème de dissipation de puissance En outre, la condition d'une large géométrie des transistors à effet de champ à grille isolée à canal N par re pport aux transistors à effet de champ à grille isolée à canal P présentent des problèmes
d'équipement et de fabrication des circuits.
En résumé, un problème se pose lorsqu'un inverseur complémentaire, alimenté par exemple entre a et 5 V doit, en réponse à des signaux qui varient par exemple entre 0,4 et 2,4 V, produire avec un très petit retard et d'une façon généralement symétrique, des signaux de sortie voisins de O ou 5 V, et cela sans une consommation notable tout en
utilisant peu de composants.
Dans des circuits selon l'invention, un élément de chute de tension est connecté en série avec le circuit source-drain d'un premier transistor à effet de champ à grille isolée entre une première borne &'alimentation et un point de sortie Le circuit drain-source d'un second transistor à effet de champ à grille isolée est connecté
entre le point de sortie et une seconde borne d'alimen-
tation et les électrodes de grille dupremier et du second transistors à effet de champ sont connectées à une borne d'entrée L'élément de chute de tension réduit la tension grille-source effective appliquée au premier
transistor à effet de champ à-grille isolée, lui permet-
tant d'être bloqué ou que sa conduction soit nettement
réduite même quand le signal d'entrée a une valeur entre-
les tensions à la première et la seconde bornes
4 253660 ?
d'alimentation Le circuit comporte également un circuit pistable régénératif couplé au point de sortie ou à la source du premier transistor à effet de champ de la partie isolée, qui en détecte le déblocage et qui verrouille le point de sortie à la tension de la première borne d'alimentation pour éliminer un décalage de tension au point de sortie résultant du décalage de l'élément de chute de tension quand la tension d'entrée se trouve à la tension
de la seconde borne, ou au voisinage.
D'autres caractéristiques et avantages de
l'invention apparaîtront au cours de la description qui
va suivre de plusieurs exemples de réalisation et en se référant aux dessins annexés sur lesquels: La figure 1 A est un schéma d'un circuit antérieur, La figure 1 B est un diagramme des niveaux logiques produits par un circuit logique à transistors-transistors
(TTL),
La figure 2 est un schéma d'un circuit selon l'invention,
La figure 3 est un schéma d'une partie d'un autre -
circuit selon l'invention, Les figures 4 A et 4 B sont des schémas de transistors à effet de champ à grille isolée connectés en diodes
qui peuvent être utilisés dans des circuits selon l'in-
vention, La figure 5 est un schéma d'un autre circuit selon l'invention.
Dans la présente description, des transistors à
effet de champ à grille isolée (IGFET) sont utilisés pour illustrer l'invention Ceux du type-de conductivité P sont désignés par la lettre P suivie par un caractère de référence particulier ét ceux du type de conductivité N sont désignés par la lettre N suivie par un caractère
de référence particulier.
Le circuit de la figure 2 comporte une borne d'entrée 1 à laquelle est appliqué un signal d'entrée VIN provenant d'une source TTL (nonreprésentée) VIN peut varier comme le montre la figure 2-depuis un niveau
2536607
"bas" qui se situe entre OV et 0,4 V et un niveau "haut" qui se situe entre 2,4 V et VDDV Dans la présente
description, VDD est supposé égal à + 5 V.
Le circuit comporte un inverseur complémentaire Il constitué par des transistors à effet de champ à grille isolée Pl et Ni Les électrodes de grille de Ni et Pl
sont connectées à la borne 11 et leurs drains sont con-
nectés à un point 2 L'électrode de source de Ni est
ramenée à la masse et l'électrode de source de Pl est con-
nectée au point 13 auquel est connecté l'émetteur d'un transistor PN bipolaire Tl La base et le collecteur sont connectés à la borne 15 à laquelle est appliquée VDD volts Tl est connecté comme une diode et fonctionne comme un élément de chute de tension comme décrit en
détail ci-après Un inverseur complémentaire 12 compre-
nant des transistors à effet de champ à grille isolée P 2 et N 2 est connecté par son entrée au point 2 par sa sortie au point 3 et à la grille du transistor à effet de champ à grille isolée P 3 Le circuit conducteur du transistor à effet de champ P 3 est connecté entre le point 2 et la borne 15 L'inverseur I 2 est représenté comme un
inverseur complémentaire mais il pourrait être l'un quel-
conque d'un certain nombre d'inverseur connu à hàute
impédance d'entrée.
Le fonction du circuit de la figure 2 sera examiné dans le cas o le signal d'entrée (VIN) est au niveau "bas" (entre OV et 0,4 V) et ensuite dans le cas o VIN
est au niveau "haut" (au minimum 2,4 V) Dans la descrip-
tion qui va suivre, il sera supposé que VDD est 5,0 V. (a) Lorsque VIN est 0,4 V ou au-dessous, Ni est bloqué En raison de la chute de tension aux bornes de Tl, la source de Pl est à (VDD-VBE)V o VBE est la chute de tension base-émetteur du transistor Tl et peut être supposé 0,6 V Ainsi, avec VDD = 5 V, la source de Pl est à 4,4 V Si VIN est au niveau "bas", la grille de Pl est au maximum à 0,4 V et sa source est à 4,4 V, de sorte que sa tension grille-source (VG) est égale à 4,0 V Par conséquent, Pl est fortement débloqué
6 253660 ?
et conduit dans le mode de source commune, élevant la tension V 2 au point 2 au voisinage de (VDD-VBE)V En l'absence d'un circuit supplémentaire, Ti en série avec le circuit conducteur de Pl décale de VBE V la tension V 2 au point 2; autrement dit, V 2 est au maximum à (V DD-V BE)V Mais la tension finale au point 2 est déterminée par la combinaison de P 3 et de l'inverseur
I 2 qui fonctionne pour surmonter et éliminer le décalage.
Il sera supposé que le point de transition de I 2 est autour de VDD/2, ce qui est vrai quand P 2 et N 2 sont réalisés pour avoir des impédances à peu près égales pour de mêmes conditions de polarisation Par conséquent, lorsque le potentiel au point 2 est au-dessus de VD Dl/2, N 2 est plus conducteur que P 2 de sorte que le potentiel V 3 au point 3 varie vers le potentiel de la masse Il en résulte que P 3 est débloqué, de sorte que le potentiel au point 2 varie encore davantage au-dessus de V DD/2 (et vers VDD) de sorte que N 2 est fortement condacteur et P 2 est amené vers le blocage La réaction régénérative entre N 2 et P 3 assure que N 2 et P 3 sont fortement débloqués
et que P 2 est entièrement bloqué Autrement dit, le -
décalage au point 2 dû à Tl connecté en série avec le circuit conducteur de Pl est éliminé quand P 3 est débloqué En l'absence de P 3, P 2 pourrait conduire légèrement si sa valeur VT était anormalement basse et si la valeur VBE de Tl était anormalement élevée Par conséquent, quand VIN est au niveau bas {c'est-à-dire
entre O et 0,4 V>, le point 2 est à VDD Volts au voisi-
nage de sorte que P 2 est bloqué et N 2 est débloqué tandis que V 3 est au niveau bas (c'est-à-dire à O Volt
ou au voisinage) de sorte que P 3 est fortement débloqué.
Ainsi, quand VIN est au niveau bas, il n'y a aucune consommation permanente ou statique dans le circuit car
NI est également complètement bloqué.
(b) Quand VIN effectue une transition du niveau "bas" à 2,4 V, Ni est débloqué Avec 2,4 V appliqués à l'électrode de grille Pl et son électrode de source à
4,4 V (c'est-à-dire VDD-VBE de Tl), sa tension grille-
7 2536607
source (V Gs> est 2,0 V Si l'on suppose que VT de Pl est égal à 0,7 v, Pl est légèrement débloqué Le déblocage de Ni qui est un composant plus grand que Pl assure que le
point 2 passe au niveau "bas", c'est-à-dire près du po-
tentiel de la masse Le niveau "bas" appliqué à l'entrée de l'inverseur I 2 bloque N 2 et débloque P 2 de sorte que
sa sortie passe au niveau haut et que P 3 est bloqué.
Ainsi, la combinaison de P 3 et I 2 n'entraîne aucune consom-
mation statique.
L'élément de chute de tension Tl a pour fonction de diminuer le potentiel grille-source VGS de Pl et le
courant qui circule dans ce dernier.
Tl connecté comme une diode a pour fonction de réduire la tension grillesource VGS de Pl d'environ une chute de tension de diodes et de limiter le courant qui peut circuler par Pl quand VIN est au niveau logique TTL " 1 " (c'est-à-dire 2,4 V) A titre d'illustration d'un plus mauvais cas, il sera supposé une valeur VIN minimale au niveau haut de 2,4 V Mais dans de nombreuses applications, la valeur minimale de VIN au niveau haut est 2,7 V et la valeur courante de VIN au niveau haut est 3,5 V En réduisant la valeur VGS de PF, T 2 entraîne que P Fl se comporte comme une impédance relativement élevée lorsque VIN est à la valeur minimale du biveau "haut" de 2,4 V N, débloqué par l'entrée de 2,4 V, peut alors amener le point 2 au
potentiel de la masse au voisinage.
La présence de Tl est importante pour réduire la consommation dans l'inverseur d'entrée Il En l'absence de Tl, si la source de PF était connectée directement à VDD, et dans le plus mauvais cas lorsque VIN est à 2,4 V et VDD à 5 V, Pl recevrait 2,6 V'entre sa grille et sa source Avec Tl dans le circuit, la valeur maximale VGS de Pl est 2 V, ce dont il résulte une diminution notable de la dissipation d'énergie de l'inverseur sans diminution notable de la vitesse ou de la symétrie du signal de
sortie Des essais de simulation ont montré que l'intro-
duction de Tl diminue le niveau du courant dans I 2 dans un rapport de 100 dans le cas courant o VIN est 3,5 V
8 253660 ?
et VDD est 5 V. En plus de son effet sur l'impédance de Pl, l'utilisation de T 2 permet de réduire la dimension du transistor Ni, économisant ainsi de la place sur le circuit intégré Comme cela a été indiqué ci-dessus, en l'absence de T 1, Ni doit avoir 7 à 10 fois la dimension de Pl afin de traiter les entrées de niveau TTL Le rapport entre N 1 et Pl est nécessaire pour assurer que si VIN est au niveau haut minimal, V 2 soit nettement inférieur à VDD 2 Avec T 1 dans le circuit, il suffit que N 1 soit deux à trois fois plus grand que P 1 Il en résulte une
sortie plus symétrique aux points 2 et 3.
Dans le but d'obtenir une grande vitesse de réponse, un seul élément de chute de tension est utilisé dans le circuit de la figure 2 Si un fonctionnement légèrement plus lent est acceptable, deux ou plusieurs diodes ou éléments semblables de chute de tension peuvent être utilisés Cela est représenté sur la figure 3, sur laquelle deux transistors T 1 A et T 1 B, interconnectés pour fonctionner comme des diodes, sont connectés en série entre la source de Pl et la borne 15 T 1 A et TIB connectés en série entre les bornes 13 et 15 entraînent que la tension de source de Pl soit à (VDD-2 VBE) Volts, ou au voisinage Il sera supposé comme précédemment que V 3 E est 0,6 V et que VT de Pl est 0,7 V En réponse à une entrée de niveau "bas" appliquée à la borne 11, N 1 est bloqué et Pl est débloqué de sorte que V 2 varie vers (VDD 2 VBE)Volts Pour VDD= 5 V et VBE= 0,6 V, Vz est à peu
près égal à 3,8 V Ainsi, en l'absence de circuits supplé-
mentaires, il existe un décalageda 2 VBEV à V 2 Mais l'adjonction du circuit bistable régénératif constitué par I 2 et P 3 (comme le montre la figure 2) élimine le décalage et entraîne que le point 2 soit verrouillé à VDD V par P 3 Ainsi, dans la mesure o la combinaison des éléments de chute de tension et de P 2 produit au point 2 une tension est plus positive que le point de commutation de l'inverseur 12, la combinaison de I 2 et P 3 peut
compenser le décalage et maintenir le point 2 à VDD Volts.
9 2536607
Avec les deux diodes connectées avec le circuit grille-source de Pi, le potentiel à la source de Pl est 3,8 V et étant donné que VT de Pl est 0,7 V, le potentiel à la grille de Pl doit être inférieur à 3,1 V pour être débloqué Par conséquent, pour VIN à 3,1 V ou davantage, Pl est bloqué et il se comporte comme une impédance
extrêmement élevée.
En réponse à une entrée de niveau "haut" de 2,4 V appliquée à la borne 11, Ni est fortement débloqué et Pl est proche du blocage et se comporte comme une impédance élevée L'adjonction de deux ou plusieurs diodes réduit la consommation de Il considérablement lorsque
VIN est au niveau haut minimal Une autre diode, non-
représentée, pourrait être ajoutée en série avec Tl A et T 1 B, mais cela tend à ralentir la réponse du circuit car les capacités nodales entre les éléments doivent être
chargées et déchargées.
Les transistors Tl, Tl A et Tl B représentés comme des transistors NPN bipolaires pourraient être remplacés par des transistors PNP connectés de façon appropriée
pour obtenir des chutes de tension similaires.
Selon les figures 2 et 3, des transistors bipolaires sont connectés pour remplir une fonction de diode comme des éléments de chute de tension Ces éléments particuliers ont été utilisés car ils réagissent rapidement et ont une caractéristique bien définie Mais des diodes normales peuvent être utilisées et, comme le montre la figure 4, un transistor à effet de champ à grille isolée de type-P (TP 1) ou un transistor à effet de champ à grille isolée de N (TN 1) avec chacun la grille connectée au drain
pourrait convenir comme élément de chute de tension.
En général, tout élément qui introduit une chute de tension suffisamment grande pour maintenir la consommation du circuit à un niveau suffisamment bas sans dégrader les performances de vitesse peut convenir à la place de Tl. La chute de tension des éléments de chute de tension (par exemple TP 1, TN 1, Tl, Tl A et T 1 B) qui sont représentés
2536607
dans les circuits des figures 2 et 3 dépend dans- une
certaine mesure du courant qui y circule Cette carac-
téristique accentue le rôle de ces éléments En se référant à la figure 3, à titre d'exemple, si VIN est au niveau bas, Pl est débloqué et charge le point 2 vers (VDD-2 VBE)Volts VBE est supposé fixé à 0,6 V Mais, quand le point 2 se charge (et en l'absence d'une charge dissipative au point 2), le courant dans Tl A et T 1 B diminue nettement, de sorte que la chute de tension aux bornes de Tl A et T 1 B diminue Cela tend à ce que la tension au point 2 augmente (indépendamment de P 3 ou en
l'absence de P 3) davantage vers VDD Volts.
Si VIN est au niveau haut minimal et si Pl et
Ni sont conducteurs, Tl A et Tl B sont également conducteurs.
La chute de tension à leur borne est d'autant plus élevée que leur conduction de courant est grande Quand la chute de tension aux bornes des éléments de' chute de tension
augmente, la conduction de Pl diminue Ainsi, la caracté-
ristique courant-tension de l'élément de chute de tension (par exemple TP 1, TN 1, Tl, Tl A et Tl B) a pour fonction d'aider à limiter la dissipation de puissance dans le
plus mauvais cas.
Les circuits des figures 2 et 3 peuvent fonctionner comme des tampons d'entrée à grande vitesse, en utilisant peu de composants et avec une consommation considérablement réduite. Dans les circuits des figures 2 et 3, VIN est
appliqué seulement aux électrodes de grille des transis-
tors à effet de champ à grille isolée Ainsi, la sortie
TTL ne voit que l'impédance extrêmement élevée (essentiel-
lement un circuit ouvert) associée avec les grilles des
transistors à effet de champ à grille isolée.
Dans le circuit des figures 2 et 3, le transistor de réaction P 3 est connecté entre VDD (point 15) et la sortie (point 2) de l'inverseur Il Mais comme le montre la figure 5, le circuit conducteur de P 3 peut être connecté entre les points 15 et 13 et fonctionne pour
amener le point 13 vers VDD quand VIN passe au niveau "bas".
-? À _
ll Bien entendu, diverses modifications peuvent
être apportées par l'homme de l'art aux modes de réa-
lisation décrits et illustrés à titre d'exemples nulle-
ment limitatifs sans sortir du cadre de l'invention.
Claims (1)
1 à 3, caractérisé en ce que ledit inverseur est un inverseur complémentaire constitué par deux transistors à effet de-champ:à grille isolée (P 2,N 2) de type
complémentaire de conductivité.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/444,459 US4501978A (en) | 1982-11-24 | 1982-11-24 | Level shift interface circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2536607A1 true FR2536607A1 (fr) | 1984-05-25 |
| FR2536607B1 FR2536607B1 (fr) | 1989-06-02 |
Family
ID=23764979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8318759A Expired FR2536607B1 (fr) | 1982-11-24 | 1983-11-24 | Circuit d'interface |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US4501978A (fr) |
| JP (1) | JPS59108426A (fr) |
| KR (1) | KR910005604B1 (fr) |
| CA (1) | CA1206535A (fr) |
| DE (1) | DE3342336C2 (fr) |
| FR (1) | FR2536607B1 (fr) |
| GB (1) | GB2130833B (fr) |
| IE (1) | IE55411B1 (fr) |
| IT (1) | IT1171791B (fr) |
Families Citing this family (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR910008521B1 (ko) * | 1983-01-31 | 1991-10-18 | 가부시기가이샤 히다찌세이사꾸쇼 | 반도체집적회로 |
| JPH0624319B2 (ja) * | 1983-03-18 | 1994-03-30 | 日本電気株式会社 | 入力回路 |
| DE3339253A1 (de) * | 1983-10-28 | 1985-05-09 | Siemens AG, 1000 Berlin und 8000 München | Cmos-inverter |
| US4584491A (en) * | 1984-01-12 | 1986-04-22 | Motorola, Inc. | TTL to CMOS input buffer circuit for minimizing power consumption |
| US4612461A (en) * | 1984-02-09 | 1986-09-16 | Motorola, Inc. | High speed input buffer having substrate biasing to increase the transistor threshold voltage for level shifting |
| US4558237A (en) * | 1984-03-30 | 1985-12-10 | Honeywell Inc. | Logic families interface circuit and having a CMOS latch for controlling hysteresis |
| DE3424274A1 (de) * | 1984-07-02 | 1986-01-09 | Siemens AG, 1000 Berlin und 8000 München | Integrierte schaltung zur abgabe einer zwischen einem positiven und einem negativen spannungspegel alternierenden taktspannung |
| US4593212A (en) * | 1984-12-28 | 1986-06-03 | Motorola, Inc. | TTL to CMOS input buffer |
| JPS61237515A (ja) * | 1985-04-12 | 1986-10-22 | Nec Ic Microcomput Syst Ltd | インバ−タ回路 |
| US4672243A (en) * | 1985-05-28 | 1987-06-09 | American Telephone And Telegraph Company, At&T Bell Laboratories | Zero standby current TTL to CMOS input buffer |
| GB2178618A (en) * | 1985-07-27 | 1987-02-11 | Stc Plc | Input buffer circuit for static ram |
| US4642488A (en) * | 1985-09-03 | 1987-02-10 | Codex Corporation | CMOS input buffer accepting TTL level inputs |
| US4820937A (en) * | 1985-09-19 | 1989-04-11 | Xilinx, Incorporated | TTL/CMOS compatible input buffer |
| US4695744A (en) * | 1985-12-16 | 1987-09-22 | Rca Corporation | Level shift circuit including source follower output |
| JPH07118642B2 (ja) * | 1986-01-08 | 1995-12-18 | 株式会社東芝 | レベル変換回路 |
| US4697108A (en) * | 1986-05-09 | 1987-09-29 | International Business Machines Corp. | Complementary input circuit with nonlinear front end and partially coupled latch |
| GB2192105A (en) * | 1986-06-25 | 1987-12-31 | Philips Nv | Cmos-input circuit |
| US4791323A (en) * | 1986-10-23 | 1988-12-13 | Silicon Systems, Inc. | Level translation circuit |
| US4783607A (en) * | 1986-11-05 | 1988-11-08 | Xilinx, Inc. | TTL/CMOS compatible input buffer with Schmitt trigger |
| US5084637A (en) * | 1989-05-30 | 1992-01-28 | International Business Machines Corp. | Bidirectional level shifting interface circuit |
| JPH0334719A (ja) * | 1989-06-30 | 1991-02-14 | Toshiba Micro Electron Kk | 半導体集積回路 |
| DE3927192A1 (de) * | 1989-08-17 | 1991-02-21 | Telefunken Electronic Gmbh | Pegelumsetzer |
| KR920006251B1 (ko) * | 1989-10-26 | 1992-08-01 | 삼성전자 주식회사 | 레벨변환기 |
| US5136189A (en) * | 1990-04-02 | 1992-08-04 | National Semiconductor Corporation | Bicmos input circuit for detecting signals out of ecl range |
| US5087841A (en) * | 1990-04-09 | 1992-02-11 | National Semiconductor Corporation | TTL to CMOS translating circuits without static current |
| IT1243691B (it) * | 1990-07-27 | 1994-06-21 | Sgs Thomson Microelectronics | Traslatore di livello a transistore singolo, con bassa impedenza dinamica, in tecnologia cmos |
| DE4139911C1 (fr) * | 1991-12-04 | 1993-03-18 | Texas Instruments Deutschland Gmbh, 8050 Freising, De | |
| US5276362A (en) * | 1992-05-06 | 1994-01-04 | Motorola, Inc. | BiCMOS TTL to CMOS level translator |
| US5331224A (en) * | 1992-08-19 | 1994-07-19 | National Semiconductor Corporation | Icct leakage current interrupter |
| JPH06152341A (ja) * | 1992-10-30 | 1994-05-31 | Nec Corp | バッファリング回路 |
| US5359243A (en) * | 1993-04-16 | 1994-10-25 | Altera Corporation | Fast TTL to CMOS level converting buffer with low standby power |
| US5378943A (en) * | 1993-04-20 | 1995-01-03 | International Business Machines Corporation | Low power interface circuit |
| US5432462A (en) * | 1993-04-30 | 1995-07-11 | Motorola, Inc. | Input buffer circuit having sleep mode and bus hold function |
| JPH08265134A (ja) * | 1995-12-28 | 1996-10-11 | Hitachi Ltd | 半導体装置 |
| US6069491A (en) * | 1997-02-17 | 2000-05-30 | Siemens Aktiengesellschaft | Integrated buffer circuit |
| US6091264A (en) * | 1998-05-27 | 2000-07-18 | Vanguard International Semiconductor Corporation | Schmitt trigger input stage |
| US6429683B1 (en) | 2000-08-16 | 2002-08-06 | Agilent Technologies, Inc. | Low-power CMOS digital voltage level shifter |
| EP1505735A1 (fr) | 2003-08-08 | 2005-02-09 | St Microelectronics S.A. | Circuit de transformation de signaux variant entre des tensions différentes |
| US7119578B2 (en) * | 2003-11-24 | 2006-10-10 | International Business Machines Corp. | Single supply level converter |
| TWI353108B (en) * | 2008-02-12 | 2011-11-21 | Himax Analogic Inc | Preset circuit of audio power amplifier |
| CN101521487B (zh) * | 2008-02-28 | 2011-05-04 | 原景科技股份有限公司 | 音频功率放大器中的前置电路 |
| JP2016143428A (ja) * | 2015-01-29 | 2016-08-08 | 株式会社ジャパンディスプレイ | シフトレジスタ回路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2064977A1 (de) * | 1969-09-04 | 1972-02-03 | Rca Corp | Schaltungsanordnung zur Pegelwiederherstellung. Ausscheidung aus: 2044008 |
| US4258272A (en) * | 1979-03-19 | 1981-03-24 | National Semiconductor Corporation | TTL to CMOS input buffer circuit |
| US4365316A (en) * | 1979-02-28 | 1982-12-21 | Tokyo Shibaura Denki Kabushiki Kaisha | Multifunction terminal circuit |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3509379A (en) * | 1966-04-15 | 1970-04-28 | Rca Corp | Multivibrators employing transistors of opposite conductivity types |
| US3675144A (en) * | 1969-09-04 | 1972-07-04 | Rca Corp | Transmission gate and biasing circuits |
| US4080539A (en) * | 1976-11-10 | 1978-03-21 | Rca Corporation | Level shift circuit |
| JPS53110452A (en) * | 1977-03-09 | 1978-09-27 | Nec Corp | Complementary field effect type transistor circuit |
| US4216390A (en) * | 1978-10-04 | 1980-08-05 | Rca Corporation | Level shift circuit |
| US4295065A (en) * | 1979-08-13 | 1981-10-13 | Rca Corporation | Level shift circuit |
| JPS5672522A (en) * | 1979-11-16 | 1981-06-16 | Matsushita Electric Ind Co Ltd | Complementary circuit |
-
1982
- 1982-11-24 US US06/444,459 patent/US4501978A/en not_active Expired - Lifetime
-
1983
- 1983-10-31 IT IT23550/83A patent/IT1171791B/it active
- 1983-11-17 CA CA000441364A patent/CA1206535A/fr not_active Expired
- 1983-11-21 IE IE2711/83A patent/IE55411B1/en not_active IP Right Cessation
- 1983-11-22 KR KR1019830005531A patent/KR910005604B1/ko not_active IP Right Cessation
- 1983-11-22 GB GB08331139A patent/GB2130833B/en not_active Expired
- 1983-11-23 DE DE3342336A patent/DE3342336C2/de not_active Expired
- 1983-11-24 FR FR8318759A patent/FR2536607B1/fr not_active Expired
- 1983-11-24 JP JP58221928A patent/JPS59108426A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2064977A1 (de) * | 1969-09-04 | 1972-02-03 | Rca Corp | Schaltungsanordnung zur Pegelwiederherstellung. Ausscheidung aus: 2044008 |
| US4365316A (en) * | 1979-02-28 | 1982-12-21 | Tokyo Shibaura Denki Kabushiki Kaisha | Multifunction terminal circuit |
| US4258272A (en) * | 1979-03-19 | 1981-03-24 | National Semiconductor Corporation | TTL to CMOS input buffer circuit |
Non-Patent Citations (1)
| Title |
|---|
| RCA TECHNICAL NOTES, TN No. 1114, 11 juin 1975, pages 1-3, Princeton, US; A.G.F. DINGWALL: "TTL-to-CMOS buffer circuit * |
Also Published As
| Publication number | Publication date |
|---|---|
| IT8323550A0 (it) | 1983-10-31 |
| IT1171791B (it) | 1987-06-10 |
| JPS59108426A (ja) | 1984-06-22 |
| DE3342336C2 (de) | 1986-10-02 |
| KR910005604B1 (ko) | 1991-07-31 |
| GB2130833A (en) | 1984-06-06 |
| US4501978A (en) | 1985-02-26 |
| GB8331139D0 (en) | 1983-12-29 |
| IE55411B1 (en) | 1990-09-12 |
| FR2536607B1 (fr) | 1989-06-02 |
| IE832711L (en) | 1984-05-24 |
| DE3342336A1 (de) | 1984-05-24 |
| KR840006895A (ko) | 1984-12-03 |
| CA1206535A (fr) | 1986-06-24 |
| GB2130833B (en) | 1986-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2536607A1 (fr) | Circuit d'interface | |
| JP2797844B2 (ja) | 半導体集積回路 | |
| US6304110B1 (en) | Buffer using dynamic threshold-voltage MOS transistor | |
| EP0578526B1 (fr) | Circuit de commutation de haute tension | |
| US4001609A (en) | Cmos power-on reset circuit | |
| FR2614724A1 (fr) | Circuit de generation de tension de polarisation de substrat | |
| EP0388329A1 (fr) | Circuit de commande de transistor MOS de puissance sur charge inductive | |
| CA2057806C (fr) | Dispositif de retard reglable | |
| FR2655196A1 (fr) | Circuit d'isolation dynamique de circuits integres. | |
| EP0750244B1 (fr) | Circuit générateur de tension négative du type pompe de charge | |
| FR2681991A1 (fr) | Recepteur differentiel, amplificateur differentiel et procede pour la reception de tensions d'alimentation differentes dans le recepteur differentiel. | |
| FR2678399A1 (fr) | Miroir de courant fonctionnant sous faible tension. | |
| EP0237094A1 (fr) | Dispositif semi-conducteur du type réseau de portes prédiffusé pour circuits à la demande | |
| EP0323367B1 (fr) | Circuit de remise sous tension pour circuit intégré en technologie MOS | |
| US4455493A (en) | Substrate bias pump | |
| CA2057824C (fr) | Dispositif de retard reglable | |
| EP0368742B1 (fr) | Amplificateur binaire intégré et circuit intégré l'incorporant | |
| EP0434495B1 (fr) | Circuit de précharge d'un bus de mémoire | |
| EP0125257A1 (fr) | Circuit a trigger de schmitt | |
| FR2572574A1 (fr) | Cellule de memoire de registre a decalage | |
| JPH04270513A (ja) | デジタル信号に応答してフローティング回路を駆動する回路 | |
| FR2618962A1 (fr) | Porte " ou exclusif " en technologie cmos | |
| EP0187584B1 (fr) | Porte logique à coîncidence, et circuits logiques séquentiels mettant en oeuvre cette porte à coîncidence | |
| FR2762727A1 (fr) | Circuit integre avec etage de sortie haute tension | |
| JPS62500696A (ja) | 積層型論理ゲート |