KR100300024B1 - 워드라인구동제어장치 - Google Patents

워드라인구동제어장치 Download PDF

Info

Publication number
KR100300024B1
KR100300024B1 KR1019970058666A KR19970058666A KR100300024B1 KR 100300024 B1 KR100300024 B1 KR 100300024B1 KR 1019970058666 A KR1019970058666 A KR 1019970058666A KR 19970058666 A KR19970058666 A KR 19970058666A KR 100300024 B1 KR100300024 B1 KR 100300024B1
Authority
KR
South Korea
Prior art keywords
signal
word line
unit
power supply
supply voltage
Prior art date
Application number
KR1019970058666A
Other languages
English (en)
Other versions
KR19990038803A (ko
Inventor
천봉재
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR1019970058666A priority Critical patent/KR100300024B1/ko
Publication of KR19990038803A publication Critical patent/KR19990038803A/ko
Application granted granted Critical
Publication of KR100300024B1 publication Critical patent/KR100300024B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C8/00Arrangements for selecting an address in a digital store
    • G11C8/08Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C8/00Arrangements for selecting an address in a digital store
    • G11C8/18Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)

Abstract

본 발명은 워드라인 구동제어장치에 관한 것으로, 종래 장치는 전원전압의 레벨이 낮아짐에 따라 에이티디가산부의 출력신호의 저전위구간이 커지기 때문에 워드라인 인에이블시간이 뒤로 밀려 라이트시 스피드가 늦어질 수 있는 문제점이 있었다. 따라서, 본 발명은 에이티디신호를 입력받아 이를 가산하는 에이티디가산부와; 상기 에이티디가산부의 출력신호를 제1 인버터를 통해 입력받아 그에 따른 전원전압의 레벨을 검출하는 전원전압레벨검출부와; 상기 에이티디가산부의 출력신호를 제1,제2 인버터를 통해 입력받아 이를 상기 검출부의 검출신호에 의해 선택하여 출력하는 전원전압선택부와; 상기 에이티디가산부의 출력신호를 제1,제2 인버터를 통해 입력받아 이를 상기 전원전압선택부의 선택신호에 의해 워드라인제어신호를 발생하는 워드라인제어신호발생부로 구성함으로써 전원전압의 변화에 따른 워드라인 제어신호의 변화를 줄임과 아울러 낮은 전원전압에서 라이트시 느려진 속도를 높은 전원전압과 같게 보상할 수 있는 효과가 있다.

Description

워드라인 구동제어장치{WORD LINE DRIVER CONTROL APPARATUS}
본 발명은 워드라인 구동제어장치에 관한 것으로, 특히 낮은 전원전압일때 라이트하여 느려진 속도를 높은 전원전압에서와 같게 보상해주는 역할을 할 수 있도록 한 워드라인 구동제어장치에 관한 것이다.
도1은 종래 워드라인 구동제어장치의 구성을 보인 회로도로서, 이에 도시된 바와같이 에이티디신호(ATD)를 입력받아 이를 가산하는 에이티디가산부(10)와; 상기 에이티디가산부(10)의 출력신호를 입력받아 이를 순차적으로 반전하는 인버터(IN10) , (IN11)로 구성되며, 이와같이 구성된 종래 장치의 동작을 설명한다.
먼저, 높은 전원전압일 경우 에이티디신호(ATD)는 도2의 (a)와 같이 폭이 좁게 발생하며, 에이티디가산부(10)는 상기 도2의 (a)와 같은 에이티디신호(ATD)를 입력받아 이를 가산하여 도2의 (b)와 같은 신호(SUMMATION)로 출력한다.
여기서, 상기 에이티디가산부(10)의 도2의 (b)와 같은 신호(SUMMATION)에 의해 워드라인을 인에이블시키거나 디스에이블시키므로 도2의 (b)와 같은 신호(SUMMATION)의 폭이 워드라인의 스피드를 결정짓는다.
이후, 인버터(IN10),(IN11)는 상기 도2의 (b)와 같은 신호(SUMMATION)를 입력받아 이를 반전하여 도2의 (c)와 같은 워드라인 제어신호(W/L CONTROL)로 출력하여 이 워드라인 제어신호(W/L CONTROL)에 의해 도2의 (d)와 같은 워드라인 신호(W/L)가 발생한다.
반대로, 낮은 전원전압일 경우 에이티디신호(ATD)는 높은 전원전압일 경우 보다 폭이 넓게 도2의 (e)와 같이 발생하며, 에이티디가산부(10)는 상기 도2의 (e)와 같은 에이티디신호(ATD)를 입력받아 이를 가산하여 도2의 (f)와 같이 폭이 넓은 신호(SUMMATION)로 출력한다.
이후, 인버터(IN10),(IN11)는 상기 도2의 (f)와 같은 신호(SUMMATION)를 입력받아 이를 반전하여 도2의 (g)와 같이 폭이 넓은 워드라인 제어신호(W/L CONTROL)로 출력하여 이 워드라인 제어신호(W/L CONTROL)에 의해 도2의 (h)와 같은 워드라인 신호(W/L)가 발생된다.
그러나, 상기와 같이 동작하는 종래 장치는 전원전압의 레벨이 낮아짐에 따라 에이티디가산부의 출력신호의 저전위구간이 커지기 때문에 워드라인 인에이블시간이 뒤로 밀려 라이트시 스피드가 늦어질 수 있는 문제점이 있었다.
따라서, 상기와 같은 문제점을 감안하여 창안한 본 발명은 전원전압의 변화에 따른 워드라인 제어신호의 변화를 줄이고 낮은 전원전압에서 라이트시 느려진 속도를 높은 전원전압과 같게 보상할 수 있는 워드라인 구동제어장치를 제공함에 그 목적이 있다.
도 1은 종래 워드라인 구동제어장치의 구성을 보인 회로도.
도 2는 도 1에 있어서, 각 부분의 타이밍도.
도 3은 본 발명 워드라인 구동제어장치의 구성을 보인 회로도.
도 4는 도 3에 있어서, 각 부분의 타이밍도.
*도면의 주요부분에 대한 부호의 설명*
10:에이티디가산부 20:검출부
21:전원전압선택부 22:워드라인제어신호발생부
상기와 같은 목적은 에이티디신호를 입력받아 이를 가산하는 에이티디가산부와; 상기 에이티디가산부의 출력신호를 제1 인버터를 통해 입력받아 그에 따른 전원전압의 레벨을 검출하는 전원전압레벨검출부와; 상기 에이티디가산부의 출력신호를제1,제2 인버터를 통해 입력받아 이를 상기 검출부의 검출신호에 의해 선택하여 출력하는 전원전압선택부와; 상기 에이티디가산부의 출력신호를 제1,제2 인버터를 통해 입력받아 이를 상기 전원전압선택부의 선택신호에 의해 워드라인제어신호를 발생하는 워드라인제어신호발생부로 구성함으로써 달성되는 것으로, 이와같은 본 발명을 설명한다.
도3은 본 발명 워드라인 구동제어장치의 일실시예의 구성을 보인 회로도로서. 이에 도시한 바와같이 에이티디신호(ATD)를 입력받아 이를 가산하는 에이티디가산부(10)와; 상기 에이티디가산부(10)의 출력신호를 제1 인버터(IN10)를 통해 입력받아 그에 따른 전원전압의 레벨을 검출하는 검출부(20)와; 상기 에이티디가산부(10)의 출력신호를 제1,제2 인버터(IN10),(IN11)를 통해 입력받아 이를 상기 검출부(20)의 검출신호에 의해 선택하여 출력하는 전원전압선택부(21)와; 상기 에이티디가산부(10)의 출력신호를 제1,제2 인버터(IN10),(1N11)를 통해 입력받아 이를 상기 전원전압선택부(21)의 선택신호에 의해 워드라인제어신호(W/L CONTROL)를 발생하는 워드라인제어신호발생부(22)로 구성한다.
상기 전원전압선택부(21)는 상기 에이티디가산부(10)의 출력신호를 제1,제2 인버터(IN10),(IN11)를 통해 입력받아 이를 반전하는 인버터(IN14)와; 상기 에이티디가산부(10)의 출력신호를 제1,제2 인버터(IN10),(IN11)를 통해 입력받아 이를 소정시간 지연하는 지연부(23)와; 상기 인버터(IN14)의 출력신호와 상기 지연부(23)의 지연신호를 입력받아 이를 낸드 연산하는 낸드게이트(NAND1)와; 검출부(20)의 검출신호를 비반전단자(+)에 인가받고 반전단자(-)에는 상기 검출신호를인버터(IN12)를 통해 인가받아 그에 따라 상기 낸드게이트(NAND1)의 출력신호를 전송하는 전송게이트(G1)로 구성한다.
상기 워드라인제어신호발생부(22)는 상기 제2 인버터(IN11)의 출력신호 및 상기 전원전압선택부(21)의 출력신호를 입력받아 이를 노아 연산하는 노아게이트(NOR1)와; 상기 노아게이트(NOR1)의 출력신호를 반전하는 인버터(IN13)와; 상기 전원전압선택부(22)의 출력신호를 입력받아 이를 안정화하는 스몰엔모스트랜지스터(SN1)로 구성하며, 이와같이 구성한 본 발명의 일실시예의 동작을 도4의 타이밍도를 참조하여 설명하면 다음과 같다.
먼저, 높은 전원전압일 경우 에이티디가산부(10)는 도4의 (a)와 같이 폭이 좁은 에이티디신호(ATD)를 입력받아 이를 가산하여 도4의 (b)와 같은 신호(SUMMATION)로 출력하고, 검출부(20)는 상기 도4의 (b)와 같은 신호(SUMMATION)를 인버터(IN10)를 통해 입력받아 도4의 (c)와 같은 저전위신호(N1)로 출력한다.
여기서, 상기 검출부(20)는 높은 전원전압일때 발생하는 에이티디신호(ATD)를 검출하면 저전위를 출력하고 낮은 전원전압일 때 발생하는 에이티디신호(ATD)를 검출하면 고전위를 출력하도록 미리 셋팅된다.
이에따라, 전원전압선택부(21)의 전송게이트(G1)는 비반전단자(+)에 상기 검출부(20)의 저전위신호을 인가받고 반전단자(-)에는 상기 검출부(20)의 저전위신호를 인버터(IN12)를 통해 고전위로 인가받아 이에 따라 오프된다.
따라서, 워드라인 제이신호발생부(22)의 노아게이트(NOR1)는 일측에 상기 전원전압선택부(21)로부터 도4의 (d)와 같은 저전위신호(N4)를 인가받고 타측에인버터(IN10),(IN11)를 통해 도4의 (b)와 같은 신호(SUMMATION)를 인가받아 이를 노아 연산하여 도4의 (e)와 같은 신호(N5)를 출력한다.
이후, 워드라인 제어신호발생부(22)의 인버터(IN13)는 상기 도4의 (e)와 같은 신호(N5)를 반전하여 도4의 (f)와 같은 워드라인 제어신호(W/L CONTROL)를 출력한다.
반대로, 낮은 전원전압일 경우에 에이티디신호가산부(10)는 도4의 (g)와 같이 폭이 넓은 에이티디신호(ATD)를 입력받아 이를 가산하여 도4의 (h)와 같은 신호(SUMMATION)로 출력하고, 검출부(20)는 상기 도4의 (h)와 같은 신호(SUMMATION)를 인버터(IN10)를 통해 입력받아 도4의 (i)와 같이 고전위신호(N1)를 출력한다.
이에따라, 전원전압선택부(21)의 전송게이트(G1)는 비반전단자(+)에 상기 검출부(20)의 고전위신호(N1)를 인가받고 반전단자(-)에는 상기 검출부(20)의 고전위신호(N1)를 인버터(IN12)를 통해 저전위신호로 인가받아 이에 따라 턴온된다.
이때, 전원전압선택부(21)의 인버터(IN14)는 상기 에이티디가산부(10)의 출력신호를 인버터(IN10),(IN11)를 통해 도4의 (h)와 같은 신호(SUMMATION)로 입력받아 이를 반전하여 도4의 (j)와 같은 신호(N2)를 출력하고, 또한 지연부(23)는 상기 에이티디가산부(10)의 출력신호(SUMMATION)를 인버터(IN10),(IN11)를 통해 도4의 (j)와 같은 신호(N2)로 입력받아 이를 소정시간 지연하여 도4의 (k)와 같은 신호(N3)로 출력한다.
이후, 전원전압선택부(21)의 낸드게이트(NAND1)는 일측에 상기 도4의 (j)와 같은신호(N2)를 인가받고 타측에 도4의 (k)와 같은 신호(N3)를 인가받아 이를 낸드 연산하여 도4의 (l)과 같은 신호(N4)를 출력한다.
이때, 상기 전원전압선택부(21)의 전송게이트(G1)는 검출부(20)의 검출신호에 의해 턴온되므로 상기 전원전압선택부(21)의 낸드게이트(NAND1)로부터 출력되는 도4의 (l)과 같은 신호(N4)를 워드라인제어신호발생부(22)로 전송한다.
이에따라, 상기 워드라인 제어신호발생부(22)의 노아게이트(NOR1)는 일측에 상기 도4의 (l)과 같은 신호(N4)를 인가받고 타측에 상기 에이티디가산부(10)의 출력신호(SUMMATION)를 인버터(IN10),(IN11)를 통해 도4의 (h)와 같은 신호(SUMMATION)로 인가받아 이를 노아 연산하여 도4의 (m)과 같은 신호(N5)로 출력한다.
이후, 상기 워드라인 제어신호발생부(22)의 인버터(IN13)는 상기 도4의 (m)과 같은 신호(N5)를 입력받아 이를 반전하여 도4의 (n)과 같이 폭이 좁아진 워드라인 제어신호(W/L CONTROL)로 출력한다.
이상에서 상세히 설명한 바와같이 본 발명은 전원전압의 변화에 따른 워드라인 제어신호의 변화를 줄임과 아울러 낮은 전원전압에서 라이트시 느려진 속도를 높은 전원전압과 같게 보상할 수 있는 효과가 있다.

Claims (3)

  1. 에이티디신호를 입력받아 이를 가산하는 에이티디가산부와; 상기 에이티디가산부의 출력신호를 반전하여 입력받아 그에 따른 전원전압의 레벨을 검출하는 검출부와; 상기 에이티디가산부의 출력신호를 입력받아 반전 및 지연시켜 이를 서로 소정 연산하고, 그 연산신호를 상기 검출부의 검출신호에 의해 출력하는 전원전압선택부와; 상기 에이티디가산부의 출력신호를 소정 지연하여 입력받아 이를 상기 전원전압선택부의 선택신호와 소정 연산하여 그에 따른 워드라인제어신호를 발생하는 워드라인제어신호발생부로 구성한 것을 특징으로 하는 워드라인 구동제어장치.
  2. 제1항에 있어서, 전원전압선택부는 상기 에이티디가산부의 출력신호를 제1,제2 인버터를 통해 입력받아 반전하는 인버터와; 상기 에이티디가산부의 출력신호를 제1,제2 인버터를 통해 입력받아 소정시간 지연하는 지연부와; 상기 인버터의 출력신호와 상기 지연부의 지연신호를 입력받아 낸드 연산하는 낸드게이트와; 전원전압검출부의 검출신호를 비반전단자에 인가받고, 상기 인버터를 통해 검출신호를 반전단자에 인가받아 그에 따라 상기 낸드게이트의 출력신호를 전송하는 전송게이트로 구성한 것을 특징으로 하는 워드라인 구동제어장치.
  3. 제1항에 있어서, 워드라인제어신호발생부는 에이티디가산부의 출력신호 및 상기 전원전압선택부의 선택신호를 입력받아 노아 연산하는 노아게이트와; 상기 노아게이트의 출력신호를 반전하는 인버터와; 게이트에 전원전압을 인가받고, 소스가 접지되며,상기 전원전압선택부의 선택신호를 드레인에 인가받는 스몰엔모스트랜지스터로 구성한 것을 특징으로 하는 워드라인 구동제어장치.
KR1019970058666A 1997-11-07 1997-11-07 워드라인구동제어장치 KR100300024B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970058666A KR100300024B1 (ko) 1997-11-07 1997-11-07 워드라인구동제어장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970058666A KR100300024B1 (ko) 1997-11-07 1997-11-07 워드라인구동제어장치

Publications (2)

Publication Number Publication Date
KR19990038803A KR19990038803A (ko) 1999-06-05
KR100300024B1 true KR100300024B1 (ko) 2001-09-03

Family

ID=37528844

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970058666A KR100300024B1 (ko) 1997-11-07 1997-11-07 워드라인구동제어장치

Country Status (1)

Country Link
KR (1) KR100300024B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910006974A (ko) * 1989-09-22 1991-04-30 김광호 다출력 메모리 소자의 독출 제어회로
KR950015380A (ko) * 1993-11-09 1995-06-16 김광호 반도체 메모리장치의 워드라인구동회로

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910006974A (ko) * 1989-09-22 1991-04-30 김광호 다출력 메모리 소자의 독출 제어회로
KR950015380A (ko) * 1993-11-09 1995-06-16 김광호 반도체 메모리장치의 워드라인구동회로

Also Published As

Publication number Publication date
KR19990038803A (ko) 1999-06-05

Similar Documents

Publication Publication Date Title
JPH0896569A (ja) 再書き込み可能なメモリに対する内部タイミング法およびその回路
KR970051213A (ko) 메모리의 컬럼스위치 인에이블신호 발생회로
KR100300024B1 (ko) 워드라인구동제어장치
KR19980056179A (ko) 반도체 메모리소자의 감지증폭기 인에이블신호 발생회로
KR970051214A (ko) 메모리의 어드레스 천이 검출회로
KR970051444A (ko) 반도체 메모리 장치의 리던던시 회로
KR20080052807A (ko) 반도체 메모리 장치의 데이터 증폭 회로
KR950009233B1 (ko) 라이트(write)시 전력소모 방지회로
KR980011454A (ko) 라이트 제어회로
KR100361656B1 (ko) 반도체 메모리 장치의 고전압 발생회로
KR100313495B1 (ko) 반도체메모리장치의동작모드결정회로
KR20030001868A (ko) 센스 앰프 전원제어회로
KR100271625B1 (ko) 어드레스 천이 합성회로
KR100202647B1 (ko) 메모리의 데이타 입력버퍼회로
KR970051215A (ko) 반도체 메모리 장치의 펄스발생 회로
KR100333684B1 (ko) 타이밍마진을확보할수있는신호발생장치
KR100498417B1 (ko) 반도체메모리장치의로우디코더
KR100356525B1 (ko) 펄스 발생 회로
KR100226255B1 (ko) 반도체 메모리소자의 워드라인 구동회로
KR20030002079A (ko) 반도체 메모리 장치의 동작방식에 따라 펄스의 폭을변화시킬 수 있는 제어회로 및 이를 포함하는내부전원전압발생회로
KR0168774B1 (ko) 이퀄라이징 펄스 제너레이터
KR19990053736A (ko) 신호 천이 검출장치
KR970017637A (ko) 반도체 메모리장치의 센스앰프 제어회로
KR100512368B1 (ko) 로우 어드레스 래치 회로
KR100245082B1 (ko) 반도체 메모리 소자의 컬럼 디코더 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090526

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee