KR970051213A - 메모리의 컬럼스위치 인에이블신호 발생회로 - Google Patents

메모리의 컬럼스위치 인에이블신호 발생회로 Download PDF

Info

Publication number
KR970051213A
KR970051213A KR1019950053432A KR19950053432A KR970051213A KR 970051213 A KR970051213 A KR 970051213A KR 1019950053432 A KR1019950053432 A KR 1019950053432A KR 19950053432 A KR19950053432 A KR 19950053432A KR 970051213 A KR970051213 A KR 970051213A
Authority
KR
South Korea
Prior art keywords
signal
output
inverter
control means
control
Prior art date
Application number
KR1019950053432A
Other languages
English (en)
Other versions
KR0167299B1 (ko
Inventor
박춘성
양상준
이병주
Original Assignee
문정환
Lg 반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, Lg 반도체주식회사 filed Critical 문정환
Priority to KR1019950053432A priority Critical patent/KR0167299B1/ko
Priority to JP8336723A priority patent/JP2840733B2/ja
Priority to US08/769,990 priority patent/US5761136A/en
Publication of KR970051213A publication Critical patent/KR970051213A/ko
Application granted granted Critical
Publication of KR0167299B1 publication Critical patent/KR0167299B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명의 목적은 정상모드시에는 외부 제어신호인 컬럼 스타트신호에 의해 컬럼 스위치 인에이블신호를 발생하여 비정상적인 어드레스신호의 입력에 따른 오데이타의 출력을 방지하고, 정상모드가 아닌 경우에는 어드레스 천이 검출신호의 합산신호에 의해 그 합산신호의 펄스폭을 갖는 컬럼 스위칭 인에이블신호를 발생하여 데이터 입출력시 소비되는 전류를 감소시키는 메모리의 컬럼스위치 인에이블신호 발생회로에 관한 것으로, 이와같은 본 발명의 목적을 달성하기 위한 수단은 정상모드시 외부에서 인가되는 컬럼 스타트신호에 의해 컬럼 스위치 인에이블신호의 형태를 제어하기 위해 제1 제어신호를 출력하는 제1신호형태 제어수단과, 리프레시 모드시 외부에서 인가되는 어드레스 천이 검출신호의 합산신호에 의해 컬럼스위치 인에이블신호의 형태를 제어하기 위해 제2 제어신호를 출력하는 제2 신호형태 제어수단과, 상기 제1 신호형태 제어수단 또는 제2 신호형태 제어수단으로부터 각각 출력되는 제1 제어신호 또는 제2 제어신호에 의해 컬럼 스위치 인어이블신호를 발생하여 출력하는 신호 발생수단을 포함하여 구성한다.

Description

메모리의 컬럼스위치 인에이블신호 발생회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 본 발명에 의한 메모리의 컬럼 스위치 인에이블신호 발생회로도.

Claims (4)

  1. 정상모드시 외부에서 인가되는 컬럼 스타트신호에 의해 컬럼 스위치 인에이블신호의 형태를 제어하기 위해 제1 제어신호를 출력하는 제1 신호형태 제어수단과, 리프레시 모드시 외부에서 인가되는 어드레스 천이 검출신호의 합산신호에 의해 컬럼 스위치 인에이블신호의 형태를 제어하기 위해 제2 제어신호를 출력하는 제2 신호형태 제어수단과, 상기 제1 신호형태 제어수단 또는 제2 신호형태 제어수단으로부터 각각 출력되는 제1 제어신호 또는
    제2 제어신호에 의해 컬럼 스위치 인에이블신호를 발생하여 출력하는 신호 발생수단을 포함하여 구성되는 것을 특징으로 하는 메모리의 컬럼스위치 인에이블신호 발생회로.
  2. 제1항에 있어서, 상기 제1 신호형태 제어수단은 외부에서 각각 인가되는 컬럼 스타트신호와 전원전압을 낸드링하여 제1 낸드 게이트와, 제1 인버터를 거친 상기 제1 낸드 게이트로부터 출력된 신호와 외부에서 인가되는 리프레스모드 검출신호를 낸드링하는 제2 낸드 게이트와, 상기 제2 낸드 게이트로부터 출력된 신호를 인버팅하여 제1 제어신호를 출력하는 제2 인버터를 포함하여 구성되는 것을 특징으로 하는 메모리의 컬럼스위치 인에이블신호 발생회로.
  3. 제1항에 있어서, 상기 제2 신호형태 제어수단은 외부에서 각각 인가되는 리프레시모드 검출신호와 어드레스 천이 검출신호의 합산신호를 노아링하는 노아 게이트와, 상기 노아 게이트로부터 출력된 신호를 인버팅하여 출력하는 제1 인버터와, 상기 제1 인버터로부터 출력된 신호와 전원전압을 낸드링하는 제1 낸드 게이트와, 제2 인버터 및 제1 콘덴서를 순차 거친 상기 제1 낸드 게이트로부터 출력된 신호를 순차 인버팅하는 제3, 제4의 인버터와, 상기 제1 인버터로부터 출력된 신호와 제2 콘덴서를 순차 거친 상기 제4 인버터로부터 출력된 신호를 낸드링하는 제2 낸드 게이트와, 외부에서 인가되는 라이트 인에이블신호, 상기 제1 인버터로부터 출력된 신호와 제5 인버터 및 제3 콘덴서를 순차 거친 상기 제2 낸드게이트로부터 출력된 신호를 낸드링하여 제2 제어신호를 출력하는 제3 낸드 게이트를 포함하여 구성되는 것을 특징으로 하는 메모리의 컬럼스위치 인에이블신호 발생회로.
  4. 제1항에 있어서, 상기 신호 발생수단은 상기 제1 신호형태 제어수단에서의 제2 인버터로부터 출력된 제1 제어신호와 상기 제2 신호형태 제어수단에서의 제3 낸드 게이트로부터 출력된 제2 제어신호를 노아링하는 노아 게이트와, 상기 노아 게이트로부터 출력된 신호를 인버팅하여 컬럼스위치 인에이블신호를 출력하는 인버터를 포함하여 구성되는 것을 특징으로 하는 메모리의 컬럼스위치 인에이블신호 발생회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950053432A 1995-12-21 1995-12-21 메모리의 컬럼스위치 인에이블신호 발생회로 KR0167299B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950053432A KR0167299B1 (ko) 1995-12-21 1995-12-21 메모리의 컬럼스위치 인에이블신호 발생회로
JP8336723A JP2840733B2 (ja) 1995-12-21 1996-12-17 メモリのカラムスイッチングイネーブル信号発生回路
US08/769,990 US5761136A (en) 1995-12-21 1996-12-19 Circuit for generating a column switch enable signal of a memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950053432A KR0167299B1 (ko) 1995-12-21 1995-12-21 메모리의 컬럼스위치 인에이블신호 발생회로

Publications (2)

Publication Number Publication Date
KR970051213A true KR970051213A (ko) 1997-07-29
KR0167299B1 KR0167299B1 (ko) 1999-02-01

Family

ID=19442367

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950053432A KR0167299B1 (ko) 1995-12-21 1995-12-21 메모리의 컬럼스위치 인에이블신호 발생회로

Country Status (3)

Country Link
US (1) US5761136A (ko)
JP (1) JP2840733B2 (ko)
KR (1) KR0167299B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7417906B2 (en) 2006-09-29 2008-08-26 Nanya Technology Corp. Apparatus and related method for controlling switch module in memory by detecting operation voltage of memory

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1081789C (zh) * 1995-07-31 2002-03-27 西门子公司 在达到换接条件时产生换接信号的换接方法以及所属电路
KR100271653B1 (ko) * 1998-04-29 2000-12-01 김영환 입력버퍼회로
US6087858A (en) * 1998-06-24 2000-07-11 Cypress Semiconductor Corp. Self-timed sense amplifier evaluation scheme
US5978280A (en) * 1998-06-25 1999-11-02 Cypress Semiconductor Corp. Method, architecture and circuit for reducing and/or eliminating small signal voltage swing sensitivity
US5986970A (en) * 1998-06-29 1999-11-16 Cypress Semiconductor Corp. Method, architecture and circuit for writing to a memory
US6122203A (en) * 1998-06-29 2000-09-19 Cypress Semiconductor Corp. Method, architecture and circuit for writing to and reading from a memory during a single cycle
US5946255A (en) * 1998-07-31 1999-08-31 Cypress Semiconductor Corp. Wordline synchronized reference voltage generator
JP3778417B2 (ja) * 2000-02-29 2006-05-24 富士通株式会社 半導体記憶装置
JP3967559B2 (ja) * 2001-04-06 2007-08-29 富士通株式会社 制御回路及び半導体記憶装置
DE10244516B4 (de) * 2002-09-25 2006-11-16 Infineon Technologies Ag Integrierte Schaltung mit einer Eingangsschaltung
KR102030044B1 (ko) 2018-03-23 2019-10-08 주식회사 에이씨티 고주파 온열 치료장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0787037B2 (ja) * 1984-03-02 1995-09-20 沖電気工業株式会社 半導体メモリ回路のデータ書込方法
JP2567839B2 (ja) * 1986-02-04 1996-12-25 三菱電機株式会社 半導体記憶装置
US4858197A (en) * 1987-05-26 1989-08-15 Kabushiki Kaisha Toshiba Output buffer control circuit of memory device
JP2627475B2 (ja) * 1992-10-07 1997-07-09 三菱電機株式会社 半導体メモリ装置
US5349566A (en) * 1993-05-19 1994-09-20 Micron Semiconductor, Inc. Memory device with pulse circuit for timing data output, and method for outputting data
JP3098155B2 (ja) * 1994-01-28 2000-10-16 シャープ株式会社 不揮発性半導体記憶装置
US5457659A (en) * 1994-07-19 1995-10-10 Micron Technology, Inc. Programmable dynamic random access memory (DRAM)
US5559752A (en) * 1995-08-14 1996-09-24 Alliance Semiconductor Corporation Timing control circuit for synchronous static random access memory

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7417906B2 (en) 2006-09-29 2008-08-26 Nanya Technology Corp. Apparatus and related method for controlling switch module in memory by detecting operation voltage of memory

Also Published As

Publication number Publication date
JPH09219093A (ja) 1997-08-19
JP2840733B2 (ja) 1998-12-24
KR0167299B1 (ko) 1999-02-01
US5761136A (en) 1998-06-02

Similar Documents

Publication Publication Date Title
KR970051213A (ko) 메모리의 컬럼스위치 인에이블신호 발생회로
KR970051206A (ko) 저전력용 센스앰프회로
KR970002666A (ko) 노이즈를 차단하는 어드레스 버퍼
KR0167300B1 (ko) 메모리의 어드레스 천이 검출회로
KR100206123B1 (ko) 반도체 메모리장치
KR970051444A (ko) 반도체 메모리 장치의 리던던시 회로
KR960004566B1 (ko) 스태틱 램(sram)의 어드레스 입력회로
KR960032892A (ko) 메모리의 펄스 발생회로
KR100281105B1 (ko) 디램의 데이타 출력 회로
KR100197560B1 (ko) 반도체 메모리 장치의 펄스발생 회로
KR100555460B1 (ko) 승압회로 및 그 구동방법
KR980011454A (ko) 라이트 제어회로
KR100271625B1 (ko) 어드레스 천이 합성회로
KR960039622A (ko) 비중첩 신호 발생 회로
KR100367697B1 (ko) 동기식메모리소자의초기화신호발생회로
KR100204798B1 (ko) 모드 레지스터
KR970051259A (ko) 센스 증폭기의 워드 라인 제어 회로
KR960008135B1 (ko) 어드레스 입력 버퍼 회로
KR100243020B1 (ko) 출력버퍼회로
KR960001422Y1 (ko) 반도체 소자용 버퍼
KR0168774B1 (ko) 이퀄라이징 펄스 제너레이터
KR0144409B1 (ko) 칼럼 어드레스 스트로브 신호 래치 업 방지회로
KR100272526B1 (ko) 에이티디 펄스 발생장치
KR100230414B1 (ko) 승압전압 회로를 갖는 반도체 메모리 장치 및 그 승압 방법
KR970049299A (ko) 전원공급장치의 동작 제어회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110825

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20120824

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee