JP2567839B2 - 半導体記憶装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、低消費電力化が可能なリフレッシュ動作
を備えた半導体記憶装置に関するものである。

〔従来の技術〕

近年、コラムアドレス系をスタチック回路で構成し、
コラムアドレスの変化に追随してコラムアドレスデコー
ダを動作し、データの入出力を行うモード（以下スタチ
ックコラムモードと称する）を備えたダイナミックMOSR
AMが用いられている。この動作を第３図〜第６図に従っ
て説明する。

第３図はスタチックコラムモードを備えたダイナミッ
クRAMの従来例を示す構成図である。第３図において、
▲▼はロウアドレスラッチ信号、▲▼はコ
ラムアドレスラッチ信号、▲▼はリード／ライトコ
ントロール信号、Dinはデータ入力、Doutはデータ出
力、Addはアドレス入力を示す。また▲▼はコラム
アドレス系イネーブル信号を示し、これはロウアドレス
ラッチ信号が立ち下がった後、センス終了前後に“L"レ
ベルとなる。以下簡単のため、それぞれ単に▲
▼，▲▼，▲▼,Din,Dout,▲▼と示す。
また10はメモリセルアレイ、11はセンスアンプおよびI/
Oゲート、12はコラムデコーダ、13はコラムアドレスバ
ッファ、14はロウデコーダ、15はロウアドレスバッフ
ァ、16はアドレスカウンタ、17はリフレッシュ（REF）
クロック回路、18は▲▼クロック回路、19は▲
▼クロック回路、20はR/Wクロック回路、21はDinバ
ッファ、22はDoutバッファ、30Aは▲▼発生回路で
ある。第４図にリード（読み出し）サイクルにおける各
信号の動作タイミングを示す。

次に第３図の動作を第４図の動作タイミング図を参照
して説明する。

▲▼の立ち下がり時にロウアドレス（RA）がラ
ッチされた後、ワード線が立ち上がり、センス動作を行
う。Ｓはセンス動作に伴って発生する信号で、センス動
作が開始すると“L"レベルに下がる。これに従って▲
▼が“L"レベルになり、これ以後▲▼のレベル
のいかんによらず、コラムアドレス系（コラムデコーダ
12およびコラムアドレスバッファ13等）は外部アドレス
入力に追随して動作する。さらに▲▼が立ち下が
って“L"レベルになるとデータ出力系が動作し、Doutに
データ出力が現われる。なお、REFはリフレッシュ信号
を示す。

第５図は▲▼を発生する▲▼発生回路30Aを
示す図である。

第５図において、１はインバータ、２は反転入力端を
備えたアンドゲートである。

次に、▲▼ビフォア，▲▼リフレッシュ
モード時の動作を第６図に示す。第６図において、REF
は▲▼が▲▼より先に立ち下がる場合の▲
▼立ち下がり時に“H"すなわちリフレッシュモー
ドとなる内部信号である。そして“H"となったREFによ
り外部入力ではなく、内部に備えたリフレッシュカウン
タ出力のロウアドレス（RA）がラッチされ、このロウア
ドレス（RA）に対応するワード線が立ち上がり、対応す
るビットの情報がセンス（リフレッシュ）される。

この場合、コラムアドレス系は一切動作する必要がな
いが、センス動作に伴って▲▼が立ち下がることに
より、これ以後、コラムアドレス系は動作可能となり、
▲▼が立ち下がり直後、およびそれ以後外部アドレ
スが変化する度毎にコラムアドレス系が動作する。

〔発明が解決しようとする問題点〕

上記のような従来のスタチックコラムモードを備えた
半導体記憶装置では、リフレッシュモード時に▲▼
の立ち下がり直後およびそれ以後に外部アドレスが変化
すると、コラムアドレス系が不必要な動作を行い消費電
力が増大するという問題点があった。

この発明は、かかる問題点を解決するためになされた
もので、▲▼ビフォア，▲▼リフレッシュ
時にコラムアドレス系の不必要な動作を行わず、低消費
電力の半導体記憶装置を得ることを目的とする。

〔問題点を解決するための手段〕

この発明に係る半導体記憶装置は、コラムアドレスラ
ッチ信号がイネーブル状態とされることを含む所定状態
にコラムアドレスラッチ信号が含まれる外部制御信号が
されるのに応じてリフレッシュモードを指示するリフレ
ッシュモード指示信号と、外部制御信号が所定状態にさ
れるのに応じてセンス動作を示すセンス動作指示信号と
に応答し、リフレッシュモード指示信号がリフレッシュ
モードを指示するときおよびセンス動作指示信号が非セ
ンス動作を示すときにコラムアドレス系の回路の動作を
禁止状態にするためのコラムアドレス系イネーブル信号
を発生するコラムアドレス系イネーブル信号発生回路を
備えるものである。

〔作用〕

この発明においては、リフレッシュモード時および非
センス動作時はコラムアドレス系の回路の動作が禁止状
態とされ、リフレッシュモード時だけでなく外部制御信
号が所定状態とされてからリフレッシュモードに設定さ
れるまでの間の消費電力も低減される。

〔実施例〕

第１図はこの発明の半導体記憶装置における▲▼
発生回路30の一実施例を示す図である。第１図におい
て、第５図と同一符号は同一部分を示し、３はナンドゲ
ートである。

この▲▼発生回路30において、第５図に示した▲
▼発生回路30Aと異なっているのは、REFにより▲
▼が“H"レベルのまま（すなわち、コラムアドレス系
の動作が禁止されている）状態になることである。した
がって、この▲▼発生回路30を有するこの発明の半
導体記憶装置では、第２図に示すように▲▼ビフ
ォア，▲▼リフレッシュモード時に▲▼が
“H"レベルを保ち、コラムアドレス系が動作禁止状態と
なり、このサイクル中においてコラムアドレス系が外部
アドレス信号に追随して動作することがない。

なお、上記実施例では、▲▼ビフォア，▲
▼リフレッシュモードを例にとって説明したが、これ
は外部からのREF入力等によるリフレッシュモードの場
合についても同様に行うことができる。

また上記実施例では、スタチックコラムモードを例に
とって示したが、これはページモード，ニブルモード等
で、スタチック動作を含む場合についても同様に行うこ
とができる。

〔発明の効果〕

この発明は以上説明したとおり、リフレッシュモード
時および非センス動作時にコラムアドレス系の回路の動
作を禁止状態とするコラムアドレス系イネーブル信号発
生回路を備えるので、コラムアドレス系が不必要に動作
することなく、半導体記憶装置の消費電力を低下するこ
とができるという効果がある。

【図面の簡単な説明】

第１図はこの発明の半導体記憶装置における▲▼発
生回路の一実施例を示す図、第２図はこの発明の半導体
記憶装置における動作タイミング図、第３図は従来のス
タチックコラムモードを備えたダイナミックRAMの構成
図、第４図は従来のダイナミックRAMにおける動作タイ
ミング図、第５図は従来の▲▼発生回路を示す図、
第６図は同じく従来のダイナミックRAMにおける動作タ
イミング図である。 図において、１はインバータ、２はアンドゲート、３は
ナンドゲード、30は▲▼発生回路である。 なお、各図中の同一符号は同一または相当部分を示す。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 平山 和俊 伊丹市瑞原４丁目１番地 三菱電機株式 会社北伊丹製作所内 (56)参考文献 特開 昭59−167898（ＪＰ，Ａ)

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】コラムアドレスラッチ信号がイネーブル状
   態とされることを含む所定状態に前記コラムアドレスラ
   ッチ信号が含まれる外部制御信号がされるのに応じてリ
   フレッシュモードを指示するリフレッシュモード指示信
   号と、前記外部制御信号が前記所定状態にされるのに応
   じてセンス動作を示すセンス動作指示信号とに応答し、
   前記リフレッシュモード指示信号がリフレッシュモード
   を指示するときおよび前記センス動作指示信号が非セン
   ス動作を示すときにコラムアドレス系の回路の動作を禁
   止状態にするためのコラムアドレス系イネーブル信号を
   発生するコラムアドレス系イネーブル信号発生回路を備
   える半導体記憶装置。
2. 【請求項２】前記外部制御信号はロウアドレスラッチ信
   号を含み、 前記所定状態は前記コラムアドレスラッチ信号がイネー
   ブル状態となった後に前記ロウアドレスラッチ信号がイ
   ネーブル状態となる状態である特許請求の範囲第１項記
   載の半導体記憶装置
3. 【請求項３】前記コラムアドレス系の回路は、コラムア
   ドレスバッファおよびコラムデコーダを有する特許請求
   の範囲第１項または第２項記載の半導体記憶装置。