FR2488006A1 - Circuit de report perfectionne pour un additionneur binaire - Google Patents
Circuit de report perfectionne pour un additionneur binaire Download PDFInfo
- Publication number
- FR2488006A1 FR2488006A1 FR8114859A FR8114859A FR2488006A1 FR 2488006 A1 FR2488006 A1 FR 2488006A1 FR 8114859 A FR8114859 A FR 8114859A FR 8114859 A FR8114859 A FR 8114859A FR 2488006 A1 FR2488006 A1 FR 2488006A1
- Authority
- FR
- France
- Prior art keywords
- terminal
- logic
- signal
- stage
- representative
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/50—Adding; Subtracting
- G06F7/501—Half or full adders, i.e. basic adder cells for one denomination
- G06F7/503—Half or full adders, i.e. basic adder cells for one denomination using carry switching, i.e. the incoming carry being connected directly, or only via an inverter, to the carry output under control of a carry propagate signal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/38—Indexing scheme relating to groups G06F7/38 - G06F7/575
- G06F2207/3804—Details
- G06F2207/386—Special constructional features
- G06F2207/3872—Precharge of output to prevent leakage
Abstract
L'INVENTION CONCERNE LES ADDITIONNEURS BINAIRES DE TYPE PARALLELE. UN CIRCUIT DE REPORT SIMULTANE DU TYPE EN CHAINE, COMPRENANT PLUSIEURS ETAGES BRANCHES EN CASCADE, COMPORTE UN RESEAU DE REGENERATION Q10-Q13 DANS CHAQUE ETAGE, POUR RETABLIR LE NIVEAU LOGIQUE D'UN SIGNAL DE REPORT QUI EST TRANSMIS PAR L'ETAGE. DANS UN MODE DE REALISATION, LE CIRCUIT DE REGENERATION COMPREND UN TRANSISTOR MOS Q12 DONT LE CANAL EST BRANCHE ENTRE L'ENTREE DE L'ETAGE ET LA MASSE ET DONT LA GRILLE EST ATTAQUEE PAR UNE PORTE NON-OU Q10, Q11 DONT UNE ENTREE RECOIT UN SIGNAL D'HORLOGERIE DE PRECHARGE ET DONT L'AUTRE ENTREE EST CONNECTEE A L'ENTREE DE L'ETAGE. APPLICATION AUX ADDITIONNEURS BINAIRES RAPIDES.
Description
La présente invention concerne les circuits de report et elle s'applique,
par exemple, aux circuits de génération de report simultané, du type en chaîne, qu'on utilise pour transmettre des signaux de report dans des additionneurs binaires de type parallèle. On connaît bien les avantages de rapidité de transmission du report, de simplicité de la topologie des circuits, et de la densité élevée d'implantation dans un circuit intégré qu'offrent les circuits de génération de report simultané du type en chaîne qui comportent plusieurs étages branchés en cascade, chacun d'eux utilisant une porte de transmission pour commander la transmission d'un signal de report dans l'étage. De façon caractéristique, chaque étage d'un circuit de report du type en chaîne comporte une borne d'entrée destinée à recevoir un signal de report d'entrée, une borne de sortie destinée.à fournir un signal de report de sortie, une porte de transmission dont le chemin de conduction est branché en série entre les bornes d'entrée et de sortie, un transistor de charge attaqué par un signal d'horloge dont le canal de conduction est connecté entre la borne de sortie et une borne d'alimentation VDD, et un réseau logique de report de sortie qui est connecté à la
borne de sortie et qui réagit à des signaux de premier.
opérande et de second opérande en produisant un signal de
report de sortie approprié.
Du fait que chaque étage du circuit de report introduit une résistance série et une capacité parallèle dans le chemin de transmission du report, le retard de transmission d'un signal de report dans un circuit de report comportant plusieurs étages augmente rapidement avec le nombre de ces étages. En outre, du fait que la transmission du report dans un circuit de report dynamique ne se produit que pendant un intervalle actif fixe, un signal deieport qui a été transmis dans une longue section de circuit de report peut 8tre retardé à un point tel que son amplitude n'atteigne pas son niveau logique final avant la fin de l'intervalle actif, ce qui fait que ce signal apparaît atténué. Par conséquent, un retard de transmission de signal excessivement long dans
2 - 2488006
un circuit de report dynamique fait apparaître le problème de l'atténuation du signal de report, ce qui impose des limitations sur l'intervalle actif minimal de tels circuits et sur le nombre maximal d'étages qui peuvent être incorporés dans de tels circuits. Une solution antérieure au problème de l'atténuation du signal de report dans des circuits de report du type en chaîne consiste à diviser un circuit de report long en sectionscourteset à interposer un amplificateur séparateur entre ces sections pour rétablir le niveau logique nominal du signal de report après chaque section. Cependant, cette solution n'est pas satisfaisante dans la mesure o chaque amplificateur séparateur non inverseur ajoute approximativement deux retards de porte au temps de transmission du signal de report dans le circuit de report, et les amplificateurs séparateurs deviennent eux-mêmes une source importante de retard de transmission des signaux de report. En outre, l'adjonction d'amplificateuw séparateum dans un circuit de report augmente l'aire nécessaire à l'implantation de ce circuit lorsqu'il est utilisé dans un circuit intégré et, par conséquent, augmente le coût de fabrication d'un tel circuit intégré. On voit donc clairement qu'il est nécessaire d'apporter au problème de l'atténuation des signaux de report dans les circuits générateurs de report simultané du type en chaine une solution qui supprime les invénients indiqués ci-dessus en permettant d'obtenir un retard de transmission du signal de report plus court et une implantation occupant une aire plus faible, dans le cas de l'utilisation dans un circuit intégrée Conformément à l'inventiez;s un circuit de report comprend plusieurs étages, chacun d'eux comprenant une borne d'entrée, une borne de sortie, la borne de sortie de chaque étage, à l'exception du dernier, étant branchée à la borne d'entrée d'un étage suivant, et un circuit de porte de transmission ayant un chemin de conduction branché entre les bornes d'entrée et de sortie et une borne de commande, le circuit de porte de transmission réagissant à un signal de commande présent sur la borne de commande en établissant une résistance relativement faible entre les extrémités de son chemin de conduction. Le circuit de report comporte en outre, dans au moins unétage, un élément de régénération qui réagit à un signal de report présent sur la borne d'entrée en positionnant de façon définie la borne d'entrée à un premier niveau prédéterminé Chaque étage peut comporter des moyens de charge branchés à la borne de sortie et réagissant à un premier signal en positionnant de façon définie la borne de sortie à un second niveau prédéterminé représentatif d'un premier état logiques des premiers moyens logiques branchés à la borne de sortie et réagissant à des second et troisième signaux en produisant sur la borne de sortie un niveau représentatif d'un second état logique lorsque les second et troisième signaux sont tous deux à des niveaux représentatif du premier état logique, et des seconds moyens logiques branchés à la borne de commande du circuit de porte de transmission et réagissant aux second et troisième signaux en produisant le signal de commande représentatif du premier état logique lorsque les second et troisième signaux sont respectivement à des niveaux qui sont représentatifs d'états logiques opposés, et l'élément de régénération, ou chacun d'eux, peut comprendre des troisièmes moyens logiques réagissant au premier signal et au niveau présent sur la borne d'entrée en produisant un niveau représentatif du premier état logique lorsque le niveau du premier signal et le niveau sur la borne d'entrée sont tous deux représentatif du second état logique, et un élément de commutation réagissant au niveau représentatif du premier état logique produit par les troisièmes moyens logiques en reliant la borne d'entrée à une première borne d'alimentation, la première borne d'alimentation étant destinée à recevoir un potentiel de polarisation au premier niveau prédéterminé représentatif du second état logique. Les premiers moyens logiques peuvent comprendre des moyens destinés à établir une fonction NON-ET sur la borne de sortie, les seconds moyens logiques peuvent
comprendre des moyens destinés à établir une fonction OU-
EXCLUSIF sur la borne de commande du circuit de porte de transmission, et les troisièmes moyens logiques peuvent comprendre des moyens destinés à établir une fonction NON-OU au niveau de l'élément de commutation. Chaque étage peut comporter une seconde borne d'alimentation destinée à recevoir un second potentiel de polarisation au second niveau prédéterminés les moyens de charge peuvent comprendre un premier transistor à effet de champ d'un premier type de conductivité ayant un canal de conduction branché entre la seconde borne d'alimentation et la borne de sortie, et une électrode de grille destinée à recevoir le premier signal, et le circuit de porte de transmission peut comprendre un second transistor à effet de champ du premier type de conductivité ayant un canal de conduction branché entre les bornes d'entrée et de sortie, et une électrode de grille
branchée aux moyens destinés à établir la fonction OU-
EXCLUSIP* et l'élément de commutation, ou chacun d'eux, peut comporter un troisième transistor à effet de champ du premier type de conductivité ayant un canal de conduction branché entre la borne d'entrée et la première borne d'alimentation, et une électrode de grille branchée aux
moyens destinés à établir la fonction NON-OU.
L'invention sera mieux comprise à la lecture de
la lecture de la description qui va suivre d'un mode de
réalisation et en se référant aux dessins annexés sur lesquels: La figure 1 est un schéma représentant une section d'un additionneur binaire parallèle connu, de type caractéristique, comprenant un étage d'un circuit de génération de report simultané du type en chaîne; La figure 2 est un schéma synoptique représentant un circuit de report connu du type en chaîne qui utilise des amplificateurs séparateurs pour rétablir les niveaux logiques des signaux de report; et La figure 3 est un schézareprésentant une section d'un additionneur binaire parallèle comprenant un étage d'un circuit de génération de report simultané du type en
chatne correspondant à l'invention.
On va maintenant considérer la figure t qui montre qu'une section d'un circuit additionneur binaire parallèle 1000 réalisé avec des transistors métal-oxyde-semiconducteur (Mos) contient deux portes NON-OU EXCLUSIF 1001 et 1002 et un étage 1003 d'un circuit de génération de report simultané du type en chaîne. L'étage de circuit de report 1003 comprend une borne d'entrée 1004 destinée à recevoir un bit de report d'entrée inversé Ce, et une borne de sortie 1005 destinée à fournir un bit de report de sortie inversé Us' une porte de transmission consistant en un transistor QI dont le canal de conduction est connecté en série entre les bornes d'entrée et de sortie, un transistor de charge Q2, attaqué par un signal d'horloge, dont le canal de conduction est connecté entre une borne d'alimentation VDD et la borne de sortie, et un réseau logique de report de sortie comprenant deux transistors Q3 et Q4 dont les canaux sont connectés en série entre la borne de sortie et une borne de masse* Le circuit de report est placé périodiquement à l'état actif et à l'état inactif par un signal d'horloge de précharge 0 appliqué sur la grille du transistor de charge Q2. Pendant l'intervalle au cours duquel le signal est à un niveau logique "1", le circuit de report est inactif et le transistor Q2 est dans son état conducteur, ce qui porte la borne de sortie 1005 à un potentiel pratiquement égal à celui de la borne VDD. Pendant les intervalles au cours desquels le signal " est à un niveau logique "0", le circuit de report est actif et le transistor Q2 est dans son état bloqué, pour isoler la borne de sortie
de la borne d'alimentation VDD.
Pendant que le circuit de report est actif, la section d'additionneur reçoit les bits de premier opérande et de second opérande, désignés respectivement par Ai et A2, qui ont le m8me poids. Les bits Ai et A2 sont appliqués aux grilles des transistors Q3 et Q4 du réseau logique de report de sortie. Lorsque Al et A2 sont tous deux à un niveau logique."1", les deux transistors Q3 et Q4 s.ont placés dans leurs états de conduction et la borne de sortie est maintenue au potentiel de la masse, qui est un niveau logique "0". Ainsi, le réseau logique de report de sortie réalise la fonction logique NON-ET portant sur les bits Al et A2. Les bits Ai et A2 sont également appliqués à la première porte NON-OU- EXCLUSIF 1001 qui calcule et fournit sur son noeud de sortie 1007 un bit de somme partielle. Le bit de somme partielle est ensuite appliqué à la seconde porte NON-OU EXCLUSIF 1002, en compagnie du bit Ee complémenté par un inverseur 1oo6, et le second demi-additionneur calcule le bit de somme S. Le bit de somme partielle présent sur le noeud 1007 est complémenté par un autre inverseur 1008 et il est appliqué à la grille du transistor de porte de transmission Qi. Lorsque le bit de somme partielle est à un niveau logique "o", le transistor Qi est placé dans son état de conduction pour que le bit C présent sur la borne d'entrée de l'étage puisse passer vers la borne de sortie de l'étage. Par conséquent, un bit C peut passer de la borne d'entrée à la borne de sortie lorsque les bits AI et A2 sont respectivement dans des états logiques opposés, dans les conditions dans lesquelles la combinaison de la première porte NON-OU- EXCLUSIF 1001 et de l'inverseur 1008 applique un niveau logique "1"
sur la grille de Q1-
Un signal de report qui se propage dans un étage du circuit de report rencontre une résistance série constituée principalement par la résistance à l'état conducteur du transistor Qi, et une capacité parallèle à la masse, constituée principalement par la capacité grille- canal du transistor QI, la capacité d'entrée de l'inverseur 1006 et les capacités parasites associées à la source et au drain de Qi, à la source de Q2 et au drain de Q3. La combinaison de la résistance série et de la capacité parallèle de chaque étage fait que le retard de transmission que manifeste le bit de report inversé dans le circuit de report augmente rapidement avec le nombre d'étages du circuit de report. Du fait que la transmission du report ne peut avoir lieu que pendant un intervalle fixe au cours duquel le circuit de report est actif, le temps nécessaire pour qu'un bit de report inversé se propage dans un grande nombre d'étages du circuit de report peut dépasser la durée de l'intervalle fixe, et le bit de report inversé qui s'est propagé dans ces étages peut être incapable d'atteindre son niveau logique nominal avant la fin de la durée fixe. Ceci entraIne une atténuation effective du bit de report inversé, au fur et à mesure qu'il se propage, et pour des circuits de report longs, le niveau logique du signal de report correspondant au bit de report inversé peut être dégradé à un point tel qu'il ne peut pas être détecté correctement par la section d'additionneur qui reçoit le bit de report inversé. Par conséquent, le retard de transmission du signal de report impose une limitation gênante sur l'intervalle actif minimal et sur le nombre
maximal d'étages dans un circuit de report.
On va maintenant considérer la figure 2 qui représente un schéma synoptique illustrant une solution antérieure au problème de l'atténuation du signal de report
dans des circuits de report du type en chaîne. Les sous-
ensembles 2001 à 2005 représentent N étages d'un circuit de report, chaque étage ayant la configuration de l'étage de circuit de report 1003, représentée sur la figure 1. Le circuit de report est divisé en sections à trois étages et un amplificateur séparateur non inverseur est intercalé après chaque section pqur rétablir le signal de report à son niveau logique n:Cminal et éviter ainsi les problèmes d'atténuation du signal de report. L'amplificateur séparateur consiste de façon caractéristique en deux inverseurs branchés en cascade et il introduit donc un retard de transmission qui équivaut à celui de deux portes logiques. On obtient un retard minimal dans l'ensemble du circuit de report en choisissant le nombre d'étages dans chaque section de façon que le retard dans la section soit approximativement égal au retard d'un amplificateur séparateur. Par conséquent, les amplificateurs séparateurs d'un circuit optimisé participent approximativement pour
la moitié au retard d'un tel circuit de report.
3.5 En outre, les amplificateurs séparateurs augmentent également l'aire nécessaire à l'implantation du circuit de report dans un circuit intégré. Cette augmentation résulte non seulement des aires occupées par les éléments de circuit supplémentaires des amplificateurs séparateurs euxmêmes, mais également de la perte de la simplicité d'implantation
que procure un circuit de report ayant des étages identiques.
On va maintenant considérer la figure 3 qui représente un schéma d'une section 3000 d'un additionneur parallèle comprenant un étage 3001 d'un circuit de report perfectionné. Les références semblables des figures I et 3 désignent des composants correspondants. La section d'additionneur est réaliséeen technologie MOS à canal n, avec des transistors de charge fonctionnant en mode d'appauvrissement. Les portes NON-OU-EXCLUSIF 1001 et 1002
ont une configuration connue, de même que l'inverseur 1008.
Le perfectionnement du circuit de report consiste dans l'ajout à chaque étage d'un réseau de régénération comprenant des transistors Q10, Qll, Q12 et Q13, pour rétablir le niveau logique "O" d'un bit Ce à sa valeur nominale qui e dans ce cas est pratiquement le potentiel de la masse. Du fait que la borne d'entrée de chaque étage est préchargée pratiquement au potentiel nominal de VDD par le transistor de charge de l'étage immédiatement précédent, avant le passage du circuit de report à l'état actif, le niveau logique "1" d'un signal e ne nécessite pas de régénération. Le réseau e de régénération comprend une porte NON-OU formée par les transistors Q10, Qll et Q13, qui reçoit les signaux 0 et C et qui applique au noeud A et à la grille de Q12 un signal e correspondant à la fonction logique NON-OU de ses signaux d'entrée. La porte NON-OU a également pour fonction d'appliquer le bit Ce complémenté à la seconde porte NON-OU-EXCLUSIF 1002. Lorsque le circuit de report est inactif alors que 0 est à un niveau logique "1", le transistor QIl est amené dans son état conducteur, ce qui place le noeud A à la masse et fait passer le transistor Q12 dans son état bloqué. Lorsque le circuit de report est dans son état actif, avec 0 à un niveau logique "0" et Ce à un niveau logique "1", Qll est amené à son état bloqué mais Q10 est amené à son état conducteur. Dans ces conditions, le noeud A demeure pratiquement au potentiel de la masse et Q12 demeure dans son état bloqué. Cependant, si pendant que le circuit de report est actifCe passe à un niveau suffisamment bas pour réduire la conductance de Q10 et permettre à Q13 de faire monter le noeud A à un niveau suffisamment élevé pour que Q12 passe dans son état conducteur, la borne d'entrée 1004 est amenée par Q12 à un potentiel pratiquement égal à celui de la masse, ce qui représente ltextrémum inférieur du niveau logique "O". Ainsi, si le niveau de signal sur la borne d'entrée tombe au dessous du niveau de seuil de commutation pour l'état logique "O" de la porte NON-OU, le réseau de régénération rétablit pratiquement le niveau de signal au potentiel de la masse. Le seuil de commutation pour l'état logique "0" de la porte NON-OU est déterminé par le rapport de transconductance ( ô) des transistors Q13 et Q10 qu'on peut régler pour obtenir un niveau de
seuil désiré pour un état logique "O".
Le réseau de régénération assure le rétablissement du signal de report dans un étagesans interposition de
portes logiques dans le chemin de transmission du report.
Le seul retard supplémentaire qui est introduit résulte de la capacité accrue que la connexion du réseau de régénération fait apparaître sur la borne d'entrée. Par conséquent, le circuit de report est capable de transmettre le report plus rapidement qu'un circuit qui utilise des amplificateurs séparateurs pour rétablir le signal de
report.
Le mode de réalisation préféré de l'invention comprend un réseau de régénération dans chaque étage du circuit de report de façon à bénéficier des avantages de simplicité d'implantation qu'on peut obtenir avec un circuit de report ayant des étages identiques. Cependant, dans de nombreux cas, il n'est pas nécessaire de régénérer le signal de report dans tous les étages pour éviter les problèmes d'atténuation du signal de report et il peut quelquefois être souhaitable, du point de vue de la réduction du nombre d'éléments dans le circuit de report, de n'introduire le réseau de régénération que dans le nombre d'étages nécessaire pour maintenir l'atténuation au dessous d'un niveau spécifié. L'aire supplémentaire qui est nécessaire pour loger un réseau de régénération dans tous les étages est habituellement plus que compensée par les économies d'aire au niveau de l'implantation qui résultent de l'utilisation d'un circuit de report ayant des étages identiques. Dans certains casé il peut être souhaitable d'avoir plus d'une porte de transmission dans chaque étage du circuit de report, le chemin de conduction de chaque porte de transmission étant connecté en série entre
les bornes d'entrée et de sortie du circuit de report.
Bien que dans le mode de réalisation de l'invention qu'on vient de décrire, le signal de report qui est transmis par le circuit de report soit un bit de report inversé (E)s le spécialiste de la conception ds circuits logiques notera évidemment que l'invention est également applicable, avec des modifications appropriées, à un circuit de report dans lequel le signal de report transmis est un bit de report non inversé. Dans ce dernier cas, le réseau de régénération est modifié de façon à rétablir pratiquement au potentiel
de VDD un niveau logique "1" dégradé.
Il va de soi que de nombreuses autres modifications peuvent être apportées au dispositif décrit et représenté, sans sortir du cadre de l'invention. Par exemple, on peut également réaliser les circuits avec d'autres technologies de transistor à effet de champ, comme la technologie métal-oxyde-semiconducteur à canal p (PMOS) ou la technologie métal-oxyde-semiconducteur complémentaire
(CMOS).
Claims (4)
1. Circuit de report comprenant plusieurs étages, chacun d'eux comportant une borne d'entrée, une borne de sortie, avec la borne de sortie de chaque étage, à l'exception du dernier, branchée à la borne d'entrée d'un étage suivant, et un circuit de porte de transmission ayant un chemin de conduction branché entre les bornes d'entrée et de sortie, et une borne de commande, le circuit de porte de transmission réagissant à un signal de commande présent sur la borne de commande en établissant une résistance relativement faible entre les extrémités de son chemin de conduction, caractérisé en ce qu'il comprend, dans au moins un étage, un élément de régénération (Q1O - Q13) qui réagit à un signal de report présent sur la borne d'entrée (1004) en positionnant de façon définie la borne d'entrée à un premier niveau prédétermin
2. Circuit de report selon la revendication 1, caractérisé en ce que chaque étage comprend des moyens de charge (Q2) branchésà la borne de sortie (1005) et réagissant à un premier signal (0) de façon à positionner de manière définie la borne de sortie à un second niveau prédéterminé représentatif d'un premier état logique, des premiers moyens logiques (Q3, Q4) branchés à la borne de sortie et réagissant à des second et troisième signaux (Ai, A2) de façon à.produire sur la borne de sortie un niveau représentatif d'un second état logique, lorsque les second et troisième signaux sont tous deux à des niveaux représentatifs du premier état logique, et des seconds moyens logiques (1001, 1008) branchés à la borne de commande du circuit de porte de transmission (Qi) et réagissant aux second et troisième signaux de façon à produire le signal de commande représentatif du premier état logique lorsque les second et troisième signaux sont respectivement à des niveaux représentatifs d'états logiques opposés, et l'élément de régénération, ou chacun d'eux, comprend des troisièmes moyens logiques (Q10, Qil, Q13) qui réagissent au premier signal et au niveau présent sur la borne d'entrée en produisant un niveau représentatif du premier état logique lorsque le niveau du premier.signal ainsi que le niveau sur la borne d'entrée sont représentatifs du second état logiques et un élément de commutation (Q12) qui réagit au niveau représentatif du premier état logique produit par les troisièmes moyens logiques en branchant la borne d'entrée à une première borne d'alimentation, cette première borne d'alimentation étant destinée à recevoir un potentiel de polarisation au premier niveau prédéterminé,
représentatif du second état logique.
3. Circuit de report selon la revendication 2, caractérisé en ce que les premiers moyens logiques comprennent des moyens destinés à établir une fonction NON-ET au niveau de la borne de sortie, les seconds moyens logiques comprennent des moyens destinés à établir une fonction OUEXCLUSIF au niveau de la borne de commande du circuit de porte de transmission, et les troisièmes moyens logiques comprennent des moyens destinés à établir une fonction NON-OU au niveau
de l'élément de commutation.
4. Circuit de report selon la revendication 3, caractérisé en ce que chaque étage comprend une seconde borne d'alimentation destinée à recevoir un second potentiel de polarisation au second niveau prédéterminé, les moyens de charge comprennent un premier transistor à effet de champ d'un premier type de conductivité qui comporte un canal de conduction branché entre la seconde borne d'alimentation et la borne de sortie, et une électrode de grille destinée à recevoir le premier signal, et le circuit de porte de transmission comprend un second transistor à effet de champ du premier type de conductivité ayant un canal de conduction branché entre les bornes d'entrée et de sortie, et une électrode de grille branchée aux moyens destinés à établir la fonction OU- EXCLUSIP, et l'élément de commutation, ou chaque élément de commutation, comporte un troisième transistor à effet de champ du premier type de conductivité ayant un canal de conduction branché entre la borne d'entrée et la première borne d'alimentation, et une électrode de grille branchée aux moyens destinés à établir-la fonction
NON-OU.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/175,056 US4357675A (en) | 1980-08-04 | 1980-08-04 | Ripple-carry generating circuit with carry regeneration |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2488006A1 true FR2488006A1 (fr) | 1982-02-05 |
| FR2488006B1 FR2488006B1 (fr) | 1988-07-22 |
Family
ID=22638673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8114859A Expired FR2488006B1 (fr) | 1980-08-04 | 1981-07-30 | Circuit de report perfectionne pour un additionneur binaire |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4357675A (fr) |
| JP (1) | JPS5752945A (fr) |
| CA (1) | CA1167936A (fr) |
| DE (1) | DE3130330A1 (fr) |
| FR (1) | FR2488006B1 (fr) |
| GB (1) | GB2081945B (fr) |
| NL (1) | NL8103665A (fr) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3204511A1 (de) * | 1982-02-10 | 1983-08-18 | Valerij Leonidovič Džchunian | Uebertragerzeugungseinheit |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4523292A (en) * | 1982-09-30 | 1985-06-11 | Rca Corporation | Complementary FET ripple carry binary adder circuit |
| US4536855A (en) * | 1982-12-23 | 1985-08-20 | International Telephone And Telegraph Corporation | Impedance restoration for fast carry propagation |
| US4563751A (en) * | 1984-04-26 | 1986-01-07 | Motorola, Inc. | Carry propagate adder circuit which differentially senses a carry input |
| US4685079A (en) * | 1984-12-14 | 1987-08-04 | Rca Corporation | Ripple-borrow binary subtraction circuit |
| US4758974A (en) * | 1985-01-29 | 1988-07-19 | American Telephone And Telegraph Company, At&T Bell Laboratories | Most significant digit location |
| FR2583182B1 (fr) * | 1985-06-11 | 1987-08-07 | Efcis | Additionneur a propagation de retenue avec precharge |
| JPS62111325A (ja) * | 1985-07-12 | 1987-05-22 | Mitsubishi Electric Corp | マンチェスタ型キャリィ伝搬回路 |
| US4709226A (en) * | 1985-07-15 | 1987-11-24 | Rca Corporation | Circuitry for complementing binary numbers |
| US4739503A (en) * | 1986-04-21 | 1988-04-19 | Rca Corporation | Carry/borrow propagate adder/subtractor |
| JPH0793001B2 (ja) * | 1987-07-17 | 1995-10-09 | 三菱電機株式会社 | ダイナミツクｒａｍ |
| US4864527A (en) * | 1987-08-24 | 1989-09-05 | Victor Peng | Apparatus and method for using a single carry chain for leading one detection and for "sticky" bit calculation |
| US4885716A (en) * | 1988-08-15 | 1989-12-05 | Dallas Semiconductor Corporation | High speed carry chain |
| JPH02259926A (ja) * | 1989-03-31 | 1990-10-22 | Hitachi Ltd | 加算制御方式 |
| JPH03108515U (fr) * | 1990-02-23 | 1991-11-07 | ||
| JP3110221B2 (ja) * | 1993-10-04 | 2000-11-20 | 株式会社東芝 | 全加算器回路 |
| US6367059B1 (en) | 1999-03-23 | 2002-04-02 | Artisan Components, Inc. | Carry chain standard cell with charge sharing reduction architecture |
| AU2003303594A1 (en) * | 2002-12-30 | 2004-07-29 | The Regents Of The University Of California | Methods and apparatus for pathogen detection and analysis |
| US7799553B2 (en) | 2004-06-01 | 2010-09-21 | The Regents Of The University Of California | Microfabricated integrated DNA analysis system |
| US7766033B2 (en) * | 2006-03-22 | 2010-08-03 | The Regents Of The University Of California | Multiplexed latching valves for microfluidic devices and processors |
| US8841116B2 (en) | 2006-10-25 | 2014-09-23 | The Regents Of The University Of California | Inline-injection microdevice and microfabricated integrated DNA analysis system using same |
| WO2009015296A1 (fr) | 2007-07-24 | 2009-01-29 | The Regents Of The University Of California | Générateur de gouttelettes microfabriqué |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3278735A (en) * | 1963-06-20 | 1966-10-11 | Westinghouse Electric Corp | Carry restoring circuitry |
| US3843876A (en) * | 1973-09-20 | 1974-10-22 | Motorola Inc | Electronic digital adder having a high speed carry propagation line |
| US4135104A (en) * | 1977-12-02 | 1979-01-16 | Trw, Inc. | Regenerator circuit |
| US4152775A (en) * | 1977-07-20 | 1979-05-01 | Intel Corporation | Single line propagation adder and method for binary addition |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3743824A (en) * | 1971-06-16 | 1973-07-03 | Rca Corp | Carry ripple network for conditional sum adder |
| US3757308A (en) * | 1971-09-03 | 1973-09-04 | Texas Instruments Inc | Data processor |
| US3932734A (en) * | 1974-03-08 | 1976-01-13 | Hawker Siddeley Dynamics Limited | Binary parallel adder employing high speed gating circuitry |
| US3956640A (en) * | 1974-09-22 | 1976-05-11 | General Instrument Corporation | Buffer amplifier for ripple-carry binary generator |
| US4052604A (en) * | 1976-01-19 | 1977-10-04 | Hewlett-Packard Company | Binary adder |
| JPS5518706A (en) * | 1978-07-24 | 1980-02-09 | Hitachi Ltd | Parallel adder circuit |
-
1980
- 1980-08-04 US US06/175,056 patent/US4357675A/en not_active Expired - Lifetime
-
1981
- 1981-07-29 CA CA000382753A patent/CA1167936A/fr not_active Expired
- 1981-07-30 FR FR8114859A patent/FR2488006B1/fr not_active Expired
- 1981-07-31 DE DE19813130330 patent/DE3130330A1/de not_active Withdrawn
- 1981-08-03 JP JP56120806A patent/JPS5752945A/ja active Granted
- 1981-08-03 GB GB8123739A patent/GB2081945B/en not_active Expired
- 1981-08-03 NL NL8103665A patent/NL8103665A/nl not_active Application Discontinuation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3278735A (en) * | 1963-06-20 | 1966-10-11 | Westinghouse Electric Corp | Carry restoring circuitry |
| US3843876A (en) * | 1973-09-20 | 1974-10-22 | Motorola Inc | Electronic digital adder having a high speed carry propagation line |
| US4152775A (en) * | 1977-07-20 | 1979-05-01 | Intel Corporation | Single line propagation adder and method for binary addition |
| US4135104A (en) * | 1977-12-02 | 1979-01-16 | Trw, Inc. | Regenerator circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3204511A1 (de) * | 1982-02-10 | 1983-08-18 | Valerij Leonidovič Džchunian | Uebertragerzeugungseinheit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5752945A (en) | 1982-03-29 |
| CA1167936A (fr) | 1984-05-22 |
| FR2488006B1 (fr) | 1988-07-22 |
| GB2081945B (en) | 1984-06-27 |
| JPH0221013B2 (fr) | 1990-05-11 |
| GB2081945A (en) | 1982-02-24 |
| NL8103665A (nl) | 1982-03-01 |
| DE3130330A1 (de) | 1982-04-15 |
| US4357675A (en) | 1982-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2488006A1 (fr) | Circuit de report perfectionne pour un additionneur binaire | |
| EP0594834B1 (fr) | Circuit intermediaire entre un circuit logique a basse tension et un etage de sortie a haute tension realises dans une technologie cmos standard | |
| EP1863179B1 (fr) | Circuit décaleur de niveau | |
| US6789099B2 (en) | Sense-amp based adder with source follower evaluation tree | |
| EP0130645B1 (fr) | Diviseur de fréquence par deux | |
| FR2593652A1 (fr) | Reseau logique programmable a logique dynamique a horloge unique. | |
| EP0041415A1 (fr) | Opérateur logique rapide, à grande entrance, à fonction logique complexe, utilisant au moins deux transistors à effet de champ à faible tension de seuil | |
| FR2687488A1 (fr) | Dispositif pour memoire a semi-conducteurs avec un circuit de generation d'un signal d'horloge pour des lignes de bit separees. | |
| CA2057806C (fr) | Dispositif de retard reglable | |
| EP0194195B1 (fr) | Bascule bistable statique en technologie CMOS | |
| EP0905907B1 (fr) | Porte logique OU-exclusif à quatre entrées complémentaires deux à deux et à deux sorties complémentaires, et multiplicateur de fréquence l'incorporant | |
| EP0977407A1 (fr) | Amplificateur dont la sortance varie en fonction du temps | |
| EP0447729B1 (fr) | Comparateur à seuil immunisé contre le bruit | |
| FR2792459A1 (fr) | Dispositif a semiconducteur ayant un transistor mis | |
| CA2057824C (fr) | Dispositif de retard reglable | |
| CA1284359C (fr) | Reseau logique dynamique | |
| EP0368742B1 (fr) | Amplificateur binaire intégré et circuit intégré l'incorporant | |
| FR2656174A1 (fr) | Procede et dispositif de compensation de la derive en courant dans un circuit integre mos, et circuit integre en resultant. | |
| EP0699989B1 (fr) | Circuit intégré avec fonction de démarrage rapide de sources de tension ou courant de référence | |
| FR2560410A1 (fr) | Circuit de precharge de bus de transfert de donnees logiques | |
| FR2885461A1 (fr) | Dispositif formant porte logique adaptee pour minimisee les differences de comportement electrique ou electromagnetique dans un circuit integre manipulant un secret | |
| EP4030621A1 (fr) | Comparateur dynamique | |
| FR2676854A1 (fr) | Procede pour precharger des lignes d'entree/sortie d'un dispositif de memoire. | |
| FR2572574A1 (fr) | Cellule de memoire de registre a decalage | |
| FR2618962A1 (fr) | Porte " ou exclusif " en technologie cmos |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |