JPS62111325A - マンチェスタ型キャリィ伝搬回路 - Google Patents
マンチェスタ型キャリィ伝搬回路Info
- Publication number
- JPS62111325A JPS62111325A JP60154548A JP15454885A JPS62111325A JP S62111325 A JPS62111325 A JP S62111325A JP 60154548 A JP60154548 A JP 60154548A JP 15454885 A JP15454885 A JP 15454885A JP S62111325 A JPS62111325 A JP S62111325A
- Authority
- JP
- Japan
- Prior art keywords
- carry
- signal line
- level
- carry signal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/50—Adding; Subtracting
- G06F7/501—Half or full adders, i.e. basic adder cells for one denomination
- G06F7/503—Half or full adders, i.e. basic adder cells for one denomination using carry switching, i.e. the incoming carry being connected directly, or only via an inverter, to the carry output under control of a carry propagate signal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/38—Indexing scheme relating to groups G06F7/38 - G06F7/575
- G06F2207/3804—Details
- G06F2207/386—Special constructional features
- G06F2207/3872—Precharge of output to prevent leakage
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、算術論理演算ユニット（以下ＡＬＵと称す
）で演算を行う際に生じるキャリィの伝搬回路に関する
ものである。
）で演算を行う際に生じるキャリィの伝搬回路に関する
ものである。
第３図は従来のマンチェスター型キャリィ伝搬回路の１
ビット分を示す図であり、図において、ｌは電源（５Ｖ
）、２はＧＮＤ （ＯＶ）、４は各ビットのキャリィ信
号、５は次段へのキャリィ伝搬信号、６〜８はそれぞれ
キャリィ伝搬用トランジスタのソース、ゲート ドレイ
ン、９はキャリィ信号線、１２はプリチャージ用ＰＭＯ
３型トランジスタ、１３はプリチャージ用クロック信号
φｐ、１７はインバーターゲート、１８は排他的論理和
ゲート（論理回路）である。
ビット分を示す図であり、図において、ｌは電源（５Ｖ
）、２はＧＮＤ （ＯＶ）、４は各ビットのキャリィ信
号、５は次段へのキャリィ伝搬信号、６〜８はそれぞれ
キャリィ伝搬用トランジスタのソース、ゲート ドレイ
ン、９はキャリィ信号線、１２はプリチャージ用ＰＭＯ
３型トランジスタ、１３はプリチャージ用クロック信号
φｐ、１７はインバーターゲート、１８は排他的論理和
ゲート（論理回路）である。
次にこの回路の動作について説明する。この回路は、Ａ
ＬＵの演算で、前段からのキャリィ信号をそのまま次段
へ伝搬する働きをしている。これを詳しく説明すると、
キャリィを伝搬する前に、まずキャリィ信号線９はプリ
チャージ用クロック信号１３に同期してＨレベル（５ｖ
）にプリチャージされており、ここで演算の結果そのビ
ットからキャリィが発生すると、キャリィ信号４がＨレ
ベルニナリ、キャリィ信号線９はＬレベルに設定される
。このとき次段へのキャリィ伝搬信号５がＨレベルにな
ると、キャリィ信号線９のキャリィ信号が次段へ伝搬さ
れる。
ＬＵの演算で、前段からのキャリィ信号をそのまま次段
へ伝搬する働きをしている。これを詳しく説明すると、
キャリィを伝搬する前に、まずキャリィ信号線９はプリ
チャージ用クロック信号１３に同期してＨレベル（５ｖ
）にプリチャージされており、ここで演算の結果そのビ
ットからキャリィが発生すると、キャリィ信号４がＨレ
ベルニナリ、キャリィ信号線９はＬレベルに設定される
。このとき次段へのキャリィ伝搬信号５がＨレベルにな
ると、キャリィ信号線９のキャリィ信号が次段へ伝搬さ
れる。
また、各ビットの演算はそれぞれのキャリィ信号線９の
値が定まった後に開始され、これはインバータゲート１
７を経て得られた次段へのキャリィ伝搬信号５の反転信
号とキャリィ信号線９の値との排他的論理和をとって行
なわれる。
値が定まった後に開始され、これはインバータゲート１
７を経て得られた次段へのキャリィ伝搬信号５の反転信
号とキャリィ信号線９の値との排他的論理和をとって行
なわれる。
従来のマンチェスター型キャリィ伝搬回路は以上のよう
に構成されているので、キャリィ伝搬用トランジスタの
ゲート７にＨレベルの信号が加えられ、これにより上位
ビットヘキャリィ信号線９のレベルは伝搬される。ここ
で各ビットのキャリィ信号線９はプリチャージ期間にＨ
レベルになるのでキャリィ信号線９のＨレベルを伝搬す
ることはなく、キャリィ信号線９がＬレベルの場合に限
り、そのレベルがそのキャリィ伝搬用トランジスタを通
して伝搬されている。この場合、キャリィ信号線９はプ
リチャージ期間にＨレベル（５ｖ）になっており、この
状態でキャリィ信号４がＨレベルになると、キャリィ信
号線９はディスチャージし始める。このときキャリィ伝
搬信号５がＨレベルになってもキャリィ信号線９の電圧
がキヤリイ信号伝搬用トランジスタのゲート７電圧に対
して該トランジスタの闇値電圧ｖｔｈ以上低くなるまで
この伝搬用トランジスタはオンしない。このため、キャ
リィ伝搬信号５がアクティブになってからキャリィ伝搬
用トランジスタがオンするまでの時間がむだになり、キ
ャリィ伝搬信号５が全ビット同時に設定されてもキャリ
ィ信号線９のレベルが最終的なキャリィ伝搬出力となる
までにはかなりの時間が必要となり、その結果演算速度
が遅くなるという問題点があった。
に構成されているので、キャリィ伝搬用トランジスタの
ゲート７にＨレベルの信号が加えられ、これにより上位
ビットヘキャリィ信号線９のレベルは伝搬される。ここ
で各ビットのキャリィ信号線９はプリチャージ期間にＨ
レベルになるのでキャリィ信号線９のＨレベルを伝搬す
ることはなく、キャリィ信号線９がＬレベルの場合に限
り、そのレベルがそのキャリィ伝搬用トランジスタを通
して伝搬されている。この場合、キャリィ信号線９はプ
リチャージ期間にＨレベル（５ｖ）になっており、この
状態でキャリィ信号４がＨレベルになると、キャリィ信
号線９はディスチャージし始める。このときキャリィ伝
搬信号５がＨレベルになってもキャリィ信号線９の電圧
がキヤリイ信号伝搬用トランジスタのゲート７電圧に対
して該トランジスタの闇値電圧ｖｔｈ以上低くなるまで
この伝搬用トランジスタはオンしない。このため、キャ
リィ伝搬信号５がアクティブになってからキャリィ伝搬
用トランジスタがオンするまでの時間がむだになり、キ
ャリィ伝搬信号５が全ビット同時に設定されてもキャリ
ィ信号線９のレベルが最終的なキャリィ伝搬出力となる
までにはかなりの時間が必要となり、その結果演算速度
が遅くなるという問題点があった。
この発明では、上記のような問題点を解決するためにな
されたもので、キャリィ信号線のキャリィ信号を高速に
伝搬できるマンチェスター型キャリィ伝世回路を得るこ
とを目的とする。
されたもので、キャリィ信号線のキャリィ信号を高速に
伝搬できるマンチェスター型キャリィ伝世回路を得るこ
とを目的とする。
この発明に係るマンチェスター型キャリィ伝搬回路は、
キャリィ信号線のプリチャージ電位を電源電圧の１／２
程度の中間レベルに設定するチャージ手段を設けたもの
である。
キャリィ信号線のプリチャージ電位を電源電圧の１／２
程度の中間レベルに設定するチャージ手段を設けたもの
である。
この発明においては、キャリィ信号線のプリチャージ電
位を電源電圧の１／２程度の中間レベルに設定するよう
にしたから、次段へのキャリィ伝搬信号が伝わると同時
にキャリィ伝搬用トランジスタはオン状態になる。
位を電源電圧の１／２程度の中間レベルに設定するよう
にしたから、次段へのキャリィ伝搬信号が伝わると同時
にキャリィ伝搬用トランジスタはオン状態になる。
以下、この発明の一実施例を図について説明する。
第１図は本発明の一実施例によるマンチェスター型キャ
リィ伝搬回路を示し、図において、１は電源（５Ｖ）、
２はＧＮＤ （ＯＶ）、３はプリチャージ用クロック信
号（Φｐ）、４〜９は上記従来装置と全く同一のもので
あり、１０はキャリィ信号線９のプリチャージ用のＮＭ
Ｏ３型Ｏ３ンジスタであり、該トランジスタ１０は約１
．５Ｖの程度の高閾値電圧ｖｔｈを持つ。
リィ伝搬回路を示し、図において、１は電源（５Ｖ）、
２はＧＮＤ （ＯＶ）、３はプリチャージ用クロック信
号（Φｐ）、４〜９は上記従来装置と全く同一のもので
あり、１０はキャリィ信号線９のプリチャージ用のＮＭ
Ｏ３型Ｏ３ンジスタであり、該トランジスタ１０は約１
．５Ｖの程度の高閾値電圧ｖｔｈを持つ。
Ｉ５はキャリィ信号線９の値の反転信号、１６はキャリ
ィ信号線９の電圧レベル設定用ＮＭＯ３型トランジスタ
、１７ａはキャリィ信号線９の値を反転するインバータ
ーゲート、１７ｂはキャリィ伝搬信号を反転するインバ
ーターゲート、１８は排他的論理和ゲートである。また
、１４ａ、１４ｂはそれぞれのゲートにプリチャージ用
クロック信号３、インバーターゲート１７の出力を接続
されキャリィ信号線９のレベルを中間レベルから１（レ
ベルにプルアップするＰＭＯ３型Ｏ３ンジスタであり、
これらはプルアップ回路を構成している。
ィ信号線９の電圧レベル設定用ＮＭＯ３型トランジスタ
、１７ａはキャリィ信号線９の値を反転するインバータ
ーゲート、１７ｂはキャリィ伝搬信号を反転するインバ
ーターゲート、１８は排他的論理和ゲートである。また
、１４ａ、１４ｂはそれぞれのゲートにプリチャージ用
クロック信号３、インバーターゲート１７の出力を接続
されキャリィ信号線９のレベルを中間レベルから１（レ
ベルにプルアップするＰＭＯ３型Ｏ３ンジスタであり、
これらはプルアップ回路を構成している。
次に動作について説明する。
まず闇値電圧ｖｔｈが約１．５Ｖのトランジスｑ
り１０を用いてキャリィ信号線→をプリチャージすると
、該信号線は約３．５Ｖ程度の中間レベルの電位に保た
れる。この時キャリィ信号線４がＨレベルになり、キャ
リィ信号線９のＬレベル信号を次段へ伝搬すべくキャリ
ィ伝搬信号５が■（レベルになると、キャリィ伝搬用ト
ランジスタのソース６とゲート７間の電位差は、このト
ランジスタのｖｔｈより高いためキャリィ伝搬用トラン
ジスタは直ちにオン状態となる。また、該キャリィ法搬
信号５は、全ビット同時に設定されるため、キャリィを
伝える必要のあるビットのキャリィ伝搬用Ｉ・ランジス
タは同時にオン状態になり、キャリィ信号線９のＬレベ
ルの信号が高速に伝搬されることになる。
、該信号線は約３．５Ｖ程度の中間レベルの電位に保た
れる。この時キャリィ信号線４がＨレベルになり、キャ
リィ信号線９のＬレベル信号を次段へ伝搬すべくキャリ
ィ伝搬信号５が■（レベルになると、キャリィ伝搬用ト
ランジスタのソース６とゲート７間の電位差は、このト
ランジスタのｖｔｈより高いためキャリィ伝搬用トラン
ジスタは直ちにオン状態となる。また、該キャリィ法搬
信号５は、全ビット同時に設定されるため、キャリィを
伝える必要のあるビットのキャリィ伝搬用Ｉ・ランジス
タは同時にオン状態になり、キャリィ信号線９のＬレベ
ルの信号が高速に伝搬されることになる。
また、各ビットの演算は上記の方法で伝搬されたキャリ
ィ信号線９の値とキャリィ信号５の反転信号の排他的論
理和１８を取ることにより行なわれる。ここでキャリィ
信号線９の値がＬレベルの場合はそのままその信号を排
他的論理和ゲート１８への出力信号として使用できるが
、キャリィ信号線９の値が中間レベルの場合にはその中
間レベルの電位をプリチャージ用クロック３がＬレベル
の時に電源電圧まで引き上げ、これを排他的論理和ゲー
トに出力する。そのため第１図に示すようにプルアップ
用のロジック回路が設けられている。このプルアンプ用
のロジック回路はキャリィ信号線９と電源１との間に直
列に接続された２１［１ｉ１のＰＭＯ３型Ｏ３ンジスタ
からなり、これらのトランジスタの各ゲートには、それ
ぞれプリチャージ用クロック信号１３、キャリィ信号線
９の値の反転信号１５が接続されている。また、これら
のトランジスター４はＰＭＯ３型Ｏ３ンジスタであるた
め、プリチャージ用トランジスター０のクロック信号１
３がＬレベルで、かつキャリィ信号線９が中間レベルの
ときにキャリィ信号線→の電位は電源電圧まで引き上げ
られる。上記のような回路を用いることにより、キャリ
ィ信号線９の値がＬレベルの場合はそのままＬレベルの
信号を排他的論理和ゲート１８に出力し、キャリィ信号
線９が中間レベルの場合には上記プルアンプ用ロジック
回路によりキャリィ信号線９をＨレベルまでプルアンプ
し上記ゲート１８に出力する。この時キャリィ信号線９
は５■の電源電圧まで引き上げらＮＭＯ３型Ｏ３ンジス
タ１０とＮＭＯ５型Ｏ５ンジスタ１６により中間レベル
（約３．５Ｖ）に設定される。また上記ＮＭＯ３型Ｏ３
ンジスタ１６は、トランジスタ１０とのオン抵抗の比が
所望の値になるようにパラメータが設定されたものであ
る。そして各ビットの演算は上記のようにして各ビット
のキャリィ信号線９の値が定まった後に始められ、従来
の回路と同様にキャリィ信号線９の値と次段へのキャリ
ィ伝搬信号５の反転信号との排他的論理和１８がとられ
、これにより演算が進められる。
ィ信号線９の値とキャリィ信号５の反転信号の排他的論
理和１８を取ることにより行なわれる。ここでキャリィ
信号線９の値がＬレベルの場合はそのままその信号を排
他的論理和ゲート１８への出力信号として使用できるが
、キャリィ信号線９の値が中間レベルの場合にはその中
間レベルの電位をプリチャージ用クロック３がＬレベル
の時に電源電圧まで引き上げ、これを排他的論理和ゲー
トに出力する。そのため第１図に示すようにプルアップ
用のロジック回路が設けられている。このプルアンプ用
のロジック回路はキャリィ信号線９と電源１との間に直
列に接続された２１［１ｉ１のＰＭＯ３型Ｏ３ンジスタ
からなり、これらのトランジスタの各ゲートには、それ
ぞれプリチャージ用クロック信号１３、キャリィ信号線
９の値の反転信号１５が接続されている。また、これら
のトランジスター４はＰＭＯ３型Ｏ３ンジスタであるた
め、プリチャージ用トランジスター０のクロック信号１
３がＬレベルで、かつキャリィ信号線９が中間レベルの
ときにキャリィ信号線→の電位は電源電圧まで引き上げ
られる。上記のような回路を用いることにより、キャリ
ィ信号線９の値がＬレベルの場合はそのままＬレベルの
信号を排他的論理和ゲート１８に出力し、キャリィ信号
線９が中間レベルの場合には上記プルアンプ用ロジック
回路によりキャリィ信号線９をＨレベルまでプルアンプ
し上記ゲート１８に出力する。この時キャリィ信号線９
は５■の電源電圧まで引き上げらＮＭＯ３型Ｏ３ンジス
タ１０とＮＭＯ５型Ｏ５ンジスタ１６により中間レベル
（約３．５Ｖ）に設定される。また上記ＮＭＯ３型Ｏ３
ンジスタ１６は、トランジスタ１０とのオン抵抗の比が
所望の値になるようにパラメータが設定されたものであ
る。そして各ビットの演算は上記のようにして各ビット
のキャリィ信号線９の値が定まった後に始められ、従来
の回路と同様にキャリィ信号線９の値と次段へのキャリ
ィ伝搬信号５の反転信号との排他的論理和１８がとられ
、これにより演算が進められる。
このような本実施例では、キャリィ信号線がその信号を
次段へ伝えるとき該キャリィ信号線を中間レベルにプリ
チャージし、該キャリィ信号線の中間レベルの値をその
ビットでの演算に用いるとき該レベルをＨレベルにブリ
アップするようにしたので、キャリィ信号線のレベルを
高速に次段へ伝搬するとともに、該レベルを用いて確実
に演算を行うことができる。
次段へ伝えるとき該キャリィ信号線を中間レベルにプリ
チャージし、該キャリィ信号線の中間レベルの値をその
ビットでの演算に用いるとき該レベルをＨレベルにブリ
アップするようにしたので、キャリィ信号線のレベルを
高速に次段へ伝搬するとともに、該レベルを用いて確実
に演算を行うことができる。
なお、上記の実施例では、高閾値電圧ｖｔｈのトランジ
スタ１０を用いてキャリィ信号線をプリチャージするこ
とにより、キャリィ信号線を３゜５Ｖ程度の中間レベル
設定するものを示したが、これは第２図に示すように０
．７Ｖ程度のしきい値電圧ｖｔｈを持つ通常のトランジ
スタ１１を２個直列に接続しキャリィ信号線を中間レベ
ルの電位に設定してもよく、上記実施例と同様な効果が
得られる。
スタ１０を用いてキャリィ信号線をプリチャージするこ
とにより、キャリィ信号線を３゜５Ｖ程度の中間レベル
設定するものを示したが、これは第２図に示すように０
．７Ｖ程度のしきい値電圧ｖｔｈを持つ通常のトランジ
スタ１１を２個直列に接続しキャリィ信号線を中間レベ
ルの電位に設定してもよく、上記実施例と同様な効果が
得られる。
以上のように、この発明にかかるマンチェスター型キャ
リィ伝搬回路によれば、キャリィ信号線を電源電圧の１
ｉ２程度の中間レベルの電位にプリチャージするチャー
ジ手段を設けたので、キャリィ伝搬信号が与えられると
同時にキャリィ信号線のレベルを伝搬し、その結果とし
て高速にキャリィ信号を伝搬することができる効果があ
る。
リィ伝搬回路によれば、キャリィ信号線を電源電圧の１
ｉ２程度の中間レベルの電位にプリチャージするチャー
ジ手段を設けたので、キャリィ伝搬信号が与えられると
同時にキャリィ信号線のレベルを伝搬し、その結果とし
て高速にキャリィ信号を伝搬することができる効果があ
る。
第１図はこの発明の一実施例によるマンチェスター型キ
ャリィ伝搬回路を示す回路図、第２図はこの発明の他の
実施例を示す回路図、第３図は従来のマンチェスター型
キャリィ伝搬回路を示す回路図である。 図において、３はプリチャージ用クロック信号、４はそ
のビットで発生したキャリィ信号、５は次段へのキャリ
ィ伝搬信号線、１０はプリチャージ用高■ｔｈトランジ
スタ、１１はプリチャージ用トランジスタ、１４はプル
アンプ用ＰＭＯ３型トランジスタ、１６はキャリィ信号
線電圧しベル設定用ＮＭＯ３型トランジスタ、１７はイ
ンバータゲート、１８は排他的論理和ゲートである。 なお図中同一符号は同−又は相当部分を示す。 代理人 弁理士 早 瀬 憲 −第１図 ＰＭＯ５，ｐメ之し、ジッタ ３ 、フ゛クチ六−、ジＥ り１１ｑ７（ｔ；１（ｌｌ
ｌｐ） １７：ｆ：／／Ｉ’１ｆ−
１４： ｆｐ’／（ｆｊ ｇ
１８ニア父々ＪクーＩケーメ ５’、、’！Ｊｉｍαた９ｒ ｆｚｔ痘塗多６：ｆｐグ
イがダゲＥ８Ｍメノンジλりつソース７：１’？グ（ｆ
ｊｇＺ４ＪグＡｑメルジノタ９ケ二人−−′：８−すＰ
グヂωｇｑ〃μＦメヲシジλりｖ１７．（ン第２図 １１： ブりｆｔ’ ＞、＠ｌ’Ｊ’ｌＯ５盈グメク
シレＸ夕第３図 手続補正書（自発） 昭和ｌ０年７９月／ど日 特許庁長官殿 楚も２、
発明の名称 マンチェスタ型キャリィ伝搬回路 ３、補正をする者 ５、補正の対象 明細書の発明の詳細な説明の欄、及び図面（第１図） ６、補正の内容 （１１明細書第８頁第１１行及び第１４〜１５行の「ク
ロック信号１３」を「クロック信号３」に訂正する。 （２）同第９頁第６行の「高閾電圧」を「高闇値電圧」
に訂正する。 （３）同第９頁第１０〜１１行の「オン抵抗の比が所望
の値に」を「オン抵抗の比によりキャリィ信号線９の電
位が所望の中間レベルの値に」に訂正する。 （４）第１図を別紙の通り訂正する。 以上 第１図 ３ フ゛クク六−須りＤ７．／り（ｉ：’ｊ（Ｚｐ）
１７斜■シ／１−タケー／４：ｆｔ−
グｒｆ５ジ゛
１８ノＩヂを奴元♀Ｊ２ケー１ ５ 、λ−乙ｅＭｆ）ｆｆｔノ／ん４φ却４７多６ ｆ
ｒグｌｆｙダダＵηｎメ２ンーレヌタつソノ７、ｆプ・
クイｔグがＪグＺｑ〆りン、シλタタケニ／８、ヂｆ・
グヂｆｔザケ〃範ｍメツシ、λタクメムｆノ手続補正書
（自発） 昭和６１年 ９月１７日 １、事件の表示 特願昭６０−１５４５４８号２
、発明の名称 マンチェスタ型キャリィ伝搬回路 ３、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号
５、補正の対象 明細書の発明の詳細な説明の欄９図面の簡単な説明の欄
、及び図面（第１図及び第３図）６、補正の内容 ＋１１ 明細書第２頁第１０行の「１ビット分」を「
前ビットのプリチャージ部と、その次のビットのキャリ
ィ伝搬部」に訂正する。 （２）同第２頁第１１行〜第１２行の「各ビット」を「
前段」に訂正する。 （３） 同第３頁第５行の「ここで演算」を「ここで
前ビットの演算」に訂正する。 （４）同第３頁第６行及び第４頁第８行の「キャリィ信
号４」を「前段のキャリィ信号４」に訂正する。 （５）同第７頁第４行の「キャリィ信号線４」を「前段
のキャリィ信号４」に訂正す茗。′１（６）同第１１頁
第１０行の「そのビット」を「前のビット」に訂正する
。 （７）同第１１頁第１１行の「信号線」を「信号」に訂
正する。 （＠）第１図（昭和６０年１０月１６日付手続補正書に
より補正したもの）及び第３図を別紙の通り訂正する。 以 上 第１図 ４ ：’ｉン／ｐ Ｏ４−、’／（４’ｊｉ９
’Ｉ ８：ｊｆＨｔｌ’
１ｔｉＪＩケーメ ５ ニアλ−に； １／ｌｈ’／ｒｆＢＪ＃ｉグ多６：
チＰグ、／ｆＨジゲＡφηガメ２ンシλタタソーノ７
、’ ｈ’／ｌｆｔｇ（Ｅ、ＲＲｌり：ｒ ；ｌタウダ
ニ／８：チｔ−’ｈωタルＥμプＦメツンレλタクメｔ
−ｒン第３図
ャリィ伝搬回路を示す回路図、第２図はこの発明の他の
実施例を示す回路図、第３図は従来のマンチェスター型
キャリィ伝搬回路を示す回路図である。 図において、３はプリチャージ用クロック信号、４はそ
のビットで発生したキャリィ信号、５は次段へのキャリ
ィ伝搬信号線、１０はプリチャージ用高■ｔｈトランジ
スタ、１１はプリチャージ用トランジスタ、１４はプル
アンプ用ＰＭＯ３型トランジスタ、１６はキャリィ信号
線電圧しベル設定用ＮＭＯ３型トランジスタ、１７はイ
ンバータゲート、１８は排他的論理和ゲートである。 なお図中同一符号は同−又は相当部分を示す。 代理人 弁理士 早 瀬 憲 −第１図 ＰＭＯ５，ｐメ之し、ジッタ ３ 、フ゛クチ六−、ジＥ り１１ｑ７（ｔ；１（ｌｌ
ｌｐ） １７：ｆ：／／Ｉ’１ｆ−
１４： ｆｐ’／（ｆｊ ｇ
１８ニア父々ＪクーＩケーメ ５’、、’！Ｊｉｍαた９ｒ ｆｚｔ痘塗多６：ｆｐグ
イがダゲＥ８Ｍメノンジλりつソース７：１’？グ（ｆ
ｊｇＺ４ＪグＡｑメルジノタ９ケ二人−−′：８−すＰ
グヂωｇｑ〃μＦメヲシジλりｖ１７．（ン第２図 １１： ブりｆｔ’ ＞、＠ｌ’Ｊ’ｌＯ５盈グメク
シレＸ夕第３図 手続補正書（自発） 昭和ｌ０年７９月／ど日 特許庁長官殿 楚も２、
発明の名称 マンチェスタ型キャリィ伝搬回路 ３、補正をする者 ５、補正の対象 明細書の発明の詳細な説明の欄、及び図面（第１図） ６、補正の内容 （１１明細書第８頁第１１行及び第１４〜１５行の「ク
ロック信号１３」を「クロック信号３」に訂正する。 （２）同第９頁第６行の「高閾電圧」を「高闇値電圧」
に訂正する。 （３）同第９頁第１０〜１１行の「オン抵抗の比が所望
の値に」を「オン抵抗の比によりキャリィ信号線９の電
位が所望の中間レベルの値に」に訂正する。 （４）第１図を別紙の通り訂正する。 以上 第１図 ３ フ゛クク六−須りＤ７．／り（ｉ：’ｊ（Ｚｐ）
１７斜■シ／１−タケー／４：ｆｔ−
グｒｆ５ジ゛
１８ノＩヂを奴元♀Ｊ２ケー１ ５ 、λ−乙ｅＭｆ）ｆｆｔノ／ん４φ却４７多６ ｆ
ｒグｌｆｙダダＵηｎメ２ンーレヌタつソノ７、ｆプ・
クイｔグがＪグＺｑ〆りン、シλタタケニ／８、ヂｆ・
グヂｆｔザケ〃範ｍメツシ、λタクメムｆノ手続補正書
（自発） 昭和６１年 ９月１７日 １、事件の表示 特願昭６０−１５４５４８号２
、発明の名称 マンチェスタ型キャリィ伝搬回路 ３、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号
５、補正の対象 明細書の発明の詳細な説明の欄９図面の簡単な説明の欄
、及び図面（第１図及び第３図）６、補正の内容 ＋１１ 明細書第２頁第１０行の「１ビット分」を「
前ビットのプリチャージ部と、その次のビットのキャリ
ィ伝搬部」に訂正する。 （２）同第２頁第１１行〜第１２行の「各ビット」を「
前段」に訂正する。 （３） 同第３頁第５行の「ここで演算」を「ここで
前ビットの演算」に訂正する。 （４）同第３頁第６行及び第４頁第８行の「キャリィ信
号４」を「前段のキャリィ信号４」に訂正する。 （５）同第７頁第４行の「キャリィ信号線４」を「前段
のキャリィ信号４」に訂正す茗。′１（６）同第１１頁
第１０行の「そのビット」を「前のビット」に訂正する
。 （７）同第１１頁第１１行の「信号線」を「信号」に訂
正する。 （＠）第１図（昭和６０年１０月１６日付手続補正書に
より補正したもの）及び第３図を別紙の通り訂正する。 以 上 第１図 ４ ：’ｉン／ｐ Ｏ４−、’／（４’ｊｉ９
’Ｉ ８：ｊｆＨｔｌ’
１ｔｉＪＩケーメ ５ ニアλ−に； １／ｌｈ’／ｒｆＢＪ＃ｉグ多６：
チＰグ、／ｆＨジゲＡφηガメ２ンシλタタソーノ７
、’ ｈ’／ｌｆｔｇ（Ｅ、ＲＲｌり：ｒ ；ｌタウダ
ニ／８：チｔ−’ｈωタルＥμプＦメツンレλタクメｔ
−ｒン第３図
Claims (2)
- （１）トランジスタ回路で構成された全加算器における
下位ビットからのキャリィを伝搬するマンチェスタ型キ
ャリィ伝搬回路において、 キャリィ信号線の出力側を電源電圧の１／２程度の中間
レベルにプリチャージするチャージ手段を設けたことを
特徴とするマンチェスタ型キャリィ伝搬回路。 - （２）上記チャージ手段は、電源とキャリィ信号線との
間に設けられプリチャージ用クロックを制御信号とする
高閾値トランジスタまたは直列接続の２つのトランジス
タと、上記キャリィ信号線と接地との間に設けられ上記
プリチャージ用クロック信号を制御信号とするトランジ
スタと、キャリィ伝搬時における中間レベルのキャリィ
信号線の値をＨレベルにプルアップして論理回路に与え
るプルアップ回路とから構成されていることを特徴とす
る特許請求の範囲第１項記載のマンチェスタ型キャリィ
伝搬回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60154548A JPS62111325A (ja) | 1985-07-12 | 1985-07-12 | マンチェスタ型キャリィ伝搬回路 |
| US06/838,302 US4807176A (en) | 1985-07-12 | 1986-03-10 | Manchester type carry propagation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60154548A JPS62111325A (ja) | 1985-07-12 | 1985-07-12 | マンチェスタ型キャリィ伝搬回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62111325A true JPS62111325A (ja) | 1987-05-22 |
| JPH0457020B2 JPH0457020B2 (ja) | 1992-09-10 |
Family
ID=15586658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60154548A Granted JPS62111325A (ja) | 1985-07-12 | 1985-07-12 | マンチェスタ型キャリィ伝搬回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4807176A (ja) |
| JP (1) | JPS62111325A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2211966A (en) * | 1987-11-02 | 1989-07-12 | Philips Nv | Digital integrated circuit |
| US4899305A (en) * | 1988-06-15 | 1990-02-06 | National Semiconductor Corp. | Manchester carry adder circuit |
| JP2885402B2 (ja) * | 1988-06-15 | 1999-04-26 | 富士通株式会社 | 並列形全加算器の桁上げ伝搬回路 |
| US4885716A (en) * | 1988-08-15 | 1989-12-05 | Dallas Semiconductor Corporation | High speed carry chain |
| US5163019A (en) * | 1990-11-29 | 1992-11-10 | Brooktree Corporation | Binary carry circuitry |
| JP2530070B2 (ja) * | 1991-09-11 | 1996-09-04 | 株式会社東芝 | 加算器 |
| JP3110221B2 (ja) * | 1993-10-04 | 2000-11-20 | 株式会社東芝 | 全加算器回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61168041A (ja) * | 1985-01-22 | 1986-07-29 | Nec Corp | 算術論理演算回路 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3919536A (en) * | 1973-09-13 | 1975-11-11 | Texas Instruments Inc | Precharged digital adder and carry circuit |
| US4179746A (en) * | 1976-07-19 | 1979-12-18 | Texas Instruments Incorporated | Digital processor system with conditional carry and status function in arithmetic unit |
| US4357675A (en) * | 1980-08-04 | 1982-11-02 | Bell Telephone Laboratories, Incorporated | Ripple-carry generating circuit with carry regeneration |
| US4408136A (en) * | 1981-12-07 | 1983-10-04 | Mostek Corporation | MOS Bootstrapped buffer for voltage level conversion with fast output rise time |
| US4538239A (en) * | 1982-02-11 | 1985-08-27 | Texas Instruments Incorporated | High-speed multiplier for microcomputer used in digital signal processing system |
| US4523292A (en) * | 1982-09-30 | 1985-06-11 | Rca Corporation | Complementary FET ripple carry binary adder circuit |
| US4584660A (en) * | 1983-06-22 | 1986-04-22 | Harris Corporation | Reduction of series propagation delay and impedance |
| US4677584A (en) * | 1983-11-30 | 1987-06-30 | Texas Instruments Incorporated | Data processing system with an arithmetic logic unit having improved carry look ahead |
| JPS60134932A (ja) * | 1983-12-24 | 1985-07-18 | Toshiba Corp | プリチヤ−ジ型の桁上げ連鎖加算回路 |
| US4661930A (en) * | 1984-08-02 | 1987-04-28 | Texas Instruments Incorporated | High speed testing of integrated circuit |
-
1985
- 1985-07-12 JP JP60154548A patent/JPS62111325A/ja active Granted
-
1986
- 1986-03-10 US US06/838,302 patent/US4807176A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61168041A (ja) * | 1985-01-22 | 1986-07-29 | Nec Corp | 算術論理演算回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4807176A (en) | 1989-02-21 |
| JPH0457020B2 (ja) | 1992-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5834948A (en) | Output circuit | |
| JPS62111325A (ja) | マンチェスタ型キャリィ伝搬回路 | |
| JPS5572863A (en) | Sense amplifier | |
| JPH10188556A (ja) | 半導体記憶装置 | |
| JPS6295016A (ja) | ラツチ回路 | |
| JPH0193927A (ja) | プログラム可能な論理回路 | |
| JPH01174010A (ja) | デュアルスロープ波形発生回路 | |
| KR100276563B1 (ko) | 출력버퍼회로 | |
| US6456120B1 (en) | Capacitor-coupling differential logic circuit | |
| JP2004241011A (ja) | センスアンプ | |
| JPH08138379A (ja) | 半導体メモリ装置の非重畳信号発生回路 | |
| JPH01202923A (ja) | 分周回路 | |
| JPS58166830A (ja) | 三状態回路 | |
| JPS593897B2 (ja) | ブンシユウカイロ | |
| US5714893A (en) | Signal transmission circuit | |
| JP2849346B2 (ja) | 算術論理演算回路 | |
| JPH0727454B2 (ja) | 桁上げ連鎖回路 | |
| JP3599459B2 (ja) | クロック信号波形補正装置および半導体集積装置 | |
| JPH04271516A (ja) | 半導体集積回路装置 | |
| JPS6159689A (ja) | センスアンプ | |
| JPS6218115A (ja) | Ｃｍｏｓ入出力回路 | |
| KR970051200A (ko) | 반도체 메모리의 데이타 입력회로 | |
| JPH0113771B2 (ja) | ||
| KR20020002541A (ko) | 적은 지터의 지연고정루프를 위해 고전압 발생 장치를갖는 지연고정루프 | |
| JPH0782424B2 (ja) | キヤリ−の伝達が行なわれるデジタル回路 |