EP0699989B1 - Circuit intégré avec fonction de démarrage rapide de sources de tension ou courant de référence - Google Patents

Circuit intégré avec fonction de démarrage rapide de sources de tension ou courant de référence Download PDF

Info

Publication number
EP0699989B1
EP0699989B1 EP95401983A EP95401983A EP0699989B1 EP 0699989 B1 EP0699989 B1 EP 0699989B1 EP 95401983 A EP95401983 A EP 95401983A EP 95401983 A EP95401983 A EP 95401983A EP 0699989 B1 EP0699989 B1 EP 0699989B1
Authority
EP
European Patent Office
Prior art keywords
transistors
mode
gate
standby mode
generator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
EP95401983A
Other languages
German (de)
English (en)
Other versions
EP0699989A1 (fr
Inventor
Alexandre Malherbe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
SGS Thomson Microelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics SA filed Critical SGS Thomson Microelectronics SA
Publication of EP0699989A1 publication Critical patent/EP0699989A1/fr
Application granted granted Critical
Publication of EP0699989B1 publication Critical patent/EP0699989B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • G05F3/10Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/245Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the temperature
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • G05F3/10Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26Current mirrors
    • G05F3/262Current mirrors using field-effect transistors only

Definitions

  • the invention relates to integrated circuits.
  • standby mode is implemented when the circuit does not need to perform all of the normal functions for which it is intended; the circuit then simply monitors the appearance of an event which should trigger the reactivation of normal functions. In this standby mode, it is desirable that normal functions do not consume power unnecessarily.
  • the standby mode is defined by a determined logic state, 0 or 1, of a logic signal present on an internal node or on an external access terminal of the circuit. This logic signal is used to control switches that cut current consumption in different branches of the integrated circuit.
  • the present invention relates more particularly to the case of placing generators of reference voltages or currents on standby in integrated circuits.
  • These generators are the circuit elements that provide stable levels of voltage or current necessary for the operation of the other elements of the integrated circuit.
  • these reference voltage generators must not provide uncontrolled levels during the re-energizing phases of the integrated circuit after the latter's power supply has been cut off.
  • POR-STBY a logic signal which can be called "POR-STBY”: when this signal is at 1, we are in standby mode ; when it is zero, we are in normal mode; and in addition, this signal undergoes a transition from 1 to 0, established by a restart circuit after power failure (circuit called "Power-On-Reset”), when the supply voltage of the integrated circuit recovers sufficient level after a temporary or long-term shutdown.
  • POR-STBY a logic signal which can be called "POR-STBY”: when this signal is at 1, we are in standby mode ; when it is zero, we are in normal mode; and in addition, this signal undergoes a transition from 1 to 0, established by a restart circuit after power failure (circuit called "Power-On-Reset”), when the supply voltage of the integrated circuit recovers sufficient level after a temporary or long-term shutdown.
  • Power-On-Reset a restart circuit after power failure
  • a reference voltage (or reference current) generator in CMOS technology conventionally comprises at least one current flow branch in which there is in series an N-channel transistor and a P-channel transistor, one of the two having its grid connected to its drain.
  • at least two branches of this type and the two branches are coupled so as to establish mutual recopies of current which are the basis of the realization such reference generators.
  • FIG. 1 represents a typical example of a reference generator, comprising four transistors, P1, P2 (channel P) and N1, N2 (channel N).
  • the P channel transistors have their gates joined and their sources connected to a supply terminal A at a potential Vdd.
  • the N channel transistors have their gates joined and their sources connected to a ground terminal B.
  • the drains of P1 and N1 are connected to constitute a first branch of current; the drains of P2 and N2 are connected to constitute a second branch of current.
  • the gate of P1 is connected to its drain and constitutes a first output S1 providing a first reference voltage VrefP; the gate of N2 is connected to its drain and constitutes a second output S2 providing a second reference voltage VrefN.
  • the circuit of FIG. 1 is therefore a double generator of reference voltages. It is used when it is desired to produce two reference voltages close to the threshold voltages of the N and P transistors respectively of the integrated circuit. Many other examples of generators exist, providing one or more reference voltages.
  • FIG. 2 represents a proposal already made to cut the consumption of the reference generator of FIG. 1 in standby mode, and to restart on the falling edge of the logic signal POR-STBY; this falling edge appears after a standby or after a restoration of the supply voltage Vdd.
  • Transistors Q1 and Q2 cut consumption; the transistor D1 allows the outputs S1 and S2 to leave from the same average level at the time of a restart; the capacitance C makes it possible to strongly unbalance the circuit at the time of restarting (falling edge of POR-STBY) to prevent the reference generator from returning too slowly to its normal state, especially when the transistors which compose it are highly resistive, which is often the case.
  • transfer door is meant a switch which is on or off and which, when it is on, introduces a very low voltage drop.
  • a transfer gate called in English “pass-gate” is constituted by two transistors of opposite conductivity types, placed in parallel and controlled by complementary logic signals (here, the mode signal and its complement).
  • the invention is applicable in particular for a voltage generator such as that of FIG. 1, comprising two branches of current circulation having transistors of the opposite type in series in each branch, the transistors of the two branches being mounted so that each branch copies the current into the other.
  • each of the outputs can be set to a non-floating potential level in standby mode, but it is not necessary to interrupt by a transfer gate the gate-drain link of the reference transistor of each of the branches: a single link can be interrupted as will be explained below.
  • the one that is interrupted is the one that risks introducing a current consumption path in standby mode. This depends on the one hand on the non-floating potentials to which the outputs in standby mode are connected, and on the other hand on the position of the standby mode transistors since these can be connected to one or the other. other of the supply terminals (earth or supply voltage Vdd).
  • the reference voltage or current generator of FIG. 3 is constructed from the basic diagram of FIG. 1. Starting from another basic diagram, it is easy to deduce from the explanations which follow the manner of implementing the present invention.
  • reference voltage generator or reference current generator since voltage and current are inextricably linked in this type of diagram: on the one hand the reference voltage supplied is a voltage transistor source gate and therefore directly represents the current passing through this transistor; and on the other hand this reference voltage is generally used to drive current sources whose function is to copy the current passing through the transistor, current which is therefore a reference current.
  • FIG. 3 the elements common with FIG. 1 have the same references, and the explanations given in connection with FIG. 1 remain valid.
  • the generator has two branches of current flow supplied between the terminals supply A (Vdd) and B (ground). Each branch has at least two transistors in series, P1 and N1 for the first branch, P2 and N2 for the second; but there could be more than two transistors in each branch, in addition to the transistors specifically added for the standby mode.
  • N1 and N2 are N-channel; P1 and P2 are P-channel.
  • the branch transistors are mounted so that each branch copies the current from the other branch. This is a classic arrangement, but other more complex structures are possible.
  • the transistors P1 and P2 are mounted as a current mirror, P2 copying the current into P1, and the transistors N1 and N2 are mounted as a current mirror, N1 copying the current from N2.
  • the transistors P1 and P2 have their gates joined together and their sources connected to the same potential, here the potential Vdd of terminal A.
  • the transistor P1 has, as we will see, its gate connected to its drain in normal operation, but its grid disconnected from its drain in standby mode.
  • a transfer gate PT1 is inserted in the grid-drain link of P1.
  • the transistors N1 and N2 have their gates joined, their sources connected to the same potential in normal operation. This potential is the mass potential. However, transistors Q1 and Q2 are interposed in the source-ground links of the transistors N1 and N2. When these transistors are conductive (normal mode), the sources of N1 and N2 are practically at ground potential and the two branches (P1, N1) and (P2, N2) play their role of mutual current copying. When blocked, the current is interrupted in the two branches and these no longer play their role of mutual current copying. The drain of N2 is connected to its grid.
  • the generator has two outputs S1 and S2 which are taken from the gate connection of P1, P2 (output S1 providing in normal mode a reference voltage VrefP), and from the gate connection of N1, N2 (output S2 providing in mode normal a reference voltage VrefN).
  • the transistors Q1 and Q2 are in this example N-channel transistors mounted between the transistors N1 and N2 and the ground. We will see that they could as well be P channel transistors mounted between transistors P1 and P2 and terminal A. They must then be controlled by an inverse logic level from the case shown in FIG. 3.
  • the circuit has a mode control input for a POR-STBY mode signal.
  • this POR-STBY signal is at logic level 1 in standby mode, and at logic level 0 in normal mode. This signal undergoes a downward transition from 1 to 0 when the mode changes, or also when a restart circuit, not shown, has detected that the supply voltage has become sufficient after an interruption.
  • the POR-STBY signal is therefore a signal obtained both from a mode change command and from the output of a restart circuit after power failure (circuit called "Power-On-Reset") in English).
  • An inverter INV1 provides a logic level NPOR-STBY complementary to the signal POR-STBY.
  • the transistors Q1 and Q2 are controlled by the NPOR-STBY output of the inverter INV1 since they must be conductors in normal mode and blocked in standby mode.
  • the PT1 pass-gate is controlled by the POR-STBY and NPOR-STBY signals so as to be on in normal mode and blocked in standby mode.
  • outputs S1 and S2 are set to non-floating potentials in standby mode. This is to allow a faster restart of the generator when returning to normal mode, and also to possibly allow the use of outputs S1 and S2 for logic purposes on the following stages, even in standby mode.
  • a transistor Q3 and a transistor Q4 make it possible to connect, in standby mode, one of the outputs S1, S2 to ground and the other to Vdd.
  • the transistor Q3 is connected between the output S1 and the ground. It is an N channel transistor controlled by the POR-STBY signal. And a transistor Q4 is connected between the output S2 and the terminal A at Vdd. It is a P channel transistor controlled by the complementary signal NPOR-STBY.
  • Q5 is a P channel transistor connecting S'1 to Vdd in standby mode.
  • Q5 is controlled by NPOR-STBY.
  • Q6 is an N-channel transistor connecting S'2 to ground in standby mode.
  • Q6 is controlled by POR-STBY.

Description

  • L'invention concerne les circuits intégrés.
  • De nombreux circuits intégrés fonctionnent maintenant avec un mode normal et un mode de mise en attente à consommation réduite, appelé encore mode "standby". Ce mode "standby" est mis en oeuvre lorsque le circuit n'a pas besoin d'accomplir la totalité des fonctions normales pour lesquelles il est prévu; le circuit se contente alors de surveiller l'apparition d'un événement qui doit déclencher la réactivation des fonctions normales. Dans ce mode d'attente, il est souhaitable que les fonctions normales ne consomment pas inutilement du courant.
  • C'est pourquoi, il est maintenant courant de déconnecter un certain nombre de branches de circuit qui risquent de consommer inutilement du courant en mode d'attente. Le mode de mise en attente est défini par un état logique déterminé, 0 ou 1, d'un signal logique présent sur un noeud interne ou sur une borne d'accès extérieure du circuit. Ce signal logique sert à contrôler des interrupteurs qui coupent la consommation de courant dans différentes branches du circuit intégré.
  • La présente invention s'intéresse plus particulièrement au cas de la mise en attente de générateurs de tensions ou courants de référence dans les circuits intégrés. Ces générateurs sont les éléments de circuit qui fournissent des niveaux stables de tension ou courant nécessaires au fonctionnement des autres éléments du circuit intégré.
  • Comme pour d'autres fonctions du circuit intégré, il est utile de couper la consommation de courant de ces générateurs en mode d'attente. Toutefois, il est en général nécessaire que ces générateurs redémarrent très vite, et de manière contrôlée (en particulier sans oscillation), lorsqu'on repasse en mode de fonctionnement normal. Il est en effet indispensable que ces générateurs ne fournissent pas des états aléatoires incontrôlés pendant le temps que dure le rétablissement du mode normal.
  • De la même façon, ces générateurs de tension de référence ne doivent pas fournir des niveaux incontrôlés pendant les phases de remise sous tension du circuit intégré après coupure de l'alimentation de ce dernier.
  • On a donc imaginé que la consommation de courant dans ces générateurs de référence est contrôlée par un signal logique qu'on peut appeler "POR-STBY" : lorsque ce signal est à 1, on est en mode d'attente ("standby"); lorsqu'il est à zéro, on est en mode normal; et de plus, ce signal subit une transition de 1 à 0, établie par un circuit de redémarrage après coupure d'alimentation (circuit dit "Power-On-Reset" en anglais), lorsque la tension d'alimentation du circuit intégré retrouve un niveau suffisant après une coupure momentanée ou durable.
  • Un générateur de tension de référence (ou de courant de référence) en technologie CMOS comporte classiquement au moins une branche de circulation de courant dans laquelle on a en série un transistor à canal N et un transistor à canal P, l'un des deux ayant sa grille reliée à son drain. En général il y a au moins deux branches de ce type, et les deux branches sont couplées de manière à établir des recopies mutuelles de courant qui sont la base de la réalisation de tels générateurs de référence.
  • La figure 1 représente un exemple typique d'un générateur de référence, comportant quatre transistors, P1, P2 (canal P) et N1, N2 (canal N). Les transistors à canal P ont leurs grilles réunies et leurs sources reliées à une borne d'alimentation A à un potentiel Vdd. Les transistors à canal N ont leurs grilles réunies et leurs sources reliées à une borne de masse B. Les drains de P1 et N1 sont reliés pour constituer une première branche de courant; les drains de P2 et N2 sont reliés pour constituer une deuxième branche de courant. La grille de P1 est reliée à son drain et constitue une première sortie S1 fournissant une première tension de référence VrefP; la grille de N2 est reliée à son drain et constitue une deuxième sortie S2 fournissant une deuxième tension de référence VrefN.
  • Le circuit de la figure 1 est donc un double générateur de tensions de références. Il est utilisé lorsqu'on souhaite produire deux tensions de référence proches des tensions de seuil des transistors N et P respectivement du circuit intégré. De nombreux autres exemples de générateurs existent, fournissant une ou plusieurs tensions de référence.
  • La figure 2 représente une proposition déjà faite pour couper la consommation du générateur de référence de la figure 1 en mode d'attente, et pour redémarrer sur le front descendant du signal logique POR-STBY; ce front descendant apparaît après une mise en attente ou après un rétablissement de la tension d'alimentation Vdd.
  • Cette proposition consiste :
    • à insérer deux transistors Q1 et Q2, respectivement dans la branche P1, N1 et dans la branche P2, N2, ces transistors étant étant bloqués en mode d'attente et conducteurs en mode normal; par exemple ce sont des transistors à canal P insérés entre les transistors P1, P2 et la borne A à Vdd, et commandés par le signal POR-STBY; ou alors ce sont des transistors à canal N insérés entre N1, N2 et la masse et commandés par le complément logique NPOR-STBY du signal de commande POR-STBY;
    • à court-circuiter, par un transistor D1 à faible tension de seuil, les deux sorties de référence S1 et S2 pour leur donner un potentiel commun intermédiaire pendant la mise en attente;
    • et à placer une capacité C entre l'entrée POR-STBY et les grilles de transistors P1 et P2, ou entre la commande NPOR-STBY et les grilles de transistors N1 et N2.
  • Les transistors Q1 et Q2 coupent la consommation; le transistor D1 permet que les sorties S1 et S2 partent d'un même niveau moyen au moment d'un redémarrage; la capacité C permet de déséquilibrer fortement le circuit au moment du redémarrage (front descendant de POR-STBY) pour éviter que le générateur de référence ne retrouve trop lentement son état normal, surtout lorsque les transistors qui le composent sont fortement résistifs, ce qui est souvent le cas.
  • On s'est aperçu qu'un inconvénient de ce circuit est que les noeuds de sortie S1 et S2 sont à des potentiels flottants en mode d'attente; si ce potentiel était bien au milieu de l'intervalle entre les niveaux VrefN et VrefP, cela pourrait convenir. Mais on n'en est pas sûr. D'autre part, la capacité C est encombrante sur le circuit intégré. Enfin, ce circuit fonctionne à condition que la tension d'alimentation Vdd présente au moment du front descendant POR-STBY soit suffisamment haute. Or on souhaite de plus en plus des circuits qui fonctionnent même à très basse tension d'alimentation, et en particulier des circuits dont le redémarrage soit assuré pour un faible niveau de Vdd (2 volts environ) après coupure.
  • Pour apporter une solution globale à ce problème, et en particulier pour obtenir un redémarrage rapide et sûr du générateur après une coupure d'alimentation ou après une période de mise en attente, l'invention propose :
    • d'une part, comme on le faisait auparavant, d'interposer des transistors entre les branches du générateur de courant et la masse ou la borne d'alimentation à Vdd;
    • d'autre part de relier les sorties du générateur de référence à des potentiels de référence en mode d'attente; en pratique ces potentiels sont les potentiels d'alimentation des bornes A et B;
    • et enfin d'interrompre par une porte de transfert respective celle ou celles des liaisons grille-drain des transistors du générateur qui établissent des chemins de consommation de courant entre les bornes d'alimentation A et B du fait que les sorties sont reliées aux potentiels de référence au lieu de rester flottants.
  • Autrement dit, contrairement au principe général des circuits de mise en attente, principe qui veut qu'on se contente d'interrompe les liaisons à la masse ou à Vdd, ici on rajoute volontairement des liaisons vers la masse et vers la borne d'alimentation à Vdd; mais on place cependant un autre interrupteur (ou plusieurs) ailleurs pour compenser ce rajout.
  • L'invention propose donc un générateur de niveau de référence (tension ou courant), comportant :
    • au moins une première branche de circulation de courant dans laquelle on a en série un transistor à canal N et un transistor à canal P, l'un des deux, appelé ci-après transistor de référence, ayant son drain relié à sa grille en mode normal et cette grille étant reliée à une sortie du générateur,
    • des transistors de mode d'attente interposés entre chaque branche de circulation de courant et une borne d'alimentation,
    • et une entrée de commande de mode pour fournir un signal de mode qui bloque les transistors de mode d'attente en mode d'attente et qui les rend conducteurs en mode normal,
       caractérisé en ce que d'une part un transistor commandé par le signal de mode est relié entre la sortie et un potentiel de référence non flottant (de préférence une borne d'alimentation ou la masse), et d'autre part une porte de transfert est insérée entre la grille et le drain du transistor de référence, cette porte étant commandée par le signal de mode pour être bloquée (non passante) en mode d'attente.
  • Par "porte de transfert", on entend un interrupteur qui est passant ou bloqué et qui, lorsqu'il est passant, introduit une très faible chute de tension. En pratique, une porte de transfert, appelée en anglais "pass-gate", est constituée par deux transistors de types de conductivité opposés, placés en parallèle et commandés par des signaux logiques complémentaires (ici, le signal de mode et son complément).
  • L'invention est applicable notamment pour un générateur de tension tel que celui de la figure 1, comprenant deux branches de circulation de courant ayant des transistors de type opposé en série dans chaque branche, les transistors des deux branches étant montés de manière que chaque branche recopie le courant dans l'autre.
  • S'il y a deux sorties de référence, comme c'est le cas pour le générateur de la figure 1, chacune des sorties peut être mise à un niveau de potentiel non flottant en mode d'attente, mais il n'est pas nécessaire d'interrompre par une porte de transfert la liaison grille-drain du transistor de référence de chacune des branches : une seule liaison peut être interrompue comme on l'expliquera plus loin. Celle qui est interrompue est celle qui risque d'introduire un chemin de consommation de courant en mode d'attente. Ceci dépend d'une part des potentiels non flottants auxquels sont reliées les sorties en mode d'attente, et d'autre part de la position des transistors de mode d'attente puisque ceux-ci peuvent être connectés à l'une ou l'autre des bornes d'alimentation (masse ou tension d'alimentation Vdd).
  • Enfin, dans le cas où on souhaite que les sorties du générateur soient reliées en mode d'attente à un potentiel qui n'est pas celui qui est le plus adapté à un redémarrage rapide du générateur, on procède comme suit : on connecte en mode d'attente les grilles des transistors de référence aux potentiels les plus adaptés à un redémarrage rapide; par ailleurs, on interpose entre ces grilles et les sorties du générateur des portes de transfert passantes en mode normal et bloquées en mode d'attente; et on relie les sorties aux potentiels désirés par l'intermédiaire de transistors bloqués en mode normal et conducteurs en mode d'attente.
  • D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description détaillée qui suit et qui est faite en référence aux dessins annexés dans lesquels :
    • la figure 1, déjà décrite, représente un schéma de générateur de tension ou courant de référence de l'art antérieur;
    • la figure 2, déjà décrite, représente un schéma de générateur avec mode d'attente;
    • la figure 3 représente un schéma de générateur de référence selon l'invention;
    • la figure 4 représente un schéma modifié.
  • Le générateur de tension ou courant de référence de la figure 3 est construit à partir du schéma de base de la figure 1. En partant d'un autre schéma de base, on peut facilement déduire des explications qui suivent la manière de mettre en oeuvre la présente invention.
  • On comprendra qu'on peut parler indifféremment de générateur de tension de référence ou de générateur de courant de référence étant donné que tension et courant sont liés de manière indissoluble dans ce type de schéma : d'une part la tension de référence fournie est une tension grille-source de transistor et elle représente donc directement le courant traversant ce transistor; et d'autre part cette tension de référence est en général utilisée pour piloter des sources de courant dont la fonction est de recopier le courant traversant le transistor, courant qui est de ce fait un courant de référence.
  • Sur la figure 3, les éléments communs avec la figure 1 portent les mêmes références, et les explications données à propos de la figure 1 restent valables.
  • Le générateur comporte deux branches de circulation de courant alimentées entre les bornes d'alimentation A (Vdd) et B (la masse). Chaque branche comporte au moins deux transistors en série, P1 et N1 pour la première branche, P2 et N2 pour la deuxième; mais il pourrait y avoir plus de deux transistors dans chaque branche, en plus des transistors spécifiquement rajoutés pour le mode d'attente. N1 et N2 sont à canal N; P1 et P2 sont à canal P.
  • Les transistors des branches sont montés de manière que chaque branche recopie le courant de l'autre branche. Il s'agit d'une disposition classique, mais d'autres structures plus complexes sont possibles.
  • Pour effectuer cette recopie mutuelle, on monte les transistors P1 et P2 en miroir de courant, P2 recopiant le courant dans P1, et on monte les transistors N1 et N2 en miroir de courant, N1 recopiant le courant de N2.
  • Pour cela, les transistors P1 et P2 ont leurs grilles réunies entre elles et leurs sources reliées au même potentiel, ici le potentiel Vdd de la borne A. Le transistor P1 a, comme on le verra, sa grille reliée à son drain en mode de fonctionnement normal, mais sa grille déconnectée de son drain en mode d'attente. A cet effet, une porte de transfert PT1 est insérée dans la liaison grille-drain de P1.
  • Les transistors N1 et N2 ont leurs grilles réunies, leurs sources reliées à un même potentiel en fonctionnement normal. Ce potentiel est le potentiel de masse. Cependant, des transistors Q1 et Q2 sont interposés dans les liaisons source-masse des transistors N1 et N2. Lorsque ces transistors sont conducteurs (mode normal), les sources de N1 et N2 sont pratiquement au potentiel de masse et les deux branches (P1, N1) et (P2, N2) jouent leur rôle de recopie mutuelle de courant. Lorsqu'ils sont bloqués, le courant est interrompu dans les deux branches et celles-ci ne jouent plus leur rôle de recopie mutuelle de courant. Le drain de N2 est relié à sa grille.
  • Le générateur possède deux sorties S1 et S2 qui sont prélevées sur la connexion de grille de P1,P2 (sortie S1 fournissant en mode normal une tension de référence VrefP), et sur la connexion de grille de N1, N2 (sortie S2 fournissant en mode normal une tension de référence VrefN).
  • Les transistors Q1 et Q2 sont dans cet exemple des transistors à canal N montés entre les transistors N1 et N2 et la masse. On verra qu'ils pourraient aussi bien être des transistors à canal P montés entre les transistors P1 et P2 et la borne A. Ils doivent alors être commandés par un niveau logique inverse du cas représenté à la figure 3.
  • Le circuit comporte une entrée de commande de mode pour un signal de mode POR-STBY.
  • Dans l'exemple décrit on suppose que ce signal POR-STBY est au niveau logique 1 en mode d'attente, et au niveau logique 0 en mode normal. Ce signal subit une transition descendante de 1 vers 0 lors du changement de mode, ou également lorsqu'un circuit de redémarrage non représenté a détecté que la tension d'alimentation est redevenue suffisante après une interruption. Le signal POR-STBY est donc un signal obtenu à la fois à partir d'un ordre de changement de mode et à partir de la sortie d'un circuit de redémarrage après coupure d'alimentation (circuit dit "Power-On-Reset" en anglais).
  • Un inverseur INV1 fournit un niveau logique NPOR-STBY complémentaire du signal POR-STBY.
  • Les transistors Q1 et Q2 sont commandés par la sortie NPOR-STBY de l'inverseur INV1 puisqu'ils doivent être conducteurs en mode normal et bloqués en mode d'attente.
  • La porte de transfert ("pass-gate") PT1 est commandée par les signaux POR-STBY et NPOR-STBY de manière à être passante en mode normal et bloquée en mode d'attente.
  • On prévoit par ailleurs que les sorties S1 et S2 sont mises à des potentiels non flottants en mode d'attente. Ceci pour permettre un redémarrage plus rapide du générateur lors du retour au mode normal, et également pour permettre éventuellement d'utiliser les sorties S1 et S2 à des fins logiques sur les étages suivants, même en mode d'attente.
  • Pour cela, un transistor Q3 et un transistor Q4 permettent de relier, en mode d'attente, l'une des sorties S1, S2 à la masse et l'autre à Vdd.
  • Dans l'exemple représenté, le transistor Q3 est connecté entre la sortie S1 et la masse. C'est un transistor à canal N commandé par le signal POR-STBY. Et un transistor Q4 est relié entre la sortie S2 et la borne A à Vdd. C'est un transistor à canal P commandé par le signal complémentaire NPOR-STBY.
  • Le rôle de la porte de transfert PT1 est le suivant:
  • Si elle n'était pas là pour interrompre la liaison drain-grille de P1 en mode d'attente, un chemin de courant existerait entre la borne A et la masse par le transistor P1 (conducteur du fait de la mise à la masse de sa grille par Q3), la liaison drain-grille de P1, et le transistor Q3 qui met la grille de P1 à la masse. En bloquant la liaison grille-drain en mode d'attente on interrompt ce chemin de consommation de courant sans empêcher la mise à la masse de la sortie S1.
  • On notera qu'il n'est pas nécessaire de prévoir une porte de transfert similaire dans la liaison grille-drain du transistor N2. Toutefois, si les transistors Q1 et Q2 étaient insérés entre les transistors P1 et P2 et la borne A, au lieu d'être reliés entre N1 et N2 et la masse, alors c'est la liaison grille-drain de N2 et non pas la liaison grille-drain de P1 qui devrait comporter une porte de transfert.
  • Avec le schéma de la figure 3, on obtient un redémarrage garanti du générateur, rapide et sans oscillation, que ce soit au passage en mode normal après mise en attente, ou que ce soit au redémarrage après une interruption d'alimentation.
  • Il est possible que l'on souhaite avoir sur les sorties du générateur en mode d'attente non pas un niveau 0 sur S1 et un niveau 1 sur S2 mais le contraire. Ou encore, on peut souhaiter d'autres niveaux de référence sur S1 et S2 en mode d'attente. Cependant, pour assurer un redémarrage rapide du générateur, les potentiels les plus adaptés sont un potentiel 0 sur la grille du transistor P1 (borne S1) et un potentiel Vdd sur la grille du transistor N1 (borne S2).
  • Dans ce cas, le schéma de la figure 4 peut être utilisé. Les éléments sont les mêmes qu'à la figure 3, mais on a rajouté, en aval des sorties S1 et S2, des portes de transferts PT2 et PT3. Ces portes, commandées par le signal POR-STBY et son complément NPOR-STBY, sont passantes en mode normal et introduisent une très faible chute de tension. On obtient donc sur les sorties S'1 et S'2 pratiquement les mêmes tensions de référence VrefP et VrefN que sur S1 et S2. S'1 et S'2 sont alors utilisées comme les véritables sorties du générateur de niveau de référence. On rajoute en outre deux transistors Q5 et Q6, conducteurs seulement en mode d'attente, pour relier les sorties S'1 et S'2 aux potentiels désirés en mode d'attente. Ici, Q5 est un transistor à canal P reliant S'1 à Vdd en mode d'attente. Q5 est commandé par NPOR-STBY. Et Q6 est un transistor à canal N reliant S'2 à la masse en mode d'attente. Q6 est commandé par POR-STBY.

Claims (6)

  1. Générateur de niveau de référence en circuit intégré, comportant :
    - au moins une première branche de circulation de courant dans laquelle on a en série un transistor (N1, N2) à canal N et un transistor (P1, P2) à canal P, l'un des deux (P1), appelé ci-après transistor de référence, ayant son drain relié à sa grille en mode normal et cette grille étant reliée à une sortie (S1) du générateur,
    - des transistors de mode d'attente (Q1, Q2) interposés entre chaque branche de circulation de courant et une borne d'alimentation (A, B),
    - et une entrée de commande de mode pour fournir un signal de mode (POR-STBY) qui bloque les transistors de mode d'attente (Q1, Q2) en mode d'attente et qui les rend conducteurs en mode normal,
       caractérisé en ce que d'une part un transistor (Q3, Q4) commandé par le signal de mode est relié entre la sortie et un potentiel de référence non flottant, et d'autre part une porte de transfert (PT1) est insérée entre la grille et le drain du transistor de référence (P1), cette porte étant commandée par le signal de mode pour être bloquée en mode d'attente.
  2. Générateur selon la revendication 1, caracatérisé en ce que le potentiel de référence non flottant est une borne d'alimentation (A ou B) du générateur.
  3. Générateur de niveau de référence selon l'une des revendications 1 et 2, caractérisé en ce qu'il comporte deux branches de circulation de courant ayant des transistors de type opposé en série dans chaque branche, les transistors des deux branches étant montés de manière que chaque branche recopie le courant dans l'autre.
  4. Générateur selon la revendication 3, caractérisé en ce qu'il comporte deux sorties (S1, S2), et deux transistors de référence (P1, N2) ayant chacun leur grille reliée à leur drain et à une sortie respective en mode normal, et en ce qu'une porte de transfert (PT1) est insérée dans la liaison grille-drain d'un seul des transistors de référence (P1).
  5. Générateur selon la revendication 4, caractérisé en ce que le potentiel de référence est une première borne d'alimentation (B) pour la première sortie et une deuxième borne d'alimentation (A) pour la deuxième sortie.
  6. Générateur selon l'une des revendications précédentes, caractérisé en ce qu'on interpose entre les grilles des transistors de référence (P1, N2) et les sorties correspondantes (S'1, S'2) du générateur, des portes de transfert (PT2, PT3), passantes en mode normal et bloquées en mode d'attente, et en ce qu'on relie les sorties (S'1, S'2) à des potentiels désirés en mode d'attente par l'intermédiaire de transistors (Q5, Q6) bloqués en mode normal et conducteurs en mode d'attente.
EP95401983A 1994-08-31 1995-08-31 Circuit intégré avec fonction de démarrage rapide de sources de tension ou courant de référence Expired - Lifetime EP0699989B1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9410500 1994-08-31
FR9410500A FR2724025B1 (fr) 1994-08-31 1994-08-31 Circuit integre avec fonction de demarrage rapide de sources de tension ou courant de reference

Publications (2)

Publication Number Publication Date
EP0699989A1 EP0699989A1 (fr) 1996-03-06
EP0699989B1 true EP0699989B1 (fr) 1997-03-12

Family

ID=9466616

Family Applications (1)

Application Number Title Priority Date Filing Date
EP95401983A Expired - Lifetime EP0699989B1 (fr) 1994-08-31 1995-08-31 Circuit intégré avec fonction de démarrage rapide de sources de tension ou courant de référence

Country Status (5)

Country Link
US (1) US5642037A (fr)
EP (1) EP0699989B1 (fr)
JP (1) JP2818646B2 (fr)
DE (1) DE69500177T2 (fr)
FR (1) FR2724025B1 (fr)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0840193B1 (fr) * 1996-11-04 2002-05-02 STMicroelectronics S.r.l. Générateur de tension de référence d'écartement de bande (bandgap)
GB2336960B (en) * 1998-05-01 2003-08-27 Sgs Thomson Microelectronics Start up circuits and bias generators
DE10015276A1 (de) * 2000-03-28 2001-10-11 Infineon Technologies Ag Stromerzeugungseinrichtung und Spannungserzeugungseinrichtung
JP4132795B2 (ja) * 2001-11-28 2008-08-13 富士通株式会社 半導体集積回路
US6844711B1 (en) 2003-04-15 2005-01-18 Marvell International Ltd. Low power and high accuracy band gap voltage circuit
DE102004021232A1 (de) * 2004-04-30 2005-11-17 Austriamicrosystems Ag Stromspiegelanordnung
US7372321B2 (en) * 2005-08-25 2008-05-13 Cypress Semiconductor Corporation Robust start-up circuit and method for on-chip self-biased voltage and/or current reference
US10168363B1 (en) * 2018-03-14 2019-01-01 STMicroelectronics Design & Application S.R.O. Current sensor with extended voltage range

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4628250A (en) * 1984-11-20 1986-12-09 Thomson Components-Mostok Corporation Power conserving CMOS reference voltage source
JP2804162B2 (ja) * 1989-09-08 1998-09-24 株式会社日立製作所 定電流定電圧回路
JPH0469890A (ja) * 1990-07-10 1992-03-05 Nec Corp 基準電圧発生回路
JP2647276B2 (ja) * 1991-04-30 1997-08-27 株式会社東芝 定電位発生用半導体装置
GB2260833A (en) * 1991-10-22 1993-04-28 Burr Brown Corp Reference voltage circuit allowing fast power-up

Also Published As

Publication number Publication date
US5642037A (en) 1997-06-24
EP0699989A1 (fr) 1996-03-06
FR2724025A1 (fr) 1996-03-01
DE69500177T2 (de) 1997-06-19
JPH0876867A (ja) 1996-03-22
DE69500177D1 (de) 1997-04-17
FR2724025B1 (fr) 1997-01-03
JP2818646B2 (ja) 1998-10-30

Similar Documents

Publication Publication Date Title
NL193349C (nl) Detectieschakeling voor het detecteren van de toestand van twee smeltstukverbindingen.
EP0080394B1 (fr) Bascule bistable à stockage non volatil et à repositionnement statique
EP0594834A1 (fr) Circuit intermediaire entre un circuit logique a basse tension et un etage de sortie a haute tension realises dans une technologie cmos standard
EP0699989B1 (fr) Circuit intégré avec fonction de démarrage rapide de sources de tension ou courant de référence
FR2596595A1 (fr) Porte logique mos du type domino
JPH10508175A (ja) 不揮発性メモリ集積回路における高電圧切換え用高電圧レベルシフタ
FR2488006A1 (fr) Circuit de report perfectionne pour un additionneur binaire
EP0432058A1 (fr) Circuit d'isolation dynamique de circuits intégrés
FR2822309A1 (fr) Circuit de translation de signaux de commutation
EP0149275B1 (fr) Circuit intégré numérique comportant des transistors à effet de champ complémentaires
FR2578125A1 (fr) Bascule bistable statique en technologie cmos
JP3737472B2 (ja) データ保持装置およびデータ保持方法
EP0447729B1 (fr) Comparateur à seuil immunisé contre le bruit
EP0639001A1 (fr) Circuit de filtrage d'un signal impulsionnel et circuit intégré comportant un tel circuit
US5838169A (en) NMOS charge-sharing prevention device for dynamic logic circuits
EP0323367A1 (fr) Circuit de remise sous tension pour circuit intégré en technologie MOS
EP0690573B1 (fr) Circuit de commande de mise en veille partielle d'une source de polarisation
FR2534751A1 (fr) Circuit de restauration a la mise sous tension pour un systeme de commande electrique
JP3239313B2 (ja) 論理回路
KR100303073B1 (ko) 동적 레지스터를 사용한 cmos 회로용 클럭 신호 발생 장치
FR2787912A1 (fr) Circuit electronique configurable
EP2087592B1 (fr) Etage de sortie logique de circuit integre protege contre une inversion de batterie
US4816777A (en) Controlled oscillator
EP0420752B1 (fr) Réseau logique programmable intégré
KR100397880B1 (ko) 디지털 회로

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): DE FR GB IT

17P Request for examination filed

Effective date: 19960117

GRAG Despatch of communication of intention to grant

Free format text: ORIGINAL CODE: EPIDOS AGRA

17Q First examination report despatched

Effective date: 19960423

GRAH Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOS IGRA

GRAH Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOS IGRA

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): DE FR GB IT

GBT Gb: translation of ep patent filed (gb section 77(6)(a)/1977)

Effective date: 19970317

ITF It: translation for a ep patent filed

Owner name: 0508;83MIFPORTA CHECCACCI E BOTTI S.R.L.

REF Corresponds to:

Ref document number: 69500177

Country of ref document: DE

Date of ref document: 19970417

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed
REG Reference to a national code

Ref country code: GB

Ref legal event code: IF02

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GB

Payment date: 20040825

Year of fee payment: 10

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 20040902

Year of fee payment: 10

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IT

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES;WARNING: LAPSES OF ITALIAN PATENTS WITH EFFECTIVE DATE BEFORE 2007 MAY HAVE OCCURRED AT ANY TIME BEFORE 2007. THE CORRECT EFFECTIVE DATE MAY BE DIFFERENT FROM THE ONE RECORDED.

Effective date: 20050831

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20050831

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20060301

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 20050831

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 20140822

Year of fee payment: 20