JP3239313B2 - 論理回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、論理動作する小論理回
路群を低しきい値電圧のトランジスタで構成し、その小
論理回路群に電源を供給する経路に高しきい値電圧のト
ランジスタを接続して、小論理回路群の動作時の高速化
を図るとともに非動作時（スリープ時）の低リーク電流
化を図った論理回路にかかり、特にスリープの前後にお
ける論理状態の一致の確実化を図った論理回路に関する
ものである。

【０００２】

【従来の技術】近年、各種電子機器の小型化携帯化の要
求に応えるべく、集積回路の低電圧動作化が進められて
いる。そのための技術として、" １Ｖ High - Speed Di
gitalCircuit Technology With 0.5 μm Malti - Thres
hold CMOS” Proceedings ofIEEE ASIC CONFERENCE PP.
186-189,SEPT.1993.に記載されているMT-CMOS （Multi-
Threshold CMOS）回路を例として図５〜図７に示す。

【０００３】まず、図５について説明する。Ｌは小論理
回路群であり、低しきい値電圧のＰchＭＯＳトランジス
タＱ１、低しきい値電圧のＮchＭＯＳトランジスタＱ２
等により構成される論理ゲートＬ１の複数からなるもの
である。この論理ゲートＬ１の高電位側、低電位側の電
源端子は共通化され、各々高電位の疑似電源線ＶＡ、低
電位の疑似電源線ＶＢに接続されている。これら疑似電
源線ＶＡと実電源線ＶＤＤとの間には上記低しきい値電
圧よりも高い高しきい値電圧のＰchＭＯＳトランジスタ
ＱＡが、疑似電源線ＶＢと実電源線ＧＮＤとの間には高
しきい値電圧のＮchＭＯＳトランジスタＱＢが接続され
ている。トランジスタＱＡのゲート端子はスリープ制御
端子ＣＳＢに、トランジスタＱＢのゲート端子はスリー
プ制御端子ＣＳに各々接続される。

【０００４】通常動作時には、スリープ制御端子ＣＳＢ
を低電位に、スリープ制御端子ＣＳを高電位に設定す
る。これにより高しきい値電圧トランジスタＱＡ、ＱＢ
の両者が導通して、疑似電源線ＶＡ、ＶＢの電位が実電
源線ＶＤＤ、ＧＮＤと同等となり、その疑似電源線Ｖ
Ａ、ＶＢを各々電源線とみなすことができる。この疑似
電源線ＶＡとＶＢの間に接続されている論理ゲートＬ１
等からなる小論理回路群Ｌは、低しきい値電圧のトラン
ジスタＱ１、Ｑ２で構成されているため、１Ｖという非
常に低い電源電圧であっても高速に動作させることがで
きる。

【０００５】ところで、トランジスタのしきい値電圧を
下げるとリーク阻止能力が低下し、スタンバイ時の消費
電流が増大するという問題があるが、上記した図５の回
路では、スリープ制御と呼ぶパワーマネージメント機能
を導入することにより、この問題が解決されている。小
論理回路群Ｌを動作させないスタンバイ時は、その小論
理回路群Ｌはスリープ状態に設定される。

【０００６】具体的には、スリープ制御端子ＣＳＢを高
電位に、スリープ制御端子ＣＳを低電位にして、高しき
い値電圧トランジスタＱＡ、ＡＢのいずれをも遮断状態
にする。これにより、実電源線ＶＤＤとＧＮＤとの間に
おいて、低しきい値電圧トランジスタＱ１、Ｑ２からな
る論理ゲートＬ１その他を含む小論理回路群Ｌが、遮断
された高しきい値トランジスタＱＡ、ＱＢにより挟まれ
るので、それら低しきい値トランジスタＱ１、Ｑ２をリ
ーク電流が流れることはなく、超低電力特性を実現でき
る。

【０００７】図６は、図５において、高しきい値電圧ト
ランジスタＱＢを削除して低電位側の疑似電源線ＡＢを
削除した場合の例を示す回路図である。この場合も、通
常動作およびスリープ動作は図５における場合と同様で
ある。スタンバイ時にはトランジスタＱＡを遮断させる
だけで回路をスリープ状態にすることができる。そのと
き、疑似電源線ＶＡ（通常動作時は実電源線ＶＤＤの電
位とほほ同じ）は、実電源線ＧＮＤとほぼ同じ電位にな
る。

【０００８】図７は、図５において、高しきい値電圧ト
ランジスタＱＡを削除して高電位側の疑似電源線ＶＡを
削除した場合の例を示す回路図である。この場合も、通
常動作およびスリープ動作は図５における場合と同様で
ある。スタンバイ時にはトランジスタＱＢを遮断させる
だけで回路をスリープ状態にすることができる。そのと
き、疑似電源線ＶＢ（通常動作時は実電源線ＧＮＤの電
位とほぼ同じ）は実電源線ＶＤＤの電位とほぼ同じ電位
になる。

【０００９】さて、以上説明したスリープ制御を受ける
図５〜図７に示した回路をここでは被スリープ回路と呼
ぶ。実際のシステムに応用する場合には、スリープの前
後で被スリープ回路群の状態（各ノードの電位状態）を
一致させなければない。ここでは、スリープ前後におい
て、（１）被スリープ回路群への外部入力信号の論理値
を一致させること、（２）記憶素子の内容保存を保証す
ること、の両者によって、回路群の内部状態をスリープ
の前後で一致させることができる。

【００１０】ここで、従来用いられてきた論理回路の例
を図８に示す。被スリープ回路群１０は上記した図５〜
図７のいずれかの回路からなる回路群であり、スリープ
制御信号ＰＤ１によって動作／スリープが制御される。
スリープ制御回路２０は入力信号ＰＤに応じてスリープ
制御信号ＰＤ１とＰＤ２を出力する回路である。回路群
３０はその出力信号Ｄが被スリープ制御回路群１０への
入力信号となり、上記スリープ制御信号ＰＤ２によって
その出力信号の固定／解除が制御される回路群である。
図９は入力信号ＰＤ、スリープ制御信号ＰＤ１、ＰＤ２
のタイムチャートを示す図である。

【００１１】スリープ制御信号ＰＤ１は被スリープ回路
群１０の小論理回路群Ｌへの電源供給のオン／オフを制
御するために用いられる。実際には、このスリープ制御
信号ＰＤ１は図５〜図７中の一方のスリープ制御端子Ｃ
ＳＢにはそのまま、他方のスリープ制御端子ＣＳには反
転して印加される。

【００１２】ここで、説明を簡単にするため、被スリー
プ回路群１０はスリープ制御信号ＰＤ１が高電位のとき
電源がオフとなり、低電位のときオンとなるものとし、
またスリープ制御信号ＰＤ２は周辺の回路群３０の出力
信号を固定する制御を行なうために用いられ、高電位の
とき出力信号Ｄの変化を固定し、低電位のときその固定
を解除するものとする。

【００１３】まず、通常動作→スリープ状態に変化する
動作について説明する。入力信号ＰＤが高電位になる
と、最初にスリープ制御信号ＰＤ２が低電位から高電位
に変化し、これによって回路群３０の出力信号Ｄ、つま
り被スリープ回路群１０への入力信号Ｄの変化が固定さ
れる。この後にスリープ制御信号ＰＤ１が低電位から高
電位に変化し、被スリープ回路群１０のトランジスタＱ
Ａ、ＡＢが遮断してそこへの電源供給が遮断され、以上
によりスリープ状態に入る。

【００１４】次に、スリープ状態→通常動作に変化する
動作について説明する。入力信号ＰＤが低電位になる
と、最初にスリープ制御信号ＰＤ１が高電位から低電位
に変化し、被スリープ回路群１０のトランジスタＱＡ、
ＱＢが導通する。これによって疑似電源線ＶＡ、ＶＢの
電位が実電源線ＶＤＤ、ＧＮＤの電位に近付くが、被ス
リープ回路群１０内の各ノードの電位がスリープ前の値
と同じ値に確定するまでの間はスリープ制御信号ＰＤ２
は高電位のままであり、この間は入力信号Ｄの変化を固
定状態を継続する。以上により、スリープ前後において
被スリープ回路群１０内の各ノードの電位状態を一致さ
せることができる。

【００１５】本技術は提唱されて間もないことから、ス
リープ制御信号ＰＤ１、ＰＤ２を生成するスリープ制御
回路２０の具体例は公知のものではないが、一般の回路
設計法に従えば、例えば図１０に示すような構成が例と
して挙げられる。ＤＦ１、ＤＦ２はＤＦＦ回路、ＯＲ１
はオアゲート、ＡＮＤ１はアンドゲート、ＤＬ１は例え
ば多段に縦続接続されたＦＦ回路等からなる分周回路で
構成される遅延回路である。ここでは、遅延回路ＤＬ１
を内蔵させることによって、スリープ制御信号ＰＤ１、
ＰＤ２のタイミング差ｔ１、ｔ２を発生している。この
タイミング差ｔ１、ｔ２は回路設計時にシミュレーショ
ンにより求める。

【００１６】

【発明が解決しようとする課題】しかしながら、実際の
ＬＳＩ製造工程では、プロセス変動によってトランジス
タ特性はばらつき、またシミュレーションでの誤差も考
慮すれば、正確なタイミング差ｔ１、ｔ２を見積もるこ
とは難しい。特に問題となるのは、スリープ状態→動作
状態に変化するときのスリープ制御信号ＰＤ１とＰＤ２
が高電位から低電位に変化するタイミングの時間差ｔ２
である。

【００１７】スリープ制御信号ＰＤ１が低電位となるこ
とにより被スリープ回路群１０への電力供給が再開され
るが、疑似電源線ＶＡ、ＶＢの電位が実電源線ＶＤＤ、
ＧＮＤの電位近くに到達しない間は、被スリープ回路群
１０の論理ゲートＬ１等からなる小論理回路群Ｌには十
分に電力が供給されず、各ノードの電位がスリープ前と
同じ状態には確定してない。

【００１８】従って、このような状態でスリープ制御信
号ＰＤ２が高電位から低電位に変化すると、その時点か
ら入力信号Ｄが変化してしまい、被スリープ回路群１０
の内部状態をスリープの前後で一致させることができな
くなってしまうという問題がある。

【００１９】このように、従来のスリープ制御回路２０
では、スリープ制御信号のタイミング差ｔ２の見積りの
難しさから、スリープ前後での被スリープ回路群の状態
を完全に一致させることが困難であった。これは、タイ
ミング差ｔ２を十分大きく設定することにより解消する
ことはできるが、これでは切り替え速度の遅延をもたら
し、真の解決にはならない。

【００２０】本発明は以上のような点に鑑みてなされた
もので、その目的は、切り替え速度を犠牲にすることな
く、スリープ前後での被スリープ回路群の各ノードの電
位状態を完全に一致させることができるようにしたスリ
ープ制御回路を具備する論理回路を提供することであ
る。

【００２１】

【課題を解決するための手段】本発明の目的は、低しき
い値電圧のトランジスタで小論理回群を構成し、該小論
理回路群の高電位側電源端子および低電位側電源端子の
一方を第１の疑似電源線に接続して該第１の疑似電源線
を上記低しきい値電圧より高い高しきい値の第１のトラ
ンジスタを介して第１の実電源線に接続し、他方を直接
的に第２の実電源線に接続し、または第２の疑似電源線
に接続して該第２の疑似電源線を上記高しきい値の第２
のトランジスタを介して上記第２の実電源線に接続した
被スリープ回路群と、制御元信号に基づいて上記被スリ
ープ回路群の上記高しきい値電圧の第１または第１およ
び第２のトランジスタのオン／オフを制御する第１の制
御信号、および上記制御元信号に基づいて上記被スリー
プ回路群の上記小論理回路群への入力信号の固定／解除
を制御する第２の制御信号を出力するスリープ制御回路
とを具備する論理回路において、上記スリープ制御回路
の入力側に、上記制御元信号の入力線および上記被スリ
ープ回路群の上記第１または第２の疑似電源線を接続
し、上記スリープ制御回路が、上記第１の制御信号を上
記被スリープ回路群の上記高しきい値電圧の第１または
第１および第２のトランジスタをオン状態に切り替える
ための信号として出力した後に、上記スリープ制御回路
の入力側に接続された上記第１または第２の疑似電源線
の電位が所定値に到達したことを検出して上記第２の制
御信号を上記入力信号の固定を解除するための信号とし
て出力させる手段を具備させたことを特徴とする論理回
路によって達成される。

【００２２】

【作用】本発明では、スリープ制御回路が、電源が投入
された後の被スリープ回路群の疑似電源線の電位を検知
し、その電位が所定値に到達したとき、つまり被スリー
フ゜回路群の各ノート゛の電位が確定した後に、第２の
制御信号を入力信号の固定を解除するための信号として
出力させるので、スリープ前後での被スリープ回路群の
各ノードの電位状態を完全に一致させることができる。

【００２３】

【実施例】以下、本発明の実施例を説明する。図１はそ
の第１の実施例の論理回路を示すブロック図である。１
は被スリープ回路群であって、前述の被スリープ回路群
１０と同様に図５〜図７に示すような回路から構成さ
れ、スリープ制御信号（第１の制御信号）ＰＤ１によっ
て通常動作／スリープの切り替えが制御される。２はス
リープ制御回路であって、入力信号（制御元信号）ＰＤ
および被スリープ回路群１０からの疑似電源線ＶＡ（又
は疑似電源線ＶＢ）の電位信号を入力して、両信号の論
理に基づきスリープ制御信号ＰＤ１、スリープ制御信号
（第２の制御信号）ＰＤ２を生成し出力する。３は前述
の回路群３０と同様な周辺の回路群であって、スリープ
制御回路２からの制御信号ＰＤ２によって出力信号Ｄの
固定／解除が制御される。

【００２４】次に、以下の条件の下での回路動作（通常
動作→スリープ状態→通常動作）について説明する。 条件１：被スリープ回路群１（詳しくは非スリープ回路
群１内の小論理回路群）は、スリープ制御信号ＰＤ１が
高電位のとき電源供給がオフとなり、低電位のときオン
となる。 条件２：周辺の回路群３は、スリープ制御信号ＰＤ２が
高電位のとき出力信号Ｄの変化が固定され、低電位のと
きその固定が解除される。 条件３：スリープ制御回路２に接続される疑似電源線Ｖ
Ａの電位が、被スリープ回路群１の動作中には高電位、
スリープ中には低電位になる。

【００２５】上記の条件３は、被スリープ回路群１が図
６の構成であるか、又は図５の構成においてトランジス
タＱＢのオフ抵抗がトランジスタＱＡのオフ抵抗に比べ
て十分小さい場合に成立し易い。

【００２６】図２は上記スリープ制御回路２の動作のタ
イムチャートである。通常の動作期間中、すなわち、入
力信号ＰＤが低電位のときは、スリープ制御信号ＰＤ
１、ＰＤ２はいずれも低電位となっている。また、疑似
電源線ＶＡは高電位であり、実電源線ＶＤＤとして働
く。

【００２７】入力信号ＰＤが低電位から高電位に変化す
ると、これに応じて制御信号ＰＤ２が高電位となり回路
群３の出力信号Ｄが固定される。その後に時間ｔ３が経
過すると、制御信号ＰＤ１が高電位となり被スリープ回
路群１の電源がオフ状態となって、疑似電源線ＶＡの電
位は徐々に実電源線ＧＮＤの電位に近付く。以上によっ
て、被スリープ回路群１はスリープ状態となって、スリ
ープ制御信号ＰＤ１、ＰＤ２も高電位を保持し、疑似電
源線ＶＡは低電位を保持する。

【００２８】次に、制御信号ＰＤが高電位から低電位に
変化すると、それを受けてまずスリープ制御信号ＰＤ１
が低電位に変化する。この結果、被スリープ回路群１に
対して電源の供給が開始され、疑似電源線ＶＡの電位が
徐々に上昇し、被スリープ回路群１中の小論理回路群Ｌ
に電力が供給される。

【００２９】この疑似電源線ＶＡの電位がＡ点（論理回
路を構成する低しきい値電圧のＰchＭＯＳトランジスタ
とＮchＭＯＳトランジスタのしきい値電圧の絶体値の
和）に達すると、被スリープ回路群１の各ノードの電位
がスリープ前の電位と同じ状態に復活する。このＡ点の
電位では、スリープ制御信号ＰＤ２が依然として高電位
に保持されるので入力信号Ｄの固定は継続されるが、被
スリープ回路群１はスリープ前の動作時と全く同じ状態
に復活する。その後、疑似電源線ＶＡの電位が更に上昇
して、Ｂ点のレベルに達すると、制御信号ＰＤ２が低電
位に変化して入力信号Ｄの固定が解除され、入力信号Ｄ
が実質的に入力する。

【００３０】以上のように、スリープ制御回路２が疑似
電源線ＶＡの電位を監視し、その電位が実電源線ＶＤＤ
の電位に十分近付いた後でないと入力信号Ｄの変化（つ
まり入力すること）を認めないようなスリープ制御信号
ＰＤ２を発生できるため、被スリープ回路群１の各ノー
ドの電位状態をスリープの前後で完全に一致させること
ができる。

【００３１】このように本制御は、被スリープ回路群１
の疑似電源線ＶＡの電位を実際に検知してそれに基づい
て入力信号Ｄの固定を解除させる内容のスリープ制御信
号ＰＤ２を発生させる制御であるので、製造工程のプロ
セス変動等によるトランジスタの特性のバラツキの影響
を受けることなく、可能なかぎり迅速に入力信号Ｄの受
付を行なうようになる。

【００３２】図３に上述の機能を有するスリープ制御回
路２の一例のブロックを示す。この回路２は、ノアゲー
トＮＯＲ１、オアゲートＯＲ２、および例えばインバー
タを複数段縦続接続して構成した遅延回路ＤＬ２からな
る。

【００３３】ここで、従来問題となっていたスリープ状
態→動作状態への変化、つまり入力信号ＰＤが高電位か
ら低電位に変化する時の動作を説明する。スリープ状態
にある時は入力信号ＰＤが高電位、疑似電源線ＶＡは低
電位であり、スリープ制御信号ＰＤ１、ＰＤ２はいずれ
も高電位にある。入力信号ＰＤが高電位から低電位に変
化すると、遅延回路ＤＬ２での遅れの後にスリープ制御
信号ＰＤ１が低電位に変化する。その後、疑似電源線Ｖ
Ａの電位が徐々に高電位に変化し、Ｂ点のレベルに達し
たところで、スリープ制御信号ＰＤ２が高電位から低電
位に変化する。このＢ点のレベルは、ノアゲートＮＯＲ
１の論理しきい値を設定することにより制御できる。

【００３４】図３に示したスリープ制御回路２は、一例
に過ぎない。スリープ状態で被スリープ回路群１の疑似
電源線の電位が高電位になる場合や低電位になる場合な
ど、各々の場合に応じて論理構成や回路構成を変更すべ
きことは自明である。

【００３５】なお、被スリープ回路群１を構成する回路
が図７に示した構成であるか、あるいは図５に示す構成
でかつトランジスタＱＡのオフ抵抗がトランジスタＱＢ
のオフ抵抗に比べて十分小さい場合には、前記条件３は
成立しない。この場合は、疑似電源線ＶＢをスリープ制
御回路２に接続する。

【００３６】上記場合における疑似電源線ＶＢは、図２
に示した疑似電源線ＶＡの電位変化と反対に、動作中は
低電位、スリープ中は小論理回路群Ｌを構成する低しき
い値トランジスタのリークによって高電位になるので、
図３における端子ＶＡとノアゲートＮＯＲ１との間にイ
ンバータを挿入し、そのインバータの論理しきい値を図
２のＢ点のレベルに設定することにより、同様の動作を
実現でき同様の効果が得られる。

【００３７】図４は第２の実施例の論理回路のブロック
図である。この実施例は、被スリーブ回路群１′内に入
力信号Ｄの固定機能を持たせた場合である。この場合、
スリープ制御回路２から出力されるスリープ制御信号Ｐ
Ｄ２は被スリープ回路群１′に接続されることなる。動
作や効果については、第１の実施例と同じである。

【００３８】なお、上記の第１、第２の実施例において
は、被スリープ回路群１、１′内の１本の疑似電源線Ｖ
Ａ又はＡＢがスリープ制御回路２の入力側に接続されて
いる場合で説明したが、これは単なる一例にすぎず、複
数の疑似電源線をスリープ制御回路２に接続することに
よっても同様な効果が得られることは勿論のことであ
る。

【００３９】

【発明の効果】以上説明したように、本発明の論理回路
によれば、スリープ状態→通常動作への変化時に、疑似
電源線の電位が所定の電位に達して初めて被スリープ回
路群への入力信号の固定を解除させるので、被スリーフ
゜回路群の各ノート゛の電位確定まで入力信号が影響す
ることはなく、よってスリーフ゜の前後の状態を確実に
一致させることができる。これは、当該論理回路を構成
するトランジスタの特性等が製造時のバラツキを受けて
いてもその影響を受けることはない。よって、スリープ
状態から通常動作への切り替えの速度を可能なかぎり速
やかに行なうことができる。

【図面の簡単な説明】

【図１】 本発明の第１の実施例の論理回路のブロック
図である。

【図２】 該実施例の動作を示すタイムチャートであ
る。

【図３】 該実施例のスリープ制御回路のブロック図で
ある。

【図４】 本発明の第２の実施例の論理回路のブロック
図である。

【図５】 被スリープ回路群の第１の例の回路図であ
る。

【図６】 被スリープ回路群の第２の例の回路図であ
る。

【図７】 被スリープ回路群の第３の例の回路図であ
る。

【図８】 従来の論理回路のブロック図である。

【図９】 従来の論理回路の動作を示すタイムチャート
である。

【図１０】 従来のスリープ制御回路のブロック図であ
る。

【符号の説明】

１、１′、１０：被スリープ回路群、２、２０：スリー
プ制御回路、３、３０：回路群、ＯＲ１、ＯＲ２：オア
ゲート、ＮＯＲ１：ノアゲート、ＡＮＤ１：アンドゲー
ト、ＤＬ１、ＤＬ２：遅延回路、ＤＦ１、ＤＦ２：ＤＦ
Ｆ回路、ＱＡ：高しきい値電圧のＰchＭＯＳトランジス
タ、ＱＢ：高しきい値電圧のＮchＭＯＳトランジスタ、
Ｑ１：低しきい値電圧のＰchＭＯＳトランジスタ、Ｑ
２：低しきい値電圧のＮchＭＯＳトランジスタ、Ｌ：小
論理回群、Ｌ１：論理ゲート、ＰＤ：入力信号（制御元
信号）、ＰＤ１：スリープ制御信号（第１の制御信
号）、ＰＤ２：スリープ制御信号（第２の制御信号）、
ＶＡ、ＶＢ：疑似電源線、ＶＤＤ、ＧＮＤ：実電源線。

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H02J 1/00 H03K 19/00

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】低しきい値電圧のトランジスタで小論理回
   群を構成し、該小論理回路群の高電位側電源端子および
   低電位側電源端子の一方を第１の疑似電源線に接続して
   該第１の疑似電源線を上記低しきい値電圧より高い高し
   きい値の第１のトランジスタを介して第１の実電源線に
   接続し、他方を直接的に第２の実電源線に接続し、また
   は第２の疑似電源線に接続して該第２の疑似電源線を上
   記高しきい値の第２のトランジスタを介して上記第２の
   実電源線に接続した被スリープ回路群と、 制御元信号に基づいて上記被スリープ回路群の上記高し
   きい値電圧の第１または第１および第２のトランジスタ
   のオン／オフを制御する第１の制御信号、および上記制
   御元信号に基づいて上記被スリープ回路群の上記小論理
   回路群への入力信号の固定／解除を制御する第２の制御
   信号を出力するスリープ制御回路とを具備する論理回路
   において、 上記スリープ制御回路の入力側に、上記制御元信号の入
   力線および上記被スリープ回路群の上記第１または第２
   の疑似電源線を接続し、 上記スリープ制御回路が、上記第１の制御信号を上記被
   スリープ回路群の上記高しきい値電圧の第１または第１
   および第２のトランジスタをオン状態に切り替えるため
   の信号として出力した後に、上記スリープ制御回路の入
   力側に接続された上記第１または第２の疑似電源線の電
   位が所定値に到達したことを検出して上記第２の制御信
   号を上記入力信号の固定を解除するための信号として出
   力させる手段を具備させたことを特徴とする論理回路。