JP3341805B2 - 論理回路 - Google Patents
論理回路Info
- Publication number
- JP3341805B2 JP3341805B2 JP15602596A JP15602596A JP3341805B2 JP 3341805 B2 JP3341805 B2 JP 3341805B2 JP 15602596 A JP15602596 A JP 15602596A JP 15602596 A JP15602596 A JP 15602596A JP 3341805 B2 JP3341805 B2 JP 3341805B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- logic circuit
- transistor
- potential
- supply line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dram (AREA)
- Logic Circuits (AREA)
Description
断が制御される論理回路に係り、特に、電源供給状態か
ら供給中断状態に至る過程における電力消費を低減する
ことができる論理回路に関する。
求に応えるために、集積回路の低電圧動作化が進められ
ている。そのための技術の一例として、電子情報通信学
会春季全国大会論文予稿集に、MTCMOS(Multi-Th
reshold-Voltage CMOS)回路が記載されている。
示す回路図である。
1とP−ch高閾値電圧のトランジスタQAとで構成さ
れ、CMOSで構成される論理回路群L1がスタンバイ
しているときに、論理回路群L1における消費電力の増
大を阻止することができる回路である。
一または複数個有する論理回路であり、論理ゲートG1
は、低閾値電圧のP−chMOSトランジスタQ1と、
低閾値電圧のN−chMOSトランジスタQ2とによっ
て構成されている。論理回路群L1における複数の論理
ゲートG1の各高電位側が共通化され、また、各低電位
側の電源端子が共通化され、低電位側の電源端子は、低
電位電源V2に直接接続されているが、高電位側の電源
端は、疑似電源線VAに接続されている。
電圧よりも高い高閾値電圧を有するトランジスタであ
り、疑似電源VAと高電位側の実電源線V1との間に接
続され、トランジスタQAのゲート端子はスリープ制御
線SLに接続されている。
いて説明する。
とリーク電流阻止能力が低下し、スタンバイ時の消費電
力が増大する。すなわち、CMOSトランジスタがオフ
状態時にソース−ドレイン間にリーク電流が流れ、スタ
ンバイ時の消費電力が増大する。ところが、MTCMO
S回路110においては、スリープ制御と呼ぶパワーマ
ネジメント機能を導入することによって、スタンバイ時
の消費電力の増大を阻止している。
クティブ時)には、スリープ制御線SLを低電位に設定
し、これによって、高閾値電圧のトランジスタQAが導
通し、疑似電源線VAが実電源線V1と同等に電源線と
して働き、論理回路群L1に電力を供給する。この疑似
電源VAと低電位電源V2との間に接続されている論理
回路群L1は、低閾値電圧のトランジスタで構成されて
いるので、電源電圧を1V近辺と非常に低くしても、高
速に動作する。
タンバイ時)には、その論理回路群L1をスリープ状態
にする。具体的には、スリープ制御線SLを高電位に
し、高閾値電圧のトランジスタQAを遮断状態にする。
これによって、実電源線V1と低電位電源V2との間
に、遮断された高閾値電圧のトランジスタQAが入り、
論理回路群L1におけるリーク電流の発生を抑える。論
理回路群L1において、たとえ低閾値トランジスタQ
1、Q2が使用されていても、トランジスタQ1、Q2
に大きなリーク電流が流れることはなく、スタンバイ時
にも非常に低電力な特性を実現することができる。
て、論理回路L1がアクティブ状態からスリープ状態に
移行するときにおける疑似電源線VAの電位変化を示す
図である。
変化すると、P−ch高閾値電圧のトランジスタQAが
遮断状態になり、論理回路群L1がスリープ状態に移行
する。低閾値電圧MOSトランジスタQ1、Q2による
リーク電流によって、疑似電源線VAに蓄えられた電荷
が引き抜かれるので、疑似電源線VAの電位が徐々に降
下する。疑似電源線VAの等価容量をCとし、高電位側
実電源線V1の電位をv1とし、低電位側電源V2の電
圧をv2とし、低閾値電圧MOSトランジスタQ1、Q
2のオフリーク電流の総和をIleakとすると、疑似電源
線VAの電位が低電位電源V2のレベルv2になるまで
に要する時間Tは、 T=C(v1−v2)/Ileak で表される。
各トランジスタのソース、ドレイン容量等で構成されて
いるので、大きい値の容量である。また、トランジスタ
のオフリーク電流は、閾値電圧が低いので、比較的大き
な電流であるが、トランジスタのオン電流に比べれば、
数桁小さい値である。したがって、遷移時間Tは、比較
的大きい値をとる。たとえば、0.5μmプロセスで試
作した集積回路の測定によれば、疑似電源線VAの電位
が低電位電源V2のレベルv2になるまでに要する時間
Tの値は、数十マイクロ秒から数百マイクロ秒程度にな
る。
CMOS110aを示す図である。
11とMTCMOS112とが縦列接続された回路であ
り、MTCMOS111、MTCMOS112は、それ
ぞれ、MTCMOS110と同様に構成され、MTCM
OS111内の論理回路群L1に含まれる論理ゲートG
1の出力端子o1が、MTCMOS112内の論理回路
群L2に含まれる論理ゲートG2の入力端子i2に接続
されている。
ンジスタQA1と論理回路群L1とを有する。論理回路
群L1は、疑似電源線VA1に接続され、疑似電源線V
A1と実電源線V1との間に、スリープ制御用の高閾値
電圧のトランジスタQA1が接続され、高閾値電圧のト
ランジスタQA1のゲート端子には、スリープ制御線S
L1が接続されている。
のトランジスタQA2と論理回路群L2とを有する。論
理回路群L2は、疑似電源線VA2に接続され、疑似電
源線VA2と実電源線V2との間には、スリープ制御用
の高閾値電圧のトランジスタQA2が接続され、高閾値
電圧のトランジスタQA2のゲート端子に、スリープ制
御線SL2が接続されている。
スリープ制御用の高閾値電圧のトランジスタQA1を介
して、電力供給を受ける論理回路群L1が、アクティブ
状態からスリープ状態に移行し、一方、スリープ制御用
の高閾値電圧のトランジスタQA2を介して、電力供給
を受ける論理回路群L2が、アクティブ状態のままであ
る場合の動作を考える。
る際に、疑似電源線VAの電位は、非常にゆっくりと低
電位電源V2の電位へ下降する。この疑似電源線VAの
電位がゆっくりと低下するのに伴い、論理ゲートG1の
出力端子o1の電位もゆっくりと下降する。ここで、論
理ゲートG1の出力端子o1は、論理ゲートG2の入力
端子i2に接続されているので、論理ゲートG2の入力
電位が非常にゆっくりと変化していることになる。
の絶対値をVtnとし、P−chトランジスタの閾値電
圧の絶対値をVtpとすると、CMOS回路では、入力
の電位が絶対値Vtnよりも大きければ、N−chトラ
ンジスタが導通し、また、(実電源線V1の電圧−Vt
p)よりも入力電位が低ければ、P−chトランジスタ
が導通する。したがって、図10に網掛けで示すよう
に、論理ゲートG2を構成するCMOSゲートのP−c
hトランジスタもN−chトランジスタも、導通状態に
なる期間が非常に長くなり、実電源線V1→論理ゲート
G2→低電位電源V2という経路で非常に大きな貫通電
流が流れる続ける。したがって、集積回路全体での消費
電流が増大するという問題がある。
を示す回路図である。
TCMOS回路110において、P−ch高閾値電圧の
トランジスタQAと疑似電源線VAとを削除し、低電位
側電源V2側に、スリープ制御用のN−ch高閾値電圧
トランジスタQBと、疑似電源線VBとを挿入した回路
である。
電極に接続されたスリープ制御線SLの制御によって、
スリープ制御を実現する。つまり、論理回路群L1がア
クティブ時からスリープ時に移行する際には、スリープ
制御線SLが低電位になり、N−chトランジスタQB
が遮断状態になる。論理回路群L1のアクティブ時に
は、低電位電源V2のレベルであった疑似電源線VBの
電位は、論理回路群L1のリーク電流によって、非常に
ゆっくりとした速度で、実電源線V1のレベルに充電さ
れる。このために、従来のMTCMOS回路110にお
ける上記説明と同様に、集積回路全体での消費電流が増
大するという問題が生じる。
を示す回路図である。
回路110において、論理回路群を構成するトランジス
タQ1、Q2の閾値電圧と、電源供給/供給停止を制御
するスリープ制御用の高閾値電圧のトランジスタQAの
閾値電圧とを、同じ閾値電圧にした回路である。
路群L1の通常動作時には、スリープ制御線SLを低電
位に設定し、高閾値電圧のトランジスタQAが導通する
ので、疑似電源線VAが高電位側実電源線V1と同等に
働く。したがって、この疑似電源線VAと低電位側電源
V2との間に接続とれている論理ゲートG1等で構成さ
れている論理回路群L1は、所望の論理動作を実行でき
る。
ないスリープ期間においては、スリープ制御線SLを高
電位にし、スリープ制御トランジスタQAを遮断状態に
する。CMOS回路においては、非動作時にも、高電位
電源から低電位電源に向かってリーク電流が流れ、この
リーク電流によって電力が消費される。このリーク電流
量は、スリープ制御トランジスタQAの幅に依存する。
幅を小さく設定することによって、リーク電流を小さく
抑えることができる。MTCMOS回路110のよう
に、高い閾値電圧を用いる程、リーク電流低減能力があ
り、消費電力の低減を期待できる。しかし、MTCMO
S回路130においては、電源供給停止時に、疑似電源
線VAの電位が、実電源線V1レベルから低電位電源V
2レベルへゆっくりと変化するので、MTCMOS回路
110についての上記説明と同様に、集積回路全体での
消費電流が増大するという問題が生じる。
つ目の論理回路の入力端に接続され、両論理回路の電源
供給が制御され、上記1つ目の論理回路への電源供給が
停止しされ、上記2つ目の論理回路に電源が供給されて
いるときに、上記2つ目の論理回路における消費電力を
少なくすることができる論理回路を提供することを目的
とするものである。
によって構成されている論理回路群への電流供給(アク
ティブ)期間から、電流供給停止(スリープ)期間に移
行する際に、疑似電源線の電位を急速に変化させる(疑
似電源線に充電されている電荷を強制的に放電させ、ま
たは疑似電源線を強制的に充電させる)ことによって、
論理回路群に含まれている論理ゲートの出力電位を高速
に変化させるものである。
1の実施例である論理回路10を示す回路図である。
電源V2と、疑似電源線VAと、論理回路群L1と、ス
イッチSW1、SW2とを有する回路である。
れ高電位側、低電位側の実電源である。論理回路群L1
は、電源供給を制御される論理回路群であり、高電位側
の電源端PAと、低電位側の電源端PBとを有するもの
である。スイッチSW1は、論理回路群L1への電源供
給を制御するスイッチであり、実電源線V1と高電位側
の電源端PAとの間に接続されている。スイッチSW2
は、論理回路群L1の高電位側の電源端PAと低電位側
の電源端PBとの間に接続され、つまり、疑似電源線V
Aと低電位電源V2との間に接続されているスイッチで
ある。スリープ制御線SLには、論理回路群L1への電
源供給を制御するスリープ制御信号が送られ、制御線S
LN’には、スイッチ回路SW2を制御する信号が送ら
れる。
1が所望の論理回路動作を行う期間(アクティブ状態)
について説明する。この場合、スリープ制御線SLを経
由したスリープ制御信号によってスイッチSW1が導通
状態に設定され、高電位側の電源端PAは、疑似的に実
電源線V1として振る舞い、論理回路群L1に電力が供
給され、論理回路群L1が所望の論理動作を実行でき
る。このときに、スリープ制御線SLN’のスリープ制
御信号によってスイッチSW2が遮断状態にされる。
い期間(スリープ状態)、スリープ制御線SLを経由し
たスリープ制御信号によって、スイッチSW1が非導通
状態に設定され、論理回路群L1に電力が供給されない
ので、論理回路群L1におけるリーク電流の発生を抑制
できる。このときに、スリープ制御線SLN’によって
スイッチSW2が導通され、論理回路群L1がスリープ
状態に入った直後から論理回路群L1の高電位側の電源
端PAに貯まった電荷が、スイッチSW2を介して放電
されるので、高電位側の電源端PAの電位が低電位電源
V2のレベルに速やかに低下し、この低下に伴って、論
理回路群L1内の論理ゲートの出力電位も低電位電源V
2のレベルに速やかに到達する。
路20を示す図である。
電源V2と、疑似電源線VAと、論理回路群L1と、高
閾値電圧のPchMosスリープ制御トランジスタQA
と、N−chトランジスタQdとを有する回路である。
れ高電位側、低電位側の実電源である。論理回路群L1
は、電源供給を制御される論理回路群であり、複数の論
理ゲートG1を有するものである。
sトランジスタQAは、論理回路群L1への電源供給を
制御するスイッチであり、実電源線V1と論理回路群L
1との間に接続されている。N−chトランジスタQd
は、論理回路群L1と並列に接続され、つまり、疑似電
源線VAと低電位電源V2との間に接続されている。ス
リープ制御線SLは、論理回路群L1への電源供給を制
御するスリープ制御信号を送る線である。制御線SL
N’は、N−chトランジスタQdを制御する信号を送
る線である。
ンジスタQ1と、N−chMOSトランジスタQ2等に
よって構成される論理ゲートであり、各論理ゲートG1
の高電位側が共通化され、各論理ゲートG1の低電位側
の電源端子が共通化されている。
る。
時)には、スリープ制御線SLを低電位に設定し、高閾
値電圧のトランジスタQAが導通し、疑似電源線VAを
電源線と見なすことができるので、疑似電源線VAと低
電位側電源V2との間に接続されている論理回路群L1
が所望の論理動作を実行できる。一方、論理回路群L1
が動作を行う必要のない期間(スリープ時)において
は、スリープ制御線SLを高電位にし、高閾値のスリー
プ制御トランジスタQAを遮断状態(スリープ状態)に
する。リーク電流量は、リーク電流経路となるトランジ
スタの総幅に依存するので、上記実施例では、高閾値電
圧のトランジスタQAの幅によってリーク電流量が決ま
る。したがって、スリープ制御トランジスタQAのゲー
ト幅を小さく設定すれば、リーク電流を小さく抑えるこ
とができる。
アクティブ状態からスリープ状態に移行する際、スリー
プ制御線SLN’の電位を高レベルにし、N−chトラ
ンジスタQdを導通させる。これによって、アクティブ
時に疑似電源線VAに貯まった電荷が、N−chトラン
ジスタQdを介して、放電されるので、疑似電源線VA
の電位が低電位電源V2のレベルに速やかに低下し、こ
れに伴って、論理回路群L1内の論理ゲート(たとえば
論理ゲートG1)の出力電位も低電位電源V2のレベル
に速やかに到達する。
路30を示す図。
向き回路構成に適用した例であり、従来のMTCMOS
回路に適用した例である。
論理回路の集合であり、低閾値電圧のP−chMOST
トランジスタQ1と、低閾値電圧のN−chMOSトラ
ンジスタQ2と等で構成される論理ゲートG1等の単一
または複数の論理回路で構成されている。
れ、各論理回路群L1の低電位側の電源端子は共通化さ
れている。低電位側の電源端子は、低電位側電源V2に
接続されて、高電位側の電源端は、疑似電源線VAに接
続されている。この疑似電源線VAと実電源線V1との
間には、上記低閾値電圧よりも高い高閾値電圧のPch
MOSスリープ制御トランジスタQAが接続されてい
る。スリープ制御トランジスタQAのゲート端子は、ス
リープ制御線SLに接続される。
スリープ制御用トランジスタQAとの動作は、上記実施
例の動作と同様である。論理回路30において、疑似電
源線VAと低電位側の低電位電源V2との間に、N−c
hトランジスタトQdが接続され、そのゲート端がスリ
ープ制御線SLN’の制御信号によって制御されている
点が、従来例とは異なる。
アクティブ状態からスリープ状態に移行する際、スリー
プ制御線SLN’の電位を高レベルにし、N−chトラ
ンジスタQdを導通させる。これによって、アクティブ
時に疑似電源線VAに貯まった電荷が、N−chトラン
ジスタQdを通して放電されるので、疑似電源線VAの
電位が速やかに低電位電源V2のレベルに低下し、これ
に伴って、論理回路群L1内の論理ゲート(たとえば論
理ゲートG1)の出力部電位も低電位電源V2のレベル
に速やかに到達する。
縦続接続した論理回路30aを示す図である。論理回路
31、論理回路32のそれぞれは、論理回路30と同様
の回路である。
タQA1と論理回路群L1とを有する。論理回路群L1
は、疑似電源線VA1に接続され、疑似電源線VA1と
実電源線V1(VDD)との間に、スリープ制御用の高
閾値電圧のトランジスタQA1が接続され、高閾値電圧
のトランジスタQA1のゲート端子には、スリープ制御
端子SL1が接続されている。さらに、論理回路群L1
と並列にN−chトランジスタQd1が接続されてい
る。
2(GND)との間に、N−chトランジスタQd1が
接続され、このN−chトランジスタQd1のゲート端
子にスリープ制御線SLN’1が接続されている。そし
て、高閾値電圧のトランジスタQA1が開いている状態
では、N−chトランジスタQd1が閉じているように
制御され、また、高閾値電圧のトランジスタQA1が閉
じている状態では、N−chトランジスタQd1が開い
ているように制御される。すなわち、トランジスタによ
って構成されている論理回路群への電流供給(アクティ
ブ)期間から、電流供給停止(スリープ)期間に移行す
る際に、疑似電源線VA1に充電されている電荷を強制
的に放電させ、疑似電源線VA1の電位を素早く変化さ
せ、論理ゲートG1の出力電位を高速に変化させるもの
である。
ンジスタQA2と論理回路群L2とを有する。論理回路
群L2は、疑似電源線VA2に接続され、疑似電源線V
A2と実電源線V1(VDD)との間には、スリープ制
御用の高閾値電圧のトランジスタQA2が接続され、高
閾値電圧のトランジスタQA2のゲート端子に、スリー
プ制御線SL2が接続されている。さらに、論理回路群
L2と並列にN−chトランジスタQd2が接続されて
いる。
2(GND)との間に、N−chトランジスタQd2が
接続され、このN−chトランジスタQd2のゲート端
子にスリープ制御線SLN’2が接続されている。そし
て、高閾値電圧のトランジスタQA2が開いている状態
では、N−chトランジスタQd2が閉じているように
制御され、また、高閾値電圧のトランジスタQA2が閉
じて状態では、N−chトランジスタQd2が開いてい
るように制御される。すなわち、トランジスタによって
構成されている論理回路群への電流供給(アクティブ)
期間から、電流供給停止(スリープ)期間に移行する際
に、疑似電源線VA2に充電されている電荷を強制的に
放電させ、疑似電源線VA2の電位を素早く変化させ、
論理ゲートG2の出力電位を高速に変化させるものであ
る。
の出力端子o1が、論理回路群L2内の論理ゲートG2
の入力端子i2に接続されている。
る。
プ制御用の高閾値電圧のトランジスタQA1を介して、
電力供給を受ける論理回路群L1が、アクティブ状態か
らスリープ状態に移行し、一方、スリープ制御用の高閾
値電圧のトランジスタQA2を介して、電力供給を受け
る論理回路群L2が、アクティブ状態のままである場合
について考える。
VAの電位変化を示す図である。
ープ開始時には、N−chトランジスタQd1が導通す
るので、疑似電源線VA1の電位は、低電位電源V2の
レベルに素早く下降する。疑似電源線VA1の電位のこ
の素早い下降に伴って、論理ゲートG1の出力端子o1
の電位も低電位電源V2の電位に素早く下降する。
は、論理ゲートG2の入力端子i2に接続されているの
で、アクティブ状態である論理回路群L2内の論理ゲー
トG2からみれば、出力端子o1の素早い変化は、入力
端子i2の電位が素早く変化したことになる。N−ch
トランジスタの閾値電圧の絶対値をVtnとすると、C
MOS回路では、入力の電位がVtnよりも大きけれ
ば、N−chトランジスタが導通する。また、P−ch
トランジスタの閾値電圧の絶対値をVtpとすると、入
力電位が(実電源線V1の電圧−Vtp)よりも低けれ
ば、P−chトランジスタが導通する。
うに、論理ゲートG2を構成するCMOS回路のP−c
hトランジスタも、N−chトランジスタも、導通状態
になる期間は存在するが、上記実施例における導通時間
は、図11に示す従来例における導通時間に比ベて、非
常に短くなる。この結果、実電源線V1→論理ゲートG
2→低電位電源V2という経路で貫通電流が流れても、
その貫通電流が少ないので、集積回路全体における消費
電流を減少させることができる。
路40を示す回路図である。
電源供給/供給停止用のスイッチSW1が、低電位電源
V2に接続されている回路である。
電源線V1との間に、スイッチSW2が設けられ、信号
スリープ制御線SLN’の制御信号によって、スイッチ
SW2が制御される。
アクティブ時からスリープ時に移行するときに、スリー
プ制御線SLを経由したスリープ制御信号によって、ス
イッチSW1が遮断状態になり、この際に、スリープ制
御線SLN’によってスイッチSW2が導通される。論
理回路群L1のアクティブ時には、論理回路L1の低電
位側の電源端PBの電位が低電位電源V2のレベルであ
ったが、その低電位側の電源端PBの電位が、実電源線
V1のレベルに急速に充電され、これに伴って、論理回
路群L1内の論理ゲートの出力電位も、高電位の実電源
線V1に素早く到達する。
つ目の論理回路の出力端が2つ目の論理回路の入力端に
接続され、両論理回路の電源供給が制御され、1つ目の
論理回路への電源供給が停止しされ、2つ目の論理回路
に電源が供給されているときに、2つ目の論理回路にお
ける消費電力を少なくすることができる。
路50を示す回路図である。
電源供給/供給停止用のスイッチとして、高電位実電源
線V1と疑似電源線VAとの間に設けられているP−c
hトランジスタQAの代わりに、疑似電源線VBと低電
位電源V2との間にN−chトランジスタQBが設けら
れ、論理回路L1と並列に接続されているN−chトラ
ンジスタQdの代わりに、P−chトランジスタQdp
が設けられている。つまり、P−chトランジスタQd
pは、高電位電源線V1と疑似電源線VBとの間に接続
されているものである。P−chトランジスタQdpの
ゲート端には、スリープ制御線SLN’が接続されてい
る。
され、P−chMOSトランジスタQ1、N−chMO
SトランジスタQ2等によって構成され、論理ゲートG
1等の単一または複数の論理ゲートによって、論理回路
群L1が構成されている。この論理回路G1の高電位
側、低電位側の電源端子は、それぞれ共通化され、高電
位側の電源端は、高電位側実電源線V1に接続され、低
電位側の電源端は、疑似電源線VBに接続されている。
る。
ィブ)時には、スリープ制御線SLを高電位に設定す
る。これによって、PchMOSトランジスタQBが導
通し、疑似電源線VBを電源線V2と見なすことができ
る。この疑似電源VBと高電位実電源線V1との間に接
続されている論理回路群L1が、所望の論理動作を実行
できる。
ない期間においては、スリープ制御線SLを低電位に
し、PchMOSトランジスタQBを遮断状態(スリー
プ状態)にする。リーク電流量は、リーク電流経路とな
るトランジスタの総幅に依存するので、論理回路50で
は、PchMOSトランジスタQBの幅によって、リー
ク電流量が決まる。したがって、PchMOSトランジ
スタQBのゲート幅を小さく設定すれば、リーク電流を
小さく抑えることができる。
ープ状態に移行する際に、スリープ制御線SLN’の電
位が低レベルになり、N−chトランジスタQdpが導
通する。アクティブ時に低電位電源V1の電位であった
疑似電源線VBが、N−chトランジスタQdpを通し
て充電されるので、疑似電源線VBの電位は実電源線V
1のレベルに速やかに到達し、これに伴って、論理回路
群L1内の論理ゲート(たとえば論理ゲートG1)の出
力電位も実電源線V1のレベルに速やかに到達する。
路60を示す回路図である。
電源供給/供給停止用のスイッチとして、高電位実電源
線V1と疑似電源線VAとの間に設けられている高閾値
電圧のP−chトランジスタQAの代わりに、疑似電源
線VBと低電位電源V2との間に高閾値電圧のN−ch
トランジスタQBが設けられ、論理回路L1と並列に接
続されているN−chトランジスタQdの代わりに、P
−chトランジスタQdpが設けられている。つまり、
P−chトランジスタQdpは、高電位実電源線V1と
疑似電源線VBとの間に接続され、P−chトランジス
タQdpのゲート端には、スリープ制御線SLN’が接
続されている。
ンジスタQdは、いずれもN−chトランジスタで示さ
れているが、この代わりに、CMOS型のスイッチを用
いてもよく、この場合、上記と同様の動作、効果を得る
ことができる。また、これと同様に、論理回路50、6
0において、トランジスタQdpは、いずれもP−ch
トランジスタで示されているが、この代わりに、CMO
S型のスイッチを用いてもよく、この場合、上記と同様
の動作、効果を得ることができる。
に、電源供給が停止される論理回路群L1における疑似
電源線VAの遷移時間を短縮することによって、論理回
路群L1内の論理ゲートG1の出力電位の変化の完了を
早め、論理ゲートG1の出力端が接続され、かつ電源供
給状態にある論理ゲートG2において消費される電力量
を小さくすることができる。このようにして、集積回路
の消費電力が小さくなれば、発生する熱量も小さくな
り、その集積回路を納めるパッケージもより安価なもの
を使用することができ、また、放熱装置等も不要にな
り、経済効果も大きい。
て構成されている論理回路群と電源線との間に、高閾値
電圧トランジスタと疑似電源線とが設けられている論理
回路において、論理回路群への電流供給期間から、電流
供給停止期間に移行する際に、疑似電源線の電位を急速
に変化させる(疑似電源線に充電されている電荷を強制
的に放電させ、または疑似電源線を強制的に充電させ
る)論理回路である。
する第1の電源と、トランジスタによって構成されてい
る論理回路群と、第1の電源と論理回路群の第1の電源
端との間に接続されている第1のスイッチと、論理回路
群の第2の電源端に接続され、第2のレベルを具備する
第2の電源と、論理回路群と並列に接続されている第2
のスイッチとを有する論理回路である。この場合、第1
のスイッチが開いている状態では、第2のスイッチが閉
じ、第1のスイッチが閉じている状態では、第2のスイ
ッチが開くように制御され、第1のスイッチは、第1の
トランジスタで構成され、第2のスイッチは、第2のト
ランジスタで構成されている。さらに、第1のトランジ
スタは、高閾値電圧のトランジスタであり、第2のトラ
ンジスタと論理回路群とは、第1のトランジスタの閾値
電圧よりも低い閾値電圧のトランジスタで構成されてい
る。
力端が2つ目の論理回路の入力端に接続され、両論理回
路の電源供給が制御され、疑似的な電源線の電荷を放電
(または充電)させる回路を設け、論理回路に電源が供
給されない期間には、疑似的な電源線上に貯まった電荷
を急速に放電(または充電)することによって、電源供
給が停止された論理回路の出力電位を低電位電源のレベ
ルに素早く確定することができるので、上記1つ目の論
理回路への電源供給を停止し、上記2つ目の論理回路に
電源が供給されているときに、上記2つ目の論理回路に
おける消費電力を少なくすることができるという効果を
奏する。
路図である。
回路図である。
回路図。
ている論理回路30aを示す回路図である。
化を示す図である。
回路図である。
回路図である。
回路図である。
ある。
L1がアクティブ状態からスリープ状態に移行するとき
における疑似電源線VAの電位変化を示す図である。
る。
である。
である。
圧の電界効果トランジスタ、 o1…信号出力端子、 i2…信号入力端子。
Claims (5)
- 【請求項1】 トランジスタによって構成されている論
理回路群と電源線との間に、高閾値電圧トランジスタと
疑似電源線とが設けられている論理回路において、 上記論理回路群への電流供給期間から、電流供給停止期
間に移行する際に、上記疑似電源線の電位を急速に変化
させることを特徴とする論理回路。 - 【請求項2】 第1のレベルを具備する第1の電源と;
トランジスタによって構成されている論理回路群と;上
記第1の電源と上記論理回路群の第1の電源端との間に
接続されている第1のスイッチと;上記論理回路群の第
2の電源端に接続され、第2のレベルを具備する第2の
電源と;上記論理回路群と並列に接続されている第2の
スイッチと;を有することを特徴とする論理回路。 - 【請求項3】 請求項2において、 上記第1のスイッチが開いている状態では、上記第2の
スイッチが閉じ、上記第1のスイッチが閉じている状態
では、上記第2のスイッチが開くように制御されること
を特徴とする論理回路。 - 【請求項4】 請求項2または請求項3において、 上記第1のスイッチは、第1のトランジスタで構成さ
れ、上記第2のスイッチは、第2のトランジスタで構成
されていることを特徴とする論理回路。 - 【請求項5】 請求項4において、 上記第1のトランジスタは、高閾値電圧のトランジスタ
であり、上記第2のトランジスタと上記論理回路群と
は、上記第1のトランジスタの閾値電圧よりも低い閾値
電圧のトランジスタで構成されていることを特徴とする
論理回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15602596A JP3341805B2 (ja) | 1996-05-28 | 1996-05-28 | 論理回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15602596A JP3341805B2 (ja) | 1996-05-28 | 1996-05-28 | 論理回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09321600A JPH09321600A (ja) | 1997-12-12 |
JP3341805B2 true JP3341805B2 (ja) | 2002-11-05 |
Family
ID=15618675
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15602596A Expired - Lifetime JP3341805B2 (ja) | 1996-05-28 | 1996-05-28 | 論理回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3341805B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3187019B2 (ja) | 1998-12-10 | 2001-07-11 | 沖電気工業株式会社 | 半導体集積回路及びその試験方法 |
KR100618821B1 (ko) * | 2004-02-16 | 2006-08-31 | 삼성전자주식회사 | 칩 면적이 작고 전류소모도 작은 평면 패널 소오스드라이버의 멀티 레벨 쉬프터 회로 |
JP4646615B2 (ja) * | 2004-12-14 | 2011-03-09 | 株式会社リコー | 半導体装置 |
JP4911988B2 (ja) | 2006-02-24 | 2012-04-04 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US7911855B2 (en) | 2006-02-24 | 2011-03-22 | Renesas Technology Corp. | Semiconductor device with voltage interconnections |
US7400175B2 (en) * | 2006-05-31 | 2008-07-15 | Fujitsu Limited | Recycling charge to reduce energy consumption during mode transition in multithreshold complementary metal-oxide-semiconductor (MTCMOS) circuits |
JP4967889B2 (ja) * | 2007-07-24 | 2012-07-04 | ソニー株式会社 | 半導体集積回路およびその起動方法 |
WO2009107382A1 (ja) | 2008-02-27 | 2009-09-03 | パナソニック株式会社 | 半導体集積回路、およびこれを備えた各種装置 |
JP2011182056A (ja) * | 2010-02-26 | 2011-09-15 | Panasonic Corp | 半導体集積回路 |
JP2015118724A (ja) | 2013-11-13 | 2015-06-25 | 株式会社半導体エネルギー研究所 | 半導体装置及び半導体装置の駆動方法 |
-
1996
- 1996-05-28 JP JP15602596A patent/JP3341805B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH09321600A (ja) | 1997-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4983857A (en) | Power-up reset circuit | |
US6373285B1 (en) | Level shift circuit | |
US5808460A (en) | Rapid power enabling circuit | |
JP5211889B2 (ja) | 半導体集積回路 | |
JP3341805B2 (ja) | 論理回路 | |
US6249146B1 (en) | MOS output buffer with overvoltage protection circuitry | |
US6650155B1 (en) | Power-on reset circuit | |
EP1034619B1 (en) | Zero power power-on-reset circuit | |
JP3652793B2 (ja) | 半導体装置の電圧変換回路 | |
GB2300282A (en) | Substrate bias voltage control circuit | |
US20030231035A1 (en) | Power-on reset circuit with current shut-off and semiconductor device including the same | |
US6452441B1 (en) | Low threshold voltage device with charge pump for reducing standby current in an integrated circuit having reduced supply voltage | |
US6650152B2 (en) | Intermediate voltage control circuit having reduced power consumption | |
US6891419B2 (en) | Methods and apparatus for employing feedback body control in cross-coupled inverters | |
US6292027B1 (en) | Fast low-power logic gates and method for evaluating logic signals | |
KR0124048B1 (ko) | 반도체 집적장치의 전원전압 변환회로 | |
JP2948553B2 (ja) | 半導体回路 | |
JP4424877B2 (ja) | パワーオンリセット回路および該パワーオンリセット回路を有する電子回路 | |
US5786686A (en) | Low-power consumption type semiconductor device | |
JPH09270686A (ja) | パワーオン・リセット回路 | |
CN110011657B (zh) | 输入输出电路 | |
JP2003152528A (ja) | Cmosバッファ回路 | |
KR100432482B1 (ko) | 고속의전압스윙제한용풀업회로 | |
JP3323539B2 (ja) | 半導体装置 | |
JPH03210815A (ja) | Cmos型出力回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070823 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080823 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080823 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090823 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090823 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100823 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100823 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110823 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120823 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130823 Year of fee payment: 11 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |