JP2818646B2 - 基準電圧源または基準電流源用の高速始動機能を備えた集積回路 - Google Patents

基準電圧源または基準電流源用の高速始動機能を備えた集積回路

Info

Publication number
JP2818646B2
JP2818646B2 JP7246624A JP24662495A JP2818646B2 JP 2818646 B2 JP2818646 B2 JP 2818646B2 JP 7246624 A JP7246624 A JP 7246624A JP 24662495 A JP24662495 A JP 24662495A JP 2818646 B2 JP2818646 B2 JP 2818646B2
Authority
JP
Japan
Prior art keywords
transistor
gate
transistors
mode
standby mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7246624A
Other languages
English (en)
Other versions
JPH0876867A (ja
Inventor
マレルブ アレクサンドル
Original Assignee
エステーミクロエレクトロニクス ソシエテ アノニム
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エステーミクロエレクトロニクス ソシエテ アノニム filed Critical エステーミクロエレクトロニクス ソシエテ アノニム
Publication of JPH0876867A publication Critical patent/JPH0876867A/ja
Application granted granted Critical
Publication of JP2818646B2 publication Critical patent/JP2818646B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/245—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the temperature
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Logic Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、集積回路に関する
ものである。さらに特定するならば、本発明は、集積回
路の基準電圧または基準電流の発生器をスタンバイモー
ドとする場合に関するものである。
【０００２】
【従来の技術】現在多くの集積回路は、ノーマルモード
と消費電力の低いスタンバイモードとで動作する。集積
回路が、集積回路の有する通常機能の全てを実行する必
要のない場合に、スタンバイモードがとられる。その場
合、集積回路は、通常機能を復活させる必要のある事象
が現れるのを監視するだけでよい。このスタンバイモー
ドでは、通常機能が不必要に電流を消費しないのが望ま
しい。そのために、現在スタンバイモードにおいて電流
を不必要に消費する可能性のある幾つかの回路アームを
遮断することが一般的になっている。スタンバイモード
は、回路の内部ノードまたは回路の外部アクセス端子に
現れる論理信号の所定の論理状態、すなわち０または１
によって規定される。この論理信号は、集積回路の各種
アームにおける電流消費を遮断するスイッチを制御する
ために使用される。
【０００３】本発明は、そのような集積回路における基
準電圧または基準電流の発生器をスタンバイモードとす
る場合に関するものである。これらの発生器は、集積回
路のその他の要素の動作に必要とされる安定したレベル
の電圧または電流を供給する回路要素である。集積回路
のその他の機能と同様、スタンバイモードではこれらの
基準レベル発生器の電流消費を遮断するのが適当であ
る。しかしながら、集積回路が再び通常動作モードに戻
る時には、それらの基準レベル発生器も非常に迅速に、
制御された方法で（特に発振なしで）再始動されなけれ
ばならない。実際、ノーマルモードが回復される途中で
これらの発生器が、制御されていないランダムな状態を
出力することがないようにすることが不可欠である。同
様に、集積回路がパワーオンリセット動作を受ける時、
すなわち電源を遮断した後で再び集積回路に給電する
際、これらの基準レベル発生器は、制御されていないレ
ベルを出力してはならない。
【０００４】従って、これら基準レベル発生器の電流消
費を、“ＰＯＲ−ＳＴＢＹ”と呼ばれる論理信号で制御
するシステムが考案された。この信号が１である時、シ
ステムはスタンバイモードとなる。信号が０の時、シス
テムはノーマルモードである。さらにこの信号は１から
０への遷移を受ける。この遷移は、短時間または長時間
の給電停止後に集積回路の電源電圧が十分なレベルに戻
った時、パワーオンリセット回路によって行われるもの
である。ＣＭＯＳ技術における基準電圧（または基準電
流）発生器は一般に、少なくとも１つの電流循環アーム
を有し、このアームには直列に接続されたＮチャネルト
ランジスタとＰチャネルトランジスタが備えられてお
り、２つのトランジスタのうちの１つはそのゲートを自
らのドレインに接続されている。一般に、この種のアー
ムが少なくとも２本存在し、これら２本のアームが、基
準レベル発生器の構造の基礎である電流の相互のコピー
を行うように組み合わされている。
【０００５】図１は４つのトランジスタＰ１、Ｐ２（Ｐ
チャネルトランジスタ）およびＮ１、Ｎ２（Ｎチャネル
トランジスタ）を有する基準レベル発生器の典型的な例
を示している。２つのＰチャネルトランジスタのゲート
は互いに接続されており、ソースは電位Ｖddの電源端子
Ａに接続されている。２つのＮチャネルトランジスタの
ゲートは互いに結合されており、ソースはグランド端子
Ｂに接続されている。Ｐ１のドレインとＮ１のドレイン
は接続されて第１の電流アームを構成している。Ｐ２の
ドレインとＮ２のドレインは接続されて第２の電流アー
ムを構成している。Ｐ１のゲートはそれ自身のドレイン
に接続されており、第１の基準電圧Ｖref Ｐを与える第
１の出力Ｓ１を構成している。Ｎ２のゲートはそれ自身
のドレインに接続されて、第２の基準電圧Ｖref Ｎを与
える第２の出力Ｓ２を構成している。
【０００６】従って、図１の回路は基準電圧の２重発生
器である。これは、集積回路のＮ型トランジスタとＰ型
トランジスタそれぞれの閾値電圧に近い２つの基準電圧
を発生する必要がある場合に使用される。その他にも１
つまたはそれ以上の基準電圧を発生する発生器の例は数
多く存在する。図２は、スタンバイモードで図１の基準
レベル発生器の電力消費を断ち、論理信号ＰＯＲ−ＳＴ
ＢＹの後縁で再始動させるための、これまでに提案され
た例を示したものである。この後縁とはスタンバイ後ま
たは電源電圧Ｖddを回復する動作の後に現れる。
【０００７】この提案は以下のようなものである。２つ
のトランジスタＱ１とＱ２を、アームＰ１、Ｎ１とアー
ムＰ２、Ｎ２にひとつずつ挿入する。これらのトランジ
スタは、スタンバイモードでオフで、ノーマルモードで
導通状態である。これらのトランジスタは、例えばトラ
ンジスタＰ１およびＰ２と端子Ａ（Ｖdd）との間に挿入
されて信号ＰＯＲ−ＳＴＢＹによって制御されるＰチャ
ネルトランジスタであるか、あるいはＮ１およびＮ２と
グランドとの間に挿入されて上記制御信号ＰＯＲ−ＳＴ
ＢＹの反転論理信号ＮＰＯＲ−ＳＴＢＹによって制御さ
れるＮチャネルトランジスタである。低閾値電圧トラン
ジスタＤ１を用いて２つの基準出力Ｓ１とＳ２を短絡さ
せ、スタンバイ中、これら２つの基準出力に中間共通電
位を出力させる。制御信号ＰＯＲ−ＳＴＢＹとトランジ
スタＰ１およびＰ２のゲートとの間、または反転制御信
号ＮＰＯＲ−ＳＴＢＹとトランジスタＮ１およびＮ２の
ゲートとの間にコンデンサＣを配置する。
【０００８】トランジスタＱ１およびＱ２が電力消費を
遮断する。トランジスタＤ１は、パワーオンリセット時
または再始動動作時に、出力Ｓ１とＳ２とが同一の平均
レベルからスタートすることを可能にする。コンデンサ
Ｃは、パワーオンリセット動作（ＰＯＲ−ＳＴＢＹの後
縁における）時に回路を極端にアンバランスにし、特に
基準レベル発生器を構成するトランジスタの抵抗性が高
い場合（しばしば見られるケースである）に、基準レベ
ル発生器がその通常状態を回復するのが遅くなりすぎな
いようにする。
【０００９】
【発明が解決しようとする課題】この回路には、出力ノ
ードＳ１およびＳ２がスタンバイモードで浮動電位であ
るという欠点があることが見出されている。この電位が
Ｖref ＮとＶref Ｐの間のちょうど真ん中のレベルにな
るとすれば、これは許容可能である。しかしこれは確か
ではない。さらに、コンデンサＣは集積回路上でかなり
の空間を占める。結局、この回路は、ＰＯＲ−ＳＴＢＹ
の後縁の時点において電源電圧Ｖddが十分に高いという
条件で動作する。電源電圧が非常に低い場合でも動作す
る回路、特に、給電遮断後、低レベルのＶdd（約２Ｖ）
についてパワーオンリセット動作が保証されるような回
路の開発が求められつつある。
【００１０】
【課題を解決するための手段】この問題の包括的な解決
方法を提供するために、特に給電遮断後または一定のス
タンバイ期間の後、基準レベル発生器を迅速かつ確実に
再始動させるために、本発明は以下のような提案を行う
ものである。第１に、これまで行われているように、基
準レベル発生器のアームとグランドまたは電源端子（Ｖ
dd）との間にトランジスタを介在させる。第２に、スタ
ンバイモードで基準レベル発生器の出力を基準電位に接
続する。実際には、これら基準電位は端子ＡおよびＢの
電源電位である；最後に、トランスファゲートを用い
て、基準レベル発生器のトランジスタの単数または複数
のゲート−ドレイン間接続をそれぞれ遮断する（これら
のゲート−ドレイン間接続は、電源端子ＡとＢとの間に
電流消費経路を作り出す。なぜならば、上記出力が、浮
動状態のままとなる代わりに基準電位に接続されるから
である。） 言い換えれば、グランドまたはＶddへの接続のみを切断
するというスタンバイ回路の一般的な原理に反して、こ
の場合は、グランドおよび電源端子（Ｖdd）への接続を
意図的に付加するが、この付加を補償するために、別の
場所にもう１つのスイッチ（または多数の別のスイッ
チ）を配置する。
【００１１】
【発明の実施の形態】従って、本発明は、直列に接続さ
れたＮチャネルトランジスタとＰチャネルトランジスタ
を備え、上記２つのトランジスタのうちの一方が基準ト
ランジスタを構成し、ノーマルモードでそのドレインを
それ自身のゲートに接続されており、上記ゲートが基準
レベル発生器の出力に接続されている、少なくとも１つ
の第１の電流循環アームと、上記 電流循環アームと電
源端子との間に置かれたスタンバイモードトランジスタ
と、上記スタンバイモードトランジスタをスタンバイモ
ードでオフにしてノーマルモードでオンにするモード信
号を与えるモード制御入力とを備え、上記モード信号に
よって制御されるトランジスタが上記出力と非浮動基準
電位（好ましくは電源端子またはグランド）との間に接
続され、上記基準トランジスタのゲートとドレインとの
間にパスゲートが挿入され、このパスゲートがスタンバ
イモードでオフとなるように上記モード信号によって制
御されることを特徴とする、（電圧または電流）基準レ
ベル発生器を提案するものである。
【００１２】「パスゲート」という言葉は、オンまたは
オフとなって、オンの時に非常に小さい電圧降下を導入
するスイッチを意味するものと理解されたい。実際に
は、パスゲートは、互いに相補的な論理信号（ここでは
モード信号とその反転信号）によって制御される、互い
に反対の導電型を有する２つのトランジスタを並列接続
して構成される。本発明は特に、図１のような、直列に
接続された互いに反対の導電型のトランジスタをそれぞ
れ有する２本の電流循環アームを備えた電圧発生器であ
って、２本のアームのトランジスタが、一方のアームが
もう一方のアームの電流をコピーするように接続されて
いる電圧発生器に適用することができる。
【００１３】図１の発生器の場合のように２つの基準出
力が存在するならば、これらの出力はそれぞれスタンバ
イモードで非浮動電位とされることができるが、パスゲ
ートによって、それぞれのアームの基準トランジスタの
ゲート−ドレイン間接続を切断する必要はない。つま
り、以下に説明するように一方の接続のみを切断するこ
とができる。切断される接続は、スタンバイモードで電
流消費経路が導入される可能性のある方の接続である。
これは、まず第１に、スタンバイモードで出力が接続さ
れる非浮動電位によって、第２に、スタンバイモードに
おけるトランジスタの位置によって決定され、これは、
これらのトランジスタが電源端子（グランドまたは電源
電圧Ｖdd）のいずれか一方に接続されるためである。
【００１４】最後に、基準電圧発生器の出力が、スタン
バイモードで、基準電圧発生器の迅速な再始動に最も適
した電位でない電位に接続されることが望ましい場合に
は、以下のプロセスが実行される。つまり、スタンバイ
モードで、基準トランジスタのゲートが、迅速な再始動
またはパワーオンリセット動作に最も適した電位に接続
される。さらに、ノーマルモードでオンでスタンバイモ
ードでオフであるパスゲートが、これらのゲートと基準
電圧発生器の出力との間に配置され、上記の出力が、ノ
ーマルモードでオフでスタンバイモードでオンであるト
ランジスタを介して所望の電位に接続される。以下添付
図を参照して行う詳細な説明により、本発明の特徴およ
び利点が明らかとなろう。
【００１５】
【実施例】図１の基本的なブロック図より、図３の基準
電流または基準電圧の発生器が構成される。もう１つの
基本的なブロック図を基にして、本発明の実施方法は以
下の説明より容易に推論される。この種のブロック図に
おいては、電圧と電流とは不可分に関連付けられている
ので、「基準電圧発生器」と「基準電流発生器」という
用語は区別なく使用することができることは理解されよ
う。つまり一方で、ここで与えられる基準電圧は、トラ
ンジスタのゲート−ソース電圧であって、従って、この
トランジスタを流れる電流そのものを意味する。もう一
方では、この基準電圧は、通常、電流源制御のために使
用され、この電流源の役割はトランジスタ中を流れる電
流をコピーすることにある。従ってこの電流は基準電流
である。
【００１６】図３では、図１と共通の要素は同じ参照番
号で示されており、図１について行った説明がそのまま
適用される。基準レベル発生器は２本の電流循環アーム
を有し、これらのアームは電源端子Ａ（Ｖdd）とＢ（グ
ランド）との間で給電されている。アームは、それぞれ
少なくとも２個の直列接続されたトランジスタ、第１の
アームについてはＰ１とＮ１、第２のアームについては
Ｐ２とＮ２を有する。しかしながら、各アームには、２
個より多くのトランジスタ、つまりスタンバイモードの
ために特に追加されるトランジスタ以外のトランジスタ
を備えることができる。Ｎ１とＮ２とはＮチャネルトラ
ンジスタであって、Ｐ１とＰ２とはＰチャネルトランジ
スタである。
【００１７】アームのトランジスタは、一方のアームが
もう一方のアームの電流をコピーするように接続されて
いる。これは標準的な構成であるが、これよりも複雑な
別の構造とすることも可能である。この相互コピー動作
を実行するために、トランジスタＰ１とＰ２は、Ｐ２が
Ｐ１内の電流をコピーする電流ミラーとして接続され、
トランジスタＮ１とＮ２は、Ｎ１がＮ２の電流をコピー
する電流ミラーとして接続される。そのために、トラン
ジスタＰ１とＰ２は、それらのゲートが互いに接続され
てソースが同じ電位、この場合は端子Ａの電位Ｖddに接
続されている。明らかなように、トランジスタＰ１は、
ノーマルモードではそのゲートをそれ自身のドレインに
接続されているが、スタンバイモードでは、ゲートがそ
れ自身のドレインから切り離されている。そのために、
Ｐ１のゲート−ドレイン間接続にパスゲートＰＴ１が挿
入されている。
【００１８】トランジスタＮ１とＮ２は、それらのゲー
トが互いに接続されて、ノーマルモードではソースが同
一の電位に接続されている。この電位はグランド電位で
ある。しかしながら、トランジスタＮ１とＮ２のソース
−グランド間接続には、トランジスタＱ１とＱ２が挿入
されている。これらのトランジスタがオンの場合（ノー
マルモード）、Ｎ１とＮ２のソースは事実上グランド電
位であって、２本のアーム（Ｐ１、Ｎ１）および（Ｐ
２、Ｎ２）が相互に電流をコピーするという役割を果た
す。これらのトランジスタがオフの場合、２本のアーム
において電流が遮断されて、これらのアームはもはや、
相互に電流をコピーするという役割を行うことはない。
Ｎ２のドレインはそれ自身のゲートに接続されている。
基準レベル発生器は、Ｐ１とＰ２のゲート接続およびＮ
１とＮ２のゲート接続から得られる出力Ｓ１とＳ２を有
する（出力Ｓ１はノーマルモードで基準電圧Ｖref Ｐを
与え、出力Ｓ２はノーマルモードで基準電圧Ｖref Ｎを
与える）。
【００１９】この例では、トランジスタＱ１とＱ２は、
トランジスタＮ１およびＮ２とグランドとの間に設置さ
れたＮチャネルトランジスタである。それらは同様に、
トランジスタＰ１およびＰ２と端子Ａとの間に設置され
たＰチャネルトランジスタであってもよいことは理解さ
れよう。その場合トランジスタＱ１とＱ２は図３に示し
た例の場合とは反対の論理レベルによって制御される。
この回路はモード信号ＰＯＲ−ＳＴＢＹのためのモード
制御入力を有する。上記の例では、この信号ＰＯＲ−Ｓ
ＴＢＹが、スタンバイモードでは論理レベル“１”で、
ノーマルモードでは論理レベル“０”であると仮定され
ている。この信号は、モード変更時、あるいは電源電圧
が一時中断された後で再び十分となったことがパワーオ
ンリセット回路（図示せず）によって検出された時に、
１から０への後縁遷移を受ける。従って、この信号ＰＯ
Ｒ−ＳＴＢＹは、モード変更命令およびパワーオンリセ
ット回路の出力の両方から得られる信号である。
【００２０】インバータＩＮＶ１が、モード信号ＰＯＲ
−ＳＴＢＹの反転論理信号ＮＰＯＲ−ＳＴＢＹを与え
る。トランジスタＱ１とＱ２は、インバータＩＮＶ１の
出力ＮＰＲＯ−ＳＴＢＹによって制御される。なぜなら
ば、これらのトランジスタはノーマルモードでオン、ス
タンバイモードでオフでなければならないからである。
パスゲートＰＴ１は、信号ＰＯＲ−ＳＴＢＹおよびＮＰ
ＯＲ−ＳＴＢＹによって制御されて、ノーマルモードで
オン、スタンバイモードでオフとなる。
【００２１】さらに、出力Ｓ１とＳ２はスタンバイモー
ドで非浮動電位となることになっている。これは、ノー
マルモードに戻る時点でより迅速な再始動を可能にし、
さらに、必要であれば、例えスタンバイモードであって
も、出力Ｓ１とＳ２をそれ以降の段階で論理目的に使用
することを可能にするためである。そのために、トラン
ジスタＱ３とトランジスタＱ４が、スタンバイモード
で、出力Ｓ１、Ｓ２の一方をグランドに接続してもう一
方をＶddに接続することを可能にする。上記の実施例で
は、トランジスタＱ３は出力Ｓ１とグランドとの間に接
続されており、それは信号ＰＯＲ−ＳＴＢＹによって制
御されるＮチャネルトランジスタである。さらにトラン
ジスタＱ４は出力Ｓ２と端子Ａ（Ｖdd）との間に接続さ
れており、これは反転信号ＮＰＯＲ−ＳＴＢＹによって
制御されるＰチャネルトランジスタである。
【００２２】パス−ゲートＰＴ１の役割は以下のとおり
である。スタンバイモードでパスゲートＰＴ１がＰ１の
ドレイン−ゲート間接続を遮断しないならば、トランジ
スタＰ１（ゲートがＱ３によって接地接続されているの
でオンである）、Ｐ１のドレイン−ゲート間接続、およ
びＰ１のゲートを接地接続するトランジスタＱ３を介し
て、端子Ａとグランドとの間に電流の経路が存在するこ
とになる。スタンバイモードでゲート−ドレイン間接続
を遮断することによって、出力Ｓ１のグランド接続を妨
害することなく、この電流消費経路を切断することがで
きる。
【００２３】トランジスタＮ２のゲート−ドレイン間接
続に類似のパスゲートを設ける必要はないことに注意さ
れたい。しかしながら、トランジスタＱ１とＱ２を、Ｎ
１およびＮ２とグランドとの間に接続する代わりにトラ
ンジスタＰ１およびＰ２と端子Ａとの間に挿入するなら
ば、パスゲートを備えなければならないのはＰ１のゲー
ト−ドレイン間接続ではなくＮ２のゲート−ドレイン間
接続である。図３のブロック図では、スタンバイモード
の後のノーマルモードへの移行時でもパワーオンリセッ
ト動作時でも、基準レベル発生器は、高速かつ発振なし
で確実に再始動される。スタンバイモードで基準レベル
発生器の出力がとる値は、Ｓ１で０レベルとなってＳ２
で１レベルとなるのではなく、互いに反対となることも
可能である。あるいは、スタンバイモードでＳ１とＳ２
に別の基準レベルを設けることも望ましい。しかしなが
ら、基準レベル発生器の迅速な再始動を確実にするため
に最も適切な電位は、トランジスタＰ１のゲート（端子
Ｓ１）で０電位、およびトランジスタＮ１のゲート（端
子Ｓ２）で電位Ｖddというものである。
【００２４】この場合、図４のブロック図を使用しても
よい。要素は図３と同じであるが、出力Ｓ１とＳ２の下
流にパスゲートＰＴ２とＰＴ３が追加されている。これ
らのパスゲートは、信号ＰＯＲ−ＳＴＢＹとその反転信
号ＮＰＯＲ−ＳＴＢＹによって制御されており、ノーマ
ルモードでオンであって、ごく小さな電圧降下を導入す
る。従って、出力Ｓ’１とＳ’２では、Ｓ１およびＳ２
と実質的に同じ基準電圧Ｖref ＰおよびＶref Ｎが得ら
れる。その場合、Ｓ’１とＳ’２は基準レベル発生器の
真の出力として使用される。その場合、出力Ｓ’１と
Ｓ’２とをスタンバイモードで所望の電位に接続するた
めに、スタンバイモードでのみ導通状態となる２つのト
ランジスタＱ５とＱ６を追加する。ここで、Ｑ５は、ス
タンバイモードでＳ’１をＶddに接続するＰチャンルト
ランジスタである。Ｑ５はＮＰＯＲ−ＳＴＢＹによって
制御される。さらにＱ６は、スタンバイモードでＳ’２
をグランドに接続するためのＮチャネルトランジスタで
ある。Ｑ６はＰＯＲ−ＳＴＢＹによって制御される。
【図面の簡単な説明】
【図１】 従来技術の基準電流または基準電圧の発生器
を示すブロック図。
【図２】 スタンバイモードを備えた基準レベル発生器
を示すブロック図。
【図３】 本発明の基準レベル発生器を示すブロック
図。
【図４】 本発明の基準レベル発生器の変形例を示すブ
ロック図。
【符号の説明】
Ｐ１、Ｐ２ Ｐチャネルトランジスタ Ｎ１、Ｎ２ Ｎチャネルトランジスタ Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６ トランジスタ Ｓ１、Ｓ２、Ｓ’１、Ｓ’２ 基準出力 Ｄ１ 低閾値電圧トランジスタ ＰＴ１、ＰＴ２、ＰＴ３ パスゲート ＩＮＶ１ インバータ Ｖref Ｐ、Ｖref Ｎ 基準電圧 ＰＯＲ−ＳＴＢＹ、ＮＰＯＲ−ＳＴＢＹ 制御信号
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G05F 3/24 G11C 11/34 H01L 27/04

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】 直列に接続されたＮチャネルトランジス
    タとＰチャネルトランジスタを備え、上記２つのトラン
    ジスタのうちの一方が基準トランジスタを構成し、ノー
    マルモードでそのドレインをそれ自身のゲートに接続さ
    れており、上記ゲートが基準レベル発生器の出力に接続
    されている、少なくとも１つの第１の電流循環アーム
    と、上記 電流循環アームと電源端子との間に置かれたスタ
    ンバイモードトランジスタと、 上記スタンバイモードトランジスタをスタンバイモード
    でオフにしてノーマルモードでオンにするモード信号を
    与えるモード制御入力とを備え、 上記モード信号によって制御されるトランジスタが上記
    出力と非浮動基準電位との間に接続され、上記基準トラ
    ンジスタのゲートとドレインとの間にパスゲートが挿入
    され、このパスゲートがスタンバイモードでオフとなる
    ように上記モード信号によって制御されることを特徴と
    する集積回路型の基準レベル発生器。
  2. 【請求項２】 上記非浮動基準電位が基準レベル発生器
    の電源端子であることを特徴とする請求項１に記載の基
    準レベル発生器。
  3. 【請求項３】 互いに反対の形のトランジスタが直列に
    接続されて各々なる２本の電流循環アームを備え、上記
    ２本のアームのトランジスタが、一方のアームがもう一
    方のアームの電流をコピーするように接続されているこ
    とを特徴とする請求項１および２のいずれか一項に記載
    の基準レベル発生器。
  4. 【請求項４】 ２つの出力と２つの基準トランジスタを
    備え、上記２つの基準トランジスタはそれぞれノーマル
    モードでゲートをそれ自身のドレインと各出力とに接続
    され、上記基準トランジスタの一方のゲート−ドレイン
    間接続のみにパスゲートが挿入されていることを特徴と
    する請求項３に記載の基準レベル発生器。
  5. 【請求項５】 上記基準電位が第１の出力用の第１の電
    源端子と第２の出力用の第２の電源端子とによって構成
    されていることを特徴とする請求項４に記載の基準レベ
    ル発生器。
  6. 【請求項６】 上記基準トランジスタのゲートと基準レ
    ベル発生器のそれに対応する出力との間に、ノーマルモ
    ードでオンでありスタンバイモードでオフであるパスゲ
    ートが挿入され、上記出力が、ノーマルモードでオフで
    ありスタンバイモードでオンであるトランジスタを介し
    て、スタンバイモードで所望の電位に接続されることを
    特徴とする請求項１〜５のいずれか一項に記載の基準レ
    ベル発生器。
JP7246624A 1994-08-31 1995-08-31 基準電圧源または基準電流源用の高速始動機能を備えた集積回路 Expired - Fee Related JP2818646B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9410500A FR2724025B1 (fr) 1994-08-31 1994-08-31 Circuit integre avec fonction de demarrage rapide de sources de tension ou courant de reference
FR9410500 1994-08-31

Publications (2)

Publication Number Publication Date
JPH0876867A JPH0876867A (ja) 1996-03-22
JP2818646B2 true JP2818646B2 (ja) 1998-10-30

Family

ID=9466616

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7246624A Expired - Fee Related JP2818646B2 (ja) 1994-08-31 1995-08-31 基準電圧源または基準電流源用の高速始動機能を備えた集積回路

Country Status (5)

Country Link
US (1) US5642037A (ja)
EP (1) EP0699989B1 (ja)
JP (1) JP2818646B2 (ja)
DE (1) DE69500177T2 (ja)
FR (1) FR2724025B1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0840193B1 (en) * 1996-11-04 2002-05-02 STMicroelectronics S.r.l. Band-gap reference voltage generator
GB2336960B (en) * 1998-05-01 2003-08-27 Sgs Thomson Microelectronics Start up circuits and bias generators
DE10015276A1 (de) * 2000-03-28 2001-10-11 Infineon Technologies Ag Stromerzeugungseinrichtung und Spannungserzeugungseinrichtung
JP4132795B2 (ja) * 2001-11-28 2008-08-13 富士通株式会社 半導体集積回路
US6844711B1 (en) 2003-04-15 2005-01-18 Marvell International Ltd. Low power and high accuracy band gap voltage circuit
DE102004021232A1 (de) * 2004-04-30 2005-11-17 Austriamicrosystems Ag Stromspiegelanordnung
US7372321B2 (en) * 2005-08-25 2008-05-13 Cypress Semiconductor Corporation Robust start-up circuit and method for on-chip self-biased voltage and/or current reference
US10168363B1 (en) * 2018-03-14 2019-01-01 STMicroelectronics Design & Application S.R.O. Current sensor with extended voltage range

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4628250A (en) * 1984-11-20 1986-12-09 Thomson Components-Mostok Corporation Power conserving CMOS reference voltage source
JP2804162B2 (ja) * 1989-09-08 1998-09-24 株式会社日立製作所 定電流定電圧回路
JPH0469890A (ja) * 1990-07-10 1992-03-05 Nec Corp 基準電圧発生回路
JP2647276B2 (ja) * 1991-04-30 1997-08-27 株式会社東芝 定電位発生用半導体装置
GB2260833A (en) * 1991-10-22 1993-04-28 Burr Brown Corp Reference voltage circuit allowing fast power-up

Also Published As

Publication number Publication date
EP0699989A1 (fr) 1996-03-06
US5642037A (en) 1997-06-24
FR2724025B1 (fr) 1997-01-03
DE69500177T2 (de) 1997-06-19
JPH0876867A (ja) 1996-03-22
FR2724025A1 (fr) 1996-03-01
DE69500177D1 (de) 1997-04-17
EP0699989B1 (fr) 1997-03-12

Similar Documents

Publication Publication Date Title
US5027008A (en) CMOS clamp circuits
JP2508697B2 (ja) 半導体集積回路
JPH06208790A (ja) 半導体装置
US7486127B2 (en) Transistor switch with integral body connection to prevent latchup
JPH10178336A (ja) プルアップ及びプルダウン回路及び方法
US6566932B2 (en) On-chip system with voltage level converting device for preventing leakage current due to voltage level difference
JP4169288B2 (ja) 低出力装置用電源投入検出回路
JP2818646B2 (ja) 基準電圧源または基準電流源用の高速始動機能を備えた集積回路
JP3686174B2 (ja) 半導体集積回路装置
KR100213954B1 (ko) 프로그래머블 로직 어레이의 소비 전력 감소 방법
JPH0241838B2 (ja)
US6046617A (en) CMOS level detection circuit with hysteresis having disable/enable function and method
US6087859A (en) Current mirror type sense amplifier circuit for semiconductor memory device
US5608350A (en) Operational amplifier with control sequence circuit
JP3538480B2 (ja) 電源切換回路
US5767696A (en) Tri-state devices having exclusive gate output control
JPH03206709A (ja) パワーオン・リセット回路
JP3500598B2 (ja) ラッチ回路
JP3769310B2 (ja) 入力回路
JP3219724B2 (ja) 漏電防止装置
JP2663694B2 (ja) 半導体メモリ装置の出力回路
KR100490119B1 (ko) 파워온리셋회로
US6433590B1 (en) Current mirror type sense amplifier circuits for semiconductor memory devices and methods of operating same
US6404238B1 (en) Ratio logic gate with a current mirror
JP2833073B2 (ja) 出力バッファ回路

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980728

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees