KR100490119B1 - 파워온리셋회로 - Google Patents

파워온리셋회로 Download PDF

Info

Publication number
KR100490119B1
KR100490119B1 KR1019970077910A KR19970077910A KR100490119B1 KR 100490119 B1 KR100490119 B1 KR 100490119B1 KR 1019970077910 A KR1019970077910 A KR 1019970077910A KR 19970077910 A KR19970077910 A KR 19970077910A KR 100490119 B1 KR100490119 B1 KR 100490119B1
Authority
KR
South Korea
Prior art keywords
node
power supply
supply voltage
cmos
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1019970077910A
Other languages
English (en)
Other versions
KR19990057831A (ko
Inventor
권오봉
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1019970077910A priority Critical patent/KR100490119B1/ko
Publication of KR19990057831A publication Critical patent/KR19990057831A/ko
Application granted granted Critical
Publication of KR100490119B1 publication Critical patent/KR100490119B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)

Abstract

본 발명은 턴오프에서 턴온으로의 느린 천이 시간을 가지는 초기 전원전압 인가 시 안정된 리셋 신호를 발생시키며, 정상 동작 중에 갑자기 발생하는 하프 전원전압 이하의 전압 값에서 안정된 리셋 신호를 발생시키는 파워 온 리셋 회로를 제공하고자 하는 것으로, 이를 위한 본 발명의 파워 온 리셋 회로는, 제1노드와 리셋 신호를 발생시키는 최종출력단으로서의 제2노드; 상기 제1노드를 입력으로 하고 제3노드 및 제4노드를 각각 자신의 출력단으로 하는 제1 및 제2 CMOS인버터; 상기 제3노드를 입력으로 하고 상기 제2노드를 자신의 출력단으로 하는 제3 CMOS인버터; 상기 제3노드와 접지단 사이에 접속된 MOS커패시터; 및 상기 제2노드와 상기 제4노드를 입력으로 하고 상기 제1노드를 출력으로 하는 CMOS낸드게이트를 포함하여 이루어진다.

Description

파워 온 리셋 회로
본 발명은 개선된 성능을 갖는 파워 온 리셋 회로(power on reset)에 관한 것이다.
시스템은 전원전압이 인가되는 시점과, 전원전압이 전원전압 Vdd에서 하프 전원전압 Vdd/2 이하로 떨어질 경우에, 시스템의 내부 회로 동작 상태를 초기 상태로 리셋 해야만 시스템의 안정성을 보장받을 수 있다. 이와 같은 이유는 전원전압이 인가될 경우 초기 상태가 항상 일정하게 세팅(setting) 되어야 하며, 전원전압이 갑자기 떨어져서 Vdd/2 전압 이하로 내려오게 되면 시스템 내부회로의 레지스터(register) 값이 모두 지워질 가능성이 매우 높기 때문에, 이 결과로 레지스터 값이 마음대로 변경되면 시스템이 비정상적으로 동작하게 되는데, 이를 막기 위해서는 시스템이 자동적으로 초기 상태로 리셋되어야 한다.
그러나, 종래의 기술에서는 전원전압 인가 시에 전원전압이 오프(off) 상태에서 온(on) 상태로 변경되는 천이 시간이 매우 짧은 경우에만 리셋 동작이 발생하기 때문에, 시스템 보드(board)의 구성에 따라 천이 시간이 길어지는 경우에는 리셋 동작을 제대로 발생치 못한다. 즉, 시스템에 전원전압이 인가되면 전원전압 값이 오프 상태인 0 V(volt)에서 온 상태인 3.3 V 또는 5 V로 변경하게 된다. 이때 전원전압이 변경되는데 소요되는 천이 시간은 시스템의 종류와 보드 레버(board lever) 구성 조건에 따라 매우 다양한 값을 가질 수 있으며, 대부분의 보드에서는 전원전압 흔들림을 방지하기 위해 대용량의 커패시터를 사용하고 있기 때문에 천이 시간이 길어 질 수밖에 없다. 따라서, 이러한 경우에는 종래의 리셋 회로가 제대로 구동하지 않아 리셋 에러가 발생된다.
또한, 시스템이 정상 동작하는 가운데에서도 전원전압이 갑자기 약 Vdd/2 이하로 떨어질 경우가 발생되는데, 이때에도 종래 리셋 회로는 리셋 동작이 발생하지 않는 문제점이 있다.
본 발명의 목적은 턴오프에서 턴온으로의 느린 천이 시간을 가지는 초기 전원전압 인가 시, 안정된 리셋 신호를 발생시키는 파워 온 리셋 회로를 제공하고자 하는 것이다.
본 발명 다른 목적은 정상 동작 중에 갑자기 발생하는 하프 전원전압 이하의 전압 값에서 안정된 리셋 신호를 발생시키는 파워 온 리셋 회로를 제공하고자 하는 것이다.
상기 목적을 달성하기 위한 본 발명의 파워 온 리셋 회로는, 제1노드와 리셋 신호를 발생시키는 최종출력단으로서의 제2노드; 상기 제1노드를 입력으로 하고 제3노드 및 제4노드를 각각 자신의 출력단으로 하는 제1 및 제2 CMOS인버터; 상기 제3노드를 입력으로 하고 상기 제2노드를 자신의 출력단으로 하는 제3 CMOS인버터; 상기 제3노드와 접지단 사이에 접속된 MOS커패시터; 및 상기 제2노드와 상기 제4노드를 입력으로 하고 상기 제1노드를 출력으로 하는 CMOS낸드게이트를 포함하여 이루어진다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 본 발명의 일실시예에 따른 파워 온 리셋 회로도이다. 도 1을 참조하면, CMOS 제1인버터(10) 및 CMOS 제2인버터(20)는 노드 n3에 각 입력단이 연결되고 출력단이 각각 노드 n6 및 노드 n5에 연결된다. 노드 n6에는 게이트가 노드 n6에 접속되고 드레인 및 소스가 공통으로 접지단에 접속되어 커패시터 역할을 하는 NMOS트랜지스터(MN6)가 접속된다. CMOS 제3인버터(30)는 노드 n6에 입력단이 연결되고 출력단이 노드 n7에 연결되는데, 노드 n7은 파워 온 리셋 회로의 최종 출력단으로서 리셋 신호를 발생시키는 노드이다. CMOS 낸드게이트(40)는 노드 n5 및 노드 n7에 두 입력단이 연결되고 상기 노드 n3으로 출력단이 연결된다. CMOS 낸드게이트(40)는 MP1, MP2, MN1, MN2로 이루어진 통상의 CMOS 낸드게이트와는 달리 각 풀업트랜지스터(MP1, MP2)와 출력단(노드 n3) 사이에 게이트와 드레인이 접속되어 다이오드 기능을 갖는 PMOS 트랜지스터(MP6, MP7)를 더 구비한다.
CMOS 제1인버터(10)는 PMOS트랜지스터 MP4와 NMOS트랜지스터 MN4로 구성되는데, 트랜지스터 MN4와 MP4의 크기는 파워 업시 노드 n3의 초기 논리레벨이 '로우'가 되도록 조절되어 있다. 또한, CMOS 낸드게이트(40) 역시 파워 업시 노드 n3의 초기 논리레벨이 '로우' 가 되도록 각 트랜지스터의 크기가 조절된다.
이상에서 설명한 바와 같은 구성을 갖는 도 1의 동작 및 작용을 살펴본다.
전원전압이 인가 될 경우 PMOS 트랜지스터의 풀업구동에 의해 대부분의 노드는 전원전압의 상승과 동일하게 추종 하지만, 초기에 노드 n3과 n6은 논리값 '로우' 를 갖는다. 노드 n3의 경우에는 트랜지스터 MP1, MP2, MP6, MP7, MN1, MN2와 MP4, MN4의 각 PMOS트랜지스터 및 NMOS트랜지스터의 크기를 조절하여 논리값이 '로우' 가 되도록 구성 할 수 있으며, 노드 n6의 경우에는 커패시터로 사용되는 트랜지스터 MN6의 역할로 매우 느리게 논리값 '로우' 에서 '하이' 로 천이하게 된다.
본 발명에서는 특히 트랜지스터 MP6, MP7의 역할이 초기 전원전압 인가에 따른 전압 천이 시간을 지연케 하고 있기 때문에, 트랜지스터의 크기 조절로 느린 전원전압의 변화에도 정상적인 리셋 동작 효과를 얻을 수 있다.
그리고 시간이 경과하게 되면 커패시터 역할을 담당하고 있는 트랜지스터 MN6의 게이트 단자인 노드 n6의 전압이 전원전압의 추이를 따라 상승하게 되므로 노드 n7의 논리값을 '하이' 에서 '로우' 로 변경시켜 놓는다. 따라서 노드 n7의 논리값 변화가 트랜지스터 MP2를 온시키게 되어 노드 n3의 논리값도 '로우' 에서 '하이' 로 변경시켜 놓게 되고, 이로 인하여 노드 n5와 n6의 논리값도 '하이' 에서 '로우' 로 변화를 초래한다. 계속해서 노드 n7의 논리값도 다시 '로우' 에서 '하이' 로 변경됨으로써 초기 전원전압의 인가에 따른 리셋 신호 발생 동작은 마무리된다. 즉 노드 n7이 리셋 신호 발생의 출력단이 되는데, 이 노드의 논리값 변화를 다시 한 번 살펴보면 논리값 '하이' 에서 '로우' 를 거쳐 최종적으로 '하이' 로 변화하는 리셋 신호 발생 결과를 얻을 수 있다.
정상적인 동작 중에 외부의 잡음에 의해 전원전압 Vdd 값이 갑자기 Vdd/2값 이하로 변화되었다가 다시 Vdd 값으로 환원될 경우에는, 상기에서 살펴보았듯이 정상 상태의 최종 논리값이 노드 n5는 '로우' 이며, 노드 n7은 '하이' 이기 때문에 트랜지스터 MP1은 온 상태이며 트랜지스터 MP2는 오프 상태이다. 따라서 전원전압의 갑작스러운 변화는 트랜지스터 MP1, MP6을 통해 노드 n3에 그대로 전달되고, 이때 전원전압이 한번 Vdd/2값 이하로 내려오면 노드 n3의 전압 값도 같은 값으로 변화하지만 전원전압이 다시 Vdd 값으로 환원 될 경우에는 트랜지스터 MP6의 문턱전압 특성에 의해 문턱전압 값 이상의 차이 값을 두고 전원전압 값의 변화를 따르게 된다. 즉, 이러한 현상 때문에 노드 n3의 논리값이 트랜지스터 MP4, MN4에 의해 다시 '로우' 로 인식되어 상기에서 기술한 리셋 신호 발생의 사이클에 의해 시스템의 안정성을 되찾는데 필요한 리셋 신호를 발생시킨다.
본 발명에서는 상기의 기술에서 밝혔듯이 종래의 기술에서 가지는 전원전압의 초기 인가시 전압 변화의 천이 시간이 긴 경우 리셋 신호 미발생과 정상적인 동작시 전원전압의 갑작스러운 변화에 따른 리셋 신호 미 발생의 두 가지 문제점을 모두 해결하고 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
본 발명의 간단하면서도 편리하고 개선된 성능을 가지는 파워 온 리셋 회로 제공함으로써 안정적이고 효율적인 시스템 구성을 돕는다.
도 1은 본 발명의 일실시예에 따른 파워 온 리셋 회로도.
* 도면의 주요부분에 대한 부호의 설명
10, 20, 30 : CMOS인버터
40 : CMOS낸드게이트

Claims (1)

  1. 제1노드와 리셋 신호를 발생시키는 최종출력단으로서의 제2노드;
    상기 제1노드를 입력으로 하고 제3노드 및 제4노드를 각각 자신의 출력단으로 하는 제1 및 제2 CMOS인버터;
    상기 제3노드를 입력으로 하고 상기 제2노드를 자신의 출력단으로 하는 제3 CMOS인버터;
    상기 제2노드와 상기 제4노드를 입력으로 하고 상기 제1노드를 출력으로 하는 CMOS낸드게이트; 및
    상기 제3노드와 접지단 사이에 접속된 MOS커패시터를 포함하며,
    상기 CMOS낸드게이트는 구비된 각 풀업트랜지스터 및 상기 제1노드 사이에 MOS다이오드를 포함하고, 상기 제1 CMOS인버터와 상기 CMOS낸드게이트를 구성하는 각 트랜지스터의 사이즈가 조절되어 파워 업시 상기 제1노드가 초기에 논리레벨 '로우' 를 기지며, 상기 제3노드는 상기 MOS커패시터에 의해 파워 업시 초기에 논리레벨 '로우' 를 갖는 파워 온 리셋회로.
KR1019970077910A 1997-12-30 1997-12-30 파워온리셋회로 Expired - Lifetime KR100490119B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970077910A KR100490119B1 (ko) 1997-12-30 1997-12-30 파워온리셋회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970077910A KR100490119B1 (ko) 1997-12-30 1997-12-30 파워온리셋회로

Publications (2)

Publication Number Publication Date
KR19990057831A KR19990057831A (ko) 1999-07-15
KR100490119B1 true KR100490119B1 (ko) 2005-08-29

Family

ID=37304316

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970077910A Expired - Lifetime KR100490119B1 (ko) 1997-12-30 1997-12-30 파워온리셋회로

Country Status (1)

Country Link
KR (1) KR100490119B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4409501A (en) * 1981-07-20 1983-10-11 Motorola Inc. Power-on reset circuit
JPH04129416A (ja) * 1990-09-20 1992-04-30 Nec Ic Microcomput Syst Ltd パワーオンリセット回路
KR940023685U (ko) * 1993-03-15 1994-10-22 현대전자산업 주식회사 파워 온 리세트 회로
KR960002348A (ko) * 1994-06-02 1996-01-26 빈센트 비. 인그라시아 집적 회로용 파워- 온 리셋 회로
KR970047748U (ko) * 1995-12-12 1997-07-31 엘지반도체주식회사 파워-온-리셋 회로

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4409501A (en) * 1981-07-20 1983-10-11 Motorola Inc. Power-on reset circuit
JPH04129416A (ja) * 1990-09-20 1992-04-30 Nec Ic Microcomput Syst Ltd パワーオンリセット回路
KR940023685U (ko) * 1993-03-15 1994-10-22 현대전자산업 주식회사 파워 온 리세트 회로
KR960002348A (ko) * 1994-06-02 1996-01-26 빈센트 비. 인그라시아 집적 회로용 파워- 온 리셋 회로
KR970047748U (ko) * 1995-12-12 1997-07-31 엘지반도체주식회사 파워-온-리셋 회로

Also Published As

Publication number Publication date
KR19990057831A (ko) 1999-07-15

Similar Documents

Publication Publication Date Title
KR100240423B1 (ko) 반도체 장치의 레벨 검출 회로
KR20000035735A (ko) 기동 회로 및 반도체 집적 회로 장치
US20020153934A1 (en) On-chip system with voltage level converting device for preventing leakage current due to voltage level difference
JP2674677B2 (ja) 特にメモリレジスタ用の初期化回路
US20020017943A1 (en) Voltage level converter circuit improved in operation reliability
KR100293012B1 (ko) 반도체장치및그의입력회로와출력회로
JP2818646B2 (ja) 基準電圧源または基準電流源用の高速始動機能を備えた集積回路
KR100528789B1 (ko) 셀프 리프래쉬 모드 진입을 위한 클럭 인에이블 버퍼
KR100490119B1 (ko) 파워온리셋회로
JP2703890B2 (ja) 半導体集積回路
KR100727320B1 (ko) 반도체 장치의 전원공급 회로 및 전원공급 방법
JP2658551B2 (ja) 電源投入リセット回路
KR100349356B1 (ko) 파워 온 리셋 회로
JP2936474B2 (ja) 半導体集積回路装置
KR100258362B1 (ko) 반도체 소자의 기준전압 발생장치
JP4421791B2 (ja) レベルシフト回路
KR100210734B1 (ko) 논리 및 레벨 변환 회로 및 반도체 장치
KR20010081400A (ko) 내부전원을 사용하는 디램의 파워-업 회로
KR0182949B1 (ko) 파워-업 구동회로의 안정적인 파워-업 구동방법
KR100295065B1 (ko) 반도체메모리장치의출력장치
KR100376871B1 (ko) 파워 업 신호 발생기
KR200284963Y1 (ko) 안정된 고전압을 발생하는 고전압발생기
US6404238B1 (en) Ratio logic gate with a current mirror
KR920008258B1 (ko) 파우어 업 검출(Power up Detection)회로
KR100327427B1 (ko) 메모리 소자의 파워 업 회로

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19971230

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20021104

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19971230

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20040923

Patent event code: PE09021S01D

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20041006

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20050430

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20050509

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20050510

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20080418

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20090421

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20100423

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20110421

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20120423

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20130422

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20130422

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20140421

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20140421

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20150416

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20160418

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20170418

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20170418

Start annual number: 13

End annual number: 13

PC1801 Expiration of term